CN102982215B - Soi h型栅mos器件的建模方法 - Google Patents
Soi h型栅mos器件的建模方法 Download PDFInfo
- Publication number
- CN102982215B CN102982215B CN201210536882.4A CN201210536882A CN102982215B CN 102982215 B CN102982215 B CN 102982215B CN 201210536882 A CN201210536882 A CN 201210536882A CN 102982215 B CN102982215 B CN 102982215B
- Authority
- CN
- China
- Prior art keywords
- model
- junction side
- mos device
- side capacitive
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000012212 insulator Substances 0.000 title abstract 2
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 title abstract 2
- 229910052710 silicon Inorganic materials 0.000 title abstract 2
- 239000010703 silicon Substances 0.000 title abstract 2
- 238000004088 simulation Methods 0.000 claims abstract description 19
- 238000000605 extraction Methods 0.000 claims description 4
- 235000013599 spices Nutrition 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007728 cost analysis Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种SOI MOS器件的建模方法，其中该SOI MOS器件为H型栅的SOI MOS器件，该方法包括：a）建立包含模拟条形栅的SOI MOS器件的初级MOS器件模型以及模拟延伸源体PN结侧面电容的源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容的延伸漏体PN结侧面电容模型的总体模型；b）对总体模型中的初级MOS器件模型和延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型分别进行参数提取。本发明提供的建模方法考虑了H型栅SOI MOS器件中延伸源体结侧面电容以及延伸漏体结侧面电容对于器件性能的影响，提高了模型的精确度，能够有效的运用于对器件的仿真设计。
Description
技术领域
本发明涉及器件提参建模领域，特别涉及一种对H型栅SOI MOS器件建模的方法。
背景技术
随着集成电路技术的发展和越来越广泛的应用，集成电路设计时必须考虑其高可靠性、高性能、低成本的要求，人们对IC CAD软件统计容差分析、优化设计、成品率、成本分析及可靠性预测的功能和精度要求也越来越高。而在IC CAD软件中，MOSFET的器件模型是将IC设计和IC产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。当今一个精确的MOSFET模型无疑已成为IC CAD设计者首要解决的问题，一直也是国际上研究的重点和热点。目前业界主流的MOSFET器件模型为BSIM模型，所对应的SOI MOSFET器件模型为BSIMSOI模型。
BSIMSOI所针对的器件为条型栅器件，在实际电路设计时，为了方便进行体引出，MOSFET会采用H型栅器件结构，在此种情况下会增加延伸源体结侧面电容以及延伸漏体结侧面电容，原有的BSIMSOI模型没有考虑此因素的影响。
发明内容
针对之前建立的模型无法考虑到H型栅器件延伸源体结侧面电容以及延伸漏体结侧面电容对于器件性能的影响，本发明提供了一种对H型栅SOI MOS器件建模的方法，该方法包括：
a）建立包含模拟条型栅SOI MOS器件的初级MOS器件模型以及模拟延伸源体PN结侧面电容的延伸源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容的延伸漏体PN结侧面电容模型的总体模型；
b）对总体模型中的初级MOS器件模型和延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型分别进行参数提取。
根据本发明提供的建模方法，考虑延伸源体结侧面电容以及延伸漏体结侧面电容对于H型栅SOI器件的性能的影响，提高了模型的精确度，能够有效的运用于对H型栅SOI器件的仿真设计。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为根据本发明的H型栅SOI MOS器件建模方法的流程图；
图2为示例性的H型栅SOI MOS器件的版图示意图；
图3为本发明的模拟H型栅SOI MOS器件的总体模型的大致电路图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。
下面参考图1~图3来说明本发明。
图1为根据本发明的H型栅SOI MOS器件建模方法的流程图。
在步骤S 101中，建立包含模拟条型栅SOI MOS器件的初级MOS器件模型以及模拟延伸源体PN结侧面电容的延伸源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容的延伸漏体PN结侧面电容模型的总体模型。其中，初级MOS器件模型为BSIMSOI模型，延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型为SPICE中的PN结电容模型。
参考图2来说明本发明所针对的H型栅SOI MOS器件。
图2为示例性的H型栅SOI MOS器件的版图示意图。H型栅SOIMOS器件包括源端S201、栅端S202、漏端S203、第一体引出端S204和第二体引出端S205以及第一延伸区域S206和第二延伸区域S207，其中，SA为栅到源端有源区边界的距离,SB为栅到漏端有源区边界的距离,在源端S201和第一延伸区域S206以及第二延伸区域S207之间存在延伸PN结电容S208和S209，在漏端S203和第一延伸区域S206以及第二延伸区域S207之间存在延伸PN结电容S210和S211，在源端S201和栅端S202之间存在源体PN结侧面电容212，在漏端S203和栅端S202之间存在漏体PN结侧面电容213。
而目前的BSIMSOI模型中未考虑S208-S211这四个延伸PN结侧面电容，而只考虑了源体PN结侧面电容212和漏体PN结侧面电容213。
为此，本发明的实施例中通过建立包含模拟条型栅SOI MOS器件的初级MOS器件模型（即BSIMSOI模型）以及模拟延伸源体PN结侧面电容（例如S208和S209）的延伸源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容（例如S210和S211）的延伸漏体PN结侧面电容模型的总体模型（子电路模型），来模拟H型栅SOI MOS器件。
例如，可以采用以下的SPICE代码来定义一个子电路模型（即总体模型，电路图大致如图3所示）：其中m1,d1,d2为器件名。nmos，pwell为器件模型名。area=0的原因是源漏注入到底时不存在源体、漏体底面结。（如果源漏注入不到底时则需要考虑底面结，具体方式见另一个相关专利申请）。
.subckt nch dgs biw=3.5u il=0.35u SA=8e-7SB=8e-7as='iw*SA'ps='2*（iw+SA）'ps1='2*SA'ad='iw*SB'pd='2*（iw+SB）'pd1='2*SB'dtemp=0count=1（定义子电路nch的连接节点和参数等，SA以及SB定义如图2所示）
m1d gseb nmos w=iw l=il as=as ps=ps ad=ad pd=pddtemp=dtemp m=count（定义使用BSIMSOI模型的MOS器件m1）
v1e GND!0v
d1b s pwell area=0 pj=ps 1dtemp=dtemp（定义模拟延伸源体PN结侧面电容的延伸源体PN结d1）
d2b d pwell area=0 pj=pd1 dtemp=dtemp（定义模拟延伸漏体PN结侧面电容的延伸漏体PN结d2）。
在步骤S102中，对总体模型中的初级MOS器件模型和延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型分别进行参数提取。
此过程可以通过商用软件例如安捷伦的MBP（Model BuilderProgrammer）来实施。可以针对某种特定的H型栅SOI工艺，分别提取初级MOS器件模型nmos和延伸PN结侧面电容模型pwell的参数。从而可以对该种工艺中的H型栅SOI MOS器件进行准确的建模。
利用环振对此建模方法进行了验证。以中国科学院微电子研究所0.35um SOI工艺为例，101级环振的测试周期为12ns。采用标准方法（即仅仅采用BSIMSOI模型）的仿真结果为9.5ns，而采用根据本发明实施方式所建立的模型模拟结果为12.4ns。可以看出根据本发明实施方式所建立的模型与测试结果符合很好。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (3)
1.一种SOI MOS器件的建模方法，其中该SOI MOS器件为H型栅SOI MOS器件，该方法包括：
a)建立包含模拟条型栅SOI MOS器件的初级MOS器件模型以及模拟延伸源体PN结侧面电容的延伸源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容的延伸漏体PN结侧面电容模型的总体模型；
b)对总体模型中的初级MOS器件模型和延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型分别进行参数提取；
其中，所述H型栅SOI MOS器件为源漏注入到底器件。
2.根据权利要求1所述的方法，其中初级MOS器件模型为BSIMSOI模型。
3.根据权利要求1或2中所述的方法，其中延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型为SPICE中的PN结电容模型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210536882.4A CN102982215B (zh) | 2013-01-06 | 2013-01-06 | Soi h型栅mos器件的建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210536882.4A CN102982215B (zh) | 2013-01-06 | 2013-01-06 | Soi h型栅mos器件的建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102982215A CN102982215A (zh) | 2013-03-20 |
| CN102982215B true CN102982215B (zh) | 2015-05-27 |
Family
ID=47856230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210536882.4A Active CN102982215B (zh) | 2013-01-06 | 2013-01-06 | Soi h型栅mos器件的建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102982215B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103955570B (zh) * | 2014-04-22 | 2017-01-18 | 中国科学院微电子研究所 | 一种h型栅soi器件的建模方法 |
| CN103955574B (zh) * | 2014-04-24 | 2017-01-04 | 中国科学院微电子研究所 | 一种bts型栅soi器件的建模方法 |
| CN104951599B (zh) * | 2015-06-04 | 2018-11-02 | 中国科学院微电子研究所 | 一种soimosfet器件的建模方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559470B2 (en) * | 2000-06-22 | 2003-05-06 | Progressed Technologies, Inc. | Negative differential resistance field effect transistor (NDR-FET) and circuits using the same |
| CN102142057B (zh) * | 2011-05-04 | 2013-05-22 | 华东师范大学 | 应用于mosfet电学仿真的bsim4应力的建模方法 |
| CN102646147B (zh) * | 2012-04-24 | 2015-02-18 | 中国科学院微电子研究所 | Mos器件的建模方法 |
| CN102655149B (zh) * | 2012-05-07 | 2015-01-07 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于pd soi工艺的体栅耦合esd保护结构 |
| CN102789530B (zh) * | 2012-07-17 | 2014-10-15 | 中国科学院微电子研究所 | Soi mos器件的建模方法 |
-
2013
- 2013-01-06 CN CN201210536882.4A patent/CN102982215B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102982215A (zh) | 2013-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102789530B (zh) | Soi mos器件的建模方法 | |
| CN103268380B (zh) | 一种提高布图效率的模拟集成电路版图的设计方法 | |
| Pagliarini et al. | Analyzing the impact of single-event-induced charge sharing in complex circuits | |
| JP2006236340A (ja) | 基板ノイズを解析するシステム、方法及びソフトウエア | |
| CN103310030A (zh) | 用于FinFET设计的LVS实现 | |
| Goyal et al. | A reliable leakage reduction technique for approximate full adder with reduced ground bounce noise | |
| CN102982215B (zh) | Soi h型栅mos器件的建模方法 | |
| CN104376138A (zh) | 集成电路芯片的时序确定方法和装置 | |
| Lee et al. | Modeling of parasitic fringing capacitance in multifin trigate FinFETs | |
| CN104933214A (zh) | 集成电路设计方法和装置 | |
| CN102306210A (zh) | 用于版图原理图一致性验证的mos晶体管建模方法 | |
| Seomun et al. | Synthesis of active-mode power-gating circuits | |
| CN105740564A (zh) | 一种soimos管剂量率辐射spice宏模型建模法 | |
| CN103995943A (zh) | 电路后仿真方法 | |
| CN102004814B (zh) | 生成场效晶体管spice工艺角落模型的方法 | |
| CN102147828B (zh) | 体引出结构soi场效应晶体管等效电学装置及建模方法 | |
| CN115879406A (zh) | 集成电路后仿真方法、装置、电子设备及存储介质 | |
| CN103150455A (zh) | 相邻连线间的寄生电容参数估算方法和电路优化方法 | |
| CN103020371A (zh) | 自加热效应的模型参数提取方法 | |
| CN104951599A (zh) | 一种soimosfet器件的建模方法 | |
| US7272808B1 (en) | On-chip variability impact simulation and analysis for circuit performance | |
| Gandikota et al. | Victim alignment in crosstalk-aware timing analysis | |
| Li et al. | Characterizing multistage nonlinear drivers and variability for accurate timing and noise analysis | |
| CN103955574A (zh) | 一种bts型栅soi器件的建模方法 | |
| US9582630B2 (en) | System and method for creating hybrid resistance and capacitance (RC) netlist using three-dimensional RC extraction and 2.5 dimensional RC extraction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201217 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220428 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |
|
| TR01 | Transfer of patent right |