CN103150455A - 相邻连线间的寄生电容参数估算方法和电路优化方法 - Google Patents

相邻连线间的寄生电容参数估算方法和电路优化方法 Download PDF

Info

Publication number
CN103150455A
CN103150455A CN2013101096384A CN201310109638A CN103150455A CN 103150455 A CN103150455 A CN 103150455A CN 2013101096384 A CN2013101096384 A CN 2013101096384A CN 201310109638 A CN201310109638 A CN 201310109638A CN 103150455 A CN103150455 A CN 103150455A
Authority
CN
China
Prior art keywords
circuit
connection lines
adjacent connection
function
stray capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101096384A
Other languages
English (en)
Other versions
CN103150455B (zh
Inventor
吴玉平
陈岚
吕志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310109638.4A priority Critical patent/CN103150455B/zh
Publication of CN103150455A publication Critical patent/CN103150455A/zh
Application granted granted Critical
Publication of CN103150455B publication Critical patent/CN103150455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种相邻连线间的寄生电容参数估算方法和电路优化方法，在电路优化过程中应用相邻连线间的寄生电容参数估算方法。同时，在电路优化过程中把对所述电路物理版图中各个相邻连线间的寄生电容参数进行提取得到寄生电容参数提取值这一步放置在电路优化的循环体之外，在所述循环体中，代之循环执行费时极少的所述依据构建的电路中相邻连线间的寄生电容参数估算函数估算电路中相邻连线之间的寄生电容参数的步骤加速了整个优化过程，提高了优化效率。

Description

相邻连线间的寄生电容参数估算方法和电路优化方法
技术领域
本发明涉及集成电路设计领域，更具体的说，是涉及一种相邻连线间的寄生电容参数估算方法和电路优化方法。
背景技术
随着科技的发展，电路优化设计成为集成电路设计流程中的一个重要阶段。电路优化的目的就是提高电路的电学性能，而电路的最终实际电学性能不仅取决电路的器件参数值，还取决于器件本身的寄生效应、器件之间的寄生效应、连线本身的寄生效应、连线之间的寄生效应、以及连线和器件之间的寄生效应，而在其中相邻连线间的寄生效应尤为关键。
从电路优化理论上来讲，为了得到准确的电路优化结果，需要精确考虑所设计的电路上的各个器件连线之间的寄生效应，尤其是电容之间所产生的寄生效应，也称为寄生电容。
针对该寄生电容，在现有技术面向电路进行微调优化的过程中，该寄生电容的估算方法主要包括：通过现有寄生参数提取软件工具对集成电路的物理版图中的寄生参数进行分析和提取，并基于电路性能的评估对电路参数进行微调，并据微调后的电路参数进行相应物理版图微调，重复执行上述过程，直至电路性能的评估满足设计要求。
由此可见，现有技术的面向电路进行微调优化的过程中，由于电路的微调次数成千上万，甚至数十万以上。如此次数内每次都循环调用现有寄生参数提取软件工具进行器件连线之间的寄生参数提取和物理版图微调比较费时间，导致整个优化过程速度很慢，优化效率低。
发明内容
有鉴于此，本发明提供了一种相邻连线间的寄生电容参数估算方法和电路优化方法，以克服现有技术中由于在电路优化设计的时候，电路的微调次数成千上万，甚至数十万以上，造成在如此次数内每次都循环调用现有寄生参数提取软件工具进行器件连线之间的寄生参数提取和物理版图微调比较费时间，导致整个优化过程速度很慢，优化效率低的问题。
为实现上述目的，本发明提供如下技术方案：
一种相邻连线间的寄生电容参数估算方法，应用于电路优化，包括：
获取待优化电路中的各个电路器件的结构参数p1,p2,...,pn，n的取值为能够决定所述各个电路器件的几何尺寸的结构参数的个数，n的取值为正整数；
依据所述各个电路器件的所述结构参数p1,p2,...,pn构建所述待优化电路中相邻连线间的寄生电容参数估算函数；
以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数。
优选的，获取待优化电路中的各个电路器件的结构参数p1,p2,...,pn，依据所述各个电路器件的所述结构参数p1,p2,...,pn构建所述待优化电路中相邻连线间的寄生电容参数估算函数的过程包括：
以所述结构参数p1,p2,...,pn为函数参量，分别构建器件外框在X方向上的尺寸函数和器件外框在Y方向上的尺寸函数；
将所述各个电路器件分为m个组，每组内有s个器件，其中，m×s=j，m和s的取值为小于等于j的正整数，依据m组个电路器件的XL1......XLs和YL1......YLs，分别构建相邻连线段之间间距函数和相邻连线段之间投影长度函数，其中，XL1.......XLs表示s个器件的器件外框在X方向上的尺寸，YL1......YLs表示s个器件的器件外框在Y方向上的尺寸；
依据所述相邻连线段之间间距函数得到d，同时，依据所述相邻连线段之间投影长度函数得到Lp，并以所述d和所述Lp为参量，构建所述待优化电路中相邻连线间的寄生电容参数估算函数，其中，d表示相邻连线段之间间距，Lp表示相邻连线段之间投影长度。
优选的，所述器件外框在X方向上的尺寸函数包括：
XL=fXL(p1,p2,…,pn)
=c1,2×p1×p2+…+cn-1,n×pn-1×pn+c1×p1+c2×p2+…+cn×pn+c0
其中，XL表示器件外框在X方向上的尺寸，c1,2,...,cn-1,n,c1,c2,...,cn,c0表示结构参数及结构参数之间对XL的影响系数，fXL表示XL函数曲线；
所述器件外框在Y方向上的尺寸函数包括：
YL=fYL(p1,p2,…,pn)
=k1,2×p1×p2+…+kn-1,n×pn-1×pn+k1×p1+k2×p2+…+kn×pn+k0
其中，YL表示器件外框在Y方向上的尺寸，k1,2,...,kn-1,n,k1,k2,...,kn,k0表示结构参数及结构参数之间对YL的影响系数，fYL表示YL函数曲线。
优选的，所述相邻连线段之间间距函数包括：
d=fd(XL1,XL2,…XLs,YL1,YL2,…YLs)
=cx1×XL1+cx2×XL2+…+cxs×XLs+cy1×YL1+cy2×YL2+…+cys×YLs+d0
其中，d表示相邻连线段之间间距，fd表示相邻连线段之间间距函数曲线，cx1,cx2,…cxs,cy1，cy2,…cys,d0表示不同器件外框尺寸对相邻连线段之间间距的影响系数；
所述相邻连线段之间投影长度函数包括：
Lp=fp(XL1,XL2,…XLs,YL1,YL2,…YLs)
=lcx1×XL1+lcx2×XL2+…+lcxs×XLs+lcy1×YL1+lcy2×YL2+…+lcys×YLs+LP0
其中，Lp表示相邻连线段之间投影长度，fp表示相邻连线段之间投影长度函数曲线，lcx1,lcx2,…lcxs,lcy1,lcy2,…lcys,Lp0表示不同器件外框尺寸对相邻连线段之间投影长度的影响系数。
优选的，所述待优化电路中相邻连线间的寄生电容参数估算函数包括：
Cp=fc(d,Lp)
=k1×(Lp/d)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3
其中Cp表示相邻连线段之间的寄生电容，fc表示相邻连线段之间的寄生电容估算函数曲线，k1,k0,k-1,k-2,k-3表示所述d和所述Lp对相邻连线间的寄生电容的影响系数。
优选的，获得所述器件外框在X方向上的尺寸函数中的所述c1,2,...,cn-1,n,c1,c2,...,cn,c0的过程包括：
获取待优化电路中的所述各个电路器件的XLj，根据所述XLj对所述fXL进行曲线拟合，从拟合的曲线中计算得到所述c1,2,...,cn-1,n,c1,c2,...,cn,c0。
优选的，获得所述器件外框在Y方向上的尺寸函数中的所述k1,2,...,kn-1,n,k1,k2,...,kn,k0的过程包括：
获取待优化电路中的所述各个电路器件的YLj，根据所述YLj对所述fYL进行曲线拟合，从拟合的曲线中计算得到所述k1,2,...,kn-1,n,k1,k2,...,kn,k0。
优选的，获得所述相邻连线段之间间距函数中的所述cx1,cx2,...cxs,cy1,cy2,…cys,d0的过程包括：
构建参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程：
XL 1,1 X L 2,1 . . . Y L 1,1 YL 2,1 . . . 1 X L 1,2 X L 2,2 . . . Y L 1,2 Y L 2,2 . . . 1 . . . X L 1 , m X L 2 , m . . . Y L 1 , m Y L 2 , m . . . 1 × c x 1 c x 2 . . . c x s c y 1 c y 2 . . . c y s d 0 = d 1 d 2 . . . . . . . . . . . . d m
对上述线性方程求解得到所述cx1,cx2,...cxs,cy1,cy2,...cys,d0；
其中，所述参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程中的
|XL1,1,XL2,1,...XLs,1,YL1,1,YL2,1,...YLs,1|为依据第一组电路器件的XL1,1,XL2,1,...XLs,1和YL1,1,YL2,1,...YLs,1的组合，
|XL1,2,XL2,2,...XLs,2,YL1,2,YL2,2,...YLs,2|为依据第二组电路器件的XL1,2,XL2,2,...XLs,2和YL1,2,YL2,2,...YLs,2的组合，
依此类推，
|XL1,m,XL2,m,...XLs,m,YL1,m,YL2,m,...YLs,m|为依据第m组电路器件的XL1,m,XL2,m,...XLs,m和YL1,m,YL2,m,...YLs,m的组合；
所述参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程中的d1、d2、...、dm是m组个电路器件中分别得到的相邻连线段之间的不同间距值。
优选的，获得所述相邻连线段之间投影长度函数中的所述lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的过程包括：
构建参量为lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的线性方程：
XL 1,1 X L 2,1 . . . Y L 1,1 YL 2,1 . . . 1 X L 1,2 X L 2,2 . . . Y L 1,2 Y L 2,2 . . . 1 X L 1 , m X L 2 , m . . . Y L 1 , m Y L 2 , m . . . 1 × lc x 1 lc x 2 . . . lc x s lc y 1 lc y 2 . . . lc y s Lp 0 = Lp 1 Lp 2 . . . . . . . . . . . . Lp m
对上述线性方程求解得到所述lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0；
其中，所述参量为lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的线性方程中的
|XL1,1,XL2,1,...XLs,1,YL1,1,YL2,1,...YLs,1|为依据第一组电路器件的XL1,1,XL2,1,...XLs,1和YL1,1,YL2,1,...YLs,1的组合，
|XL1,2,XL2,2,...XLs,2,YL1,2,YL2,2,...YLs,2|为依据第二组电路器件的XL1,2,XL2,2,...XLs,2和YL1,2,YL2,2,...YLs,2的组合，
依此类推，
|XL1,m,XL2,m,...XLs,m,YL1,m,YL2,m,...YLs,m|为依据第m组电路器件的XL1,m,XL2,m,...XLs,m和YL1,m,YL2,m,...YLs,m的组合；
所述参量为lcx1,lcx2,...lcxn,lcy1,lcy2,...lcys,Lp0的线性方程中的Lp1、Lp2、...、Lpm是m组个电路器件中分别得到的相邻连线段之间的投影长度值。
优选的，获得所述相邻连线段之间的寄生电容估算函数中的所述k1,k0,k-1,k-2,k-3的过程包括：
构建参量为k1,k0,k-1,k-2,k-3的线性方程：
r 1 1 r 1 - 1 r 1 - 2 r 1 - 3 1 r 2 1 r 2 - 1 r 2 - 2 r 2 - 3 1 r 3 1 r 3 - 1 r 3 - 2 r 3 - 3 1 r 4 1 r 4 - 1 r 4 - 2 r 4 - 3 1 r 5 1 r 5 - 1 r 5 - 2 r 5 - 3 1 × k 1 k - 1 k - 2 k - 3 k 0 = Cp 1 Cp 2 Cp 3 Cp 4 Cp 5
对所述线性方程求解得到所述k1,k0,k-1,k-2,k-3；
其中，所述线性方程中的
r1=Lp1/d1,r2=Lp2/d2,r3=Lp3/d3,r4=Lp4/d4,r5=Lp5/d5，所述d1、d2、d3、d4和d5是根据所述相邻连线段之间间距函数得到的，所述Lp1、Lp2、Lp3、Lp4和Lp5是根据所述相邻连线段之间投影长度函数得到的；
所述线性方程中的Cp1,Cp2,...Cp5是根据不同的所述相邻连线段之间间距和不同的所述相邻连线段之间投影长度，并通过寄生参数提取工具得到的相邻连线间的寄生电容值。
优选的，以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数的过程包括：
以所述待优化电路中的各个电路器件的结构参数p1,p2,...,pn为已知参量，分别基于所述器件外框在X方向上的尺寸函数和所述器件外框在Y方向上的尺寸函数，获取XLj和YLj，j取正整数为电路器件的编号；
以所述XLj和所述YLj为已知参量，基于所述相邻连线段之间间距函数：
d = f d ( X L 1 , XL 2 , · · · XL s , Y L 1 , Y L 2 , · · · Y L s ) = c x 1 × X L 1 + c x 2 × XL 2 + · · · + c x s × XL s + c y 1 × YL 1 + cy 2 × YL 2 + · · · + cy s × YL s + d 0 , 获得d；
以所述XLj和所述YLj为已知参量，基于所述相邻连线段之间投影长度函数：
Lp = f p ( X L 1 , XL 2 , · · · XL s , Y L 1 , Y L 2 , · · · Y L s ) = lc x 1 × X L 1 + lc x 2 × XL 2 + · · · + lc x s × XL s + lc y 1 × YL 1 + lcy 2 × YL 2 + · · · + lcy s × YL s + L P 0 , 获得Lp；
以所述d和所述Lp为已知参量，基于所述相邻连线间的寄生电容估算函数：
Cp=fc(d,Lp)
=k1×(Lp/d)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3
获得相邻连线间的寄生电容参数Cp。
一种电路优化方法，包括：
确定电路设计；
依据所述电路设计构建电路物理版图；
对所述电路物理版图中各个电容间的寄生电容参数进行提取，得到寄生电容参数提取值；
构建电路中相邻连线间的寄生电容参数估算函数：
Cp=fc(d,Lp)
=k1×(Lp/d)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3
根据所述电路设计和所述寄生电容参数提取值进行电路性能评估；
当所述电路性能不满足预设性能值时，对电路中的结构参数进行微调，得到微调后的结构参数值；
以所述微调后的结构参数值为参量，基于所述相邻连线间的寄生电容参数估算函数，估算电路中相邻连线间的寄生电容参数，得到寄生电容参数估算值；
根据所述寄生电容参数估算值和所述电路设计再次进行电路性能评估；
当所述电路性能满足预设性能值时，停止电路中的结构参数微调，得到最终的电路设计，否则重复执行所述结构参数微调、所述电路中相邻连线之间的寄生电容参数估算和所述电路性能评估直至所述电路性能满足预设性能值。
经由上述的技术方案可知，与现有技术相比，本发明公开了一种相邻连线间的寄生电容参数估算方法和电路优化方法，在电路优化的循环过程之前，依据设计的电路构建电路物理版图，对所述电路物理版图中各个电容间的寄生电容参数进行提取，得到寄生电容参数提取值，构建电路中相邻连线间的寄生电容参数估算函数。进入电路优化循环过程，在所述电路优化的循环过程中，只要所述电路性能不满足预设性能值，就循环执行所述结构参数微调、所述电路中相邻连线之间的寄生电容参数估算和所述电路性能评估直至所述电路性能满足预设性能值。
由于对所述电路物理版图中各个相邻连线段间的寄生电容参数进行提取，得到寄生电容参数提取值的这一步实际执行起来非常耗时，这样，把对所述电路物理版图中各个相邻连线段间的寄生电容参数进行提取得到寄生电容参数提取值这一步放置在电路优化的循环过程之外，在所述循环体中，代之循环执行费时极少的所述依据构建的电路中相邻连线间的寄生电容参数估算函数估算电路中相邻连线之间的寄生电容参数的步骤加速了整个优化过程，提高了优化效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例一公开的一种相邻连线间的寄生电容参数估算方法流程图；
图2为本发明实施例二公开的一种获取待优化电路中的各个电路器件的结构参数p1,p2,...,pn，依据各个电路器件的结构参数p1,p2,...,pn构建待优化电路中相邻连线间的寄生电容参数估算函数的方法流程图；
图3为本发明实施例三公开的一种获得所述器件外框在X方向上的尺寸函数中的所述c1,2,...,cn-1,n,c1,c2,...,cn,c0的方法流程图；
图4为本发明实施例三公开的一种获得所述器件外框在Y方向上的尺寸函数中的所述k1,2,...,kn-1,n,k1,k2,...,kn,k0的方法流程图；
图5为本发明实施例五公开的一种以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数的方法流程图；
图6为本发明实施例六公开的一种电路优化方法流程图。
具体实施方式
为了引用和清楚起见，下文中使用的技术名词的说明、简写或缩写总结如下：
MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明公开了一种相邻连线间的寄生电容参数估算方法和电路优化方法，以克服现有技术中由于在电路优化设计的时候，电路的微调次数成千上万，甚至数十万以上，造成在如此次数内每次都循环调用现有寄生参数提取软件工具进行器件连线之间的寄生参数提取和物理版图微调比较费时间，导致整个优化过程速度很慢，优化效率低的问题。具体的实施方式通过以下实施例进行说明。
实施例一
本发明实施例一公开了一种相邻连线间的寄生电容参数估算方法，应用于电路优化，其流程图如图1所示，主要包括以下步骤：
步骤S11：获取待优化电路中的各个电路器件的结构参数p1,p2,...,pn，n的取值为能够决定所述各个电路器件的几何尺寸的结构参数的个数，n的取值为正整数；
在执行步骤S11的过程中，通过对所述各个器件的结构参数p1,p2,...,pn的组合计算，能够得出各个电路器件的几何尺寸。其中，所述结构参数p1,p2,...,pn中的任何一个均可以为MOSFET器件的栅长、栅宽、指数、保护环控制参数、栅引出端控制参数、源引出端控制参数和漏引出端控制参数等，但并不限于以上结构参数，对于得到不同的器件的几何尺寸所需的结构参数的种类和数量也不同，获取的所述结构参数的种类和数量只要是能够计算得出各个电路器件的几何尺寸就可以。
其中，所述各个电路器件的几何尺寸为器件外框在X方向上的几何尺寸和器件外框在Y方向上的几何尺寸。
步骤S12：依据所述各个电路器件的所述结构参数p1,p2,...,pn构建所述待优化电路中相邻连线间的寄生电容参数估算函数；
步骤S13：以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数。
在执行步骤S13的过程中，依据上述构建的电路中相邻连线间的寄生电容参数估算函数估算电路中相邻连线之间的寄生电容参数的步骤加速了整个优化过程，提高了优化效率。
经由上述的技术方案可知，与现有技术相比，本实施例应用于电路优化，首先，通过获取待优化电路中的各个电路器件的结构参数p1,p2,...,pn；然后，依据所述各个电路器件的所述结构参数p1,p2,...,pn构建所述待优化电路中相邻连线间的寄生电容参数估算函数；最后，以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数。可见，在整个电路优化循环过程中，采用执行起来费时极少的所述依据构建的电路中相邻连线间的寄生电容参数估算函数估算电路中相邻连线之间的寄生电容参数的步骤加速了整个优化过程，提高了优化效率。
实施例二
基于上述实施例一公开的一种相邻连线间的寄生电容参数估算方法，在此基础上，本发明该实施例公开了获取待优化电路中的各个电路器件的结构参数p1,p2,...,pn，依据所述各个电路器件的所述结构参数p1,p2,...,pn构建所述待优化电路中相邻连线间的寄生电容参数估算函数的过程，其流程图如图2所示，主要包括以下步骤：
步骤S21：以所述结构参数p1,p2,...,pn为函数参量，分别构建器件外框在X方向上的尺寸函数和器件外框在Y方向上的尺寸函数；
在执行步骤S21的过程中，所述器件外框在X方向上的尺寸函数为：
XL=fXL(p1,p2,…pn)
=c1,2×p1×p2+…+cn-1,n×pn-1×pn+c1×p1+c2×p2+…+cn×pn+c0
其中，XL表示器件外框在X方向上的尺寸，c1,2,...,cn-1,n,c1,c2,...,cn,c0表示结构参数及结构参数之间对XL的影响系数，具体来说：c1,2表示结构参数p1和结构参数p2对XL值的共同影响系数；cn-1,n表示结构参数pn-1和结构参数pn对XL值的共同影响系数；c1表示结构参数p1对XL值的影响系数；c2表示结构参数p2对XL值的影响系数；cn表示结构参数pn对XL值的影响系数。
fXL表示XL函数曲线。
其中，所述器件外框在Y方向上的尺寸函数为：
YL=fYL(p1,p2,…,pn)
=k1,2×p1×p2+…+kn-1,n×pn-1×pn+k1×p1+k2×p2+…+kn×pn+k0
其中，YL表示器件外框在Y方向上的尺寸，k1,2,...,kn-1,n,k1,k2,...,kn,k0表示结构参数及结构参数之间对YL的影响系数，具体来说：k1,2表示结构参数p1和结构参数p2对YL值的共同影响系数；kn-1,n表示结构参数pn-1和结构参数pn对YL值的共同影响系数；k1表示结构参数p1对YL值的影响系数；k2表示结构参数p2对YL值的影响系数；kn表示结构参数pn对YL值的影响系数。
fYL表示YL函数曲线。
步骤S22：将所述各个电路器件分为m个组，每组内有s个器件，其中，m×s=j，m和s的取值为小于等于j的正整数，依据m组个电路器件的XL1......XLs和YL1......XLs，分别构建相邻连线段之间间距函数和相邻连线段之间投影长度函数；
在执行步骤S22的过程中，所述相邻连线段之间的间距为所述两条相邻连线段分别所在的两条直线之间在空间上的垂直距离。
所述相邻连线段之间间距函数为：
d=fd(XL1,XL2,…XLs,YL1,YL2,…YLs)
=cx1×XL1+cx2×XL2+…+cxs×XLs+cy1×YL1+cy2×YL2+…+cys×YLs+d0
其中，d表示相邻连线段之间间距，fd表示相邻连线段之间间距函数曲线，cx1,cx2,...cxs,cy1,cy2,...cys,d0表示不同器件外框尺寸对相邻连线段之间间距的影响系数。
所述相邻连线段之间投影长度，举例来说：设两条相邻的连线段分别为连线段AB和连线段CD，过所述连线段CD上的C点向所述连线段AB所在直线作垂线交于E点；同理，过所述连线段CD上的D点向所述连线段AB所在直线作垂线交于F点，则线段EF和线段AB的重叠长度为这两条相邻连线段AB和CD之间的投影长度。
其中，所述相邻连线段之间投影长度函数为：
Lp=fp(XL1,XL2,…XLs,YL1,YL2,…YLs)
=lcx1×XL1+lcx2×XL2+…+lcxs×XLs+lcy1×YL1+lcy2×YL2+…+lcys×YLs+LP0
其中，Lp表示相邻连线段之间投影长度，fp表示相邻连线段之间投影长度函数曲线，lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0表示不同器件外框尺寸对相邻连线段之间投影长度的影响系数。
步骤S23：依据所述相邻连线段之间间距函数得到d，同时，依据所述相邻连线段之间投影长度函数得到Lp，并以所述d和所述Lp为参量，构建所述待优化电路中相邻连线间的寄生电容参数估算函数
Cp=fc(d,Lp)
=k1×(Lp/d)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3；
在执行步骤S23的过程中，Cp表示相邻连线段之间的寄生电容，fc表示相邻连线段之间的寄生电容估算函数曲线，k1,k0,k-1,k-2,k-3表示所述d和所述Lp对相邻连线间的寄生电容的影响系数。
以上实施例中构建的器件外框在X方向上的尺寸函数、器件外框在Y方向上的尺寸函数、相邻连线段之间间距函数、相邻连线段之间投影长度函数和待优化电路中相邻连线间的寄生电容参数估算函数均为优选的一个例子，在实际中对相邻连线间的寄生电容参数进行估算的时候，上述函数并不限于以上实施例所列出的函数形式，对于上述函数的等同变换或是修正均属于本发明方案构思之内。
经由上述的技术方案可知，与现有技术相比，本实施例依据所述各个电路器件的所述结构参数p1,p2,...,pn构建的所述待优化电路中相邻连线间的寄生电容参数估算函数能够应用在电路优化循环体中，循环估算电路中相邻连线间的寄生电容参数，这样的依据构建的电路中相邻连线间的寄生电容参数估算函数估算电路中相邻连线之间的寄生电容参数的步骤能够加速整个优化过程，提高了优化效率。
实施例三
基于上述实施例公开的一种相邻连线间的寄生电容参数估算方法，在此基础上，本发明该实施例公开了在获得所述器件外框在X方向上的尺寸函数中的所述c1,2,...,cn-1,n,c1,c2,...,cn,c0的过程其流程图如图3所示，主要包括以下步骤：
步骤S31a：获取待优化电路中的所述各个电路器件的XLj；
步骤S32a：根据所述XLj对所述fXL进行曲线拟合；
步骤S33a：从拟合的曲线中计算得到所述c1,2,...,cn-1,n,c1,c2,...,cn,c0。
在执行步骤S33a的过程中，根据获取的待优化电路中各个不同电路器件的XL1、XL2、...XLj，对所述器件外框在X方向上的尺寸函数中的fXL进行曲线拟合，这样根据具体的拟合的曲线就能够计算得到所述的器件外框在X方向上的尺寸函数中的c1,2,...,cn-1,n,c1,c2,...,cn,c0。
同理，
本发明该实施例获得所述器件外框在Y方向上的尺寸函数中的所述k1,2,...,kn-1,n,k1,k2,...,kn,k0的过程流程图如图4所示，主要包括以下步骤：
步骤S31b：获取待优化电路中的所述各个电路器件的YLj；
步骤S32b：根据所述YLj对所述fYL进行曲线拟合；
步骤S33b：从拟合的曲线中计算得到所述k1,2,...,kn-1,n,k1,k2,...,kn,k0。
实施例四
基于上述实施例公开的一种相邻连线间的寄生电容参数估算方法，在此基础上，本发明该实施例公开了获得所述相邻连线段之间间距函数中的所述cx1,cx2,...cxs,cy1,cy2,...cys,d0的过程包括：
构建参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程：
XL 1,1 X L 2,1 . . . Y L 1,1 YL 2,1 . . . 1 X L 1,2 X L 2,2 . . . Y L 1,2 Y L 2,2 . . . 1 . . . X L 1 , m X L 2 , m . . . Y L 1 , m Y L 2 , m . . . 1 × c x 1 c x 2 . . . c x s c y 1 c y 2 . . . c y s d 0 = d 1 d 2 . . . . . . . . . . . . d m
对上述线性方程求解得到所述cx1,cx2,...cxs,cy1,cy2,...cys,d0；
其中，所述参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程中的
|XL1,1,XL2,1,...XLs,1,YL1,1,YL2,1,...YLs,1|为依据第一组电路器件的各器件外框的XL1,1,XL2,1,...XLs,1和YL1,1,YL2,1,...YLs,1的组合，为已知量，
|XL1,2,XL2,2,...XLs,2,YL1,2,YL2,2,...YLs,2|为依据第二组电路器件的各器件外框的XL1,2,XL2,2,...XLs,2和YL1,2,YL2,2,...YLs,2的组合，为已知量，
依此类推，
|XL1,m,XL2,m,...XLs,m,YL1,m,YL2,m,...YLs,m|为依据第m组电路器件的各器件外框的XL1,m,XL2,m,...XLs,m和YL1,m,YL2,m,...YLs,m的组合，为已知量；
所述参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程中的d1、d2、...、dm是m组个电路器件中分别得到的相邻连线段之间的不同间距值，并且所述d1、d2、...、dm是利用现有软件工具在所述m组个电路器件中提取得到的。
同理，
本发明该实施例中获得所述相邻连线段之间投影长度函数中的所述lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的过程包括：
构建参量为lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的线性方程：
XL 1,1 X L 2,1 . . . Y L 1,1 YL 2,1 . . . 1 X L 1,2 X L 2,2 . . . Y L 1,2 Y L 2,2 . . . 1 X L 1 , m X L 2 , m . . . Y L 1 , m Y L 2 , m . . . 1 × lc x 1 lc x 2 . . . lc x s lc y 1 lc y 2 . . . lc y s Lp 0 = L d 1 L d 2 . . . . . . . . . . . . L d m
对上述线性方程求解得到所述lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0；
其中，所述参量为lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的线性方程中的
|XL1,1,XL2,1,...XLs,1,YL1,1,YL2,1,...YLs,1|为依据第一组电路器件的各器件外框的XL1,1,XL2,1,...XLs,1和YL1,1,YL2,1,...YLs,1的组合，
|XL1,2,XL2,2,...XLs,2,YL1,2,YL2,2,...YLs,2|为依据第二组电路器件的各器件外框的XL1,2,XL2,2,...XLs,2和YL1,2,YL2,2,...YLs,2的组合，
依此类推，
|XL1,m,XL2,m,...XLs,m,YL1,m,YL2,m,...YLs,m|为依据第m组电路器件的各器件外框的XL1,m,XL2,m,...XLs,m和YL1,m,YL2,m,...YLs,m的组合；
所述参量为lcx1,lcx2,...lcxn,lcy1,lcy2,...lcys,Lp0的线性方程中的Lp1、Lp2、...、Lpm是m组个电路器件中分别得到的相邻连线段之间的投影长度值，并且所述Lp1、Lp2、...、Lpm是利用现有软件工具在所述m组个电路器件中提取得到的。
同理，
获得所述相邻连线段之间的寄生电容估算函数中的所述k1,k0,k-1,k-2,k-3的过程包括：
构建参量为k1,k0,k-1,k-2,k-3的线性方程：
r 1 1 r 1 - 1 r 1 - 2 r 1 - 3 1 r 2 1 r 2 - 1 r 2 - 2 r 2 - 3 1 r 3 1 r 3 - 1 r 3 - 2 r 3 - 3 1 r 4 1 r 4 - 1 r 4 - 2 r 4 - 3 1 r 5 1 r 5 - 1 r 5 - 2 r 5 - 3 1 × k 1 k - 1 k - 2 k - 3 k 0 = Cp 1 Cp 2 Cp 3 Cp 4 Cp 5
对所述线性方程求解得到所述k1,k0,k-1,k-2,k-3；
其中，所述线性方程中的
r1=Lp1/d1,r2=Lp2/d2,r3=Lp3/d3,r4=Lp4/d4,r5=Lp5/d5，所述d1、d2、d3、d4和d5是根据所述相邻连线段之间间距函数得到的，所述Lp1、Lp2、Lp3、Lp4和Lp5是根据所述相邻连线段之间投影长度函数得到的；
所述线性方程中的Cp1,Cp2,...Cp5是根据不同的所述相邻连线段之间间距和不同的所述相邻连线段之间投影长度，并通过寄生参数提取工具得到的相邻连线间的寄生电容值。
实施例五
基于上述实施例公开的一种相邻连线间的寄生电容参数估算方法，在此基础上，本发明该实施例公开了以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数的过程其流程图如图5所示，主要包括以下步骤：
步骤S51：以所述待优化电路中的各个电路器件的结构参数p1,p2,...,pn为已知参量，分别基于所述器件外框在X方向上的尺寸函数和所述器件外框在Y方向上的尺寸函数，获取XLj和YLj，j取正整数为电路器件的编号；
步骤S52：以所述XLj和所述YLj为已知参量，基于所述相邻连线段之间间距函数：
d = f d ( X L 1 , XL 2 , · · · XL s , Y L 1 , Y L 2 , · · · Y L s ) = c x 1 × X L 1 + c x 2 × XL 2 + · · · + c x s × XL s + c y 1 × YL 1 + cy 2 × YL 2 + · · · + cy s × YL s + d 0 , 获得d；
步骤S53：以所述XLj和所述YLj为已知参量，基于所述相邻连线段之间投影长度函数：
Lp = f p ( X L 1 , XL 2 , · · · XL s , Y L 1 , Y L 2 , · · · Y L s ) = lc x 1 × X L 1 + lc x 2 × XL 2 + · · · + lc x s × XL s + lc y 1 × YL 1 + lcy 2 × YL 2 + · · · + lcy s × YL s + L P 0 , 获得Lp；
步骤S54：以所述d和所述Lp为已知参量，基于所述相邻连线间的寄生电容估算函数：
Cp=fc(d,Lp)
=k1×(Lp/d)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3
获得相邻连线间的寄生电容参数Cp。
实施例六
基于上述实施例公开的一种相邻连线间的寄生电容参数估算方法，与此同时，本发明该实施例公开了一种电路优化方法，其流程图如图6所示，主要包括以下步骤：
步骤S61：确定电路设计；
步骤S62：依据所述电路设计构建电路物理版图；
步骤S63：对所述电路物理版图中各个电容间的寄生电容参数进行提取，得到寄生电容参数提取值；
步骤S64：构建电路中相邻连线间的寄生电容参数估算函数：
Cp=fc(d,Lp)
=k1×(Lp/d)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3；
步骤S65：根据所述电路设计和所述寄生电容参数提取值进行电路性能评估；
步骤S66：判断所述电路性能是否满足要求？
步骤S67：当所述电路性能不满足预设性能值时，对电路中的结构参数进行微调，得到微调后的结构参数值；
步骤S68：以所述微调后的结构参数值为参量，基于所述相邻连线间的寄生电容参数估算函数，估算电路中相邻连线间的寄生电容参数，得到寄生电容参数估算值；
根据所述寄生电容参数估算值和所述电路设计再次进行电路性能评估；
步骤S69：当所述电路性能满足预设性能值时，停止电路中的结构参数微调，得到最终的电路设计；
否则重复执行所述结构参数微调、所述电路中相邻连线之间的寄生电容参数估算和所述电路性能评估直至所述电路性能满足预设性能值。
综上所述：
与现有技术相比，本发明公开了一种相邻连线间的寄生电容参数估算方法和电路优化方法，在电路优化的循环过程之前，依据设计的电路构建电路物理版图，对所述电路物理版图中各个电容间的寄生电容参数进行提取，得到寄生电容参数提取值，构建电路中相邻连线间的寄生电容参数估算函数。进入电路优化循环过程，在所述电路优化的循环过程中，只要所述电路性能不满足预设性能值，就循环执行所述结构参数微调、所述电路中相邻连线之间的寄生电容参数估算和所述电路性能评估直至所述电路性能满足预设性能值。
由于对所述电路物理版图中各个相邻连线间的寄生电容参数进行提取，得到寄生电容参数提取值的这一步实际执行起来非常耗时，这样，把对所述电路物理版图中各个相邻连线间的寄生电容参数进行提取，得到寄生电容参数提取值这一步放置在电路优化的循环过程之外，在所述循环体中，代之循环执行费时极少的所述依据构建的电路中相邻连线间的寄生电容参数估算函数估算电路中相邻连线之间的寄生电容参数的步骤加速了整个优化过程，提高了优化效率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种相邻连线间的寄生电容参数估算方法，应用于电路优化，其特征在于，包括：
获取待优化电路中的各个电路器件的结构参数p1,p2,...,pn，n的取值为能够决定所述各个电路器件的几何尺寸的结构参数的个数，n的取值为正整数；
依据所述各个电路器件的所述结构参数p1,p2,...,pn构建所述待优化电路中相邻连线间的寄生电容参数估算函数；
以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数。
2.根据权利要求1所述的方法，其特征在于，获取待优化电路中的各个电路器件的结构参数p1,p2,...,pn，依据所述各个电路器件的所述结构参数p1,p2,...,pn构建所述待优化电路中相邻连线间的寄生电容参数估算函数的过程包括：
以所述结构参数p1,p2,...,pn为函数参量，分别构建器件外框在X方向上的尺寸函数和器件外框在Y方向上的尺寸函数；
将所述各个电路器件分为m个组，每组内有s个器件，其中，m×s=j，m和s的取值为小于等于j的正整数，依据m组个电路器件的XL1......XLs和YL1......YLs，分别构建相邻连线段之间间距函数和相邻连线段之间投影长度函数，其中，XL1......XLs表示s个器件的器件外框在X方向上的尺寸，YL1......YLs表示s个器件的器件外框在Y方向上的尺寸；
依据所述相邻连线段之间间距函数得到d，同时，依据所述相邻连线段之间投影长度函数得到Lp，并以所述d和所述Lp为参量，构建所述待优化电路中相邻连线间的寄生电容参数估算函数，其中，d表示相邻连线段之间间距，Lp表示相邻连线段之间投影长度。
3.根据权利要求2所述的方法，其特征在于，所述器件外框在X方向上的尺寸函数包括：
XL=fXL(p1,p2,…,pn)
=c1,2×p1×p2+…+cn-1,n×pn-1×pn+c1×p1+c2×p2+…+cn×pn+c0
其中，XL表示器件外框在X方向上的尺寸，c1,2,...,cn-1,n,c1,c2,...,cn,c0表示结构参数及结构参数之间对XL的影响系数，fXL表示XL函数曲线；
所述器件外框在Y方向上的尺寸函数包括：
YL=fYL(p1,p2,…,pn)
=k1,2×p1×p2+…+kn-1,n×pn-1×pn+k1×p1+k2×p2+…+kn×pn+k0
其中，YL表示器件外框在Y方向上的尺寸，k1,2,...,kn-1,n,k1,k2,...,kn,k0表示结构参数及结构参数之间对YL的影响系数，fYL表示YL函数曲线。
4.根据权利要求2所述的方法，其特征在于，所述相邻连线段之间间距函数包括：
d=fd(XL1,XL2,…XLs,YL1,YL2,…YLs)
=cx1×XL1+cx2×XL2+…+cxs×XLs+cy1×YL1+cy2×YL2+…+cys×YLs+d0
其中，d表示相邻连线段之间间距，fd表示相邻连线段之间间距函数曲线，cx1,cx2,...cxs,cy1,cy2,...cys,d0表示不同器件外框尺寸对相邻连线段之间间距的影响系数；
所述相邻连线段之间投影长度函数包括：
Lp=fp(XL1,XL2,…XLs,YL1,YL2,…YLs)
=lcx1×XL1+lcx2×XL2+…+lcxs×XLs+lcy1×YL1+lcy2×YL2+…+lcys×YLs+LP0
其中，Lp表示相邻连线段之间投影长度，fp表示相邻连线段之间投影长度函数曲线，lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0表示不同器件外框尺寸对相邻连线段之间投影长度的影响系数。
5.根据权利要求2所述的方法，其特征在于，所述待优化电路中相邻连线间的寄生电容参数估算函数包括：
Cp=fc(d,Lp)
=k1×(Lp/d)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3
其中Cp表示相邻连线段之间的寄生电容，fc表示相邻连线段之间的寄生电容估算函数曲线，k1,k0,k-1,k-2,k-3表示所述d和所述Lp对相邻连线间的寄生电容的影响系数。
6.根据权利要求3所述的方法，其特征在于，获得所述器件外框在X方向上的尺寸函数中的所述c1,2,...,cn-1,n,c1,c2,...,cn,c0的过程包括：
获取待优化电路中的所述各个电路器件的XLj，根据所述XLj对所述fXL进行曲线拟合，从拟合的曲线中计算得到所述c1,2,...,cn-1,n,c1,c2,...,cn,c0。
7.根据权利要求3所述的方法，其特征在于，获得所述器件外框在Y方向上的尺寸函数中的所述k1,2,...,kn-1,n,k1,k2,...,kn,k0的过程包括：
获取待优化电路中的所述各个电路器件的YLj，根据所述YLj对所述fYL进行曲线拟合，从拟合的曲线中计算得到所述k1,2,...,kn-1,n,k1,k2,...,kn,k0。
8.根据权利要求4所述的方法，其特征在于，获得所述相邻连线段之间间距函数中的所述cx1,cx2,...cxs,cy1,cy2,...cys,d0的过程包括：
构建参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程：
XL 1,1 X L 2,1 . . . Y L 1,1 YL 2,1 . . . 1 X L 1,2 X L 2,2 . . . Y L 1,2 Y L 2,2 . . . 1 . . . X L 1 , m X L 2 , m . . . Y L 1 , m Y L 2 , m . . . 1 × c x 1 c x 2 . . . c x s c y 1 c y 2 . . . c y s d 0 = d 1 d 2 . . . . . . . . . . . . d m
对上述线性方程求解得到所述cx1,cx2,...cxs,cy1,cy2,...cys,d0；
其中，所述参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程中的
|XL1,1,XL2,1,...XLs,1,YL1,1,YL2,1,...YLs,1|为依据第一组电路器件的XL1,1,XL2,1,...XLs,1和YL1,1,YL2,1,...YLs,1的组合，
|XL1,2,XL2,2,...XLs,2,YL1,2,YL2,2,...YLs,2|为依据第二组电路器件的XL1,2,XL2,2,...XLs,2和YL1,2,YL2,2,...YLs,2的组合，
依此类推，
|XL1,m,XL2,m,...XLs,m,YL1,m,YL2,m,...YLs,m|为依据第m组电路器件的XL1,m,XL2,m,...XLs,m和YL1,m,YL2,m,...YLs,m的组合；
所述参量为cx1,cx2,...cxs,cy1,cy2,...cys,d0的线性方程中的d1、d2、...、dm是m组个电路器件中分别得到的相邻连线段之间的不同间距值。
9.根据权利要求4所述的方法，其特征在于，获得所述相邻连线段之间投影长度函数中的所述lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的过程包括：
构建参量为lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的线性方程：
XL 1,1 X L 2,1 . . . Y L 1,1 YL 2,1 . . . 1 X L 1,2 X L 2,2 . . . Y L 1,2 Y L 2,2 . . . 1 X L 1 , m X L 2 , m . . . Y L 1 , m Y L 2 , m . . . 1 × lc x 1 lc x 2 . . . lc x s lc y 1 lc y 2 . . . lc y s Lp 0 = L p 1 L p 2 . . . . . . . . . . . . L p m
对上述线性方程求解得到所述lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0；
其中，所述参量为lcx1,lcx2,...lcxs,lcy1,lcy2,...lcys,Lp0的线性方程中的
|XL1,1,XL2,1,...XLs,1,YL1,1,YL2,1,...YLs,1|为依据第一组电路器件的XL1,1,XL2,1,...XLs,1和YL1,1,YL2,1,...YLs,1的组合，
|XL1,2,XL2,2,...XLs,2,YL1,2,YL2,2,...YLs,2|为依据第二组电路器件的XL1,2,XL2,2,...XLs,2和YL1,2,YL2,2,...YLs,2的组合，
依此类推，
|XL1,m,XL2,m,...XLs,m,YL1,m,YL2,m,...YLs,m|为依据第m组电路器件的XL1,m,XL2,m,...XLs,m和YL1,m,YL2,m,...YLs,m的组合；
所述参量为lcx1,lcx2,...lcxn,lcy1,lcy2,...lcys,Lp0的线性方程中的Lp1、Lp2、...、Lpm是m组个电路器件中分别得到的相邻连线段之间的投影长度值。
10.根据权利要求5所述的方法，其特征在于，获得所述相邻连线段之间的寄生电容估算函数中的所述k1,k0,k-1,k-2,k-3的过程包括：
构建参量为k1,k0,k-1,k-2,k-3的线性方程：
r 1 1 r 1 - 1 r 1 - 2 r 1 - 3 1 r 2 1 r 2 - 1 r 2 - 2 r 2 - 3 1 r 3 1 r 3 - 1 r 3 - 2 r 3 - 3 1 r 4 1 r 4 - 1 r 4 - 2 r 4 - 3 1 r 5 1 r 5 - 1 r 5 - 2 r 5 - 3 1 × k 1 k - 1 k - 2 k - 3 k 0 = Cp 1 Cp 2 Cp 3 Cp 4 Cp 5
对所述线性方程求解得到所述k1,k0,k-1,k-2,k-3；
其中，所述线性方程中的
r1=Lp1/d1,r2=Lp2/d2,r3=Lp3/d3,r4=Lp4/d4,r5=Lp5/d5，所述d1、d2、d3、d4和d5是根据所述相邻连线段之间间距函数得到的，所述Lp1、Lp2、Lp3、Lp4和Lp5是根据所述相邻连线段之间投影长度函数得到的；
所述线性方程中的Cp1,Cp2,...Cp5是根据不同的所述相邻连线段之间间距和不同的所述相邻连线段之间投影长度，并通过寄生参数提取工具得到的相邻连线间的寄生电容值。
11.根据权利要求1或权利要求2所述的方法，其特征在于，以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数的过程包括：
以所述待优化电路中的各个电路器件的结构参数p1,p2,...,pn为已知参量，分别基于所述器件外框在X方向上的尺寸函数XLj和所述器件外框在Y方向上的尺寸函数YLj，获取XLj和YLj，j取正整数为电路器件的编号；
以所述XLj和所述YLj为已知参量，基于所述相邻连线段之间间距函数：
d = f d ( X L 1 , XL 2 , · · · XL s , Y L 1 , Y L 2 , · · · Y L s ) = c x 1 × X L 1 + c x 2 × XL 2 + · · · + c x s × XL s + c y 1 × YL 1 + cy 2 × YL 2 + · · · + cy s × YL s + d 0 , 获得d；
以所述XLj和所述YLj为已知参量，基于所述相邻连线段之间投影长度函数：
Lp = f p ( X L 1 , XL 2 , · · · XL s , Y L 1 , Y L 2 , · · · Y L s ) = lc x 1 × X L 1 + lc x 2 × XL 2 + · · · + lc x s × XL s + lc y 1 × YL 1 + lcy 2 × YL 2 + · · · + lcy s × YL s + LP 0 , 获得Lp；
以所述d和所述Lp为已知参量，基于所述相邻连线间的寄生电容估算函数：
Cp=fc(d,Lp)
=k1×(Lp/d)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3
获得相邻连线间的寄生电容参数Cp。
12.一种电路优化方法，其特征在于，包括：
确定电路设计；
依据所述电路设计构建电路物理版图；
对所述电路物理版图中各个相邻连线间的寄生电容参数进行提取，得到寄生电容参数提取值；
构建电路中相邻连线间的寄生电容参数估算函数：
Cp=fc(d,Lp)
=k1×(Lpd)+k0+k-1×(d/Lp)+k-2×(d/Lp)2+k-3×(d/Lp)3
根据所述电路设计和所述寄生电容参数提取值进行电路性能评估；
当所述电路性能不满足预设性能值时，对电路中的结构参数进行微调，得到微调后的结构参数值；
以所述微调后的结构参数值为参量，基于所述相邻连线间的寄生电容参数估算函数，估算电路中相邻连线间的寄生电容参数，得到寄生电容参数估算值；
根据所述寄生电容参数估算值和所述电路设计再次进行电路性能评估；
当所述电路性能满足预设性能值时，停止电路中的结构参数微调，得到最终的电路设计，否则重复执行所述结构参数微调、所述电路中相邻连线之间的寄生电容参数估算和所述电路性能评估直至所述电路性能满足预设性能值。
CN201310109638.4A 2013-03-29 2013-03-29 相邻连线间的寄生电容参数估算方法和电路优化方法 Active CN103150455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310109638.4A CN103150455B (zh) 2013-03-29 2013-03-29 相邻连线间的寄生电容参数估算方法和电路优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310109638.4A CN103150455B (zh) 2013-03-29 2013-03-29 相邻连线间的寄生电容参数估算方法和电路优化方法

Publications (2)

Publication Number Publication Date
CN103150455A true CN103150455A (zh) 2013-06-12
CN103150455B CN103150455B (zh) 2017-09-29

Family

ID=48548531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310109638.4A Active CN103150455B (zh) 2013-03-29 2013-03-29 相邻连线间的寄生电容参数估算方法和电路优化方法

Country Status (1)

Country Link
CN (1) CN103150455B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103530484A (zh) * 2013-11-04 2014-01-22 中国科学院微电子研究所 一种集成电路的器件参数优化方法
CN105335567A (zh) * 2015-11-05 2016-02-17 清华大学 适应非曼哈顿形体的随机行走电容参数提取方法及系统
CN106154052A (zh) * 2016-07-18 2016-11-23 武汉华星光电技术有限公司 显示面板的金属走线的寄生电容的量测方法
CN109541283A (zh) * 2018-11-01 2019-03-29 华南理工大学 一种非接触式电压测量系统及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881562A (zh) * 2005-06-13 2006-12-20 北京中电华大电子设计有限责任公司 一种自动适应工艺特征尺寸的互连寄生电容提取方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881562A (zh) * 2005-06-13 2006-12-20 北京中电华大电子设计有限责任公司 一种自动适应工艺特征尺寸的互连寄生电容提取方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
何剑春: "ULSI片内互连线寄生参数提取及应用", 《中国优秀博硕士学位论文全文数据库（博士）信息科技辑》 *
武丽芳等: "应用于平面EMI滤波器集成IC元件寄生电容的提取", 《电工电能新技术》 *
陈曦等: "神经网络在集成电路互连线寄生电容提取中的应用", 《应用基础与工程科学学报》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103530484A (zh) * 2013-11-04 2014-01-22 中国科学院微电子研究所 一种集成电路的器件参数优化方法
CN103530484B (zh) * 2013-11-04 2016-05-04 中国科学院微电子研究所 一种集成电路的器件参数优化方法
CN105335567A (zh) * 2015-11-05 2016-02-17 清华大学 适应非曼哈顿形体的随机行走电容参数提取方法及系统
CN105335567B (zh) * 2015-11-05 2018-08-03 清华大学 适应非曼哈顿形体的随机行走电容参数提取方法及系统
CN106154052A (zh) * 2016-07-18 2016-11-23 武汉华星光电技术有限公司 显示面板的金属走线的寄生电容的量测方法
CN109541283A (zh) * 2018-11-01 2019-03-29 华南理工大学 一种非接触式电压测量系统及方法
CN109541283B (zh) * 2018-11-01 2020-12-29 华南理工大学 一种非接触式电压测量系统及方法

Also Published As

Publication number Publication date
CN103150455B (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
CN103310030B (zh) 用于FinFET设计的LVS实现
US10860769B2 (en) Method and system for integrated circuit design with on-chip variation and spatial correlation
US9053283B2 (en) Methods for layout verification for polysilicon cell edge structures in finFET standard cells using filters
JP6083704B2 (ja) トンネルｆｅｔのデバイスシミュレーション方法及びシステム並びにトンネルｆｅｔのコンパクトモデル設計方法及びコンパクトモデル
US20140282341A1 (en) Flexible pattern-oriented 3d profile for advanced process nodes
CN103544333A (zh) 半导体器件设计方法、系统和计算机程序产品
JP2007133497A (ja) 半導体集積回路の特性抽出方法及び特性抽出装置
CN103150455A (zh) 相邻连线间的寄生电容参数估算方法和电路优化方法
CN104933214B (zh) 集成电路设计方法和装置
US20150169819A1 (en) Design rule checking for confining waveform induced constraint variation in static timing analysis
US8806407B2 (en) Multiple-instantiated-module (MIM) aware pin assignment
US9916415B2 (en) Integrated circuit performance modeling that includes substrate-generated signal distortions
Raja et al. Transistor level gate modeling for accurate and fast timing, noise, and power analysis
US11023650B2 (en) Apparatus and method for circuit timing fixing using extension metal sections and alternate vias
CN102508974B (zh) 基于版图变化改变互连延迟参数的集成电路分析方法
JP6360443B2 (ja) 回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラム
US7272808B1 (en) On-chip variability impact simulation and analysis for circuit performance
US9747405B2 (en) Buffer chain management for alleviating routing congestion
US10031989B2 (en) Integrated circuit performance modeling using a connectivity-based condensed resistance model for a conductive structure in an integrated circuit
Gandikota et al. Victim alignment in crosstalk-aware timing analysis
US10216879B1 (en) Method for establishing aging model of device and analyzing aging state of device with aging model
CN102982215A (zh) Soi h型栅mos器件的建模方法
JP2011114328A (ja) Ｓｐｉｃｅコーナーモデル作成方法及び装置
US9747403B2 (en) Power-and-ground (PG) network characterization and distributed PG network creation for hierarchical circuit designs
Jia et al. New Pcell based ring oscillator layout auto-generation method and application in advanced SPICE model verification

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant