CN105224755B - 一种通用的金属互联层电容spice预测模型的构建方法 - Google Patents
一种通用的金属互联层电容spice预测模型的构建方法 Download PDFInfo
- Publication number
- CN105224755B CN105224755B CN201510662365.5A CN201510662365A CN105224755B CN 105224755 B CN105224755 B CN 105224755B CN 201510662365 A CN201510662365 A CN 201510662365A CN 105224755 B CN105224755 B CN 105224755B
- Authority
- CN
- China
- Prior art keywords
- interconnection layer
- metal interconnection
- metal
- layer capacitance
- spice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及半导体良率提升领域,尤其涉及一种MOSFET金属互联层电容SPICE预测模型的构建方法,利用TCAD提取金属互联层电容的通用模拟电路仿真器模型SPICE所需原始数据,生成电容关于尺寸的拟合线;再根据金属层数、金属互联层电容与长度长条数的乘积的比值的线性关系以及现有数据样本,生成电容关于层数、金属互联层电容与长度长条数的方程式,提供了统一的金属互联层电容模型,解决了小尺寸的MOM电容实测数据缺乏导致的SPICE建模困难的问题。
Description
技术领域
本发明涉及半导体良率提升领域,尤其涉及一种MOSFET金属互联层电容SPICE预测模型的构建方法。
背景技术
现在对金属互联层电容的SPICE(Simulation Program with IntegratedCircuit Emphasis通用模拟电路仿真器,简称SPICE)建模通常是使用Excel表格完成。金属互联层电容包含了电压效应,即当电压变化时电容也随着变化。同时金属互联层电容还包含着尺寸效应,即随着金属互联层单元数目的扩大,其电容随之增大。利用实测金属互联层电容的数据可以使用Excel表格的趋势线得到金属互联层电容与电压及单元数目的函数关系表达式,假设这两种效应是互相独立的,则金属互联层电容对单元数目及电压的依赖函数也是互相独立的,可以分别通过实测数据提取。
金属互联层电容对于其单元数目的函数关系是线性的,其函数表达式是一条过原点的直线。但受限于实测数据无法测出面积特别小的金属互联层电容,故在电路设计的某些特殊应用中将会导致实测数据缺失的困境。同时现有的金属互联层电容的SPICE预测模型的不同金属层电容的方程式也不统一,模型效率较低。
发明内容
针对上述问题,本发明提出了一种通用的MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor金氧半场效晶体管,简称MOSFET)金属互联层电容SPICE预测模型的构建方法,其特征在于,所述方法包括:
利用TCAD(Technology ComputerAided Design半导体工艺模拟以及器件模拟工具,简称TCAD)提取建立金属互联层电容的通用模拟电路仿真器模型的SPICE所需原始数据,生成电容关于尺寸的拟合线;
根据金属层数、金属互联层电容与长度长条数的乘积的比值的线性关系以及现有数据样本,生成电容关于层数、金属互联层电容与长度长条数的方程式。
上述的方法,其中,在利用TCAD提取金属互联层电容的通用模拟电路仿真器模型SPICE所需原始数据时,所述方法还包括:
利用TCAD软件,Synopsys的Sentaurus模块SDE进行了后端金属互联层金属互联层的结构生成;以及
利用Synopsys的后端电势电容提取工具Raphael进行金属互联层结构的电容提取;以及
针对不同尺寸的金属互联层的电容产生相应的结构并提取出相应的电容。
上述的方法,其中,所述拟合线为直线,其中金属互联层电容与L和NF的乘积的关系是线性关系,即C=kx,C代表金属互联层电容,x代表L和NF的乘积,k则为无量纲系数。
上述的方法,其中,所述拟合线可以添加电压效应系数以及局部适配的系数以子电路的形式作为SPICE模型。
上述的方法,其中,所述方程式的线性拟合方程为C=[P(b-a)+M]*L*NF,P和M是无量纲的系数。若所用金属互联层类型为MOMab,a和b分别代表底层金属和顶层金属,(b-a)代表金属层数,金属层交叠区长度为L,交叠区长条数为NF。
上述的方法,其中,所述无量纲系数P、M随工艺环境、机台环境的变化而变化。
有益效果:本发明可以将缺失的小尺寸金属互联层电容通过TCAD模拟出来,使得技术人员可以顺利地做出金属互联层电容的SPICE预测模型,来解决一些电路设计中可能的特殊情况下的应用;同时提供了统一的金属互联层电容模型,以解决原先金属互联层电容模型不统一,不同金属层金属互联层电容使用模型方程不同的问题。
附图说明
图1为本发明通用的MOSFET金属互联层电容SPICE预测模型的构建方法的流程示意图;
图2为本发明实施例的金属1层与金属3层之间的MOM13电容的TCAD仿真数据的趋势拟合线;
图3为本发明实施例的金属1层与金属4层之间的MOM14电容的TCAD仿真数据的趋势拟合线;
图4为本发明实施例的各个金属层之间的MOM电容的TCAD仿真数据汇总表;
图5为本发明实施例的金属层数与MOM电容与长度长条数的乘积的比值的线性关系。
具体实施方式
下面结合附图对本发明进行进一步说明。
如图1所示,本发明提出了一种通用的MOSFET金属互联层电容SPICE预测模型的构建方法,其特征在于,所述方法包括:
利用TCAD提取建立金属互联层电容的通用模拟电路仿真器模型的SPICE所需原始数据,生成电容关于尺寸的拟合线;
根据金属层数、金属互联层电容与长度长条数的乘积的比值的线性关系以及现有数据样本,生成电容关于层数、金属互联层电容与长度长条数的方程式。
上述的方法,其中,在利用TCAD提取金属互联层电容的通用模拟电路仿真器模型SPICE所需原始数据时,所述方法还包括:
利用TCAD软件,Synopsys的Sentaurus模块SDE进行了后端金属互联层金属互联层的结构生成;
利用Synopsys的后端电势电容提取工具Raphael进行金属互联层结构的电容提取;以及
针对不同尺寸的金属互联层的电容产生相应的结构并提取出相应的电容。
上述的方法,其中,所述拟合线为直线,其中金属互联层电容与L和NF的乘积的关系是线性关系,即C=kx,C代表金属互联层电容,x代表L和NF的乘积,k则为无量纲系数。
上述的方法,其中,所述拟合线可以添加电压效应系数以及局部适配的系数以子电路的形式作为SPICE模型。
上述的方法,其中,所述方程式的线性拟合方程为C=[P(b-a)+M]*L*NF,P和M是无量纲的系数。若所用金属互联层类型为MOMab,a和b分别代表底层金属和顶层金属,(b-a)代表金属层数,金属层交叠区长度为L,交叠区长条数为NF。
上述的方法,其中,其特征在于,所述无量纲系数P、M随工艺环境、机台环境的变化而变化。
一个优选的实施例,其中金属1层与金属6层之间的MOM16电容的参数有:其交叠区长度L,它的条形区域的数目NF,两者相乘就是它的尺寸,尺寸越大,MOM16的电容越大。MOM16的电容与尺寸的关系是线性关系,其函数表达式是一个直线方程。我们利用TCAD提取出的MOM16的电容数据,在Excel表格中为其添加趋势线,得到的是一个直线方程。不同的金属互联层的电容的直线方程的斜率不一样。
如图2所示,一个优选的实施例,其中金属1层与金属3层之间的MOM13电容的TCAD仿真数据的趋势拟合线为y=0.2689x。
如图3所示,一个优选的实施例,其中金属1层与金属4层之间的MOM14电容的TCAD仿真数据的趋势拟合线为y=0.3884x。
一个优选的实施例,其中金属1层与金属6层之间的MOM16电容的TCAD仿真数据的趋势拟合线为y=0.5957x。
如图4所示,一个优选的实施例,为各个金属层之间的MOM电容的TCAD仿真数据汇总表,为模型的构建提供了所需数据。
如图5所示,一个优选的实施例,其中金属层数与MOM电容与长度长条数的乘积的比值有线性关系,根据现有的数据样本,其线性拟合方程为y=0.1004x+0.0705,其中y代表MOM电容与长度长条数目乘积的比值,x代表金属层数。进一步具体方程式为,C/(L*NF)=0.1004x+0.0705,C=(0.1004x+0.0705)*L*NF,当MOM类型为MOM16时,C=(0.502+0.0705)*L*NF。需要说明的是,方程的系数在其他的实施例中可能不同,但方程式必定相同。
综上所述,本发明涉及一种MOSFET金属互联层电容SPICE预测模型的构建方法,利用TCAD提取金属互联层电容的通用模拟电路仿真器模型SPICE所需原始数据,生成电容关于尺寸的拟合线;再根据金属层数、金属互联层电容与长度长条数的乘积的比值的线性关系以及现有数据样本,生成电容关于层数、金属互联层电容与长度长条数的方程式,提供了统一的金属互联层电容模型,解决了小尺寸的MOM电容实测数据缺乏导致的SPICE建模困难的问题。
通过说明和附图,给出了具体实施方式详细描述,对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (4)
1.一种通用的MOSFET金属互联层电容SPICE预测模型的构建方法,其特征在于,所述方法包括:
利用TCAD提取金属互联层电容的通用模拟电路仿真器模型SPICE所需原始数据,生成金属互联层电容关于尺寸的拟合线;
根据金属层数、金属互联层电容与金属层交叠区长度以及交叠区长条数的乘积的比值的线性关系以及现有数据样本,生成金属互联层电容关于金属层数、金属层交叠区长度以及交叠区长条数的方程式;
所述拟合线为直线,其中金属互联层电容与L和NF的乘积的关系是线性关系,即C=kx,C代表金属互联层电容,x代表L和NF的乘积,k则为无量纲系数,L代表金属层交叠区长度,NF代表交叠区长条数;
所述方程式的线性拟合方程为C=[P(b-a)+M]*L*NF,P和M是无量纲的系数;若所用金属互联层类型为MOMab,a和b分别代表底层金属和顶层金属,(b-a)代表金属层数,金属层交叠区长度为L,交叠区长条数为NF。
2.根据权利要求1所述的通用的MOSFET金属互联层电容SPICE预测模型的构建方法,其特征在于,在利用TCAD提取金属互联层电容的通用模拟电路仿真器模型SPICE所需原始数据时,所述方法还包括:
利用TCAD软件,Synopsys的Sentaurus模块SDE进行了后端金属互联层的结构生成;
利用Synopsys的后端电势电容提取工具Raphael进行金属互联层结构的电容提取;以及
针对不同尺寸的金属互联层的电容产生相应的结构并提取出相应的电容,形成数据表。
3.根据权利要求1所述的通用的MOSFET金属互联层电容SPICE预测模型的构建方法,其特征在于,所述拟合线可以添加电压效应系数以及局部适配的系数以子电路的形式作为SPICE模型。
4.根据权利要求1所述的通用的MOSFET金属互联层电容SPICE预测模型的构建方法,其特征在于,所述无量纲系数P、M随工艺环境、机台环境的变化而变化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510662365.5A CN105224755B (zh) | 2015-10-14 | 2015-10-14 | 一种通用的金属互联层电容spice预测模型的构建方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510662365.5A CN105224755B (zh) | 2015-10-14 | 2015-10-14 | 一种通用的金属互联层电容spice预测模型的构建方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105224755A CN105224755A (zh) | 2016-01-06 |
CN105224755B true CN105224755B (zh) | 2019-12-03 |
Family
ID=54993721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510662365.5A Active CN105224755B (zh) | 2015-10-14 | 2015-10-14 | 一种通用的金属互联层电容spice预测模型的构建方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105224755B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108427858A (zh) * | 2018-06-13 | 2018-08-21 | 长江存储科技有限责任公司 | Spice模型参数获取方法及spice模型参数获取装置 |
CN109543299B (zh) * | 2018-11-22 | 2023-06-16 | 上海华力微电子有限公司 | Interconnect电容值SPICE建模方法 |
CN110968978B (zh) * | 2019-12-16 | 2022-05-24 | 南京华大九天科技有限公司 | 一种mom电容值的实现方法 |
CN111125982A (zh) * | 2019-12-25 | 2020-05-08 | 上海华力微电子有限公司 | 一种Interconnect电容SPICE模型Corner的建模方法 |
CN111368500A (zh) * | 2020-03-06 | 2020-07-03 | 杰华特微电子(杭州)有限公司 | 金属互联层电容预测模型的建立方法及模型系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6057571A (en) * | 1998-03-31 | 2000-05-02 | Lsi Logic Corporation | High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit |
CN101814494A (zh) * | 2010-03-11 | 2010-08-25 | 中国科学院半导体研究所 | 一种高密度低寄生的电容装置 |
CN103325766A (zh) * | 2013-06-27 | 2013-09-25 | 上海华力微电子有限公司 | 金属互连线电容结构 |
CN103700645A (zh) * | 2014-01-07 | 2014-04-02 | 上海华虹宏力半导体制造有限公司 | Mom电容及其制作方法 |
-
2015
- 2015-10-14 CN CN201510662365.5A patent/CN105224755B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6057571A (en) * | 1998-03-31 | 2000-05-02 | Lsi Logic Corporation | High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit |
CN101814494A (zh) * | 2010-03-11 | 2010-08-25 | 中国科学院半导体研究所 | 一种高密度低寄生的电容装置 |
CN103325766A (zh) * | 2013-06-27 | 2013-09-25 | 上海华力微电子有限公司 | 金属互连线电容结构 |
CN103700645A (zh) * | 2014-01-07 | 2014-04-02 | 上海华虹宏力半导体制造有限公司 | Mom电容及其制作方法 |
Non-Patent Citations (2)
Title |
---|
28nm铜互连电容模型及热处理对互连线的影响;许雅俊;《中国优秀硕士学位论文全文数据库 信息科技辑》;20130715(第7期);第I135-338页 * |
基于分布式RLC耦合模型的互连线尺寸优化;孙修晨;《电子测量技术》;20140215;第37卷(第2期);第127-131页 * |
Also Published As
Publication number | Publication date |
---|---|
CN105224755A (zh) | 2016-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105224755B (zh) | 一种通用的金属互联层电容spice预测模型的构建方法 | |
CN103268380B (zh) | 一种提高布图效率的模拟集成电路版图的设计方法 | |
US7530039B2 (en) | Methods and apparatus for simulating distributed effects | |
Bansal et al. | An analytical fringe capacitance model for interconnects using conformal mapping | |
TWI509443B (zh) | 用於實施具有模擬感知之電子電路設計之方法、系統及製造物 | |
JP4521640B2 (ja) | 集積回路製作におけるデルタ情報設計クロージャ | |
US8418120B2 (en) | Solutions for netlist reduction for multi-finger devices | |
CN100576214C (zh) | 二极管多种仿真器格式的spice模型建模方法 | |
CN104933214B (zh) | 集成电路设计方法和装置 | |
JP2008027940A (ja) | 半導体集積回路の設計方法および回路シミュレーション方法 | |
CN105574245A (zh) | 高效率模拟电路版图设计流程方法 | |
CN102789530A (zh) | Soi mos器件的建模方法 | |
CN102004814B (zh) | 生成场效晶体管spice工艺角落模型的方法 | |
Lu et al. | Hierarchical block boundary-element method (HBBEM): a fast field solver for 3-D capacitance extraction | |
CN100474315C (zh) | 一种改进的高压器件仿真模型的建模方法 | |
Gogolou et al. | Integrated DC-DC converter design methodology for design cycle speed up | |
McAndrew | Compact models for MOS transistors: successes and challenges | |
CN102982215B (zh) | Soi h型栅mos器件的建模方法 | |
US7272808B1 (en) | On-chip variability impact simulation and analysis for circuit performance | |
Bhuyan et al. | Study of an n-MOSFET by Designing at 100 nm and Simulating using SIL V ACO ATLAS Simulator | |
CN102054072A (zh) | 扩展具有不同传输线长度的仿真方法与装置 | |
Wu et al. | An efficient timing model for CMOS combinational logic gates | |
CN109543299A (zh) | Interconnect电容值SPICE建模方法 | |
CN106250599A (zh) | 一种可扩展的基于gp模型的bjt建模方法 | |
Raghavan et al. | EMPIRE: Empirical power/area/timing models for register files |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200416 Address after: 201203 1060, room 1, 298 Cambridge East Road, Pudong New Area, Shanghai. Patentee after: SHANGHAI HUALI INTEGRATED CIRCUIT MANUFACTURING Co.,Ltd. Address before: 201203, Gauss road 568, Zhangjiang hi tech park, Shanghai, Pudong New Area Patentee before: Shanghai Huali Microelectronics Corp. |
|
TR01 | Transfer of patent right |