CN101814494A - 一种高密度低寄生的电容装置 - Google Patents

一种高密度低寄生的电容装置 Download PDF

Info

Publication number
CN101814494A
CN101814494A CN 201010123024 CN201010123024A CN101814494A CN 101814494 A CN101814494 A CN 101814494A CN 201010123024 CN201010123024 CN 201010123024 CN 201010123024 A CN201010123024 A CN 201010123024A CN 101814494 A CN101814494 A CN 101814494A
Authority
CN
China
Prior art keywords
electric capacity
port
capacitance
metal
capacitive means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010123024
Other languages
English (en)
Inventor
冯鹏
吴南健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN 201010123024 priority Critical patent/CN101814494A/zh
Publication of CN101814494A publication Critical patent/CN101814494A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种电容装置，包括：一个由多晶硅栅、栅氧及连接到一起的源、漏和N阱构成的PMOS电容，其中源、漏和N阱连接到电容装置的A端口，多晶硅栅连接到电容装置的B端口；同一层金属之间的第一电容，该同一层金属由两个连接到电容装置A端口和B端口的金属叉指构成；相邻层金属之间的第二电容，其中上层金属叉指与其投影下方的金属叉指分别连接到电容装置的A端口和B端口；MIM电容，具有上极板和下极板，上极板和下极板分别连接到电容装置的A端口和B端口。本发明通过在MOS电容上实现同层金属之间的电容、相邻金属层之间的电容、MIM电容等，最大限度的实现了单位面积上的电容。

Description

一种高密度低寄生的电容装置
技术领域
本发明涉及集成电路技术领域，特别是一种高密度低寄生的电容装置，可应用于集成电路下面的多个子领域，如存储器、RFID、电荷泵等。
背景技术
如何最大限度的利用集成电路工艺制造出高密度、低寄生、高精度的电容对集成电路设计各领域是至关重要的。高密度的电容能大大减小芯片的面积，降低成本；而低寄生的电容可以减小芯片的额外功耗；高精度的电容又能够大大提升芯片的性能；而与MOS工艺相兼容的高性能的电容又能大大的降低芯片所带来的额外的制造费用。
目前与MOS工艺兼容的电容主要有MOS电容、MIM电容以及金属互联层之间形成的电容。传统的MOS电容是由多晶硅栅，栅氧及半导体衬底构成的，具有较大的单位面积电容。对于由NMOS管实现的电容，电容的一端必须接地，限制了其应用。而对于由PMOS管实现的电容，由于N阱到P衬底之间的寄生电容较大，寄生电容通常约为有效电容的10％～20％，它会使电路产生额外的功耗，影响电路的性能。然而，在深亚微米工艺中，光刻精度的提高，使得金属层与金属层，通孔与通孔的距离可以大大的减小，因此我们可以考虑利用MOS电容的上层空间实现较大的金属互联线电容、通孔电容和MIM电容，从而实现更大的电容密度。
发明内容
(一)要解决的技术问题
针对现有技术的不足，本发明的主要目的在于提供一种高密度低寄生的电容装置，以实现更大的电容密度，非常适合于低功耗，小面积要求的芯片设计。
(二)技术方案
为达到上述目的，本发明提供了一种电容装置，具有A端口和B端口，该装置还包括：
一个由多晶硅栅50、栅氧及连接到一起的源55、漏56和N阱57构成的PMOS电容54，其中源55、漏56和N阱57连接到电容装置的A端口，多晶硅栅50连接到电容装置的B端口；
同一层金属51之间的第一电容，其中该同一层金属51由两个连接到电容装置A端口和B端口的金属叉指构成；
相邻层金属之间的第二电容，其中上层金属叉指与其投影下方的金属叉指分别连接到电容装置的A端口和B端口；
MIM电容，其中MIM电容具有上极板53和下极板52，上极板53和下极板52分别连接到电容装置的A端口和B端口。
上述方案中，所述同一层金属51之间的第一电容、相邻层金属之间的第二电容，以及MIM电容都制作在PMOS电容54之上。
上述方案中，所述MIM电容的下极板52是完整的金属面，而下极板52之下的各层金属层由金属叉指构成。
上述方案中，所述PMOS电容54由NMOS电容74代替，该NMOS电容74由多晶硅栅70、栅氧及连接到一起的源75、漏76构成。
上述方案中，所述PMOS电容54由第三电容84代替，该第三电容84由多晶硅栅80、栅氧及N阱85构成。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明在同一面积上集成了MOS电容，多晶硅与金属层之间的电容，相同金属层之间的电容，相邻金属层之间的电容及MIM电容，而且也将各金属层到衬底的寄生电容转化为有效电容，因此减小了寄生电容所占有效电容的比例，而且也增加了单位面积上的有效电容。
2、本发明可以减小PMOS电容中N阱到P衬底之间的寄生电容所占有效电容的比例，降低电路的额外功耗，提高电路的性能。
3、每一层金属由两个连接于电容两个端口的叉指构成，且上层叉指及其投影下方的叉指连接电容的两个相反端口，有利于增加金属层之间的有效电容。
4、随着工艺特征尺寸的下降，光刻精度的提高，金属层数的增加，金属层与金属层，通孔与通孔之间的间距可以进一步缩小，有效电容可以进一步增加，可以预见该技术方案的效果会更加显著。
附图说明
图1为本发明提供的高密度低寄生的电容装置的剖面图；
图2是图1中电容装置的中间层金属叉指的俯视图。
图3是图1中电容装置的第一种替代方式的剖面图。
图4是图1中电容装置的第二种替代方式的剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提出的这种高密度低寄生的电容装置，首先在单位面积上实现了电容的最大化，其次可以有效的降低PMOS电容中N阱到P衬底的寄生电容，另外，本发明中采用的特殊的中间层金属互联结构能够使相同金属层之间的电容，相邻金属层之间的电容，随着工艺特征尺寸的下降，光刻精度的提高，金属层数的增加，金属层与金属层之间的间距可以进一步缩小，有效电容可以进一步增加，可以预见该技术方案的效果会更加显著。
图1是本发明提出的高密度低寄生的电容装置的剖面图。该电容装置具有A端口和B端口，该电容装置包括一个由多晶硅栅50、栅氧及连接到一起的源55、漏56和N阱57构成的P型金属氧化物半导体(PMOS)电容54，其中源55、漏56和N阱57连接到电容装置的A端口，多晶硅栅50连接到电容装置的B端口；同一层金属51之间的第一电容，其中该层金属51由两个连接到电容装置A端口和B端口的金属叉指构成；相邻层金属之间的第二电容，其中上层金属叉指与其投影下方的金属叉指分别连接到电容装置的A端口和B端口；金属-绝缘体-金属(MIM)电容，其中MIM电容具有上极板53和下极板52，上极板53和下极板52分别连接到电容装置的A端口和B端口。对于不支持MIM电容的集成电路工艺，则该电容装置则不包含MIM电容的上极板53。
图2是图1中电容装置的中间层金属叉指的俯视图。两个叉指61，62通过通孔60连接到电容装置的A端口和B端口，由于金属层的厚度是一定的，且大于金属的最小线宽，而上下相邻金属层之间的间距大于同层金属的最小间距，所以叉指的数目越多越好，叉指之间的间距越小越好。
另外，所述同一层金属51之间的第一电容、相邻层金属之间的第二电容，以及MIM电容都制作在PMOS电容54之上，以使单位面积的电容最大化。MIM电容的下极板52是完整的金属面，而下极板52之下的各层金属层由金属叉指构成。
图3是图1中电容装置的第一种替代方式的剖面图。与图1中的电容装置的主要区别在于，用NMOS电容74替代了图1中的PMOS电容54，该NMOS电容74由多晶硅栅70、栅氧及连接到一起的源75、漏76构成。
图4是图1中电容装置的第二种替代方式的剖面图。与图1中的电容装置的主要区别在于，用多晶硅栅与N阱之间的第三电容84替代了图1中的PMOS电容54，该第三电容84由多晶硅栅80、栅氧及N阱85构成。
本发明利用0.13μM 1P8M CMOS工艺的仿真模型，对本发明提出的高密度低寄生的电容装置进行了验证。对于100μM2的芯片面积，利用3.3V的PMOS管实现的电容其有效电容约为500fF，而N阱到P衬底的寄生电容约为75fF。
采用图1所示的结构实现的电容其有效电容约为793fF，其中其中包含金属层之间的电容193fF，MIM电容100fF。这大约是PMOS电容的1.59倍。而N阱到P衬底的寄生电容占有效电容的比例由约15％降为约9.5％。
由此可见，相比于现有的MOS电容，本发明提出的电容器件的能够在单位面积上实现更大的有效电容，并且具有更小的寄生电容，从而能够降低电路的额外功耗，提高电路的性能。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种电容装置，具有A端口和B端口，其特征在于，该装置还包括：
一个由多晶硅栅(50)、栅氧及连接到一起的源(55)、漏(56)和N阱(57)构成的PMOS电容(54)，其中源(55)、漏(56)和N阱(57)连接到电容装置的A端口，多晶硅栅(50)连接到电容装置的B端口；
同一层金属(51)之间的第一电容，其中该同一层金属(51)由两个连接到电容装置A端口和B端口的金属叉指构成；
相邻层金属之间的第二电容，其中上层金属叉指与其投影下方的金属叉指分别连接到电容装置的A端口和B端口；
MIM电容，其中MIM电容具有上极板(53)和下极板(52)，上极板(53)和下极板(52)分别连接到电容装置的A端口和B端口。
2.根据权利1所述的电容装置，其特征在于，所述同一层金属(51)之间的第一电容、相邻层金属之间的第二电容，以及MIM电容都制作在PMOS电容(54)之上。
3.根据权利1所述的电容装置，其特征在于，所述MIM电容的下极板(52)是完整的金属面，而下极板(52)之下的各层金属层由金属叉指构成。
4.根据权利1所述的电容装置，其特征在于，所述PMOS电容(54)由NMOS电容(74)代替，该NMOS电容(74)由多晶硅栅(70)、栅氧及连接到一起的源(75)、漏(76)构成。
5.根据权利1所述的电容装置，其特征在于，所述PMOS电容(54)由第三电容(84)代替，该第三电容(84)由多晶硅栅(80)、栅氧及N阱(85)构成。
CN 201010123024 2010-03-11 2010-03-11 一种高密度低寄生的电容装置 Pending CN101814494A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010123024 CN101814494A (zh) 2010-03-11 2010-03-11 一种高密度低寄生的电容装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010123024 CN101814494A (zh) 2010-03-11 2010-03-11 一种高密度低寄生的电容装置

Publications (1)

Publication Number Publication Date
CN101814494A true CN101814494A (zh) 2010-08-25

Family

ID=42621688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010123024 Pending CN101814494A (zh) 2010-03-11 2010-03-11 一种高密度低寄生的电容装置

Country Status (1)

Country Link
CN (1) CN101814494A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000624A (zh) * 2011-09-19 2013-03-27 群联电子股份有限公司 适于应用于集成电路的电容结构
CN105224755A (zh) * 2015-10-14 2016-01-06 上海华力微电子有限公司 一种通用的金属互联层电容spice预测模型的构建方法
CN110323334A (zh) * 2019-07-09 2019-10-11 四川中微芯成科技有限公司 一种用寄生电容做adc电容的结构及方法
CN111192873A (zh) * 2020-01-09 2020-05-22 华南理工大学 一种提高mim电容高频可靠性的版图结构及其实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271893A (zh) * 2007-03-20 2008-09-24 株式会社瑞萨科技 半导体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271893A (zh) * 2007-03-20 2008-09-24 株式会社瑞萨科技 半导体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000624A (zh) * 2011-09-19 2013-03-27 群联电子股份有限公司 适于应用于集成电路的电容结构
CN103000624B (zh) * 2011-09-19 2015-07-01 群联电子股份有限公司 适于应用于集成电路的电容结构
CN105224755A (zh) * 2015-10-14 2016-01-06 上海华力微电子有限公司 一种通用的金属互联层电容spice预测模型的构建方法
CN105224755B (zh) * 2015-10-14 2019-12-03 上海华力微电子有限公司 一种通用的金属互联层电容spice预测模型的构建方法
CN110323334A (zh) * 2019-07-09 2019-10-11 四川中微芯成科技有限公司 一种用寄生电容做adc电容的结构及方法
CN110323334B (zh) * 2019-07-09 2023-03-24 四川中微芯成科技有限公司 一种用寄生电容做adc电容的结构及方法
CN111192873A (zh) * 2020-01-09 2020-05-22 华南理工大学 一种提高mim电容高频可靠性的版图结构及其实现方法
CN111192873B (zh) * 2020-01-09 2020-09-04 华南理工大学 一种提高mim电容高频可靠性的版图结构及其实现方法

Similar Documents

Publication Publication Date Title
CN101789430B (zh) 一种高密度低寄生的电容装置
US8767404B2 (en) Decoupling capacitor circuitry
WO2018032738A1 (zh) 自发光显示阵列基板及其使用方法
US20080180132A1 (en) Semiconductor device and method of fabricating the same
CN101814494A (zh) 一种高密度低寄生的电容装置
JP7093020B2 (ja) 半導体集積回路装置
US9081438B2 (en) Capacitive touch panel controller and method of manufacturing the same
US7456063B2 (en) Layout method of power line for semiconductor integrated circuit and semiconductor integrated circuit manufactured by the layout method
CN101727526A (zh) 一种mos管版图设计方法、装置及一种芯片
CN100446254C (zh) 半导体电容
CN207218530U (zh) 利用中低压器件在低压下产生高压的多级多相高压电荷泵
TW202105751A (zh) 電容結構
CN211404497U (zh) 背照式图像传感器芯片
CN101097912A (zh) 提高平板电容容量的电容结构
CN101114305A (zh) 用于数字电路的标准单元版图结构
CN104281755B (zh) 一种提高像素单元中积分电容容值的版图设计方法
CN112310229A (zh) 电容结构
CN102903698B (zh) 半导体器件及集成电路
KR20100042462A (ko) 주변회로용 커패시터를 구비하는 반도체 메모리 소자
CN107346792B (zh) 一种用于闪存电路中的变容二极管结构及其制造方法
CN102136479B (zh) Sram单元
CN101197370A (zh) 一种金属电容耦合otp器件及其制造方法
CN101546763A (zh) 内嵌存储器装置及制程方法
CN203707130U (zh) 一种集成电路芯片的latch-up保护结构
CN203644778U (zh) 一种电容器及功率集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100825