CN101789430B - 一种高密度低寄生的电容装置 - Google Patents

一种高密度低寄生的电容装置 Download PDF

Info

Publication number
CN101789430B
CN101789430B CN2010101230233A CN201010123023A CN101789430B CN 101789430 B CN101789430 B CN 101789430B CN 2010101230233 A CN2010101230233 A CN 2010101230233A CN 201010123023 A CN201010123023 A CN 201010123023A CN 101789430 B CN101789430 B CN 101789430B
Authority
CN
China
Prior art keywords
electric capacity
metal
port
capacitor
capacitive means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101230233A
Other languages
English (en)
Other versions
CN101789430A (zh
Inventor
冯鹏
吴南健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN2010101230233A priority Critical patent/CN101789430B/zh
Publication of CN101789430A publication Critical patent/CN101789430A/zh
Application granted granted Critical
Publication of CN101789430B publication Critical patent/CN101789430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种高密度低寄生的电容装置，包括：一个由多晶硅栅、栅氧及连接到一起的源、漏和N阱构成的PMOS电容；多晶硅栅与第一层金属之间的第一电容；同一层金属之间的第二电容，其中该同一层金属由金属方块阵列构成，且每一个金属方块与其相邻的金属方块分别连接到电容装置的A端口和B端口；通孔与通孔之间的第三电容，其中每个通孔与其相邻的通孔分别连接到电容装置的A端口和B端口；MIM电容，具有上极板和下极板，上极板和下极板分别连接到电容装置的A端口和B端口。本发明通过在MOS电容上实现多晶硅栅与金属层之间的电容、同层金属之间的电容、通孔与通孔之间的电容、MIM电容等，最大限度的实现了单位面积上的电容。

Description

一种高密度低寄生的电容装置
技术领域
本发明涉及集成电路技术领域，特别是一种高密度低寄生的电容装置，可应用于集成电路下面的多个子领域，如存储器、RFID、电荷泵等。
背景技术
如何最大限度的利用集成电路工艺制造出高密度、低寄生、高精度的电容对集成电路设计各领域是至关重要的。高密度的电容能大大减小芯片的面积，降低成本；而低寄生的电容可以减小芯片的额外功耗；高精度的电容又能够大大提升芯片的性能；而与MOS工艺相兼容的高性能的电容又能大大的降低芯片所带来的额外的制造费用。
目前与MOS工艺兼容的电容主要有MOS电容、MIM电容以及金属互联层之间形成的电容。传统的MOS电容是由多晶硅栅，栅氧及半导体衬底构成的，具有较大的单位面积电容。对于由NMOS管实现的电容，电容的一端必须接地，限制了其应用。而对于由PMOS管实现的电容，由于N阱到P衬底之间的寄生电容较大，寄生电容通常约为有效电容的10％～20％，它会使电路产生额外的功耗，影响电路的性能。然而，在深亚微米工艺中，光刻精度的提高，使得金属层与金属层，通孔与通孔的距离可以大大的减小，因此我们可以考虑利用MOS电容的上层空间实现较大的金属互联线电容、通孔电容和MIM电容，从而实现更大的电容密度。
发明内容
(一)要解决的技术问题
针对现有技术的不足，本发明的主要目的在于提供一种高密度低寄生的电容装置，以实现更大的电容密度，非常适合于低功耗，小面积要求的芯片设计。
(二)技术方案
为达到上述目的，本发明提供了一种高密度低寄生的电容装置，具有A端口和B端口，该电容装置还包括：
一个由多晶硅栅10、栅氧及连接到一起的源17、漏18和N阱19构成的PMOS电容16，其中源17、漏18和N阱19连接到电容装置的A端口，多晶硅栅10连接到电容装置的B端口；
多晶硅栅10与第一层金属11之间的第一电容，其中第一层金属11连接到电容装置的A端口；
同一层金属12之间的第二电容，其中该同一层金属12由金属方块阵列构成，每一个金属方块与其相邻的金属方块分别通过通孔连接到电容装置的A端口和B端口；
通孔与通孔之间的第三电容，其中每个通孔与其相邻的通孔分别连接到电容装置的A端口和B端口；
MIM电容，其中MIM电容具有上极板15和下极板14，上极板15和下极板14分别连接到电容装置的A端口和B端口。
上述方案中，所述多晶硅栅10与第一层金属11之间的第一电容、同一层金属12之间的第二电容、通孔与通孔之间的第三电容，以及MIM电容都制作在PMOS电容16之上。
上述方案中，所述MIM电容的下极板14是完整的金属面，所述第一层金属11是完整的金属面，而中间各层金属层由金属方块阵列构成。
上述方案中，所述PMOS电容16由NMOS电容36代替，该NMOS电容36由多晶硅栅30、栅氧及连接到一起的源37、漏38构成。
上述方案中，所述PMOS电容16由第四电容46代替，该第四电容46由多晶硅栅40、栅氧及N阱47构成。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明在同一面积上集成了MOS电容，多晶硅与金属层之间的电容，相同金属层之间的电容，通孔与通孔之间的电容及MIM电容，而且也将各金属层到衬底的寄生电容转化为有效电容，因此减小了寄生电容所占有效电容的比例，而且也增加了单位面积上的有效电容。
2、本发明可以减小PMOS电容中N阱到P衬底之间的寄生电容所占有效电容的比例，降低电路的额外功耗，提高电路的性能。
3、由于中间各层金属层由金属方块阵列组成，每一个方块通过通孔连接到第一层金属或者MIM电容的下极板，且每一个金属块四周的金属块都是连接与这个金属块相反的端口。这样在每一个金属方块及通孔的四周都存在相应的有效电容。
4、随着工艺特征尺寸的下降，光刻精度的提高，金属层数的增加，金属层与金属层，通孔与通孔之间的间距可以进一步缩小，有效电容可以进一步增加，可以预见该技术方案的效果会更加显著。
附图说明
图1为本发明提供的高密度低寄生的电容装置的剖面图；
图2是图1中电容装置的中间层金属的俯视图。
图3是图1中电容装置的第一种替代方式的剖面图。
图4是图1中电容装置的第二种替代方式的剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提出的这种高密度低寄生的电容装置，首先在单位面积上实现了电容的最大化，其次可以有效的降低PMOS电容中N阱到P衬底的寄生电容，另外，本发明中采用的特殊的中间层金属互联结构能够使相同金属层之间的电容，通孔与通孔之间的电容最大化，随着工艺特征尺寸的下降，光刻精度的提高，金属层数的增加，金属层与金属层，通孔与通孔之间的间距可以进一步缩小，有效电容可以进一步增加，可以预见该技术方案的效果会更加显著。
图1是本发明提出的高密度低寄生的电容装置的剖面图。该电容装置具有A端口和B端口，该电容装置包括一个由多晶硅栅10、栅氧及连接到一起的源17、漏18和N阱19构成的P型金属氧化物半导体(PMOS)电容16，其中源17、漏18和N阱19连接到电容装置的A端口，多晶硅栅10连接到电容装置的B端口；多晶硅栅10与第一层金属11之间的第一电容，其中第一层金属11连接到电容装置的A端口；同一层金属12之间的第二电容，其中该层金属12由金属方块阵列构成，每一个金属方块与其相邻的金属方块分别通过通孔连接到电容装置的A端口和B端口；通孔与通孔之间的第三电容，其中每个通孔与其相邻的通孔分别连接到电容装置的A端口和B端口；金属-绝缘体-金属(MIM)电容，其中MIM电容具有上极板15和下极板14，上极板15和下极板14分别连接到电容装置的A端口和B端口。在这种结构中，利用了通孔与通孔之间的电容，因为上下相邻金属层的间距往往大于金属层的厚度，对于同样大小的金属方块，通孔与通孔之间的电容会比金属与金属之间的电容大。对于不支持MIM电容的集成电路工艺，则该电容装置则不包含MIM电容的上极板15。
图2是图1中电容装置的中间层金属的俯视图。MIM电容的下极板14是完整的金属面，多晶硅栅之上的第一层金属11是完整的金属面。而中间各层金属由金属方块阵列组成，每一个方块通过通孔连接到第一层金属或者MIM电容的下极板，且每一个金属块四周的金属块都是连接与这个金属块相反的端口。这样在每一个金属方块及通孔的四周都存在相应的有效电容。可以看出，金属方块越小越好，而方块之间的间距也是越小越好，通孔则越大越好。
另外，所述多晶硅栅10与第一层金属11之间的第一电容、同一层金属12之间的第二电容、通孔与通孔之间的第三电容，以及MIM电容都制作在PMOS电容16之上，以使单位面积的电容最大化。
图3是图1中电容装置的第一种替代方式的剖面图。与图1中的电容装置的主要区别在于，用N型金属氧化物半导体(NMOS)电容36替代了图1中的PMOS电容16，该NMOS电容36由多晶硅栅30、栅氧及连接到一起的源37、漏38构成。
图4是图1中电容装置的第二种替代方式的剖面图。与图1中的电容装置的主要区别在于，用多晶硅栅与N阱之间的第四电容46替代了图1中的PMOS电容16，该第四电容46由多晶硅栅40、栅氧及N阱47构成。
本发明利用0.13μM 1P8M CMOS工艺的仿真模型，对本发明提出的高密度低寄生的电容装置进行了验证。对于100μM2的芯片面积，利用3.3V的PMOS管实现的电容其有效电容约为500fF，而N阱到P衬底的寄生电容约为75fF。
采用图1所示的结构实现的电容其有效电容约为748fF，其中包含金属层之间的电容148fF，MIM电容100fF，由于仿真器的原因，通孔与通孔之间的电容未能在仿真中体现，根据计算约为金属层之间电容的50％，也就是74fF，所以采用图1所示结构实现的电容其有效电容约为822fF，这大约是PMOS电容的1.65倍。而N阱到P衬底的寄生电容占有效电容的比例由约15％降为约9.1％。
由此可见，相比于现有MOS电容，本发明提出的电容器件的能够在单位面积上实现更大的有效电容，并且具有更小的寄生电容，从而能够降低电路的额外功耗，提高电路的性能。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种高密度低寄生的电容装置，具有A端口和B端口，其特征在于，该电容装置还包括：
一个由多晶硅栅(10)、栅氧及连接到一起的源(17)、漏(18)和N阱(19)构成的PMOS电容(16)，其中源(17)、漏(18)和N阱(19)连接到电容装置的A端口，多晶硅栅(10)连接到电容装置的B端口；
多晶硅栅(10)与第一层金属(11)之间的第一电容，其中第一层金属(11)连接到电容装置的A端口；
同一层金属(12)之间的第二电容，其中该同一层金属(12)由金属方块阵列构成，每一个金属方块与其相邻的金属方块分别通过通孔连接到电容装置的A端口和B端口；
通孔与通孔之间的第三电容，其中每个通孔与其相邻的通孔分别连接到电容装置的A端口和B端口；
MIM电容，其中MIM电容具有上极板(15)和下极板(14)，上极板(15)和下极板(14)分别连接到电容装置的A端口和B端口；
其中，第一电容、第二电容、第三电容以及MIM电容都制作在PMOS电容之上。
2.根据权利1所述的高密度低寄生的电容装置，其特征在于，所述多晶硅栅(10)与第一层金属(11)之间的第一电容、同一层金属(12)之间的第二电容、通孔与通孔之间的第三电容，以及MIM电容都制作在PMOS电容(16)之上。
3.根据权利2所述的高密度低寄生的电容装置，其特征在于，所述MIM电容的下极板(14)是完整的金属面，所述第一层金属(11)是完整的金属面，而中间各层金属层由金属方块阵列构成。
4.根据权利1所述的高密度低寄生的电容装置，其特征在于，所述PMOS电容(16)由NMOS电容(36)代替，该NMOS电容(36)由多晶硅栅(30)、栅氧及连接到一起的源(37)、漏(38)构成。
5.根据权利1所述的高密度低寄生的电容装置，其特征在于，所述PMOS电容(16)由第四电容(46)代替，该第四电容(46)由多晶硅栅(40)、栅氧及N阱(47)构成。
CN2010101230233A 2010-03-11 2010-03-11 一种高密度低寄生的电容装置 Active CN101789430B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101230233A CN101789430B (zh) 2010-03-11 2010-03-11 一种高密度低寄生的电容装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101230233A CN101789430B (zh) 2010-03-11 2010-03-11 一种高密度低寄生的电容装置

Publications (2)

Publication Number Publication Date
CN101789430A CN101789430A (zh) 2010-07-28
CN101789430B true CN101789430B (zh) 2012-05-30

Family

ID=42532572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101230233A Active CN101789430B (zh) 2010-03-11 2010-03-11 一种高密度低寄生的电容装置

Country Status (1)

Country Link
CN (1) CN101789430B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617091A (zh) * 2013-11-01 2015-05-13 华邦电子股份有限公司 集成电路的电容
CN107633128A (zh) * 2017-09-15 2018-01-26 北京华大九天软件有限公司 Mom电容、mom电容阵列及mom电容阵列的布局和走线方法
CN113711322B (zh) * 2019-04-15 2023-06-16 华为技术有限公司 电容器和半导体芯片
CN111554678B (zh) * 2020-05-07 2023-09-22 江苏集萃智能集成电路设计技术研究所有限公司 高密度低寄生跨接电容和应用其的直流降压转换器
CN115662977B (zh) * 2022-09-06 2024-02-27 高澈科技(上海)有限公司 微型电容

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411610A (zh) * 2000-04-04 2003-04-16 皇家菲利浦电子有限公司 具有同心环形板阵列的用于深亚微型cmos的多层电容器结构
CN101271893A (zh) * 2007-03-20 2008-09-24 株式会社瑞萨科技 半导体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228188A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 半導体装置
US20090014832A1 (en) * 2007-07-09 2009-01-15 Peter Baumgartner Semiconductor Device with Reduced Capacitance Tolerance Value

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411610A (zh) * 2000-04-04 2003-04-16 皇家菲利浦电子有限公司 具有同心环形板阵列的用于深亚微型cmos的多层电容器结构
CN101271893A (zh) * 2007-03-20 2008-09-24 株式会社瑞萨科技 半导体装置

Also Published As

Publication number Publication date
CN101789430A (zh) 2010-07-28

Similar Documents

Publication Publication Date Title
CN101789430B (zh) 一种高密度低寄生的电容装置
US8685810B2 (en) Power layout for integrated circuits
US10886224B2 (en) Power distribution network using buried power rail
US8767404B2 (en) Decoupling capacitor circuitry
TW200620616A (en) Metal I/O ring structure providing on-chip decoupling capacitance
US7777263B2 (en) Semiconductor integrated circuit device comprising SRAM and capacitors
US9209240B2 (en) Metal-oxide-metal capacitor structure
US20160329277A1 (en) Switched-capacitor dc-to-dc converters
JP2003264231A (ja) レイアウト設計方法および半導体装置
CN101814494A (zh) 一种高密度低寄生的电容装置
KR20150139435A (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
KR100810487B1 (ko) 반도체 집적회로의 전원선 레이아웃 방법 및 그 방법을이용하여 제작된 반도체 집적 회로
EP3503180A1 (en) A decoupling capacitor for an integrated circuit
US8816403B2 (en) Efficient semiconductor device cell layout utilizing underlying local connective features
CN101540194B (zh) 存储电容器及包括存储电容器的半导体存储器件
CN211404497U (zh) 背照式图像传感器芯片
CN1983598A (zh) 半导体电容
CN112310229A (zh) 电容结构
KR20100042462A (ko) 주변회로용 커패시터를 구비하는 반도체 메모리 소자
CN101789779B (zh) 减少数字电路区块供应电压降的方法及其布局结构
CN101097912A (zh) 提高平板电容容量的电容结构
CN101197370A (zh) 一种金属电容耦合otp器件及其制造方法
CN203707130U (zh) 一种集成电路芯片的latch-up保护结构
KR20140077502A (ko) 저항성 메모리 장치를 위한 고전압 발생 회로
CN206490065U (zh) 一种防噪声保护环

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant