CN110323334A - 一种用寄生电容做adc电容的结构及方法 - Google Patents

一种用寄生电容做adc电容的结构及方法 Download PDF

Info

Publication number
CN110323334A
CN110323334A CN201910614659.9A CN201910614659A CN110323334A CN 110323334 A CN110323334 A CN 110323334A CN 201910614659 A CN201910614659 A CN 201910614659A CN 110323334 A CN110323334 A CN 110323334A
Authority
CN
China
Prior art keywords
metal
metal layer
capacitor
adc
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910614659.9A
Other languages
English (en)
Other versions
CN110323334B (zh
Inventor
陈林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Zhongwei Core Cheng Technology Co Ltd
Original Assignee
Sichuan Zhongwei Core Cheng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Zhongwei Core Cheng Technology Co Ltd filed Critical Sichuan Zhongwei Core Cheng Technology Co Ltd
Priority to CN201910614659.9A priority Critical patent/CN110323334B/zh
Publication of CN110323334A publication Critical patent/CN110323334A/zh
Application granted granted Critical
Publication of CN110323334B publication Critical patent/CN110323334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明具体涉及一种用寄生电容做ADC电容的结构及方法，电容结构包括：底层，底层由Nwell及N型Diffusion构成；第一金属层，位于所述底层上，第一金属层为栅栏状金属结构，具有第二电性；至少一组交叉层叠的第二金属层和第三金属层，设置于第一金属层之上，第二金属层包含第一电性的金属板和金属条以及多个第二电性的金属条，第三金属层为平板金属结构，具有第二电性；顶层金属，顶层金属为向内收缩的所述第二金属层结构；或；所述顶层金属为向内收缩的所述第三金属层结构。本发明的电容应用在高精度、高速的ADC中，不需要额外增加Mask成本。

Description

一种用寄生电容做ADC电容的结构及方法
技术领域
本发明属于集成电路领域，具体涉及一种用寄生电容做ADC电容的结构及方法。
背景技术
目前在集成电路领域中，模数转换器(Analog-to-Digital Converter，ADC)应用市场对ADC速度和精度等性能的要求越来越高。电容器在ADC电路中是影响其精度与速度的一个重要器件之一。在ADC电路中常用的电容类型主要包括多晶硅-绝缘体-多晶硅(Polysilicon-Insulator-Polysilicon，PIP)、金属-绝缘体-金属(Metal-Insulator-Metal，MIM)、金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)等。其中，PIP电容只能用于具有两层以上POLY的工艺，MIM电容需要额外增加掩膜Mask成本，MOS电容受工艺影响精度偏差大。
电容的精度与电容之间的匹配度对ADC的速度以及精度有很大的影响，通常高速、高精度的ADC的电容会采用MIM电容，但MIM电容需要增加一层Mask，会增加成本。而随着集成电路市场竞争越来越激烈，集成电路设计公司在提高产品品质的同时，对于集成电路的成本越来越重视。
发明内容
本发明的目的是提供一种精度高、匹配度高、不额外增加Mask成本并且能够节约面积成本的电容来提升ADC的速度以及精度等性能的用寄生电容做ADC电容的结构及方法。
为实现上述发明目的，本发明所采用的技术方案是：一种用寄生电容做ADC电容的结构，电容结构包括：底层，所述底层由Nwell及N型Diffusion构成；第一金属层，位于所述底层上，所述第一金属层为栅栏状金属结构，具有第二电性；至少一组交叉层叠的第二金属层和第三金属层，设置于所述第一金属层之上，所述第二金属层包含第一电性的金属板、第一电性的第一金属条以及多个第二电性的第二金属条，所述第二电性的第二金属条位于第一电性的金属板和第一金属条四周，所述第三金属层为平板金属结构，具有第二电性；顶层金属，所述顶层金属为缩小面积的所述第二金属层结构；或；所述顶层金属为缩小面积的所述第三金属层结构。
优选的，所述第一电性为所述电容正极，所述第二电性为所述电容负极。
优选的，所述Nwell及N型Diffusion为整层结构，所述N型Diffusion位于所述Nwell内
优选的，所述第二金属层与所述第三金属上存在连接孔，通过所述连接孔将各金属层连接，所述连接孔数量有多个。
优选的，所述电容的总金属层数为奇数层或偶数层，所述电容总金属层数为奇数层时，所述顶层金属为向内收缩的所述第三金属层结构；所述电容总金属层数为偶数层时，所述顶层金属为向内收缩的所述第二金属层结构。
优选的，所述第一金属层、第二金属层、第三金属层大小相等且正对。
相应的，本发明还提供一种用寄生电容做ADC电容的方法，ADC电路中包括：权利要求1～6任意一项所述的电容结构。
优选的，所述ADC电路为逐次逼近型ADC，所述逐次逼近型ADC包括电容式DAC、比较器和SAR控制模块，所述电容式DAC、比较器和SAR控制模块两两之间电性连接。
优选的，所述电容式DAC为差分DAC电容阵列。
本发明具有以下有益效果：本申请的电容结构中，通过底层和栅栏状的第一金属层保证电容的精度和匹配性，第二金属层和第三金属层的交叉层叠且正对保证寄生电容的最大化，同时顶层金属结构能够避免电容间的耦合寄生影响，使得该结构电容在不额外增加Mask的情况下，保证电容精度、匹配度并节省了面积成本。
本发明还提供一种用寄生电容做ADC电容的方法，在ADC电路中使用该电容结构，能够利用金属间产生的寄生电容，保证电容精度，可以达到使用MIM电容的效果，同时使用该电容结构能够提高电容间匹配度，改善ADC的线性度，进一步保证ADC的精度和速度，并且使用该电容结构不需要额外增加Mask，降低了成本。
附图说明
图1是本发明电容结构的总金属层数是奇数的情况下电容的剖面结构示意图；
图2是本发明电容结构的底层的俯视图；
图3是本发明电容结构的第一层金属的俯视图；
图4是本发明电容结构的第二层金属的俯视图；
图5是本发明电容结构的第三层金属的俯视图；
图6是本发明电容结构的顶层金属的下面第一层金属的俯视图；
图7是本发明电容结构总金属层数是奇数的情况下的顶层金属的俯视图；
图8是本发明电容结构的总金属层数是偶数的情况下电容的剖面结构示意图；
图9是本发明电容结构的总金属层数是偶数的情况下电容的顶层金属的俯视图；
图10是本发明实施例中的逐次逼近型ADC的基本结构框图；
图11是差分DAC电容阵列的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1～7，图1为本发明实施例中总金属层数为奇数的电容1的剖面图。为解决ADC电路中对电容精度、匹配度高要求的问题，本发明实施例在不额外增加Mask成本的前提下，提供了一种总金属层数为奇数的电容1，包括底层100，所述底层100由Nwell层101及N型Diffusion层102构成，N阱Nwell主要用于做隔离，N型扩散层Diffusion在衬底上生成n型有源区域，主要是做Dummy；第一金属层110，位于所述底层100内，所述第一金属层110为栅栏状金属结构，具有第二电性；至少一组交叉层叠的第二金属层120和第三金属层130，设置于所述第一金属层110之上，所述第二金属层120包含第一电性的金属板122、第一电性的第一金属条123以及多个第二电性的第二金属条124，所述第三金属层130为平板金属结构，具有第二电性。顶层金属140，所述顶层金属140为缩小面积的所述第三金属层130结构；所述第一电性为电容的正极，即带正电性，所述第二电性为电容的负极，即带负电性，在图中以“+”及“-”标示。电容1的第一金属层110为负极，并且在第二层第二金属层120至顶层的顶层金属140中，位于第二金属层120四周的第二金属条124与第三金属层130皆为负极，位于第二金属层120的中间的金属板122和第一金属条123为正极，并且相邻金属层中正负极金属板122上下相邻。
参阅图2、3，图2和图3分别为图1中电容1的底层100和第一金属层110的俯视图。底层100由所述Nwell层101及N型Diffusion层102组成，并且均为整层结构，所述N型Diffusion层位于所述Nwell层内，底层100设置于电容器1底部，作为电容器的填充层dummy，提高电容器的精度以及匹配度。第一金属层110采用栅栏状金属结构，能够有效的减小第一金属层110与第二金属层120之间的寄生电容，能够提高使用该电容的ADC的线性度，同时又不会由于第一金属层110的金属过少影响电容器1的精度。
参阅图4、5，图4和图5分别为图1中电容1的第二层第二金属层120至顶层的顶层金属140中第二金属层120和第三金属层130的俯视图。所述第二金属层120包含正电性的金属板122和第一金属条123以及多个负电性的第二金属条124，所述第三金属层130为平板金属结构，具有负电性。优选的，所述第二金属层120与所述第三金属层130上存在连接孔，通过所述连接孔将各金属层连接，所述连接孔数量有多个，多个连接孔可以提高金属层之间的连接可靠性。此处的连接孔并不是固定的，可以选择其他的合适的方式，可以达到将各金属层有效连接即可。第二金属层120上的连接孔150位于四周带有负电性的第二金属条124上，第二金属层120的第二金属条124通过连接孔150与第一金属层110连接。第三金属层130上的连接孔位于平板金属的四周，第三金属层130通过连接孔150与第二金属板120的第二金属条124连接。第二金属层120通过第一金属条123将所有具有第二金属层120结构的金属板122在电容区域外通过金属间的连接孔连接在一起；所有金属层中的带有负电性的结构通过连接孔连接在一起。
更进一步地，电容1中除顶层金属140外，第一金属层110、第二金属层120和第三金属层130大小相等且正对。第二金属层120中的正电性金属板122与负电性的第三金属层130正对，使得相邻的金属层的正对面积足够大，也就说，在相同面积的情况下，可以使金属板122间寄生电容最大化。电容1的电容值由同层金属间的寄生电容及相邻金属间的寄生电容共同组成。
参阅图6、7，图6和图7分别为图1中电容1的顶层金属140下方的第一层金属110和顶层金属140的俯视图。所述电容1总金属层数为奇数层，此时所述顶层金属140为缩小面积的所述第三金属层130，且顶层金属140相较于其他层金属厚。顶层金属140是第三金属层130向内缩小一部分，这能够更好的避免电容与电容之间的相互影响，减少不同电容之间的顶层金属140的耦合寄生影响。
更进一步地，在总金属层数为奇数的电容1中的顶层金属140下方的第一层金属为第二金属层120，在大小不变的情况下，金属板122向内收缩一部分，第二金属条124增加一定宽度，使得顶层金属140能够与第二金属条124连接在一起。
参阅图8，图8为本发明实施例中总金属层数为偶数的电容2的剖面图。电容2包括底层100，所述底层100由Nwell层及N型Diffusion层构成；第一金属层110，位于所述底层上100，所述第一金属层110为栅栏状金属结构，具有第二电性；至少一组交叉层叠的第二金属层120和第三金属层130，设置于所述第一金属层110之上，所述第二金属层120包含第一电性的金属板122和第一金属条123以及多个第二电性的金属条124，所述第三金属层130为平板金属结构，具有第二电性。顶层金属140，所述顶层金属140为缩小面积的所述第二金属层120结构；所述第一电性为正电性，所述第二电性为负电性，在图中以“+”及“-”标示。电容2的第一金属层110为负极，并且在第二层的第二金属层120至顶层的顶层金属140中，位于第二金属层120四周的第二金属条124与第三金属层130皆为负极，位于第二金属层120的中间的金属板122和第一金属条123为正极，并且相邻金属层中正负极金属板122上下相邻。
参阅图9，图9为图8中电容2的顶层金属140的俯视图。所述电容2总金属层数为偶数层，此时所述顶层金属140为缩小面积的所述第二金属层120，第二金属板141向内收缩，四周金属条142也向内收缩，且顶层金属140相较于其他层金属厚，也就是说，顶层金属140是第二金属层120向内收缩一部分，这能够更好的避免电容与电容之间的相互影响，减少不同电容之间的顶层金属140的耦合寄生影响。
本发明还提供了一种用寄生电容做ADC电容的方法，ADC电路中包括上面实施例中所述的电容结构。
需要说明的是，本实施例中不限定ADC电路的具体结构，只要ADC电路中包括所述电容结构，均可以采用本发明以上实施例中所述的利用金属间寄生电容的电容结构，在不增加Mask成本的同时，保证了ADC的精度和速度。
为了更好说明本发明以上实施例中提供的电容结构，本发明实施例中以逐次逼近型ADC电路进行说明，利用寄生电容做ADC电容能够在不增加额外Mask的同时，保证ADC的精度和速度。
参阅图10～11，图10是本发明实施例中的逐次逼近型(SAR)ADC的基本结构框图，图11为差分DAC(数模转换)电容阵列的示意图。逐次逼近型ADC是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值，主要包括电容式DAC300、比较器301和SAR控制模块302，电容式DAC300、比较器301和SAR控制模块302两两之间电性连接。电容式DAC300采用的为差分DAC电容阵列，集成了采样保持的功能，比较器301在时钟信号的控制下比较差分DAC电容阵列的模拟输出，并将比较结果传递给SAR控制模块，SAR控制模块302根据比较器301的输出依次得到数字码并将其锁存以便转换完成后进行统一输出，同时通过相应的逻辑产生控制信号，控制差分DAC电容阵列完成逐次逼近的过程。其中的差分DAC电容阵列采用本发明的电容结构。差分DAC电容阵列是由一组按照比例因子2逐次衰减的电容组成的，即2N-1*C、2N-2*C、2N-3*C、…、4C、2C、C、C，在实际的制作中，由于误差等原因不能保证实际制作出来结构关系准确，通过使用本发明电容结构能够非常接近这个关系，从而保证了ADC电路的精度和速度。并且在差分DAC电容阵列中，主要产生的寄生电容为金属之间的电容，使用本发明的电容结构能够利用金属之间产生的寄生电容，从而既降低了寄生电容产生的影响，又能保证ADC电路的精度与速度。DAC是逐次逼近型ADC中的重要组成部分，影响着ADC的速度与精度，使用本发明的电容结构提高了电容间的匹配程度，改善线性度，提高了逐次逼近型ADC的速度。
综上所述，在ADC中应用本发明提出的电容结构，能够在保证精度、速度的情况下，不额外增加Mask，因此本发明的电容更适合用于在ADC应用中。
以上所诉仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属于本发明的涵盖范围。

Claims (9)

1.一种用寄生电容做ADC电容的结构，其特征在于，电容结构包括：
底层(100)，所述底层(100)由Nwell层(101)及N型Diffusion层(102)构成；
第一金属层(110)，位于所述底层(100)上，所述第一金属层(110)为栅栏状金属结构，具有第二电性；
至少一组交叉层叠的第二金属层(120)和第三金属层(130)，设置于所述第一金属层(110)之上，所述第二金属层(120)包含第一电性的金属板(122)、第一电性的第一金属条(123)以及多个第二电性的第二金属条(124)，所述第二电性的第二金属条(124)位于第一电性的金属板(122)和第一金属条(123)四周，所述第三金属层(130)为平板金属结构，具有第二电性；
顶层金属(140)，所述顶层金属(140)为向内收缩的所述第二金属层(120)结构；或；所述顶层金属(140)为向内收缩的所述第三金属层(130)结构。
2.根据权利要求1所述的一种用寄生电容做ADC电容的结构，其特征在于：所述第一电性为所述电容正极，所述第二电性为所述电容负极。
3.根据权利要求1所述的一种用寄生电容做ADC电容的结构，其特征在于：所述Nwell层(101)及N型Diffusion层(102)为整层结构，所述N型Diffusion层(102)位于所述Nwell层(101)内。
4.根据权利要求1所述的一种用寄生电容做ADC电容的结构，其特征在于：所述第二金属层(120)与所述第三金属(130)上存在连接孔，通过所述连接孔将各金属层连接，所述连接孔数量有多个。
5.根据权利要求1所述的一种用寄生电容做ADC电容的结构，其特征在于：所述电容的总金属层数为奇数层或偶数层，所述电容总金属层数为奇数层时，所述顶层金属(140)为向内收缩的所述第三金属层(130)结构；所述电容总金属层数为偶数层时，所述顶层金属(140)为向内收缩的所述第二金属层(120)结构。
6.根据权利要求1所述的一种用寄生电容做ADC电容的结构，其特征在于：所述第一金属层(110)、第二金属层(120)、第三金属层(130)大小相等且正对。
7.一种用寄生电容做ADC电容的方法，其特征在于：ADC电路中包括：权利要求1～6任意一项所述的电容结构。
8.根据权利要求7所述的一种用寄生电容做ADC电容的方法，其特征在于：所述ADC电路为逐次逼近型ADC，所述逐次逼近型ADC包括电容式DAC(300)、比较器(301)和SAR控制模块(302)，所述电容式DAC(300)、比较器(301)和SAR控制模块(302)两两之间电性连接。
9.根据权利要求8所述的一种用寄生电容做ADC电容的方法，其特征在于：所述电容式DAC(300)为差分DAC电容阵列。
CN201910614659.9A 2019-07-09 2019-07-09 一种用寄生电容做adc电容的结构及方法 Active CN110323334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910614659.9A CN110323334B (zh) 2019-07-09 2019-07-09 一种用寄生电容做adc电容的结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910614659.9A CN110323334B (zh) 2019-07-09 2019-07-09 一种用寄生电容做adc电容的结构及方法

Publications (2)

Publication Number Publication Date
CN110323334A true CN110323334A (zh) 2019-10-11
CN110323334B CN110323334B (zh) 2023-03-24

Family

ID=68121566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910614659.9A Active CN110323334B (zh) 2019-07-09 2019-07-09 一种用寄生电容做adc电容的结构及方法

Country Status (1)

Country Link
CN (1) CN110323334B (zh)

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
US20020093780A1 (en) * 2000-09-14 2002-07-18 Seyed-Ali Hajimiri Highly efficient capacitor structures with enhanced matching properties
US20030081371A1 (en) * 2001-10-30 2003-05-01 Fujitsu Limited Capacitor and method for fabricating the same
US20050002149A1 (en) * 2003-07-03 2005-01-06 Toshifumi Nakatani Differential capacitor, differential antenna element, and differential resonator
US20050082639A1 (en) * 2003-10-17 2005-04-21 Nec Electronics Corporation Semiconductor device having MIM structure resistor
JP2007081044A (ja) * 2005-09-13 2007-03-29 Renesas Technology Corp 半導体装置
US20070138587A1 (en) * 2005-12-17 2007-06-21 Samsung Electronics Co., Ltd. Capacitor and capacitor array
US20070215928A1 (en) * 2006-03-20 2007-09-20 Standard Microsystems Corporation Fringe capacitor using bootstrapped non-metal layer
US7446365B1 (en) * 2006-03-07 2008-11-04 Alvand Technologies, Inc. Fabricated layered capacitor for a digital-to-analog converter
CN101419969A (zh) * 2008-12-16 2009-04-29 威盛电子股份有限公司 金属-氧化物-金属电容结构
CN101814494A (zh) * 2010-03-11 2010-08-25 中国科学院半导体研究所 一种高密度低寄生的电容装置
WO2010137459A1 (ja) * 2009-05-25 2010-12-02 ミツミ電機株式会社 デジタル－アナログ変換器及びこれを用いたアナログ－デジタル変換器
US20110234433A1 (en) * 2010-03-24 2011-09-29 Fujitsu Semiconductor Limited A/d converter
US20120119326A1 (en) * 2010-11-17 2012-05-17 Fujitsu Semiconductor Limited Capacitor and semiconductor device
US20140049872A1 (en) * 2012-08-16 2014-02-20 Himax Technologies Limited Metal-oxide-metal capacitor able to reduce area of capacitor arrays
US20140253351A1 (en) * 2013-03-08 2014-09-11 Microchip Technology Incorporated Successive-Approximation-Register (SAR) Analog-to-Digital Converter (ADC) Attenuation Capacitor Calibration Method and Apparatus
JP2017076829A (ja) * 2017-02-07 2017-04-20 株式会社ソシオネクスト 容量素子、容量アレイおよびａ／ｄ変換器
CN106816427A (zh) * 2015-12-01 2017-06-09 阿尔特拉公司 可缩放的固定占用面积的电容器结构
CN108172565A (zh) * 2017-12-27 2018-06-15 上海艾为电子技术股份有限公司 一种mom电容及集成电路
CN109461713A (zh) * 2018-12-10 2019-03-12 宁波爱芯微电子有限公司 一种微电子电容
US20190164903A1 (en) * 2017-11-30 2019-05-30 Mediatek Inc. Shielded mom capacitor
US20190189350A1 (en) * 2017-12-18 2019-06-20 Nxp Usa, Inc. Fringe Capacitor for High Resolution ADC

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
US20020093780A1 (en) * 2000-09-14 2002-07-18 Seyed-Ali Hajimiri Highly efficient capacitor structures with enhanced matching properties
US20030081371A1 (en) * 2001-10-30 2003-05-01 Fujitsu Limited Capacitor and method for fabricating the same
US20050002149A1 (en) * 2003-07-03 2005-01-06 Toshifumi Nakatani Differential capacitor, differential antenna element, and differential resonator
US20050082639A1 (en) * 2003-10-17 2005-04-21 Nec Electronics Corporation Semiconductor device having MIM structure resistor
JP2007081044A (ja) * 2005-09-13 2007-03-29 Renesas Technology Corp 半導体装置
US20070138587A1 (en) * 2005-12-17 2007-06-21 Samsung Electronics Co., Ltd. Capacitor and capacitor array
US7446365B1 (en) * 2006-03-07 2008-11-04 Alvand Technologies, Inc. Fabricated layered capacitor for a digital-to-analog converter
US20070215928A1 (en) * 2006-03-20 2007-09-20 Standard Microsystems Corporation Fringe capacitor using bootstrapped non-metal layer
CN101419969A (zh) * 2008-12-16 2009-04-29 威盛电子股份有限公司 金属-氧化物-金属电容结构
WO2010137459A1 (ja) * 2009-05-25 2010-12-02 ミツミ電機株式会社 デジタル－アナログ変換器及びこれを用いたアナログ－デジタル変換器
CN101814494A (zh) * 2010-03-11 2010-08-25 中国科学院半导体研究所 一种高密度低寄生的电容装置
US20110234433A1 (en) * 2010-03-24 2011-09-29 Fujitsu Semiconductor Limited A/d converter
US20120119326A1 (en) * 2010-11-17 2012-05-17 Fujitsu Semiconductor Limited Capacitor and semiconductor device
US20140049872A1 (en) * 2012-08-16 2014-02-20 Himax Technologies Limited Metal-oxide-metal capacitor able to reduce area of capacitor arrays
US20140253351A1 (en) * 2013-03-08 2014-09-11 Microchip Technology Incorporated Successive-Approximation-Register (SAR) Analog-to-Digital Converter (ADC) Attenuation Capacitor Calibration Method and Apparatus
CN106816427A (zh) * 2015-12-01 2017-06-09 阿尔特拉公司 可缩放的固定占用面积的电容器结构
JP2017076829A (ja) * 2017-02-07 2017-04-20 株式会社ソシオネクスト 容量素子、容量アレイおよびａ／ｄ変換器
US20190164903A1 (en) * 2017-11-30 2019-05-30 Mediatek Inc. Shielded mom capacitor
US20190189350A1 (en) * 2017-12-18 2019-06-20 Nxp Usa, Inc. Fringe Capacitor for High Resolution ADC
CN108172565A (zh) * 2017-12-27 2018-06-15 上海艾为电子技术股份有限公司 一种mom电容及集成电路
CN109461713A (zh) * 2018-12-10 2019-03-12 宁波爱芯微电子有限公司 一种微电子电容

Also Published As

Publication number Publication date
CN110323334B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
Omran et al. Matching properties of femtofarad and sub-femtofarad MOM capacitors
CN103872007B (zh) 电容元件、电容器阵列和a/d转换器
US10892099B2 (en) Fringe capacitor for high resolution ADC
Um et al. A digital-domain calibration of split-capacitor DAC for a differential SAR ADC without additional analog circuits
CN1953181B (zh) 模拟数字转换器
US5973633A (en) Weighted capacitor array with selective grouping to form array elements
US7579644B2 (en) Adjustable on-chip sub-capacitor design
US7873191B2 (en) Capacitive array
US7446365B1 (en) Fabricated layered capacitor for a digital-to-analog converter
CN112039528B (zh) 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
US6927722B2 (en) Series capacitive component for switched-capacitor circuits consisting of series-connected capacitors
CN110323334A (zh) 一种用寄生电容做adc电容的结构及方法
Higashino et al. Digital-to-analog converter layout technique and unit cell sorting algorithm for linearity improvement based on magic square
US10374625B2 (en) Capacitor layout of digital-to-analog conversion integrated circuit
Kim et al. Total ionizing dose effects on a 12-bit 40kS/s SAR ADC designed with a dummy gate-assisted n-MOSFET
JPS5935527B2 (ja) デイジタル・アナログ間変換器
Dulinski et al. Optimization of tracking performance of CMOS monolithic active pixel sensors
CN104143982B (zh) 一种用于sar型adc的小面积dac电容阵列
CN111129304B (zh) Mom电容器、电容阵列结构及其版图设计方法
CN212324090U (zh) 电子电路
CN203788271U (zh) 用于sar型adc的小面积dac电容阵列
CN113949383A (zh) 一种电荷型逐次逼近adc结构
CN105049048B (zh) 采样nmos管及其生成方法、电压自举采样开关和模数转换器
CN218450092U (zh) 一种用于逐次逼近型模数转换器的数模转换电路
CN114726374B (zh) 一种电容阵列结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant