CN105049048B - 采样nmos管及其生成方法、电压自举采样开关和模数转换器 - Google Patents

采样nmos管及其生成方法、电压自举采样开关和模数转换器 Download PDF

Info

Publication number
CN105049048B
CN105049048B CN201510574075.5A CN201510574075A CN105049048B CN 105049048 B CN105049048 B CN 105049048B CN 201510574075 A CN201510574075 A CN 201510574075A CN 105049048 B CN105049048 B CN 105049048B
Authority
CN
China
Prior art keywords
nmos tube
sampling
diode
voltage
traps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510574075.5A
Other languages
English (en)
Other versions
CN105049048A (zh
Inventor
徐代果
胡刚毅
李儒章
王健安
陈光炳
王育新
付东兵
邓民明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201510574075.5A priority Critical patent/CN105049048B/zh
Publication of CN105049048A publication Critical patent/CN105049048A/zh
Application granted granted Critical
Publication of CN105049048B publication Critical patent/CN105049048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明提供一种采样NMOS管及其生成方法、电压自举采样开关和模数转换器，应用于模数转换器领域，本发明在采样NMOS管的源极和电源之间加入一个二极管D1，在采样NMOS管的漏极和电源之间加入一个二极管D2，当输入电压增加时，由于输入电压通常不会大于电源电压，二极管D1/D2处于反偏，他们的寄生电容会随着输入电压的增加而增加，同时，由于输入电压通常不会小于0，NMOS管的源/漏极和地之间的寄生二极管DP1/DP2也处于反偏，他们的寄生电容会随着输入电压的增加而减小，故二极管D1/D2的寄生电容随输入电压的变化就补偿了寄生二极管DP1/DP2的寄生电容随输入电压的变化，使得采样电容不会随着输入电压的变化而变化，极大的提高了采样开关的线性度，以及整个电路的线性度。

Description

采样NMOS管及其生成方法、电压自举采样开关和模数转换器
技术领域
本发明涉及模拟或数模混合集成电路技术领域，特别是涉及一种采样NMOS管及其生成方法、电压自举采样开关和模数转换器。
背景技术
近年来，随着模数转换器性能指标的进一步提高，特别是随着集成电路工艺技术的不断发展，对高精度模数转换器的研究也越来越深入。高精度模数转换器对采样开关提出了更高的要求，通常采用NMOS管作为采样开关，传统的电压自举采样开关结构，虽然在输入电压变化时，能保证采样开关源极和栅极的电压之差保持不变，从而使得采样开关能保持一定的线性度。但是，采样NMOS管的源极和漏极分别和衬底之间会形成一个PN+二极管，由于衬底接地，而输入信号通常大于零，从而造成上述PN+二极管处于反偏状态，这会使得上述寄生电容随着输入信号的变化而变化，在高精度应用时，上述效应会严重影响采样开关的线性度，传统的采样开关不能胜任更高精度下的工作需求。
为了更详细的描述上述问题，先来分析PN结的电容特性，由晶体管原理的知识可知，PN结存在两种电容，第一种是势垒电容CT，在PN结反偏和正偏情况下，这种电容均存在，第二种是扩散电容CD，只存在于PN结正偏情况下，由于本发明所涉及的PN结都工作在反偏状态，所以这里只讨论PN结的势垒电容CT。PN结的空间电荷区示意图如图1所示，势垒电容可表示为：
对于PN+二极管而言，经过化简，势垒电容可以表示为：
其中，A1为PN+结面积，εS为材料介电常数，q为单位电荷电量，NA为P区掺杂浓度，V为阴极相对于阳极的电压差。
基于上述分析，我们来讨论传统采样开关的寄生电容特点。传统采样开关的原理图如图2所示，其中用于采样的NMOS管NM1的栅极接电压自举电路BOOST的输出端，电压自举电路BOOST的输入端接用于采样的NMOS管NM1的源极，同时接输入信号VIN，用于采样的NMOS管NM1的漏极作为采样信号的输出端。为了更方便说明寄生效应，给出传统采样开关的剖面图，如图3所示。其中DNW表示深N阱，和深N阱DNW相连的NW表示N阱，N阱NW中的N+表示N+注入区，用来引出NW的电位，深N阱DNW和N阱NW包围的区域为P阱P-WELL，P-WELL作为深N阱管NM1的衬底，P阱P-WELL中的P+表示P+注入区，用来引出P-WELL的电位，P阱P-WELL中的N+表示N+注入区，是深N阱管NM1的源漏区，G表示深N阱管NM1的栅极。用于采样的NMOS管NM1采用深N阱管，除了图2中原理图的描述之外，可以看到，NM1管的衬底通过P+接地，而深N阱电位通过NW中的N+接电源VDD，NM1管的源极N+和漏极N+与衬底P-WELL之间分别有一个寄生PN+二极管DP1和DP2。
现在来分析PN+寄生二极管DP1和DP2在反向偏压下的势垒电容状态。前文中，式(2)中的V即是图3中的输入信号VIN，现结合图3的结构，其势垒电容为：
其中，A1为PN+结面积，εS为材料介电常数，q为单位电荷电量，NA为P区掺杂浓度，VIN为输入电压。除了输入电压VIN之外，其余的物理量都是根据具体工艺来确定的，也就是说，其余物理量是电路设计人员无法改变的，所以，我们重点讨论输入电压VIN对势垒电容大小的影响。根据式(3)可知，PN+二极管DP1和DP2的势垒电容CT在反偏状态下随输入信号VIN的C-V曲线如图4所示，此时VIN为输入信号，同时也是PN+二极管阴极电压，PN+二极管的阳极接地。从图4中可以看到，随着阴极电压VIN的增加，PN+二极管DP1和DP2的势垒电容CT逐渐减小。正是由于图4中的这种PN+二极管势垒电容随输入信号变化而变化的特点，导致了采样开关的非线性问题。
因此，如何克服PN+二极管势垒电容随输入信号变化而变化所导致的非线性问题就成了本技术领域的一个难题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种NMOS管及应用所述NMOS管的采样开关电路和模数转换器，用于解决现有技术中PN+二极管势垒电容随输入信号变化而变化所导致的非线性的问题。
为实现上述目的及其他相关目的，本发明提供以下技术方案：
一种NMOS管，包括衬底以及在所述衬底上形成的N阱和P阱，所述N阱包围在所述P阱周围，在所述N阱中具有N+注入区，在所述P阱中具有P+注入区和N+注入区，所述N阱和P阱上还覆盖有一用于作为绝缘层的氧化物，在所述N阱和P阱之间的所述氧化物上还装有金属电极，以作为所述NMOS管的栅极，其中，所述N阱中还具有P+注入区，其在所述N阱中与所述N+注入区形成一补偿二极管。
另外本发明还提供了一种NMOS管，包括衬底以及在所述衬底上形成的深N阱、N阱及P阱，所述深N阱连接于所述N阱，且所述深N阱和N阱将包围在所述P阱的周围，在所述N阱中具有N+注入区，在所述P阱中具有P+注入区和N+注入区，所述N阱和P阱上还覆盖有一用于作为绝缘层的氧化物，在所述N阱和P阱之间的所述氧化物上还装有金属电极，以作为所述NMOS管的栅极，所述N阱中还具有P+注入区，其在所述N阱中与所述N+注入区形成一补偿二极管。
另外，本发明还提供了一种采样开关电路结构，包括电压自举电路，还包括上述NMOS管，其中所述电压自举电路的输入端连接采样开关的输入端，以供连接输入电压VIN，所述电压自举电路的输出端连接所述NMOS管的栅极，所述NMOS管的源极连接所述输入电压VIN，所述NMOS管的漏极作为采样开关的输出端输，以输出输出电压VOUT，且所述NMOS管的所述N阱中的所述P+注入区分别连接输入电压VIN和输出电压VOUT。
再者，本发明还提供了一种模数转换器，其中包括上述的采样开关电路结构。
相对现有技术，本发明至少具有以下优点：
1、引入了一个P+N二极管D1/D2的势垒电容CTD1,2，D1/D2寄生电容的容值随输入电压VIN的增加而增加，采样开关NM1原有PN+寄生二极管DP1/DP2的势垒电容CTDP1,2随输入信号VIN的增加而减小，随输入信号的变化，这两个寄生电容的容值可以相互补偿，从而使得采样开关NM1的寄生电容不随输入信号VIN的变化而变化，从而大大提高采样开关NM1的线性度。
2、实现上述补偿所引入的P+N二极管D1/D2在标准工艺下就可以实现，不需要单独采用复杂的工艺技术，所以没有增加工艺成本。
3、实现上述补偿所引入的P+N二极管D1/D2结构很简单，在采样开关NM1信号输入通路上尽量少的引入了不必要的干扰。
附图说明
图1PN结的空间电荷区示原理图。
图2为传统采样开关原理图。
图3为传统采样开关剖面图。
图4为PN+二极管反偏状态下势垒电容与NM1输入电压的C-V曲线。
图5为一种用于采样开关的电容补偿电路原理图。
图6为一种用于采样开关的电容补偿电路剖面图。
图7为P+N二极管反偏状态下势垒电容与输入电压的C-V曲线。
图8为寄生电容CTD1,2和CTDP1,2的小信号等效电路原理图。
图9为补偿后总势垒电容曲线。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
基于上述背景技术中的分析，本发明提出了一种用于采样开关的电容补偿技术。设想，如果在上述PN+二极管DP1和DP2的阴极引入一个可变电容，并且，这个可变电容随PN+二极管DP1和DP2的阴极电压的增加而增加，那么，就可以补偿上述PN+二极管DP1和DP2在反偏状态下势垒电容的变化，从而实现开关的寄生电容不随输入电压变化而变化的目的。
现在，我们在采样开关NM1的源极和漏极分别引入一个P+N二极管D1和D2，如图5所示，其中用于采样的NMOS管NM1的栅极接电压自举电路BOOST的输出端，电压自举电路BOOST的输入端接用于采样的NMOS管NM1的源极，同时接输入信号VIN，用于采样的NMOS管NM1的源极接P+N二极管D1的阳极，P+N二极管D1的阴极接电源VDD；用于采样的NMOS管NM1的漏极作为采样信号的输出端，输出信号VOUT，用于采样的NMOS管NM1的漏极接P+N二极管D2的阳极，P+N二极管D1的阴极接电源VDD；用于采样的NMOS管NM1的衬底接地。为了更方便说明其工作原理，给出了图5原理图所对应的剖面结构图，如图6所示。其中DNW表示深N阱，和深N阱DNW相连的NW表示N阱，N阱NW中的N+表示N+注入区，用来引出NW的电位，深N阱DNW和N阱NW包围的区域为P阱P-WELL，P-WELL作为深N阱管NM1的衬底，P阱P-WELL中的P+表示P+注入区，用来引出P-WELL的电位，P阱P-WELL中的N+表示N+注入区，是深N阱管NM1的源漏区，G表示深N阱管NM1的栅极。和传统结构图4相比，我们在N阱NW中进行了P+注入，P+注入和N阱之间形成了P+N二极管D1和D2，N阱的电位通过N+接电源VDD，说明P+N二极管D1和D2的阴极接电源VDD，同时，P+N二极管D1和D2的阳极分别与寄生二极管DP1和DP2的阴极相连。
下面我们先讨论P+N二极管D1和D2的电容大小和输入电压VIN的关系，由于采样开关NM1的输入电压一般不会超过电源电压VDD，所以，P+N二极管D1和D2在采样过程中处于反偏状态，因此，我们也只讨论其势垒电容。由式(1)化简，可得到P+N二极管D1和D2的势垒电容表达式为：
其中，A2为P+N结面积，εS为材料介电常数，q为单位电荷电量，ND为N区掺杂浓度，VIN为输入电压，在图6所示结构中表示输入信号VIN，此时阴极接电源VDD。P+N二极管D1和D2的势垒电容CT在反偏状态下随输入信号VIN的C-V曲线如图7所示，P+N二极管的阴极接电源VDD。从图7中可以看到，在P+N二极管的阴极接电源VDD的情况下，随着其阳极输入电压VIN的增加，其势垒电容增加。此时，由于寄生电容CTD1,2和寄生电容CTDP1,2的存在，采样开关NM1的信号输入端和输出端的小信号等效寄生电容原理图如图8所示，由图8可知，此时采样开关NM1的信号输入端和输出端的小信号等效寄生电容表达式为：
CTC＝CTD1,2+CTDP1,2…………(5)
由式(5)可知，总的小信号寄生电容之和为：NM1管的源极/漏极N+与衬底P-WELL之间的PN+寄生二极管DP1/DP2的势垒电容和P+注入与N阱之间形成的P+N二极管D1/D2的势垒电容之和。由前面的分析可知，在反偏状态下，PN+寄生二极管DP1/DP2的寄生电容CTDP1,2随输入信号VIN的增加而减小，而P+N二极管D1/D2的寄生电容CTD1,2随输入信号的增加而增加。由式(3)可知，在输入信号VIN不变的情况下，PN+寄生二极管DP1/DP2寄生电容CTDP1,2的大小和采样开关NM1的面积成正比，根据采样开关管NM1的面积，如果合理的选择P+N二极管D1/D2的面积，就可以较好的补偿PN+寄生二极管DP1/DP2寄生电容CTDP1,2随输入信号VIN的变化，使得采样开关NM1的寄生电容不随输入信号VIN的变化而变化，从而大大提高采样开关NM1的线性度，补偿后的总势垒电容容值和输入信号VIN之间的关系如图9所示。
进一步地，还可以将本发明提供的MOS管技术应用到采样开关电路及模数转换器中。例如，在一种采样开关电路结构中，包括电压自举电路和上述NMOS管，其中，所述电压自举电路的输入端连接采样开关的输入端，以供连接输入电压VIN，所述电压自举电路的输出端连接所述NMOS管的栅极，所述NMOS管的源极连接所述输入电压VIN，所述NMOS管的漏极作为采样开关的输出端输，以输出输出电压VOUT，且所述NMOS管的所述N阱中的所述P+注入区分别连接输入电压VIN和输出电压VOUT。再例如，还可以将该采样开关电路结构应用到模数转换器中，以构成一种新的模数转换器。
需要说明的是，可以通过前述所给出的技术方案，在制作NMOS管工艺中就进行制作补偿二极管D1和D2的掺杂步骤，由于有关NMOS管制作工艺为成熟的现有技术，故这里就不再赘述。另外，还可以直接将集成有补偿二极管D1和D2的采样NMOS管应用到现有的电压自举采样开关或数模转换器中，已构成新的采样方案。
综上所述，在传统结构下，当采样开关NM1导通后，NM1的源极和与接地的衬底会形成一个反偏的PN+寄生二极管，由晶体管原理的知识可知，PN+反偏二极管的电容会随着反偏电压的增加而减小，同时，NM1的漏极和与接地的衬底同样会形成一个反偏的PN+寄生二极管，这个寄生二极管的电容同样会随着反偏电压的增加而减小。这就意味着，采样电容会随着输入电压的变化而变化，在高精度应用时，这种现象会极大的影响采样开关的线性度，从而影响整个电路的线性度。本发明引入了一个P+N反偏二极管，其势垒电容随输入信号变化的趋势与PN+寄生二极管的势垒电容随输入信号变化的趋势相反，使得采样开关NM1的寄生电容不随输入信号VIN的变化而变化，从而大大提高了采样开关NM1的线性度。同时，本发明结构和标准工艺兼容，减低了工艺成本；本发明结构很简单，尽量减小了信号通路上的负面干扰，特别适用于高精度模数转换器领域。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种采样NMOS管，包括一NMOS管，其特征在于：
所述NMOS管的源极和电源之间加入有一个P+N二极管D1，所述二极管D1的阳极连接所述NMOS管的源极，所述二极管D1的阴极连接所述NMOS管的电源VDD；
所述NMOS管的漏极和电源之间加入有一个P+N二极管D2，所述二极管D2的阳极连接所述NMOS管的漏极，所述二极管D2的阴极连接所述NMOS管的电源VDD。
2.一种NCMOS工艺中生成权利要求1所述的采样NMOS管的方法，包括：
提供一P型衬底；
在所述P型衬底先后进行多次蚀刻和氧化物生长，以得到P-WELL掺杂窗口以及围绕在P阱掺杂窗口周围的N阱掺杂窗口；
其特征在于：
当对NMOS管的衬底P-WELL进行P+掺杂的同时，对N阱NW进行P+掺杂，N阱NW中的P+掺杂区形成二极管D1/D2的阳极；
当对NMOS管的源/漏进行N+掺杂的同时，对N阱NW进行N+掺杂，N阱NW中的N+掺杂区形成二极管D1/D2的阴极。
3.一种电压自举采样开关，其特征在于：包括一电压自举电路BOOST和权利要求1所述的采样NMOS管，所述采样NMOS管的源极连接所述电压自举电路BOOST的输入端，并作为采样信号的输入端，所述采样NMOS管的栅极连接所述电压自举电路BOOST的输出端，所述采样NMOS管的漏极作为采样信号的输出端。
4.一种模数转换器，其特征在于：包括权利要求3所述的电压自举采样开关。
CN201510574075.5A 2015-09-10 2015-09-10 采样nmos管及其生成方法、电压自举采样开关和模数转换器 Active CN105049048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510574075.5A CN105049048B (zh) 2015-09-10 2015-09-10 采样nmos管及其生成方法、电压自举采样开关和模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510574075.5A CN105049048B (zh) 2015-09-10 2015-09-10 采样nmos管及其生成方法、电压自举采样开关和模数转换器

Publications (2)

Publication Number Publication Date
CN105049048A CN105049048A (zh) 2015-11-11
CN105049048B true CN105049048B (zh) 2018-07-20

Family

ID=54455285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510574075.5A Active CN105049048B (zh) 2015-09-10 2015-09-10 采样nmos管及其生成方法、电压自举采样开关和模数转换器

Country Status (1)

Country Link
CN (1) CN105049048B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649953A (zh) * 2018-05-04 2018-10-12 中国电子科技集团公司第二十四研究所 一种基于p阱浮空技术的采样开关及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577545A (zh) * 2008-05-07 2009-11-11 中国科学院电子学研究所 基于双自举和电压补偿技术的a/d转换器采样开关
CN101977046A (zh) * 2010-09-25 2011-02-16 西安电子科技大学 自举采样开关电路和自举电路
CN104052459A (zh) * 2014-06-06 2014-09-17 华为技术有限公司 一种采样电路及采样方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007215259A (ja) * 2006-02-07 2007-08-23 Matsushita Electric Ind Co Ltd 駆動回路及びそれを用いたスイッチングレギュレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577545A (zh) * 2008-05-07 2009-11-11 中国科学院电子学研究所 基于双自举和电压补偿技术的a/d转换器采样开关
CN101977046A (zh) * 2010-09-25 2011-02-16 西安电子科技大学 自举采样开关电路和自举电路
CN104052459A (zh) * 2014-06-06 2014-09-17 华为技术有限公司 一种采样电路及采样方法

Also Published As

Publication number Publication date
CN105049048A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN107370487A (zh) 一种基于nmos管的栅压自举开关电路
CN104702289B (zh) 逐次逼近型模数转换器及其比较器输入管的电容补偿电路
CN108388721B (zh) Soi nmos总剂量辐射多偏置点电流模型建模方法
CN104158526B (zh) 一种提高mos管模拟开关线性度的方法及mos管模拟开关电路
US11942963B2 (en) Follow-hold switch circuit
CN107679261A (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
US20120021569A1 (en) Manufacturing method of soi high-voltage power device
CN103779361B (zh) 空间调制结构的光电探测器及其制备方法
US20140183610A1 (en) Decoupling Capacitor for FinFET Compatible Process
CN102025358A (zh) 一种具有宽带和高线性度的mos开关电路
CN105049048B (zh) 采样nmos管及其生成方法、电压自举采样开关和模数转换器
CN1708861A (zh) 浮动栅晶体管
CN108649953A (zh) 一种基于p阱浮空技术的采样开关及控制方法
Zhang et al. Multiposition Controllable Gate WS2/MoS2 Heterojunction Phototransistor and Its Applications in Optoelectronic Logic Operation and Emulation of Neurotransmission
CN109461731A (zh) 静电防护电路及制造方法、静电防护模块及液晶显示装置
CN104935343B (zh) 针对运算放大器nmos输入管的电容补偿电路及模数转换器
CN208738250U (zh) 显示面板
CN104467848B (zh) 一种含有失调消除采样电路的装置
CN103346794B (zh) 数模转换器
CN206818615U (zh) 一种用于癌细胞筛查的荧光光谱测量集成电路
CN109671707A (zh) 一种集成vdmos的jcd集成器件及其制备方法
CN109470283A (zh) 探测电路及其驱动方法、基板、探测器
CN110112154B (zh) 半导体基板结构及其制作方法
Aloui et al. Low-voltage Low-power current-mode square-root circuit based on Quasi-floating gate technique
CN1429403A (zh) 基底噪声分配方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221221

Address after: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee after: CETC Chip Technology (Group) Co.,Ltd.

Address before: 400060 Chongqing Nanping Nan'an District No. 14 Huayuan Road

Patentee before: NO.24 RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230427

Address after: Room 2-2, No. 2, Linxie Family Courtyard Group, Zaojeshu Village, Fenghuang Town, Shapingba District, Chongqing, 401334

Patentee after: Chongqing Jixin Technology Co.,Ltd.

Address before: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee before: CETC Chip Technology (Group) Co.,Ltd.

TR01 Transfer of patent right