CN103928442A - 一种场效应管重叠电容的测试结构及方法 - Google Patents

一种场效应管重叠电容的测试结构及方法 Download PDF

Info

Publication number
CN103928442A
CN103928442A CN201310015035.8A CN201310015035A CN103928442A CN 103928442 A CN103928442 A CN 103928442A CN 201310015035 A CN201310015035 A CN 201310015035A CN 103928442 A CN103928442 A CN 103928442A
Authority
CN
China
Prior art keywords
effect transistor
substrate
drain region
grid
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310015035.8A
Other languages
English (en)
Other versions
CN103928442B (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310015035.8A priority Critical patent/CN103928442B/zh
Publication of CN103928442A publication Critical patent/CN103928442A/zh
Application granted granted Critical
Publication of CN103928442B publication Critical patent/CN103928442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种场效应管重叠电容的测试结构及方法，该测试方法中首先提供一场效应管作为被测试结构，所述场效应管的栅极结构与所述漏区和源区在垂直方向上有重叠区域；测试得到所述场效应管栅漏间的总电容为C1；然后设计一测试结构，所述测试结构至少包括衬底、设置在所述衬底中的浅沟道隔离区、覆盖在所述浅沟道隔离区上的栅极结构、分别设置在衬底中且位于所述浅沟道隔离区两侧的漏区和源区、设置在所述漏区上的第一连接线、及设置在所述源区上的第二连接线；测试得到所述测试结构栅漏间的总电容为C2；最后将C1减去C2得到被测试结构的重叠电容。本发明提供的重叠电容测试方法操作简单，可方便地获得场效应管的重叠电容。

Description

一种场效应管重叠电容的测试结构及方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种场效应管重叠电容的测试结构及方法。
背景技术
在半导体工业中，存在集成电路的运行速度持续不断提高的需求，这种日益增长的需求推动着电子器件不断的更新换代，而电子器件速度的增加又导致了器件的结构尺寸持续减小。对于金属氧化物半导体场效应晶体管（MOSFET）的高频应用而言，必须考虑到金属氧化物半导体场效应晶体管内部的寄生电容（Parasitic Capacitance）所造成的影响。金属氧化物半导体场效应晶体管内部的寄生电容包括栅极和漏极的重叠电容（Overlap Capacitance）。例如，环形振荡器的振荡频率极高，在多种高速高频领域有广泛的应用。环形振荡器是由奇数个非门（或称反相器）的输出端和输入端首尾相接而构成的环状振荡电路，其振荡频率f＝1/(Td*N)，其中，Td*为单个反相器的振荡周期，N为总的反相器数。而Td又为下式所决定：Td=Ctotal*Vdd/Id，这里Vdd是漏电压，Id为漏电流，Ctotal为栅漏之间总的电容。因此，电容对电路速度的影响不可忽视，一般来说减小总电容中的重叠电容是用来提高环形振荡器速度的一种方式，而技术人员也通过一些传统的测试手段来从总电容中获得了重叠电容的数值。
如图1是传统的场效应管结构剖面图，该场效应管至少包括衬底1B、分别设置在衬底1B中漏区3B和源区4B、覆盖在所述衬底1B上且位于所述漏区3B和源区4B间的栅极结构5B、设置在所述漏区3B上的第一连接线6B、及设置在所述源区4B上的第二连接线7B，所述栅极结构5B与所述漏区3B和源区4B在垂直方向上有重叠区域。场效应管栅漏间的总电容C1=Cgd0+Ccg+Cgdf，其中，Cgd0为栅极结构与漏区间的重叠电容，Ccg为栅极结构与连接线间的电容，Cgdf为栅极结构与漏区外边缘间的电容。
如图2和3所示为传统的用于从场效应管栅漏间总电容中计算出重叠电容的两个测试结构俯视图。这种传统的测试结构中位于栅极6A间的第一连接线5A（connect，CT）至少为1个，且连接线形状为正方形。其测试方法为:首先，测出一个连接线时的总电容为Ca=Cgd0+(Ccg+Cgdf)*1（式1）；然后测出n个连接线时的总电容为Cb=Cgd0+(Ccg+Cgdf)*n（式2）；利用式2减去式1即可得到Ccg+Cgdf=(Cb-Ca)/(n-1)，将此式代入式1得出重叠电容Cgd0=Cb-(Cb-Ca)*n/(n-1)。但是在硅化物后端工艺（silicide last process）中，只有在连接线开孔的地方才会形成硅化物（silicide）,为了器件的性能考虑，一般将连接线做成一个矩形，如图4所示，这种结构就不能再利用上述的方法来获得需要的重叠电容。因此需要设计一种新的测试结构来辅助获得连接线为矩形的场效应管的重叠电容。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种场效应管重叠电容的测试结构及方法，用于获得场效应管的重叠电容。
为实现上述目的及其他相关目的，本发明提供一种场效应管重叠电容的测试方法，所述测试方法至少包括步骤：
1）提供一场效应管作为被测试结构，所述场效应管至少包括衬底、分别设置在衬底中的漏区和源区、覆盖在所述衬底上且位于所述漏区和源区间的栅极结构、设置在所述漏区上的第一连接线、及设置在所述源区上的第二连接线，所述栅极结构与所述漏区和源区在垂直方向上有重叠区域；测试得到所述被测试结构的栅漏间的总电容为C1；
2）设计一测试结构，所述测试结构至少包括衬底、设置在所述衬底中的浅沟道隔离区、覆盖在所述浅沟道隔离区上的栅极结构、分别设置在衬底中且位于所述浅沟道隔离区两侧的漏区和源区、设置在所述漏区上的第一连接线、及设置在所述源区上的第二连接线；测试得到所述测试结构栅漏间的总电容为C2；所述测试结构与被测试结构的区别在于测试结构中栅极结构下方是浅沟道隔离区，而被测试结构栅极结构下方是漏区和源区的延伸段，除此之外两者其他部分的尺寸和形状均相同；
3）将所述被测试结构的总电容C1减去测试结构的总电容C2获得所述被测试结构的重叠电容Cgd0。
优选地，所述被测试结构栅漏间的总电容C1=Cgd0+Ccg+Cgdf，其中，Cgd0为栅极结构与漏区间的重叠电容，Ccg为栅极结构与第一连接线间的电容，Cgdf为栅极结构与漏区外边缘间的电容。
优选地，所述测试结构栅漏间的总电容C2=Ccg+Cgdf，其中，Ccg为栅极结构与第一连接线间的电容，Cgdf为栅极结构与漏区外边缘间的电容。
本发明另一目的是提供一种场效应管重叠电容的测试结构，用于获得被测试结构的重叠电容，所述测试结构至少包括：衬底、设置在所述衬底中的浅沟道隔离区、覆盖在所述浅沟道隔离区上的栅极结构、分别设置在衬底中且位于所述浅沟道隔离区两侧的漏区和源区、设置在所述漏区上的第一连接线、及设置在所述源区上的第二连接线。
优选地，所述测试结构中的浅沟道隔离区上表面高出衬底表面。
优选地，所述衬底包括硅衬底或绝缘体上硅衬底。
优选地，所述浅沟道隔离区的材料为二氧化硅。
如上所述，本发明的场效应管重叠电容的测试结构及方法，具有以下有益效果：通过设计一种测试结构，在测试结构的栅极结构下方的衬底中制备形成浅沟道隔离区，使栅极结构下方无漏区的延伸段，这样漏区在垂直方向上与栅极结构之间无重叠区域，消除了漏区与栅极结构之间的重叠电容，而场效应管本身与测试结构的区别在于，场效应管有重叠电容，而测试结构无重叠电容，这样将场效应管的总电容减去测试结构的总电容便可获得场效应管的重叠电容。本发明提供的场效应管重叠电容测试方法操作简单，可方便地获得场效应管的重叠电容。
附图说明
图1显示为传统的场效应管结构的剖面图。
图2显示为传统的场效应管第一测试结构的俯视图。
图3显示为传统的场效应管第二测试结构的俯视图。
图4显示为传统的场效应管的连接线为矩形的俯视图
图5显示为本发明的测试结构俯视图。
图6显示为本发明的场效应管重叠电容测试方法流程示意图。
元件标号说明
1,1B                    衬底
2                       浅沟道隔离区
3,3B                    漏区
4,4B                    源区
5,5A,5B                 栅极结构
51B                     栅极
52B                     栅介质层
6,6A,6B                 第一连接线
7,7B                    第二连接线
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种场效应管重叠电容的测试方法，该测试方法至少包括步骤：
步骤一，提供一场效应管作为被测试结构，所述场效应管至少包括衬底1B、分别设置在衬底1B中漏区3B和源区4B、覆盖在所述衬底1B上且位于所述漏区3B和源区4B间的栅极结构5B、设置在所述漏区3B上的第一连接线6B、及设置在所述源区4B上的第二连接线7B，所述栅极结构5B与所述漏区3B和源区4B在垂直方向上有重叠区域；测试得到所述被测试结构栅漏间的总电容为C1。
所述栅极结构5B包括栅极51B及栅介质层52B，栅极51B覆盖于栅介质层52B之上，所述栅介质层52B可为二氧化硅或其他绝缘材料。
所述提供的场效应管为一现有的器件，其连接线为矩形结构，如图4所示为场效应管的俯视图，图1为其对应的剖面图，对提供的场效应管进行栅漏间的总电容测试，获得所述场效应管栅漏间的总电容C1，C1=Cgd0+Ccg+Cgdf，其中，Cgd0为栅极结构5B与漏区3B间的重叠电容，Ccg为栅极结构5B与第一连接线6B间的电容，Cgdf为栅极结构5B与漏区外边缘间的电容。需要说明的是，测试场效应管栅漏间总电容的方法为本领域技术人员所熟知的，在此不再一一赘述。
步骤二，设计一测试结构，如图5所示，所述测试结构至少包括衬底1、设置在所述衬底中的浅沟道隔离区2（Shallow trench isolation，STI）、覆盖在所述浅沟道隔离区2上的栅极结构5、分别设置在衬底1中且位于所述浅沟道隔离区2两侧的漏区3和源区4、设置在所述漏区3上的第一连接线6、及设置在所述源区4上的第二连接线7；测试得到所述测试结构栅漏间的总电容为C2；所述测试结构与被测试结构的区别在于测试结构中栅极结构下方是浅沟道隔离区，而被测试结构栅极结构下方是漏区和源区的延伸段，除此之外两者其他部分的尺寸和形状均相同。
所述衬底1包括硅衬底、绝缘体上硅衬底（SOI）或其他绝缘材料。本实施例中优选为硅衬底材料。
在此测试结构中，所述浅沟道隔离区2设置在所述衬底1中且浅沟道隔离区2上表面高出衬底1表面，在浅沟道隔离区2的上表面两侧具有凹坑（Divot）。
所述浅沟道隔离区的材料为二氧化硅，但不不限于此，也可为其他绝缘材料。
所述栅极结构5覆盖在所述浅沟道隔离区2上，栅极结构5可以覆盖于除浅沟道隔离区2凹坑之外的上表面，也可以将浅沟道隔离区2包括凹坑在内的整个上表面覆盖。本实施例中，栅极结构5覆盖在浅沟道隔离区2包括凹坑在内的整个上表面，栅极结构5两侧与衬底1接触。
本发明提供的测试结构是用于辅助测试步骤一中提供的场效应管的重叠电容。先利用现有方法测得所述测试结构栅漏间的总电容C2，C2=Ccg+Cgdf，其中，Ccg为栅极结构5与第一连接线6间的电容，Cgdf为栅极结构5与漏区外边缘间的电容。由于本发明提供的测试结构与被测试的场效应管结构的区别仅在于，被测试的场效应管结构的栅极结构5B下方是漏区的延伸段，而测试结构中的栅极结构5下方是绝缘的浅沟道隔离区2，所以场效应管栅漏间的总电容中包括重叠电容部分，测试结构栅漏间的总电容则无重叠电容。除了上述仅有的区别结构，测试结构的其他部分与场效应管在尺寸及形状上均相同，这样就保证了测试结构中栅极结构5与第一连接线6间的电容和场效应管中栅极结构5B与第一连接线6B间的电容相等，测试结构中栅极结构5与漏区3外边缘间的电容与场效应管中栅极结构5B与漏区3B外边缘间的电容相等。
步骤三，将所述被测试结构的总电容C1减去测试结构的总电容C2获得所述被测试结构的重叠电容Cgd0。
所述被测试结构的重叠电容Cgd0=C1-C2=(Cgd0+Ccg+Cgdf)-(Ccg+Cgdf)，这样就可获得被测试场效应管的栅漏间的重叠电容。
本发明还提供一种场效应管重叠电容的测试结构，用于获得被测试结构的重叠电容，如图5所示，所述测试结构至少包括衬底1、设置在所述衬底中的浅沟道隔离区2、覆盖在所述浅沟道隔离区2上的栅极结构5、分别设置在衬底1中且位于所述浅沟道隔离区2两侧的漏区3和源区4、设置在所述漏区3上的第一连接线6、及设置在所述源区4上的第二连接线7。
所述衬底1包括硅衬底、绝缘体上硅衬底（SOI）或其他绝缘材料。本实施例中优选为硅衬底材料。
所述浅沟道隔离区2设置在所述衬底1中且浅沟道隔离区2上表面高出衬底1表面，在浅沟道隔离区2的上表面两侧具有凹坑。所述浅沟道隔离区的材料为二氧化硅，但并不限于此。
综上所述，本发明提供一种场效应管重叠电容的测试结构及方法，首先提供一场效应管作为被测试结构，所述场效应管的栅极结构与所述漏区和源区在垂直方向上有重叠区域；测试得到所述场效应管栅漏间的总电容为C1；然后设计一测试结构，所述测试结构至少包括衬底、设置在所述衬底中的浅沟道隔离区、覆盖在所述浅沟道隔离区上的栅极结构、分别设置在衬底中且位于所述浅沟道隔离区两侧的漏区和源区、设置在所述漏区上的第一连接线、及设置在所述源区上的第二连接线；测试得到所述测试结构栅漏间的总电容为C2，此测试结构在栅极结构下方的衬底中制备形成浅沟道隔离区，使栅极结构下方无漏区的延伸段，这样漏区在垂直方向上与栅极结构之间无重叠区域，消除了漏区与栅极结构之间的重叠电容；最后利用C1减去C2得到场效应管的重叠电容。本发明设计的本发明提供的重叠电容测试方法操作简单，可方便地获得场效应管的重叠电容。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种场效应管重叠电容的测试方法，其特征在于，所述测试方法至少包括步骤：
1）提供一场效应管作为被测试结构，所述场效应管至少包括衬底、分别设置在衬底中的漏区和源区、覆盖在所述衬底上且位于所述漏区和源区间的栅极结构、设置在所述漏区上的第一连接线、及设置在所述源区上的第二连接线，所述栅极结构与所述漏区和源区在垂直方向上有重叠区域；测试得到所述被测试结构的栅漏间的总电容为C1；
2）设计一测试结构，所述测试结构至少包括衬底、设置在所述衬底中的浅沟道隔离区、覆盖在所述浅沟道隔离区上的栅极结构、分别设置在衬底中且位于所述浅沟道隔离区两侧的漏区和源区、设置在所述漏区上的第一连接线、及设置在所述源区上的第二连接线；测试得到所述测试结构栅漏间的总电容为C2；所述测试结构与被测试结构的区别在于测试结构中栅极结构下方是浅沟道隔离区，而被测试结构栅极结构下方是漏区和源区的延伸段，除此之外两者其他部分的尺寸和形状均相同；
3）将所述被测试结构的总电容C1减去测试结构的总电容C2获得所述被测试结构的重叠
电容Cgd0。
2.根据权利要求1所述的场效应管重叠电容的测试方法，其特征在于：所述被测试结构栅漏间的总电容C1=Cgd0+Ccg+Cgdf，其中，Cgd0为栅极结构与漏区间的重叠电容，Ccg为栅极结构与第一连接线间的电容，Cgdf为栅极结构与漏区外边缘间的电容。
3.根据权利要求2所述的场效应管重叠电容的测试方法，其特征在于：所述测试结构栅漏间的总电容C2=Ccg+Cgdf，其中，Ccg为栅极结构与第一连接线间的电容，Cgdf为栅极结构与漏区外边缘间的电容。
4.一种场效应管重叠电容的测试结构，用于获得被测试结构的重叠电容，其特征在于：所述测试结构至少包括：衬底、设置在所述衬底中的浅沟道隔离区、覆盖在所述浅沟道隔离区上的栅极结构、分别设置在衬底中且位于所述浅沟道隔离区两侧的漏区和源区、设置在所述漏区上的第一连接线、及设置在所述源区上的第二连接线。
5.根据权利要求4所述的场效应管重叠电容的测试结构，其特征在于：所述测试结构中的浅沟道隔离区上表面高出衬底表面。
6.根据权利要求4所述的场效应管重叠电容的测试结构，其特征在于：所述衬底包括硅衬底或绝缘体上硅衬底。
7.根据权利要求4所述的场效应管重叠电容的测试结构，其特征在于：所述浅沟道隔离区的材料为二氧化硅。
CN201310015035.8A 2013-01-16 2013-01-16 一种场效应管重叠电容的测试结构及方法 Active CN103928442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310015035.8A CN103928442B (zh) 2013-01-16 2013-01-16 一种场效应管重叠电容的测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310015035.8A CN103928442B (zh) 2013-01-16 2013-01-16 一种场效应管重叠电容的测试结构及方法

Publications (2)

Publication Number Publication Date
CN103928442A true CN103928442A (zh) 2014-07-16
CN103928442B CN103928442B (zh) 2017-02-08

Family

ID=51146613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310015035.8A Active CN103928442B (zh) 2013-01-16 2013-01-16 一种场效应管重叠电容的测试结构及方法

Country Status (1)

Country Link
CN (1) CN103928442B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407229A (zh) * 2014-10-24 2015-03-11 中国人民解放军国防科学技术大学 一种双栅极场效应晶体管电容的测试方法
CN105470001A (zh) * 2015-12-08 2016-04-06 武汉理工大学 MoS2纳米薄片双栅场效应晶体管/超级电容器复合器件及其制备方法
CN106158682A (zh) * 2015-04-13 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种获取非对称装置栅堆叠电容的方法
US9941179B2 (en) 2015-06-18 2018-04-10 Globalfoundries Inc. Capacitive measurements of divots in semiconductor devices
CN111933546A (zh) * 2020-10-14 2020-11-13 南京晶驱集成电路有限公司 电容的测量结构及测量方法
CN112366145A (zh) * 2020-10-26 2021-02-12 上海华力集成电路制造有限公司 一种用于ac校准的测试结构和测试方法
CN112908883A (zh) * 2021-01-29 2021-06-04 长江存储科技有限责任公司 一种半导体测试结构和测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169302B1 (en) * 1999-07-27 2001-01-02 Advanced Micro Devices, Inc. Determination of parasitic capacitance between the gate and drain/source local interconnect of a field effect transistor
US20040017710A1 (en) * 2002-07-23 2004-01-29 Nanya Technology Corporation Test key for detecting overlap between active area and deep trench capacitor of a DRAM and detection method thereof
CN1738050A (zh) * 2004-08-20 2006-02-22 株式会社东芝 半导体器件及其制造方法
US20090184316A1 (en) * 2008-01-17 2009-07-23 Yu-Hao Hsu Method to extract gate to source/drain and overlap capacitances and test key structure therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169302B1 (en) * 1999-07-27 2001-01-02 Advanced Micro Devices, Inc. Determination of parasitic capacitance between the gate and drain/source local interconnect of a field effect transistor
US20040017710A1 (en) * 2002-07-23 2004-01-29 Nanya Technology Corporation Test key for detecting overlap between active area and deep trench capacitor of a DRAM and detection method thereof
CN1738050A (zh) * 2004-08-20 2006-02-22 株式会社东芝 半导体器件及其制造方法
US20090184316A1 (en) * 2008-01-17 2009-07-23 Yu-Hao Hsu Method to extract gate to source/drain and overlap capacitances and test key structure therefor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407229A (zh) * 2014-10-24 2015-03-11 中国人民解放军国防科学技术大学 一种双栅极场效应晶体管电容的测试方法
CN106158682A (zh) * 2015-04-13 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种获取非对称装置栅堆叠电容的方法
CN106158682B (zh) * 2015-04-13 2019-03-12 中芯国际集成电路制造(上海)有限公司 一种获取非对称装置栅的堆叠电容的方法
US9941179B2 (en) 2015-06-18 2018-04-10 Globalfoundries Inc. Capacitive measurements of divots in semiconductor devices
CN105470001A (zh) * 2015-12-08 2016-04-06 武汉理工大学 MoS2纳米薄片双栅场效应晶体管/超级电容器复合器件及其制备方法
CN111933546A (zh) * 2020-10-14 2020-11-13 南京晶驱集成电路有限公司 电容的测量结构及测量方法
CN111933546B (zh) * 2020-10-14 2021-01-01 南京晶驱集成电路有限公司 电容的测量结构及测量方法
CN112366145A (zh) * 2020-10-26 2021-02-12 上海华力集成电路制造有限公司 一种用于ac校准的测试结构和测试方法
CN112908883A (zh) * 2021-01-29 2021-06-04 长江存储科技有限责任公司 一种半导体测试结构和测试方法
CN112908883B (zh) * 2021-01-29 2021-12-28 长江存储科技有限责任公司 一种半导体测试结构和测试方法

Also Published As

Publication number Publication date
CN103928442B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN103928442A (zh) 一种场效应管重叠电容的测试结构及方法
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
JP2006324626A (ja) 半導体装置
CN107290594B (zh) 测试结构及其测试方法
US20130054209A1 (en) Modeling Method of SPICE Model Series of SOI FET
Kushwaha et al. Modeling the impact of substrate depletion in FDSOI MOSFETs
Sambi et al. A novel 0.16 μm—300 V SOIBCD for ultrasound medical applications
CN104022101B (zh) 晶体管重叠电容的测试结构及其测试方法
KR101461792B1 (ko) Ｆｉｎｆｅｔ 호환가능 공정을 위한 디커플링 캐패시터
CN102646147A (zh) Mos器件的建模方法
US9000785B2 (en) Transistor test structure
US20130054219A1 (en) Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof
CN103887194A (zh) 并行测试器件
CN101996263A (zh) 积累型mos变容管的电学模型
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
CN103094178A (zh) 提高部分耗尽型soi器件射频性能的制备方法
CN104022102B (zh) 晶体管重叠电容的测试结构及其测试方法
CN103915360A (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN106802385B (zh) 一种soi mos器件的热阻提取方法
US8878369B2 (en) Low power/high speed TSV interface design
CN104218026B (zh) 半导体检测结构及检测方法
CN109977564B (zh) 一种提高soi工艺二极管模型适用性的方法及系统
CN102468332B (zh) 一种基于绝缘体上硅的mos晶体管
CN104465615A (zh) 监测源/漏极与栅极接合处漏电流和结电容的结构
CN112818630B (zh) 平面晶体管的设计方法及平面电晶体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant