CN108875105B - Soi晶体管四端口网络射频模型参数提取方法 - Google Patents

Soi晶体管四端口网络射频模型参数提取方法 Download PDF

Info

Publication number
CN108875105B
CN108875105B CN201710338860.XA CN201710338860A CN108875105B CN 108875105 B CN108875105 B CN 108875105B CN 201710338860 A CN201710338860 A CN 201710338860A CN 108875105 B CN108875105 B CN 108875105B
Authority
CN
China
Prior art keywords
extraction
gate
source
capacitance
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710338860.XA
Other languages
English (en)
Other versions
CN108875105A (zh
Inventor
陈静
吕凯
罗杰馨
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201710338860.XA priority Critical patent/CN108875105B/zh
Publication of CN108875105A publication Critical patent/CN108875105A/zh
Application granted granted Critical
Publication of CN108875105B publication Critical patent/CN108875105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，包括以下步骤：1）依据YGG提取栅电阻Rg及栅电容Cgg；2）依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；3）依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；4）依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；5）依据YBB提取体电阻Rb；6）依据漏区埋氧层与衬底的Y参数提取衬底电阻；7）依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；8）依据ZCdbox提取漏区埋氧层电容；9）依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容。本发明通可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取。

Description

SOI晶体管四端口网络射频模型参数提取方法
技术领域
本发明涉及半导体及半导体器件模型领域，特别是涉及一种SOI晶体管四端口网络射频模型参数提取方法。
背景技术
SOI(绝缘体上硅)技术由于低功耗高速度优势，以及可以采用高阻衬底的优势，在射频集成电路设计中开始获得应用。SOI技术中，衬底性能对射频大信号影响较大，在进行电路仿真时，衬底参数对大信号十分重要。然而由于衬底参数难以提取，过去一般采用计算机仿真或者采用很复杂的测试结果进行提取，但该提取方式操作过程非常复杂，是射频模型建模的一个难点。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SOI晶体管四端口网络射频模型参数提取方法，用于解决现有技术中SOI衬底参数较难提取，提取过程非常复杂的问题。
为实现上述目的的他相关目的，本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，所述参数提取方法包括以下步骤：
1)依据YGG提取栅电阻Rg及栅电容Cgg；
2)依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；
3)依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；
4)依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；
5)依据YBB提取体电阻Rb；
6)依据漏区埋氧层与衬底的Y参数提取衬底电阻；
7)依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；
8)依据ZCdbox提取漏区埋氧层电容；
9)依据源区埋氧层与衬底的Y参数YSS提取源区埋氧层电容。
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤1)中，YGG与栅电阻Rg及栅电容Cgg的关系式为：
Figure GDA0003362097140000021
其中，ω＝2πf；由于
Figure GDA0003362097140000022
直接依据YGG的虚部即可提取所述栅电容Cgg：
Figure GDA0003362097140000023
依据YGG的实部即可提取所述栅电阻Rg：
Figure GDA0003362097140000024
其中，
Figure GDA0003362097140000025
Figure GDA0003362097140000026
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤2)中，依据的YGS的虚部提取Cgs，依据YGD的虚部提取Cgd：
Figure GDA0003362097140000027
Figure GDA0003362097140000028
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤3)中，依据YGS的实部、Rg、Cgs及Cgd提取源电阻Rs，依据YGD的实部、Rg、Cgs及Cgd提取漏电阻Rd：
Figure GDA0003362097140000029
Figure GDA00033620971400000210
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤4)中，依据YBS的虚部提取源体二极管结电容Csb，依据YBD的虚部漏体二极管结电容Cdb：
Figure GDA00033620971400000211
Figure GDA0003362097140000031
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤5)中，依据YBB的实部体电阻Rb：
Figure GDA0003362097140000032
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤6)中，漏区埋氧层与衬底的Y参数的表达式为：
Y3＝YDD-Y1-Y2
其中，
Figure GDA0003362097140000033
Figure GDA0003362097140000034
由Y3可得：
Figure GDA0003362097140000035
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤7)中，ZBB的表达式为：
Figure GDA0003362097140000036
由Y3可得：
Figure GDA0003362097140000037
由上两式可得：
Figure GDA0003362097140000038
由Z1可得：
Figure GDA0003362097140000039
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤8)中，ZCdbox的表达式为：
Figure GDA0003362097140000041
由ZCdbox可得：
Figure GDA0003362097140000042
作为本发明的SOI晶体管四端口网络射频模型参数提取方法的一种优选方案，步骤9)中，源区埋氧层与衬底的Y参数的表达式为：
Y6＝YSS-Y4-Y5
其中，
Figure GDA0003362097140000043
Figure GDA0003362097140000044
又
Figure GDA0003362097140000045
其中，
Figure GDA0003362097140000046
Figure GDA0003362097140000047
设定
Figure GDA0003362097140000048
则
Figure GDA0003362097140000049
如上所述，本发明的SOI晶体管四端口网络射频模型参数提取方法，具有以下有益效果：本发明通过建立四端口网络射频模型，在对不同参数进行提取时通过简化等效电路可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取，整个提取过程简单方便，易于操作，在大信号模型中具有一定的应用价值。
附图说明
图1显示为本发明SOI晶体管四端口网络射频模型参数提取方法的流程图。
图2显示为本发明的SOI晶体管四端口网络射频模型参数提取方法适用的体接触结构的小信号等效电路图。
图3显示为本发明的SOI晶体管四端口网络射频模型的YGG的等效电路图。
图4显示为本发明的SOI晶体管四端口网络射频模型的YGS的等效电路图。
图5显示为本发明的SOI晶体管四端口网络射频模型的YBS的等效电路图。
图6显示为本发明的SOI晶体管四端口网络射频模型的YBB的等效电路图。
图7显示为本发明的SOI晶体管四端口网络射频模型的YDD的等效电路图。
图8显示为本发明的SOI晶体管四端口网络射频模型的ZBB的等效电路图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明还提供一种SOI晶体管四端口网络射频模型参数提取方法，所述参数提取方法包括以下步骤：
1)依据YGG提取栅电阻Rg及栅电容Cgg；
2)依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；
3)依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；
4)依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；
5)依据YBB提取体电阻Rb；
6)依据漏区埋氧层与衬底的Y参数提取衬底电阻；
7)依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；
8)依据ZCdbox提取漏区埋氧层电容；
9)依据源区埋氧层与衬底的Y参数YSS提取源区埋氧层电容。
需要说明的是，本发明适用于SOI体接触结构，采用器件的栅极、源极、漏极以及体接触端作为四端口网络的四个信号端，图2为本发明的SOI晶体管四端口网络射频模型参数提取方法使用的体接触结构的小信号等效电路模型，其中，Rg、Rs、Rd、Rb分别为栅电阻、源电阻、漏电阻及体电阻，Cgs、Cgd、Csbox、Cdbox分别为栅源电容、栅漏电容、源区BOX层(埋氧层)电容、漏区BOX(埋氧层)电容，Rsub、Csub分别为衬底电阻、衬底电容，Csb、Cdb分别为源体二极管结电容、漏体二极管结电容。
在步骤1)中，请参阅图1中的S1步骤及图3，依据YGG(栅导纳)提取栅电阻Rg及栅电容Cgg。
作为示例，由于体区网络及衬底参数网络对YGG几乎没有影响，可以简化YGG的等效电路，YGG的等效电路图如图3所示。YGG相当于栅电阻导纳与栅电容导纳之和，其中，Cgg＝Cgs+Cgd。
YGG与栅电阻Rg及栅电容Cgg的关系式为：
Figure GDA0003362097140000061
其中，ω＝2πf，f为所述SOI晶体管的频率；由于
Figure GDA0003362097140000062
直接依据YGG的虚部即可提取所述栅电容Cgg：
Figure GDA0003362097140000063
得到栅电容Cgg之后，依据YGG的实部即可提取所述栅电阻Rg：
Figure GDA0003362097140000064
其中，
Figure GDA0003362097140000065
Figure GDA0003362097140000066
在步骤2)中，请参阅图1中的S2步骤及图4，依据YGS(栅源导纳)提取栅源电容Cgs，并依据YGD(栅漏导纳)提取栅漏电容Cgd。
步骤1)中提取的电容为总的栅电容值，为了分别提取栅源电容Cgs及Cgd，需要分别使用YGS及YGD，YGS的等效电路图如图4所示，依据的YGS的虚部即可以提取Cgs：
Figure GDA0003362097140000071
由于拓补结构对称，YGD的等效电路图如图4相似，依据YGD的虚部即可提取Cgd，
Figure GDA0003362097140000072
在步骤3)中，请参阅图2中的S3步骤及图4，依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd。
源电阻Rs的表达式为：
Figure GDA0003362097140000073
漏电阻Rd的表达式为：
Figure GDA0003362097140000074
在步骤4)中，请参阅图2中的S4步骤及图5，依据YBS(源体导纳)提取源体二极管结电容Csb，并依据YBD(漏体导纳)提取漏体二极管结电容Cdb。
当SOI晶体管处于零偏置状态下时，源体结与漏体结可以等效看做电容，YBS的等效电路图如图5所示，源体二极管结电容Csb的表达式为：
Figure GDA0003362097140000075
YBD的等效电路图如图5相似，漏体二极管结电容Cdb的表达式为：
Figure GDA0003362097140000076
在步骤5)中，请参阅图2中的S5步骤及图6，依据YBB(体导纳)提取体电阻Rb。
由于衬底参数对YBB的影响很小，因此仅需考虑源端和漏端的影响即可，同时，通过仿真可知，源电阻Rs和漏电阻Rd对YBB的影响也可以忽略不计，因此，YBB的等效电路图可以如图6所示。
YBB的表达式为：
Figure GDA0003362097140000077
由YBB的表达式可知，根据YBB的实部即可提取体电阻Rb：
Figure GDA0003362097140000081
同时，依据YBB的表达式还可以提取源体二极管结电容Csb和漏体二极管结电容Cdb之和。
在步骤6)中，请参阅图2中的S6步骤及图7，依据漏区埋氧层与衬底的Y参数提取衬底电阻Rsub。
衬底电阻Rsub和衬底电容Csub主要影响源漏之间的耦合，因此可以利用源端和漏端的性质进行衬底电阻Rsub及衬底电容的提取Csub。当采用YDD(漏区埋氧层与衬底的Y参数)进行参数提取时，通过仿真可以发现，源端的支路(包含有漏端电阻Rs、栅源电容Cgs及源区BOX层电容Csbox)及漏电阻Rd对YDD的影响很小，为了简化提取算法，YDD的等效电路图可以如图7所示，由于Rg、Rb、Cgd、Cdb已经在前面步骤中获得，因此可以很方便的减掉包括Rg支路(Y1支路)与包括Rb支路(Y2支路)，而得到衬底支路(Y3支路),其中Y1支路与Y2支路的导纳分别记为Y1和Y2，Y3支路的导纳(即漏区埋氧层与衬底的Y参数Y3)的表达式为：
Y3＝YDD-Y1-Y2
其中，
Figure GDA0003362097140000082
Figure GDA0003362097140000083
由Y3可得：
Figure GDA0003362097140000084
在步骤7)中，请参阅图2中的S7步骤及图8，依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容Csub。
对于衬底电容Csub的提取，可以采用Z参数(体阻抗ZBB)获得，ZBB的等效电路如图8所示。由图8中可知，该参数中包含有Csbox、Cdbox及Csub等未知参数，尽管在试验期间中，源极数目比漏极数目多一个，但是为了计算方便，且二者再多指结果中相差不多，因此可以将二者等效看待，对于栅指个数较少的器件，可以根据源漏个数比例进行计算。ZBB的表达式为：
Figure GDA0003362097140000091
此外，由Y3可得：
Figure GDA0003362097140000092
由上两式可以将Cdbox项去掉：
Figure GDA0003362097140000093
由Z1可得：
Figure GDA0003362097140000094
在步骤8)中，请参阅图2中的S8步骤及图8，依据ZCdbox提取漏区埋氧层电容Cdbox。
得到衬底电容Csub之后，根据公式
Figure GDA0003362097140000095
可得到ZCdbox的表达式：
Figure GDA0003362097140000096
由ZCdbox可得：
Figure GDA0003362097140000097
在步骤9)中，请参阅图2中的S9步骤及图8，依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容Csbox。
由步骤7)中我们可知，为了计算方便，我们可以将源极数目和漏极数目等效看待，
源区埋氧层与衬底的Y参数的表达式为：
Y6＝YSS-Y4-Y5
其中，
Figure GDA0003362097140000098
Figure GDA0003362097140000099
又
Figure GDA0003362097140000101
其中，
Figure GDA0003362097140000102
Figure GDA0003362097140000103
设定
Figure GDA0003362097140000104
则
Figure GDA0003362097140000105
综上所述，本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，所述参数提取方法包括以下步骤：1)依据YGG提取栅电阻Rg及栅电容Cgg；2)依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；3)依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；4)依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；5)依据YBB提取体电阻Rb；6)依据漏区埋氧层与衬底的Y参数提取衬底电阻；7)依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；8)依据ZCdbox提取漏区埋氧层电容；9)依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容。本发明通过建立四端口网络射频模型，在对不同参数进行提取时通过简化等效电路可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取，整个提取过程简单方便，易于操作，在大信号模型中具有一定的应用价值。
上述实施例仅例示性说明本发明的原理的功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种SOI晶体管四端口网络射频模型参数提取方法，其特征在于，所述参数提取方法包括以下步骤：
1)依据栅导纳YGG提取栅电阻Rg及栅电容Cgg；
2)依据栅源导纳YGS提取栅源电容Cgs，并依据栅漏导纳YGD提取栅漏电容Cgd；
3)依据栅源导纳YGS、栅电阻Rg、栅源电容Cgs及栅漏电容Cgd提取源电阻Rs，并依据栅漏导纳YGD、栅电阻Rg、栅源电容Cgs及栅漏电容Cgd提取漏电阻Rd；
4)依据源体导纳YBS提取源体二极管结电容Csb，并依据漏体导纳YBD提取漏体二极管结电容Cdb；
5)依据体导纳YBB提取体电阻Rb；
6)依据漏区埋氧层与衬底的Y参数YDD提取衬底电阻Rsub，漏区埋氧层与衬底的Y参数的表达式为：
Y3＝YDD-Y1-Y2
其中，
Figure FDA0003398437830000011
Figure FDA0003398437830000012
其中，ω＝2πf，f为所述SOI晶体管的频率；
由Y3可得：
Figure FDA0003398437830000013
7)依据漏区埋氧层与衬底的Y参数及体阻抗ZBB提取衬底电容Csub，ZBB的表达式为：
Figure FDA0003398437830000014
其中，Cdbox为漏区埋氧层电容；
由Y3可得：
Figure FDA0003398437830000015
由上两式可得：
Figure FDA0003398437830000016
由Z1可得：
Figure FDA0003398437830000021
8)依据漏区埋氧层电容的阻抗ZCdbox提取漏区埋氧层电容，ZCdbox的表达式为：
Figure FDA0003398437830000022
由ZCdbox可得：
Figure FDA0003398437830000023
9)依据源区埋氧层与衬底的Y参数YSS提取源区埋氧层电容Csbox，源区埋氧层与衬底的Y参数的表达式为：
Y6＝YSS-Y4-Y5
其中，
Figure FDA0003398437830000024
Figure FDA0003398437830000025
又
Figure FDA0003398437830000026
其中，
Figure FDA0003398437830000027
Figure FDA0003398437830000028
设定
Figure FDA0003398437830000029
其中，Zcsbox为源区埋氧层电容的阻抗，则
Figure FDA00033984378300000210
2.根据权利要求1所述的SOI晶体管四端口网络射频模型参数提取方法，其特征在于：步骤1)中，YGG与栅电阻Rg及栅电容Cgg的关系式为：
Figure FDA0003398437830000031
其中，ω＝2πf；由于
Figure FDA0003398437830000032
直接依据YGG的虚部即可提取所述栅电容Cgg：
Figure FDA0003398437830000033
依据YGG的实部即可提取所述栅电阻Rg：
Figure FDA0003398437830000034
其中，
Figure FDA0003398437830000035
3.根据权利要求1所述的SOI晶体管四端口网络射频模型参数提取方法，其特征在于：步骤2)中，依据的YGS的虚部提取Cgs，依据YGD的虚部提取Cgd：
Figure FDA0003398437830000036
Figure FDA0003398437830000037
4.根据权利要求1所述的SOI晶体管四端口网络射频模型参数提取方法，其特征在于：步骤3)中，依据YGS的实部、Rg、Cgs及Cgd提取源电阻Rs，依据YGD的实部、Rg、Cgs及Cgd提取漏电阻Rd：
Figure FDA0003398437830000038
Figure FDA0003398437830000039
5.根据权利要求1所述的SOI晶体管四端口网络射频模型参数提取方法，其特征在于：步骤4)中，依据YBS的虚部提取源体二极管结电容Csb，依据YBD的虚部漏体二极管结电容Cdb：
Figure FDA0003398437830000041
Figure FDA0003398437830000042
6.根据权利要求1所述的SOI晶体管四端口网络射频模型参数提取方法，其特征在于：步骤5)中，依据YBB的实部体电阻Rb：
Figure FDA0003398437830000043
CN201710338860.XA 2017-05-15 2017-05-15 Soi晶体管四端口网络射频模型参数提取方法 Active CN108875105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710338860.XA CN108875105B (zh) 2017-05-15 2017-05-15 Soi晶体管四端口网络射频模型参数提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710338860.XA CN108875105B (zh) 2017-05-15 2017-05-15 Soi晶体管四端口网络射频模型参数提取方法

Publications (2)

Publication Number Publication Date
CN108875105A CN108875105A (zh) 2018-11-23
CN108875105B true CN108875105B (zh) 2022-02-22

Family

ID=64320237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710338860.XA Active CN108875105B (zh) 2017-05-15 2017-05-15 Soi晶体管四端口网络射频模型参数提取方法

Country Status (1)

Country Link
CN (1) CN108875105B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112765922B (zh) * 2020-12-31 2024-04-19 中国科学院上海微系统与信息技术研究所 采用soi衬底的射频晶体管的仿真模型

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184879A (zh) * 2011-05-03 2011-09-14 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN104750922A (zh) * 2015-03-26 2015-07-01 中国科学院上海微系统与信息技术研究所 Soi四端口网络及其模型拓扑结构
CN105022878A (zh) * 2015-07-21 2015-11-04 中国科学院上海高等研究院 射频soi-mos变容管衬底模型及其参数提取方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184879A (zh) * 2011-05-03 2011-09-14 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN104750922A (zh) * 2015-03-26 2015-07-01 中国科学院上海微系统与信息技术研究所 Soi四端口网络及其模型拓扑结构
CN105022878A (zh) * 2015-07-21 2015-11-04 中国科学院上海高等研究院 射频soi-mos变容管衬底模型及其参数提取方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Improvement of RF Performance by Using Tunnel Diode Body Contact Structure in PD SOI nMOSFETs";Kai Lu;Jing Chen;Jiexin Luo;Jun Liu;Qingqing Wu;Zhan Chai;Xi Wan;《IEEE Electron Device Letters》;20140131;第35卷(第1期);全文 *
"Temperature Dependence of Hysteresis Effect in Partially Depleted Silicon-on-Insulator MOSFETs";Jiexin Luo;Jing Chen;Jianhua Zhuo;Qingqing Wu;Zhan Chai;Xi Wang;《IEEE Transactions on Device and Materials Reliability》;20120331;第12卷(第1期);全文 *

Also Published As

Publication number Publication date
CN108875105A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
CN105184026B (zh) 一种mos可变电容的仿真模型建立方法和仿真方法
CN108062442B (zh) 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法
CN105825005B (zh) GaN高电子迁移率晶体管非线性可伸缩模型的构建方法
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
CN105138790B (zh) Soi-mosfet模型及其参数提取方法
Kushwaha et al. RF modeling of FDSOI transistors using industry standard BSIM-IMG model
CN105138803A (zh) 一种考虑温度效应的通用失配模型及其提取方法
CN107195563B (zh) 寄生rc网络的提取方法
CN105302943B (zh) 一种偏置电压显性相关的失配模型及其提取方法
CN108875105B (zh) Soi晶体管四端口网络射频模型参数提取方法
Gupta et al. Accurate and computationally efficient modeling of nonquasi static effects in MOSFETs for millimeter-wave applications
Dormieu et al. Revisited RF compact model of gate resistance suitable for high-k/metal gate technology
CN106886650A (zh) 一种超宽带氮化镓器件小信号模型及其参数提取方法
CN110287582A (zh) 一种新型场效应晶体管小信号等效电路模型参数提取方法
Senthilkumar et al. FINFET operational amplifier with low offset noise and high immunity to electromagnetic interference
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
Chalkiadaki Characterization and modeling of nanoscale MOSFET for ultra-low power RF IC design
Hong et al. Physical origin of gate voltage‐dependent drain–source capacitance in short‐channel MOSFETs
CN112434482A (zh) 用于构建cntfet小信号模型的电路结构及参数提取方法
CN112052636A (zh) 基于bsimsoi的fdsoi mosfet器件建模方法及装置
CN104750922A (zh) Soi四端口网络及其模型拓扑结构
Katayama et al. Bias-voltage-dependent subcircuit model for millimeter-wave CMOS circuit
CN105095550A (zh) 提高器件匹配特性的参数化单元
Alvarado et al. Compact small-signal model for RF FinFETs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant