CN112765922A - 采用soi衬底的射频晶体管的仿真模型 - Google Patents

采用soi衬底的射频晶体管的仿真模型 Download PDF

Info

Publication number
CN112765922A
CN112765922A CN202011639121.2A CN202011639121A CN112765922A CN 112765922 A CN112765922 A CN 112765922A CN 202011639121 A CN202011639121 A CN 202011639121A CN 112765922 A CN112765922 A CN 112765922A
Authority
CN
China
Prior art keywords
gate
capacitance
resistance
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011639121.2A
Other languages
English (en)
Other versions
CN112765922B (zh
Inventor
陈静
谢甜甜
王青
吕迎欢
葛浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Huali Microelectronics Corp
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp, Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011639121.2A priority Critical patent/CN112765922B/zh
Publication of CN112765922A publication Critical patent/CN112765922A/zh
Application granted granted Critical
Publication of CN112765922B publication Critical patent/CN112765922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种采用SOI衬底的射频晶体管的仿真模型，包括：核心器件，所述核心器件为一晶体管，包括源极、漏极、正栅、以及SOI衬底的背栅；所述核心器件的外围电路包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻。本发明综合考虑了FDSOI衬底的特点，重新设计了一套更适合射频FDSOI领域的合适的器件模型，对比结果显示其于测试值高度吻合。

Description

采用SOI衬底的射频晶体管的仿真模型
技术领域
本发明涉及集成电路设计领域，尤其涉及一种采用SOI衬底的射频晶体管的仿真模型。
背景技术
随着技术节点不断的推进，晶体管尺寸越来越小，面临一个最关键的挑战——短沟道效应，它不仅会恶化器件的直流特性，而且还会影响器件的射频特性。FDSOI是体区全耗尽的晶体管，可以通过背栅偏置以及调整BOX下面的硅层(背板)的掺杂浓度来调整器件的阈值电压，而且FDSOI器件的体区掺杂浓度很低，几乎没有掺杂，因此能有效的抑制短沟道效应。BOX层的存在可以有效减小寄生参数，从而具有较好的射频性能，可广泛应用于高频率领域。
器件模型是将IC设计和产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。对于FDSOI，目前业界主流模型为BSIM-IMG模型。但是该模型在射频器件领域的精度并不能够满足要求。因此，如果在射频FDSOI领域建立一套合适的器件模型，是现有技术存在的问题。
发明内容
本发明所要解决的技术问题是，提供一种采用SOI衬底的射频晶体管的仿真模型，是能够适应射频FDSOI领域的合适的器件模型。
为了解决上述问题，本发明提供了一种采用SOI衬底的射频晶体管的仿真模型，包括：核心器件，所述核心器件为一晶体管，包括源极、漏极、正栅、以及SOI衬底的背栅；所述核心器件的外围电路包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻。
本发明综合考虑了FDSOI衬底的特点，重新设计了一套更适合射频FDSOI领域的合适的器件模型，对比结果显示其于测试值高度吻合。
附图说明
附图1所示是本发明一具体实施方式所采用的核心器件的结构图。
附图2所示是本发明一具体实施方式的建模所采用的外围电路。
附图3所示的本发明一具体实施方式的四端口图。
附图4所示是本发明一具体实施方式的所采用的模型拓扑结构仿真的输出电导gds与测试结果的对比图。
具体实施方式
下面结合附图对本发明提供的采用SOI衬底的射频晶体管的仿真模型的具体实施方式做详细说明。
本具体实施方式所述的采用SOI衬底的射频晶体管的仿真模型包括核心器件和外围电路。附图1所示是本具体实施方式所采用的核心器件的结构图，所述核心器件为一晶体管，采用SOI衬底，包括源极、漏极、正栅、以及SOI衬底的背栅。所述核心器件的外围电路如附图2所示，包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻，对应附图2中的RG为栅极电阻，Rcon是栅极到接触孔的电阻，与栅极所加偏置无关。Rs、Rd分别是源极和漏极电阻，Cgs,fr是栅极到源极的边缘电容，Cgs,ov是栅极到源极的overlap电容。Cgd,fr是栅极到漏极的边缘电容，Cgd,ov是栅极到漏极的overlap电容。CBOX是BOX层电容，CSBOX、CDBOX分别是源端、漏端下面的BOX电容，R1～R5是表征BOX下面的well区域的分布式电阻，Rsub、Csub表示衬底部分的电阻和电容，RBG是背栅电阻。在对于FDSOI器件的射频建模中，衬底以及栅极寄生效应一定要考虑。
对于上述器件模型中需要用到的S参数，可以用以下方法提取。
用GSGSG差分探针按照附图3所示的四端口图与四个端口相连。根据不同测试条件对待测器件(DUT)进行测试。
由于引脚和金属互连线引入了一些外部寄生参数，所以需将测得的S参数(Sdut)进行去嵌处理，最常用的去嵌方法是open-short去嵌，对open测试结构进行测试得到Sopen，对short测试结构进行测试得到Sshort,将Sdut、Sopen、Sshort分别转换成导纳参数Ydut、Yopen、Yshort：
Figure BDA0002879459890000031
Figure BDA0002879459890000032
Figure BDA0002879459890000033
E为4╳4的单位矩阵，Z0为特征阻抗(一般设为50Ω)，Zdeem为去嵌后的阻抗参数。
Ydut’＝Ydut-Yopen；
Yshort’＝Yshort-Yopen；
Zdeem＝(Ydut’)-1-(Yshort’)-1
Figure BDA0002879459890000041
去嵌完之后，即获得器件去嵌后的S参数Sdeem，用于对被测器件建模时使用。
附图4所示是基于以上模型拓扑结构仿真的输出电导gds与测试结果的对比图，深色为测量值，浅色为器件建模的模拟值，显示两者基本拟合。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (1)

1.一种采用SOI衬底的射频晶体管的仿真模型，其特征在于，包括：
核心器件，所述核心器件为一晶体管，包括源极、漏极、正栅、以及SOI衬底的背栅；
所述核心器件的外围电路包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻。
CN202011639121.2A 2020-12-31 2020-12-31 采用soi衬底的射频晶体管的仿真模型 Active CN112765922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011639121.2A CN112765922B (zh) 2020-12-31 2020-12-31 采用soi衬底的射频晶体管的仿真模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011639121.2A CN112765922B (zh) 2020-12-31 2020-12-31 采用soi衬底的射频晶体管的仿真模型

Publications (2)

Publication Number Publication Date
CN112765922A true CN112765922A (zh) 2021-05-07
CN112765922B CN112765922B (zh) 2024-04-19

Family

ID=75698326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011639121.2A Active CN112765922B (zh) 2020-12-31 2020-12-31 采用soi衬底的射频晶体管的仿真模型

Country Status (1)

Country Link
CN (1) CN112765922B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178678A1 (en) * 2002-03-21 2003-09-25 Wei Andy C. Doping methods for fully-depleted soi structures, and device comprising the resulting doped regions
CN101000925A (zh) * 2006-01-09 2007-07-18 国际商业机器公司 场效应晶体管及其形成方法
CN101169800A (zh) * 2007-10-29 2008-04-30 上海集成电路研发中心有限公司 Mos晶体管射频电路仿真宏模型及其参数提取方法
CN101292334A (zh) * 2005-12-14 2008-10-22 英特尔公司 源极区和漏极区之间具有box层的应变硅mos器件
CN101388340A (zh) * 2007-09-10 2009-03-18 国际商业机器公司 金属高k晶体管及其制备方法
CN101425538A (zh) * 2007-10-31 2009-05-06 国际商业机器公司 具有按比例缩小的栅叠层厚度的金属栅极mosfet器件及其方法
US20110133822A1 (en) * 2009-12-08 2011-06-09 Carlos Mazure DATA-PATH CELL ON AN SeOI SUBSTRATE WITH A BACK CONTROL GATE BENEATH THE INSULATING LAYER
CN102456579A (zh) * 2010-10-27 2012-05-16 国际商业机器公司 具有局部的极薄绝缘体上硅沟道区的半导体器件
CN104750922A (zh) * 2015-03-26 2015-07-01 中国科学院上海微系统与信息技术研究所 Soi四端口网络及其模型拓扑结构
CN105022878A (zh) * 2015-07-21 2015-11-04 中国科学院上海高等研究院 射频soi-mos变容管衬底模型及其参数提取方法
CN107919353A (zh) * 2016-10-10 2018-04-17 意法半导体有限公司 用于使用分布式触发电路保护免于静电放电的设备
CN108875105A (zh) * 2017-05-15 2018-11-23 中国科学院上海微系统与信息技术研究所 Soi晶体管四端口网络射频模型参数提取方法
CN111159933A (zh) * 2019-12-11 2020-05-15 华东师范大学 一种源漏外延场效应晶体管栅围电容的建模方法
CN111914505A (zh) * 2020-06-15 2020-11-10 上海集成电路研发中心有限公司 一种mos器件的建模方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178678A1 (en) * 2002-03-21 2003-09-25 Wei Andy C. Doping methods for fully-depleted soi structures, and device comprising the resulting doped regions
CN101292334A (zh) * 2005-12-14 2008-10-22 英特尔公司 源极区和漏极区之间具有box层的应变硅mos器件
CN101000925A (zh) * 2006-01-09 2007-07-18 国际商业机器公司 场效应晶体管及其形成方法
CN101388340A (zh) * 2007-09-10 2009-03-18 国际商业机器公司 金属高k晶体管及其制备方法
CN101169800A (zh) * 2007-10-29 2008-04-30 上海集成电路研发中心有限公司 Mos晶体管射频电路仿真宏模型及其参数提取方法
CN101425538A (zh) * 2007-10-31 2009-05-06 国际商业机器公司 具有按比例缩小的栅叠层厚度的金属栅极mosfet器件及其方法
US20110133822A1 (en) * 2009-12-08 2011-06-09 Carlos Mazure DATA-PATH CELL ON AN SeOI SUBSTRATE WITH A BACK CONTROL GATE BENEATH THE INSULATING LAYER
CN102456579A (zh) * 2010-10-27 2012-05-16 国际商业机器公司 具有局部的极薄绝缘体上硅沟道区的半导体器件
CN104750922A (zh) * 2015-03-26 2015-07-01 中国科学院上海微系统与信息技术研究所 Soi四端口网络及其模型拓扑结构
CN105022878A (zh) * 2015-07-21 2015-11-04 中国科学院上海高等研究院 射频soi-mos变容管衬底模型及其参数提取方法
CN107919353A (zh) * 2016-10-10 2018-04-17 意法半导体有限公司 用于使用分布式触发电路保护免于静电放电的设备
CN207320106U (zh) * 2016-10-10 2018-05-04 意法半导体有限公司 用于保护免于静电放电的设备和集成电路
CN108875105A (zh) * 2017-05-15 2018-11-23 中国科学院上海微系统与信息技术研究所 Soi晶体管四端口网络射频模型参数提取方法
CN111159933A (zh) * 2019-12-11 2020-05-15 华东师范大学 一种源漏外延场效应晶体管栅围电容的建模方法
CN111914505A (zh) * 2020-06-15 2020-11-10 上海集成电路研发中心有限公司 一种mos器件的建模方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周文勇: "基于BSIMSOI的SOI-MOSFET模型研究", 《中国优秀硕士学位论文全文数据库》, no. 1, pages 135 - 315 *

Also Published As

Publication number Publication date
CN112765922B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
Torres-Torres et al. Analytical model and parameter extraction to account for the pad parasitics in RF-CMOS
US10345371B2 (en) Method for parameter extraction of a semiconductor device
US20120197593A1 (en) Parameter extraction method for semiconductor device
KR20030017503A (ko) 하이브리드형, 비선형, 대 신호 마이크로파/밀리미터파 모델
CN105138803A (zh) 一种考虑温度效应的通用失配模型及其提取方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
US8093916B2 (en) Method of characterizing a semiconductor device and semiconductor device
KR100859475B1 (ko) 파라미터의 직접 추출법으로 가변 커패시터를 모델링하는방법
US10520543B2 (en) Test structure and method for judging de-embedding accuracy of RF devices by using an introduced device
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
Cho et al. A shield-based three-port de-embedding method for microwave on-wafer characterization of deep-submicrometer silicon MOSFETs
CN106951586B (zh) 一种考虑温度效应的射频mos器件的建模方法
US20130054219A1 (en) Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof
CN112765922A (zh) 采用soi衬底的射频晶体管的仿真模型
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
US20150102831A1 (en) Method of inspecting a semiconductor device and probing assembly for use therein
Le et al. Large-Signal Modeling for Nonlinear Analysis of Experimental Devices in 22nm FDSOI Technology
JP4748552B2 (ja) Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体
CN107895089B (zh) 一种改进的集成电路mosfet晶体管测试结构参数提取方法
US9470719B2 (en) Testing semiconductor devices
Andrei et al. Efficient de-embedding technique for 110-GHz deep-channel-MOSFET characterization
Tinoco et al. RF-extraction methods for MOSFET series resistances: A fair comparison
CN106446476A (zh) 一种通用版图临近效应表征模型及其提取方法
Tiemeijer et al. On the accuracy of the parameters extracted from $ S $-parameter measurements taken on differential IC transmission lines
US20120267626A1 (en) Transmission Line Characterization Using EM Calibration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant