CN101944147A - 提取双极结型晶体管的spice模型的方法 - Google Patents

提取双极结型晶体管的spice模型的方法 Download PDF

Info

Publication number
CN101944147A
CN101944147A CN2010102786665A CN201010278666A CN101944147A CN 101944147 A CN101944147 A CN 101944147A CN 2010102786665 A CN2010102786665 A CN 2010102786665A CN 201010278666 A CN201010278666 A CN 201010278666A CN 101944147 A CN101944147 A CN 101944147A
Authority
CN
China
Prior art keywords
parameter
transistor
bipolar junction
model
junction transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102786665A
Other languages
English (en)
Inventor
余泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2010102786665A priority Critical patent/CN101944147A/zh
Publication of CN101944147A publication Critical patent/CN101944147A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种提取双极结型晶体管的SPICE模型的方法，包括如下步骤：设计至少三个具有不同面积的双极结型晶体管；提取所述具有不同面积的双极结型晶体管的SPICE模型；在所述SPICE模型中，选择与所述双极结型晶体管的面积相关的模型参数，利用多项式拟合算法获得所述模型参数与所述双极结型晶体管的面积之间的关系；根据获得的所述模型参数与所述双极结型晶体管的面积之间的关系，建立双极结型晶体管的SPICE宏模型。本发明的提取双极结型晶体管的SPICE模型的方法有利于对各种不同面积的双极结型晶体管进行仿真。

Description

提取双极结型晶体管的SPICE模型的方法
技术领域
本发明涉及一种提取双极结型晶体管的SPICE模型的方法。
背景技术
双极结型晶体管(Bipolar Junction Transistor，BJT)是半导体集成电路中一种重要的半导体器件，在集成电路工艺领域中被广泛的应用。为了预测双极结型晶体管器件在所处的环境中的性能和可靠性，需要对双极结型晶体管进行仿真。
SPICE(Simulation Program with Intergraded Circuit Emphasis)是器件设计行业应用最为普遍的电路级模拟程序，各软件厂家提供了Vspice、Hspice、Pspice等不同版本SPICE软件，这些软件的仿真核心大同小异，都采用了美国加利福尼亚大学伯克莱分校开发的SPICE模拟算法。通常SPICE软件中的双极结型晶体管模型仅仅提供了面积分别为10um*10um、5um*5um、2um*2um的三种双极结型晶体管，由于提供双极结型晶体管的种类有限，因此，设计者只能使用有限的几种面积的双极结型晶体管进行仿真，而不能根据设计需要选择其他面积的双极结型晶体管进行仿真。
发明内容
本发明的目的在于提供一种提取双极结型晶体管的SPICE模型的方法。
一种提取双极结型晶体管的SPICE模型的方法，包括如下步骤：设计至少三个具有不同面积的双极结型晶体管；提取所述具有不同面积的双极结型晶体管的SPICE模型；在所述SPICE模型中，选择与所述双极结型晶体管的面积相关的模型参数，利用多项式拟合算法获得所述模型参数与所述双极结型晶体管的面积之间的关系；根据获得的所述模型参数与所述双极结型晶体管的面积之间的关系，建立适于各种不同面积的双极结型晶体管的SPICE模型。
本发明优选的一种技术方案，在所述SPICE模型中，设置与所述双极结型晶体管的面积无关的模型参数不变。
本发明优选的一种技术方案，与所述双极结型晶体管的面积相关的模型参数至少包括饱和电流参数、晶体管正向工作时的复合电流参数、晶体管集电极电容参数、晶体管发射极电容参数、晶体管大电流注入时的扭曲电流参数中的一个参数。
本发明优选的一种技术方案，与所述双极结型晶体管的面积无关的模型参数至少包括晶体管正向工作时的电流发射参数、晶体管反向工作时的电流发射参数、晶体管正向工作时的厄莱电压参数、晶体管反向工作时的厄莱电压参数、晶体管正向工作时的电流复合参数、晶体管反向工作时的电流复合参数、晶体管电容的正向因子、晶体管集电极电容因子、晶体管发射极电容因子、晶体管衬底寄生电容因子、晶体管集电极电容的电压参数、晶体管发射极电容的电压参数、晶体管衬底寄生电容的电压参数中的一个参数。本发明优选的一种技术方案，所述电容器是MIS电容器。
本发明优选的一种技术方案，在所述双极结型晶体管的SPICE宏模型中，与所述双极结型晶体管的面积相关的模型参数至少包括饱和电流参数、晶体管正向工作时的复合电流参数、晶体管集电极电容参数、晶体管发射极电容参数、晶体管大电流注入时的扭曲电流参数中的一个参数的拟合参数。
与现有技术相比，本发明的提取双极结型晶体管的SPICE模型的方法选择与所述双极结型晶体管的面积相关的模型参数，利用多项式拟合算法获得所述模型参数与所述双极结型晶体管的面积之间的关系，建立双极结型晶体管的SPICE宏模型，从而提供适于各种不同面积的双极结型晶体管的SPICE模型，进而提高了器件工程师的工作效率。
附图说明
图1是本发明的提取双极结型晶体管的SPICE模型的方法的流程图。
图2是利用本发明的方法建立的双极结型晶体管的SPICE宏模型。
图3是本发明的双极结型晶体管的SPICE宏模型的仿真结果与测量数据提取模型的IC/IB/Beta的对比表。
图4是本发明的双极结型晶体管的SPICE宏模型的仿真结果与测量数据提取模型的IC/IB/Beta的对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
在双极结型晶体管的SPICE模型中，有许多描述双极结型晶体管物理效应的模型参数，如：基本的直流模型参数，增益相关的模型参数、电阻模型参数、结电容模型参数、噪声模型参数和渡越时间模型参数。这些模型参数中的一些参数与双极结型晶体管的面积相联系，另一些参数与双极结型晶体管的面积不相关，本发明的提取双极结型晶体管的SPICE模型的方法正是利用模型参数与双极结型晶体管的面积之间的关系而提出。
请参阅图1，图1是本发明的提取双极结型晶体管的SPICE模型的方法的流程图。首先，设计至少三个具有不同面积的双极结型晶体管器件(BJT device)，所述双极结型晶体管器件的面积可以包括10um*10um、5um*5um、2um*2um全部或者其中之一，也可以根据工程师的设计需求而选择其他的面积。
提取所述具有不同面积的双极结型晶体管的SPICE模型，从而获得在不同面积下的所述双极结型晶体管的模型参数。所述模型参数包括晶体管饱和电流参数(IS)、晶体管正向工作时的复合电流参数(ISE)、晶体管集电极电容参数(CJC)、晶体管发射极电容参数(CJE)、晶体管大电流注入时的扭曲电流参数(IKF)、晶体管正向工作时的电流发射参数(NE)、晶体管反向工作时的电流发射参数(NR)、晶体管正向工作时的厄莱电压参数(VAF)、晶体管反向工作时的厄莱电压参数(VAR)、晶体管正向工作时的电流复合参数(NE)、晶体管反向工作时的电流复合参数(NC)、晶体管电容的正向因子(FC)、晶体管集电极电容因子(MJC)、晶体管发射极电容因子(MJE)、晶体管衬底寄生电容因子(MJS)、晶体管集电极电容的电压参数(VJS)、晶体管发射极电容的电压参数(VJE)、晶体管衬底寄生电容的电压参数(VJS)等。
在所述SPICE模型参数中，选择与所述双极结型晶体管的面积相关的模型参数。所述模型参数包括：晶体管饱和电流参数(IS)、晶体管正向工作时的复合电流参数(ISE)、晶体管集电极电容参数(CJC)、晶体管发射极电容参数(CJE)、晶体管大电流注入时的扭曲电流参数(IKF)等。利用多项式拟合算法(polynomialfitting)获得所选择的模型参数与所述双极结型晶体管的面积之间的关系。
在所述SPICE参数模型中，设置与所述双极结型晶体管的面积无关的模型参数不变。所述模型参数包括晶体管正向工作时的电流发射参数(NF)、晶体管反向工作时的电流发射参数(NR)、晶体管正向工作时的厄莱电压参数(VAF)、晶体管反向工作时的厄莱电压参数(VAR)、晶体管正向工作时的电流复合参数(NE)、晶体管反向工作时的电流复合参数(NC)、晶体管电容的正向因子(FC)、晶体管集电极电容因子(MJC)、晶体管发射极电容因子(MJE)、晶体管衬底寄生电容因子(MJS)、晶体管集电极电容的电压参数(VJS)、晶体管发射极电容的电压参数(VJE)、晶体管衬底寄生电容的电压参数(VJS)等
当需要对一种面积的双极结型晶体管进行仿真时，根据获得的SPICE模型参数与双极结型晶体管的面积之间的关系，即可以得知与这种面积有关的模型参数，而其他的模型参数保持不变，从而利用这种方法建立双极结型晶体管的SPICE宏模型(Macro model)，如图2所示。在所述双极结型晶体管的SPICE宏模型中，与所述双极结型晶体管的面积相关的模型参数至少包括饱和电流参数、晶体管正向工作时的复合电流参数、晶体管集电极电容参数、晶体管发射极电容参数、晶体管大电流注入时的扭曲电流参数中的一个参数的拟合参数。
与现有技术相比，本发明的提取双极结型晶体管的SPICE模型的方法选择与所述双极结型晶体管的面积相关的模型参数，利用多项式拟合算法获得所述模型参数与所述双极结型晶体管的面积之间的关系，建立双极结型晶体管的SPICE宏模型，从而提供适于各种不同面积的双极结型晶体管的SPICE模型，从而进而提高了器件工程师的工作效率。请参阅图3、图4，图3是本发明的双极结型晶体管的SPICE宏模型的仿真结果与测量数据提取模型的IC/IB/Beta的对比表。图4是本发明的双极结型晶体管的SPICE宏模型的仿真结果与测量数据提取模型的IC/IB/Beta的对比图。由图可见，利用本发明的提取双极结型晶体管的SPICE模型的方法建立的SPICE宏模型具有较高的精确度。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (5)

1.一种提取双极结型晶体管的SPICE模型的方法，其特征在于，包括如下步骤：
设计至少三个具有不同面积的双极结型晶体管；
提取所述具有不同面积的双极结型晶体管的SPICE模型；
在所述SPICE模型中，选择与所述双极结型晶体管的面积相关的模型参数，利用多项式拟合算法获得所述模型参数与所述双极结型晶体管的面积之间的关系；
根据获得的所述模型参数与所述双极结型晶体管的面积之间的关系，建立双极结型晶体管的SPICE宏模型。
2.如权利要求1所述的提取双极结型晶体管的SPICE模型的方法，其特征在于，在所述SPICE模型中，设置与所述双极结型晶体管的面积无关的模型参数不变。
3.如权利要求1所述的提取双极结型晶体管的SPICE模型的方法，其特征在于，与所述双极结型晶体管的面积相关的模型参数至少包括饱和电流参数、晶体管正向工作时的复合电流参数、晶体管集电极电容参数、晶体管发射极电容参数、晶体管大电流注入时的扭曲电流参数中的一个参数。
4.如权利要求1所述的提取双极结型晶体管的SPICE模型的方法，其特征在于，与所述双极结型晶体管的面积无关的模型参数至少包括晶体管正向工作时的电流发射参数、晶体管反向工作时的电流发射参数、晶体管正向工作时的厄莱电压参数、晶体管反向工作时的厄莱电压参数、晶体管正向工作时的电流复合参数、晶体管反向工作时的电流复合参数、晶体管电容的正向因子、晶体管集电极电容因子、晶体管发射极电容因子、晶体管衬底寄生电容因子、晶体管集电极电容的电压参数、晶体管发射极电容的电压参数、晶体管衬底寄生电容的电压参数中的一个参数。
5.如权利要求1所述的提取双极结型晶体管的SPICE模型的方法，其特征在于，在所述双极结型晶体管的SPICE宏模型中，与所述双极结型晶体管的面积相关的模型参数至少包括饱和电流参数、晶体管正向工作时的复合电流参数、晶体管集电极电容参数、晶体管发射极电容参数、晶体管大电流注入时的扭曲电流参数中的一个参数的拟合参数。
CN2010102786665A 2010-09-10 2010-09-10 提取双极结型晶体管的spice模型的方法 Pending CN101944147A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102786665A CN101944147A (zh) 2010-09-10 2010-09-10 提取双极结型晶体管的spice模型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102786665A CN101944147A (zh) 2010-09-10 2010-09-10 提取双极结型晶体管的spice模型的方法

Publications (1)

Publication Number Publication Date
CN101944147A true CN101944147A (zh) 2011-01-12

Family

ID=43436137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102786665A Pending CN101944147A (zh) 2010-09-10 2010-09-10 提取双极结型晶体管的spice模型的方法

Country Status (1)

Country Link
CN (1) CN101944147A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176215A (zh) * 2011-03-24 2011-09-07 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管spice模型系列的建模方法
CN104750900A (zh) * 2013-12-31 2015-07-01 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN107480359A (zh) * 2017-08-02 2017-12-15 复旦大学 先进纳米工艺下fpga面积建模方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050027501A1 (en) * 2003-06-09 2005-02-03 Cadence Design Systems, Inc. Method and apparatus for modeling devices having different geometries
CN101201850B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 双极结型晶体管spice模型的建模方法
CN101739471A (zh) * 2008-11-13 2010-06-16 上海华虹Nec电子有限公司 双极型晶体管工艺偏差模型参数的在线测试及提取方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050027501A1 (en) * 2003-06-09 2005-02-03 Cadence Design Systems, Inc. Method and apparatus for modeling devices having different geometries
CN101201850B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 双极结型晶体管spice模型的建模方法
CN101739471A (zh) * 2008-11-13 2010-06-16 上海华虹Nec电子有限公司 双极型晶体管工艺偏差模型参数的在线测试及提取方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176215A (zh) * 2011-03-24 2011-09-07 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管spice模型系列的建模方法
CN104750900A (zh) * 2013-12-31 2015-07-01 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN104750900B (zh) * 2013-12-31 2018-06-05 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN107480359A (zh) * 2017-08-02 2017-12-15 复旦大学 先进纳米工艺下fpga面积建模方法
CN107480359B (zh) * 2017-08-02 2021-04-30 复旦大学 先进纳米工艺下fpga面积建模方法

Similar Documents

Publication Publication Date Title
CN109783885B (zh) 一种智能功率模块多物理场耦合仿真分析方法及系统
CN101201850B (zh) 双极结型晶体管spice模型的建模方法
WO2007071601A1 (en) Synthesizing current source driver model for analysis of cell characteristics
TWI575394B (zh) 透過考量不同電路拓撲之輸入波形產生來特徵化元件
CN108121847B (zh) 集成电路仿真方法及系统
CN102609587A (zh) 使用三维快速电磁场仿真技术设计射频集成电路的方法
CN101944147A (zh) 提取双极结型晶体管的spice模型的方法
JP2010039817A (ja) 信頼性検証用ライブラリ生成方法及びそのプログラム
CN101840451B (zh) 一种集成电路工艺参数模型的优化方法
CN103810311A (zh) 对双极型晶体管进行仿真的方法及双极型晶体管仿真电路
US20120185812A1 (en) System, method and program storage device for developing condensed netlists representative of groups of active devices in an integrated circuit and for modeling the performance of the integrated circuit based on the condensed netlists
Zhang et al. IR-drop modeling and reduction for high-performance printed circuit boards
CN102722605A (zh) 电路的验证方法和半导体器件的模拟方法
CN102508974B (zh) 基于版图变化改变互连延迟参数的集成电路分析方法
US20120004896A1 (en) Component behavior modeling using separate behavior model
Sen et al. Neural-network-based parasitic modeling and extraction verification for RF/millimeter-wave integrated circuit design
CN102054069A (zh) 非线性电路直流工作点的伪瞬态分析方法与装置
Gao et al. Analog circuit fault simulation based on saber
CN102339337B (zh) 对不同尺寸双极型晶体管进行仿真的方法及仿真系统
Mei et al. Efficient layout design automation for multi‐chip SiC modules targeting small footprint and low parasitic
CN101976274B (zh) 提取场效晶体管的spice模型的方法
CN102314530B (zh) 一种交互式层次短路跟踪及动态调试方法
Moursy et al. Efficient substrate noise coupling verification and failure analysis methodology for smart power ICs in automotive applications
Parvathi Machine learning based interconnect parasitic R, C, and power estimation analysis for adder family circuits
Zheng et al. Ascend: Automatic bottom-up behavioral modeling tool for analog circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140516

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140516

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110112