CN101201850B - 双极结型晶体管spice模型的建模方法 - Google Patents

双极结型晶体管spice模型的建模方法 Download PDF

Info

Publication number
CN101201850B
CN101201850B CN200610119395A CN200610119395A CN101201850B CN 101201850 B CN101201850 B CN 101201850B CN 200610119395 A CN200610119395 A CN 200610119395A CN 200610119395 A CN200610119395 A CN 200610119395A CN 101201850 B CN101201850 B CN 101201850B
Authority
CN
China
Prior art keywords
transistor
model parameter
bipolar junction
junction transistor
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610119395A
Other languages
English (en)
Other versions
CN101201850A (zh
Inventor
周天舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200610119395A priority Critical patent/CN101201850B/zh
Publication of CN101201850A publication Critical patent/CN101201850A/zh
Application granted granted Critical
Publication of CN101201850B publication Critical patent/CN101201850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种双极结型晶体管SPICE模型的建模方法，首先提取并确定出一种发射极面积的BJT晶体管的模型参数作为初始模型参数，以这组提取出的模型参数为基础，对其中与发射极面积依存性较大的参数按照发射极面积的比例关系进行调整，并把经调整后的新的模型参数值直接作为对应发射极面积的待建模晶体管模型的初始值，将其中与发射极面积无关的参数直接用作待建模晶体管模型的初始值。按照本发明所提供的方法，在短时间内即可以得到具有较好的仿真与测试结果拟合性的多种发射极面积的BJT晶体管SPICE模型。

Description

双极结型晶体管SPICE模型的建模方法
技术领域
本发明涉及一种器件建模方法，特别涉及一种建立双极结型晶体管模型的方法。
背景技术
双极结型晶体管(Bipolar Junction Transistor，简称BJT晶体管)是半导体集成电路中一种重要的半导体器件。SPICE(SimulationProgram with Integrated Circuit Emphasis)是器件设计行业应用最为普遍的电路级模拟程序，各软件厂家提供了Vspice、Hspice、Pspice等不同版本SPICE软件，这些软件的仿真核心大同小异，都是采用了由美国加州Berkeley大学开发的SPICE模拟算法。在提取BJT晶体管SPICE模型的过程中，一般需进行多个不同发射极面积的BJT晶体管的建模。目前工业界普遍认可的BJT晶体管SPICE模型为G-P(Gummel Poon)模型。在BJT晶体管的G-P(Gummel Poon)模型中，有许多描述BJT晶体管物理效应的模型参数，因此，采用G-P模型，电路设计者可方便地仿真BJT晶体管在正反向工作区域的各种电学特性。
事实上，在G-P模型中，有一些模型参数与发射极面积存在明确的依存性，而这种模型参数与发射极面积的依存性可以被很好的应用于多组发射极面积的BJT晶体管的建模工作，但这种内在的模型物理特性往往被建模工程师所忽略。目前建模工程师普遍采取对多个不同发射极面积的BJT晶体管分别独立地进行模型参数的提取，采用这种方法尽管最终都能得到较好的模型仿真与测试结果的拟合性，但破坏了不同发射极面积的BJT晶体管模型之间参数的物理性与发射极面积的依存性，同时，BJT晶体管的建模效率也受到较大的影响。
发明内容
本发明要解决的技术问题是提供一种双极结型晶体管SPICE模型的建模方法，可以快速得到具有较好的仿真与测试结果拟合性的多种发射极面积的BJT晶体管SPICE模型。
为解决上述技术问题，本发明双极结型晶体管SPICE模型的建模方法，包括以下步骤：
确定初始模型参数的步骤，选定一种发射极面积的双极结型晶体管作为第一双极结型晶体管，取其SPICE模型参数作为初始模型参数；
确定模型参数组的步骤，在初始模型参数中选取与发射极面积之间有明确依存性的模型参数归类于模型参数组一，在初始模型参数中选取与发射极面积完全无关的模型参数归类于模型参数组二；
确定目标模型参数的步骤，把所述目标模型所对应的双极结型晶体管作为第二双极结型晶体管，求取第二双极结型晶体管发射极面积与第一双极结型晶体管发射极面积的比例关系，将模型参数组一中的模型参数的值依所述发射极面积之间的依存性按照该比例关系调整后，作为第二双极结型晶体管的相应模型参数值的值，将模型参数组二中的模型参数的值直接作为第二双极结型晶体管的相应模型参数的值.
本发明利用不同发射极面积的BJT晶体管模型之间参数的物理性与发射极面积的依存性，可快速获得待建模晶体管的模型参数，得到具有较好的仿真与测试结果拟合性的多种发射极面积的BJT晶体管SPICE模型。
具体实施方式
在BJT晶体管的G-P(Gummel Poon)模型中，有许多描述BJT晶体管物理效应的模型参数，如：基本的直流模型参数，增益相关模型参数，电阻模型参数，结电容模型参数，噪声模型参数称和渡越时间模型参数。有一些G-P模型参数与发射极面积存在明确的依存性，而这种模型参数与发射极面积的依存性可以被很好的应用于多组发射极面积的BJT晶体管的建模工作。本发明正是基于上述考虑发展出来的一种建模方法。
按照本发明所提供的方法建立双极结型晶体管SPICE模型，首先要确定初始模型参数，即选定一种发射极面积的双极结型晶体管作为第一双极结型晶体管，取其SPICE模型参数作为初始模型参数，一般选发射极面积最大的晶体管的模型参数作为初始模型参数。
然后，在初始模型参数中选取与发射极面积之间有明确依存性的模型参数归类于模型参数组一，在初始模型参数中选取与发射极面积完全无关的模型参数归类于模型参数组二。深入研究各模型参数的物理特性后发现，以下模型参数与发射极面积存在明确的依存关系：IS、IKF、ISE、ITF、CJE、RE，其中，IS表示晶体管的饱和电流，IKF表示晶体管大电流注入时的扭曲电流，ISE表示晶体管正向工作时的复合电流，ITF表示晶体管和截止频率相关的电流，CJE表示晶体管发射极电容，RE表示晶体管发射极电阻。而以下模型参数与发射极面积完全无关：NF、NR、VAF、VAR、NE、NC、FC、MJC、MJE、MJS、VJC、VJE、VJS，其中，NF表示晶体管正向工作时的电流发射系数，NR表示晶体管反向工作时的电流发射系数，VAF表示晶体管正向工作时的厄莱电压，VAR表示晶体管反向工作时的厄莱电压，NE表示晶体管正向工作时的电流复合系数，NC表示晶体管反向工作时的电流复合系数，FC表示晶体管电容的正向因子，MJC表示晶体管集电极电容因子，MJE表示晶体管发射极电容因子，MJS表示晶体管衬底寄生电容因子，VJC表示晶体管集电极电容的电压系数，VJE表示晶体管发射极电容的电压系数，VJS表示晶体管衬底寄生电容的电压系数。
基于以上二个发现，在提取BJT晶体管SPICE模型的过程中，可以充分利用模型参数与发射极面积的依存性，同时在不同发射极面积的BJT晶体管模型中充分体现模型参数之间的物理相关性。在进行多个发射极面积的BJT晶体管模型的提取时，不必对多个不同发射极面积的BJT晶体管分别独立地进行模型参数的提取，可将同一工艺下不同发射极面积的BJT晶体管模型参数作为一个整体来看待。
由此可以求取第二双极结型晶体管发射极面积与第一双极结型晶体管发射极面积的比例关系，将模型参数组一中的模型参数的值依所述发射极面积之间的依存性按照该比例关系调整后，作为第二双极结型晶体管的相应模型参数值的值，将模型参数组二中的模型参数的值NF，NR，VAF，VAR，NE，NC，FC，MJC，MJE，MJS，VJC，VJE，VJS保持不变，直接作为第二双极结型晶体管的相应模型参数的值。上述比例关系可以是第一双极结型晶体管的发射极面积与第二双极结型晶体管的发射极面积之比，如果第一双极结型晶体管BJT1发射极面积是AREA1，而第二双极结型晶体管BJT2发射极面积是AREA2，将二者面积之比定义为RATIO，即RATIO＝AREA2/AREA1。模型参数组一中的参数具体调整方式如下：
IS2＝IS1×RATIO；
IKF2＝IKF1×RATIO；
ISE2＝ISE1×RATIO；
ITF2＝ITF1×RATIO；
CJE2＝CJE1×RATIO；
RE2＝RE1÷RATIO；
其中，RATIO为第一双极结型晶体管的发射极面积与第二双极结型晶体管的发射极面积之比；IS1，IKF1，ISE1，ITF1，CJE1，RE1为第一双极结型晶体管的模型参数组一中的参数；IS2，IKF2，ISE2，ITF2，CJE2，RE2为第二双极结型晶体管的模型参数组一中的参数，即，将调整后新得到的模型参数值作为对应尺寸晶体管模型的初始值。
在此基础上，只需再优化少数的几个模型参数，在短时间内即可以得到具有较好的仿真与测试结果拟合性的模型。采用本发明所提供的方法而得到的初始值，不用进行任何的参数优化，就可以很接近按照现有技术获得并经过长时间的参数优化而得到的参数。
应用本发明，器件模型工程师在提高多组发射极面积的BJT晶体管建模效率的同时，能较好地保持不同发射极面积BJT晶体管模型之间参数的物理性与发射极面积的依存性，从而为以后的BJT晶体管发射极面积依存性模型(scalable model)的开发奠定坚实的基础。

Claims (4)

1.一种双极结型晶体管SPICE模型的建模方法，其特征是，包括以下步骤：
确定初始模型参数的步骤，选定一种发射极面积的双极结型晶体管作为第一双极结型晶体管，取其SPICE模型参数作为初始模型参数；
确定模型参数组的步骤，在初始模型参数中选取与发射极面积之间有明确依存性的模型参数归类于模型参数组一，在初始模型参数中选取与发射极面积完全无关的模型参数归类于模型参数组二；
确定目标模型参数的步骤，把所述目标模型所对应的双极结型晶体管作为第二双极结型晶体管，求取该第二双极结型晶体管发射极面积与第一双极结型晶体管发射极面积的比例关系，将模型参数组一中的模型参数的值依所述发射极面积之间的依存性按照该比例关系调整后，作为第二双极结型晶体管的相应模型参数值的值，将模型参数组二中的模型参数的值直接作为第二双极结型晶体管的相应模型参数的值。
2.根据权利要求1所述的双极结型晶体管SPICE模型的建模方法，其特征是：
所述模型参数组一包括模型参数IS、IKF、ISE、ITF、CJE、RE，
其中，IS表示晶体管的饱和电流，IKF表示晶体管大电流注入时的扭曲电流，ISE表示晶体管正向工作时的复合电流，ITF表示晶体管和截止频率相关的电流，CJE表示晶体管发射极电容，RE表示晶体管发射极电阻；
所述模型参数组二包括模型参数NF、NR、VAF、VAR、NE、NC、FC、MJC、MJE、MJS、VJC、VJE、VJS，
其中，NF表示晶体管正向工作时的电流发射系数，NR表示晶体管反向工作时的电流发射系数，VAF表示晶体管正向工作时的厄莱电压，VAR表示晶体管反向工作时的厄莱电压，NE表示晶体管正向工作时的电流复合系数，NC表示晶体管反向工作时的电流复合系数，FC表示晶体管电容的正向因子，MJC表示晶体管集电极电容因子，MJE表示晶体管发射极电容因子，MJS表示晶体管衬底寄生电容因子，VJC表示晶体管集电极电容的电压系数，VJE表示晶体管发射极电容的电压系数，VJS表示晶体管衬底寄生电容的电压系数。
3.根据权利要求2所述的双极结型晶体管SPICE模型的建模方法，其特征是，所述第二双极结型晶体管发射极面积与第一双极结型晶体管发射极面积的比例关系为第一双极结型晶体管的发射极面积与第二双极结型晶体管的发射极面积之比。
4.根据权利要求3所述的双极结型晶体管SPICE模型的建模方法，其特征是，所述模型参数组一中的参数IS，IKF，ISE，ITF，CJE，RE分别按照以下等式调整：
IS2＝IS1×RATIO；
IKF2＝IKF1×RATIO；
ISE2＝ISE1×RATIO；
ITF2＝ITF1×RATIO；
CJE2＝CJE1×RATIO；
RE2＝RE1÷RATIO；
其中，RATIO为第一双极结型晶体管的发射极面积与第二双极结型晶体管的发射极面积之比；IS1，IKF1，ISE1，ITF1，CJE1，RE1为第一双极结型晶体管的模型参数组一中的参数；IS2，IKF2，ISE2，ITF2，CJE2，RE2为第二双极结型晶体管的模型参数组一中的参数。
CN200610119395A 2006-12-11 2006-12-11 双极结型晶体管spice模型的建模方法 Active CN101201850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610119395A CN101201850B (zh) 2006-12-11 2006-12-11 双极结型晶体管spice模型的建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610119395A CN101201850B (zh) 2006-12-11 2006-12-11 双极结型晶体管spice模型的建模方法

Publications (2)

Publication Number Publication Date
CN101201850A CN101201850A (zh) 2008-06-18
CN101201850B true CN101201850B (zh) 2010-05-12

Family

ID=39517016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610119395A Active CN101201850B (zh) 2006-12-11 2006-12-11 双极结型晶体管spice模型的建模方法

Country Status (1)

Country Link
CN (1) CN101201850B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944147A (zh) * 2010-09-10 2011-01-12 上海宏力半导体制造有限公司 提取双极结型晶体管的spice模型的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739471B (zh) * 2008-11-13 2011-09-28 上海华虹Nec电子有限公司 双极型晶体管工艺偏差模型参数的在线测试及提取方法
CN102339337B (zh) * 2010-07-22 2013-03-13 上海华虹Nec电子有限公司 对不同尺寸双极型晶体管进行仿真的方法及仿真系统
CN102385641B (zh) * 2010-09-03 2013-03-13 上海华虹Nec电子有限公司 双极型晶体管的器件失配的修正方法
CN101937497A (zh) * 2010-09-10 2011-01-05 上海宏力半导体制造有限公司 保护spice模型ip核的方法
CN102254065B (zh) * 2011-06-29 2013-03-20 西安电子科技大学 双极型晶体管参数提取方法及其等效电路
CN103810311B (zh) * 2012-11-13 2016-12-21 上海华虹宏力半导体制造有限公司 对双极型晶体管进行仿真的方法及双极型晶体管仿真电路
CN104750899B (zh) * 2013-12-31 2018-04-17 上海华虹宏力半导体制造有限公司 双极型晶体管的参数提取方法
CN104750900B (zh) * 2013-12-31 2018-06-05 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN104573235B (zh) * 2015-01-07 2018-07-06 北京数码大方科技股份有限公司 计算机模型生成方法及装置
CN106250599A (zh) * 2016-07-27 2016-12-21 上海华虹宏力半导体制造有限公司 一种可扩展的基于gp模型的bjt建模方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728150A (zh) * 2004-07-29 2006-02-01 上海华虹Nec电子有限公司 一种实现模拟集成电路相对精度模型的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728150A (zh) * 2004-07-29 2006-02-01 上海华虹Nec电子有限公司 一种实现模拟集成电路相对精度模型的方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2003-271692A 2003.09.26
JP特开2003-37248A 2003.02.07
孙铁署, 蔡理, 陈学军.一种单电子晶体管的Spice模型.空军工程大学学报(自然科学版)4 6.2003,4(6),65-67.
孙铁署, 蔡理, 陈学军.一种单电子晶体管的Spice模型.空军工程大学学报(自然科学版)4 6.2003,4(6),65-67. *
孙铁署,蔡理, 陈学军.单电子晶体管及仿真实现方法.河北工程技术高等专科学校学报 2.2003,(2),1-4.
孙铁署,蔡理, 陈学军.单电子晶体管及仿真实现方法.河北工程技术高等专科学校学报 2.2003,(2),1-4. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944147A (zh) * 2010-09-10 2011-01-12 上海宏力半导体制造有限公司 提取双极结型晶体管的spice模型的方法

Also Published As

Publication number Publication date
CN101201850A (zh) 2008-06-18

Similar Documents

Publication Publication Date Title
CN101201850B (zh) 双极结型晶体管spice模型的建模方法
US8732640B1 (en) Methods, systems, and articles for multi-scenario physically-aware design methodology for layout-dependent effects
TWI718296B (zh) 積體電路模擬方法及積體電路模擬系統
US8850374B2 (en) Method of reducing parasitic mismatch
US8627253B2 (en) Method for substrate noise analysis
US9507906B2 (en) Metal interconnect modeling
KR20080080881A (ko) 응력 영향을 고려한 집적회로 시뮬레이션 방법
US20130125080A1 (en) Circuit optimization method and apparatus for analog circuit migration
Schroter Staying current with HICUM
CN101944147A (zh) 提取双极结型晶体管的spice模型的方法
Zhang et al. Recovering the carrier number conservation in SPICE simulation of PIN diodes and IGBT devices
JP2009276822A (ja) 半導体デバイス設計支援装置及び半導体デバイス設計支援方法
CN106339515B (zh) 差分电路及其参数化单元的生成方法及生成系统
Ferranti et al. Effective electrothermal analysis of electronic devices and systems with parameterized macromodeling
Zhang et al. Systematic and Rigorous Extraction Procedure for InP HBT π-type Small-signal Model Parameters
CN102339337B (zh) 对不同尺寸双极型晶体管进行仿真的方法及仿真系统
WO2009020431A1 (en) Method for adapting schematics for different manufacturing processes and different operating specifications
US11314914B2 (en) Method and non-transitory computer readable medium of operating an electronic design automation platform for an optimal intgrated circuit design
KR100567069B1 (ko) 반도체 장치의 설계 방법
Donati Guerrieri et al. Large‐signal variability of microwave power amplifiers through efficient device sensitivity‐based physical modeling
Chakraverty et al. Process design kits for RF analog & mixed signal design methodologies enabling silicon success
CN117113913A (zh) 建立晶闸管仿真模型的方法、装置、电子设备及存储介质
Ko et al. A nonquasi-static table-based small-signal model of heterojunction bipolar transistor
Alarcão et al. Analysis of a noise canceling LNA using a Si2 OpenAccess based tool—CADIT
Li et al. Pervasive modeling in InP HBT technology development

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.