CN1728150A - 一种实现模拟集成电路相对精度模型的方法 - Google Patents
一种实现模拟集成电路相对精度模型的方法 Download PDFInfo
- Publication number
- CN1728150A CN1728150A CN 200410053291 CN200410053291A CN1728150A CN 1728150 A CN1728150 A CN 1728150A CN 200410053291 CN200410053291 CN 200410053291 CN 200410053291 A CN200410053291 A CN 200410053291A CN 1728150 A CN1728150 A CN 1728150A
- Authority
- CN
- China
- Prior art keywords
- model
- relative accuracy
- sqrt
- width
- emulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种实现模拟集成电路相对精度模型的方法,它包括如下步骤:(1)建立反映工艺状态的普通SPICE器件模型;(2)测试反映该工艺相对精度的实验数据,并总结ΔVt的标准偏差、ΔIon的标准偏差与器件尺寸的关系;(3)在普通SPICE器件模型的基础上,对其中的VTHO、TOX、UO、VSAT参数进行修正,建立对应的相对精度模型;(4)最后将相对精度模型与普通SPICE模型综合到一个模型文件中。本发明可简化模型使用的便利性,提高集成电路设计者的工作效率与准确性。适用于集成电路的设计,进行电路模拟。
Description
技术领域
本发明涉及实现模拟集成电路仿真模型的方法,特别是涉及一种实现模拟集成电路相对精度模型的方法。
背景技术
与数字IC(integrated circuit集成电路)不同,在模拟集成电路设计中,器件之间的相对精度(Mismatch)具有非常重要的影响,如产品合格率的提高,设计生产周期的缩短等等。但是,在任何半导体工艺中,由生产系统的变化导致的相对精度都是客观存在的、不可能消除的。因此,模拟集成电路设计中对相对精度进行仿真就变得特别有必要。
目前,器件模型中有关相对精度仿真的部分还没有公认的统一的标准,更没有可让集成电路设计者方便使用的SPICE(集成电路增强模拟程序)模型。目前各半导体制造企业在相对精度方面普遍使用的是如图1所示的图片或表格式的数据。
对于设计者而言,这种格式的数据在使用上是极其不方便的,只能对相对精度进行大概估计,没有可直接仿真的模型。而要将这些实验数据估算到设计的电路中做仿真,需要对网表进行特别的改动,这只有很有经验的设计者才有此能力。
发明内容
本发明要解决的技术问题是提供一种实现模拟集成电路相对精度模型的方法,它可直接提取出对应于半导体器件在相对精度方面的模型,并可与普通器件模型一样被电路设计仿真软件直接调用,简化模型使用的便利性,提高集成电路设计者的工作效率与准确性。
为解决上述技术问题,本发明的一种实现模拟集成电路相对精度模型的方法,包括如下步骤:
1.建立反映工艺状态的普通SPICE器件模型,包括各Corner(在统计基础上,为反映工艺的变化而建立的模型)模型;
2.测试反映该工艺相对精度的实验数据,并总结ΔVt的标准偏差、ΔIon的标准偏差与器件尺寸的关系;
3.在普通SPICE器件模型的基础上,对其中的VTH0、TOX、U0、VSAT参数按以下公式进行修正,建立对应的相对精度模型:
VTH0=VTH0’+DVTH0
U0=U0’*(1+DU0)
VSA7=VSAT’*(1+DVSAT)
TOX=TOX’*(1+DTOX)
其中VTH0’、U0’、VSAT’、TOX’是普通SPICE模型中所对应参数的值,DVTH0、DU0、DVSAT、DTOX是为模拟相对精度现象在对应参数基础上引入的偏差量,其分别按下式计算:
DVTH0=A1/sqrt(Width*Length)+B1
DU0=A2*(Width*Length)+B2
DVSAT=A3/sqrt(Width*Length)+B3
DTOX=A4/(Width*Length)+B4/sqrt(Width)+C4/sqrt(Length)
其中Width,Length是仿真所用器件沟道宽与长,sqrt为平方根函数,而A1、B1、A2、B2、A3、B3、A4、B4、C4要根据相对精度实验数据进行提取;
4.最后将相对精度模型与普通SPICE模型综合到一个模型文件中。
应用本发明,器件模型工程师在测量的相对精度数据基础上可直接提取出对应的相对精度模型,并可被电路设计仿真软件(如HSPICE,SPECTRE)直接调用,极大地提高了相对精度模型使用的便利性、集成电路设计工作的效率与准确性,大大降低了集成电路设计者仿真相对精度现象所需的技能。
附图说明
图1是现有的模拟集成电路进行相对精度仿真使用的图片;
图2是应用本发明NMOS Vt相对精度测试值与模型仿真值进行比较的示意图;
其中:点代表测试值,线代表仿真值;
图3是应用本发明PMOS Vt相对精度测试值与模型仿真值进行比较的示意图;
其中:点代表测试值,线代表仿真值。
具体实施方式
为了让集成电路设计者可以直接调用相对精度模型进行仿真,关键是如何在普通SPICE模型基础上制作既能反映生产工艺状态,又便于用仿真软件进行调用的相对精度模型文件。本发明通过对器件模型参数、格式及其调用方法等作适当改变,找到了一种直接实现相对精度仿真的方法,并且通过调节适当参数的值,可使仿真结果与相对精度测试数据基本一致。具体方法如下:
1.建立反映工艺状态的普通SPICE器件模型,包括各Corner模型(如TT、FF、SS、FS、SF);
2.测试获得能反映该工艺相对精度的实验数据,并总结ΔVt的标准偏差、ΔIon的标准偏差与器件尺寸的关系;
3.在普通SPICE器件模型的基础上,对其中的VTH0、TOX、U0、VSAT参数按以下公式进行修正,建立对应的相对精度模型:
VTH0=VTH0’+DVTH0
U0=U0’*(1+DU0)
VSAT=VSAT’*(1+DVSAT)
TOX=TOX’*(1+DTOX)
其中VTH0’、U0’、VSAT’、TOX’是普通SPICE模型中所对应参数的值,而VTH0、U0、VSAT、TOX是相对精度SPICE模型中所对应参数的值,DVTH0、DU0、DVSAT、DTOX是为模拟相对精度现象在对应参数基础上引入的偏差量,其分别按下式计算:
DVTH0=A1/sqrt(Width*Length)+B1
DU0=A2*(Width*Length)+B2
DVSAT=A3/sqrt(Width*Length)+B3
DTOX=A4/(Width*Length)+B4/sqrt(Width)+C4/sqrt(Length)
其中Width,Length是仿真所用器件沟道宽与长,sqrt为平方根函数,而A1、B1、A2、B2、A3、B3、A4、B4、C4要根据相对精度实验数据进行提取。提取方法是仿真相同环境下普通SPICE器件模型与相对精度模型的ΔVt、ΔIon与器件尺寸的关系,使之与实验数据基本一致。不同工艺,不同类型的器件,A1、B1、A2、B2、A3、B3、A4、B4都可能有不同的值;
4.最后将相对精度模型与普通SPICE模型综合到一个模型文件中,注意在网表中使用时需同时调用这二个模型,并且使器件的尺寸参数化,以便计算相对精度偏差量的公式使用。
下面结合一个具体实施例对本发明作进一步详细的说明。
这是一个按上述方法在0.25um工艺上建立的相对精度器件模型实例:
*****普通Corner模型的LIB*******
.LIB TT
.PARAM
+TOXN =6E-009 TOXP =6.3E-009
+VTH0N =0.394052 VTH0P =-0.5053403
+VSATN =8.1568E4 VSATP =1.118E5
……
.LIB′路径/模型文件名′普通模型LIB名
.ENDL TT
**
.LIB FF
.PARAM
+TOXN =5.7E-009 TOXP =6.0E-009
+VTH0N =0.290952 VTH0P =-0.4282403
+VSATN =7.9244E4 VSATP =8.71703E4
……
.LIB′路径/模型文件名′普通模型LIB名
.ENDL FF
**
.LIB SS
.PARAM
+TOXN =6.3E-009 TOXP =6.6E-009
+VTH0N =0.498852 VTH0P =-0.5913403
+VSATN =8.1338E4 VSATP =1.33108E5
……
.LIB′路径/模型文件名′普通模型LIB名
.ENDL SS
*
.LIB SF
.PARAM
+TOXN =6E-009 TOXP =6.3E-009
+VTH0N =0.494252 VTH0P =-0.4055403
+VSATN =8.1568E4 VSATP =1.118E5
……
.LIB′路径/模型文件名′普通模型LIB名
.ENDL SF
*
.LIB FS
.PARAM
+TOXN =6E-009 TOXP =6.3E-009
+VTH0N =0.293752 VTH0P =-0.6052403
+VSATN =8.1568E4 VSATP =1.118E5
……
.LIB′路径/模型文件名′普通模型LIB名
.ENDL FS
*
*****Mismatch Corner模型的LIB*******
.LIB MIS
.PARAM
+DVTH0N =′0.0073*1E-6/SQRT(NCHW*NCHL)+0.0013′
+DU0N =′0.0018-0.0003*1E-10*(NCHW*NCHL)′
+DVSATN =′-0.007*1E-6/sqrt(NCHW*NCHL)+0.0002′
+DTOXN =′-4.5e-9/sqrt(NCHW*NCHL)-9.5e-7/sqrt(NCHW)′
+DVTH0P =′-0.0160*1E-6/SQRT(PCHW*PCHL)+0.0002′
+DU0P =′0.00032-0.0005*1E10*(PCHW*PCHL)′
+DVSATP =′-0.0002*1E-6/SQRT(PCHW*PCHL)-0.0004′
+DTOXP =′-16.2e-9/sqrt(PCHW*PCHL)+9.5e-7/sqrt(PCHW)′
.LIB′路径/模型文件名′ mismatch模型LIB名
.ENDL MIS
**********************
**********************
******普通模型LIB,只列出了需调整的几个参数*************
.LIB MOS
.MODEL NENH NMOS
***********************************************************
……
+TOX =TOXN
+U0 =0.0447136
+VTH0 =VTH0N
+VSAT =VSATN
……
***********************************************************
*
.MODEL PENH PMOS
***********************************************************
……
+TOX =TOXP
+U0 =0.01054361
+VTH0 =VTH0P
+VSAT =VSATP
……
***********************************************************
.ENDL MOS
*
******Mismatch模型LIB,只列出了需调整的4个参数*********
**************************************************
.LIB MOS_MIS
.MODEL NENH_M NMOS
***********************************************************
……
+TOX =′TOXN*(1+DTOXN)′
+VTH0 =′VTH0N+DVTH0N′
+U0 =′0.0447136*(1+DU0N)′
+VSAT=′VSATN*(1+DVSATN)′
……
*
***********************************************************
*
.MODEL PENH_M PMOS
***********************************************************
……
+TOX =′TOXP*(1+DTOXP)′
+VTH0 =′VTH0P+DVTH0P′
+U0 =′0.01054361*(1+DU0P)′
+VSAT =′VSATP*(1+DVSATP)′
……
***********************************************************
.ENDL MOS_MIS
*********************************************************
在上述实施例中可以看出,将相对精度模型与普通器件模型综合到一个模型文件中,每种器件只需建立一个带相对精度偏差量的Corner LIB与模型,LIB只需包含相对精度偏差量参数,如NMOS的DVTH0N、DU0N、DVSATN、DTOXN,PMOS的DVTH0P、DU0P、DVSATP、DTOXP等。在相对精度模型中,只需在普通器件模型基础上加上各自的偏差量即可。
调用相对精度模型时要使仿真中器件的尺寸参数化,如在HSPICE中:
.param nchw=10u nchl=10u pchw=10u pchl=10u
另外,在仿真时需要同时调用普通器件模型与相对精度器件模型,并且相对精度模型可与几个普通器件模型中的任意一个进行组合,集合仿真不同模型下的相对精度现象。如在HSPICE中:
.lib′./模型文件名′tt
.lib′./模型文件名′mis
M1 D GSB nenh W=nchw L=nchl
M2 D GSB nenh_m W=nchw L=nchl
本发明整合了相对精度模型与普通的器件模型,极大地简化了相对精度模型使用方法,大大提高集成电路设计者的工作效率与准确性。图2与图3是依本发明建立的相对精度模型仿真值与实测数据的比较,可以看出模型可以很好地仿真出与实测数据一致的结果。
Claims (3)
1.一种实现模拟集成电路相对精度模型的方法,其特征在于,它包括如下步骤:
(1)建立反映工艺状态的普通SPICE器件模型,包括各Corner模型;
(2)测试反映该工艺相对精度的实验数据,并总结ΔVt的标准偏差、ΔIon的标准偏差与器件尺寸的关系;
(3)在普通SPICE器件模型的基础上,对其中的VTHO、TOX、UO、VSAT参数按以下公式进行修正,建立对应的相对精度模型:
VTHO=VTHO’+DVTHO
UO=UO’*(1+DUO)
VSAT=VSAT’*(1+DVSAT)
TOX=TOX’*(1+DTOX)
其中VTHO’、UO’、VSAT’、TOX’是普通SPICE模型中所对应参数的值,DVTHO、DUO、DVSAT、DTOX是为模拟相对精度现象在对应参数基础上引入的偏差量,其分别按下式计算:
DVTHO=A1/sqrt(Width*Length)+B1
DUO=A2*(Width*Length)+B2
DVSAT=A3/sqrt(Width*Length)+B3
DTOX=A4/(Width*Length)+B4/sqrt(Width)+C4/sqrt(Length)
其中Width,Length是仿真所用器件沟道宽与长,sqrt为平方根函数,而A1、B1、A2、B2、A3、B3、A4、B4、C4要根据相对精度实验数据进行提取;
(4)最后将相对精度模型与普通SPICE模型综合到一个模型文件中。
2.如权利要求1所述的一种实现模拟集成电路相对精度模型的方法,其特征在于:步骤(3)所述的相对精度实验数据提取方法是仿真相同环境下普通SPICE器件模型与相对精度模型的ΔVt、ΔIon与器件尺寸的关系,使之与实验数据一致。
3.如权利要求1所述的一种实现模拟集成电路相对精度模型的方法,其特征在于:在仿真时需要同时调用普通器件模型与相对精度器件模型,并且相对精度模型可与几个普通器件模型中的任意一个进行组合,集合仿真不同模型下的相对精度现象;并且使仿真中器件的尺寸参数化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410053291 CN1728150A (zh) | 2004-07-29 | 2004-07-29 | 一种实现模拟集成电路相对精度模型的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410053291 CN1728150A (zh) | 2004-07-29 | 2004-07-29 | 一种实现模拟集成电路相对精度模型的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1728150A true CN1728150A (zh) | 2006-02-01 |
Family
ID=35927415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410053291 Pending CN1728150A (zh) | 2004-07-29 | 2004-07-29 | 一种实现模拟集成电路相对精度模型的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1728150A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442298C (zh) * | 2006-05-15 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 栅极根部缺陷与mosfet器件性能相关性的仿真方法 |
CN101201850B (zh) * | 2006-12-11 | 2010-05-12 | 上海华虹Nec电子有限公司 | 双极结型晶体管spice模型的建模方法 |
CN101231668B (zh) * | 2006-09-14 | 2010-07-21 | 台湾积体电路制造股份有限公司 | 集成电路模拟方法与系统、静态随机存取存储器设计方法 |
CN101572234B (zh) * | 2008-04-28 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 利用多晶硅基脚特性实现低漏电流的pmos器件的加工方法 |
CN101221587B (zh) * | 2007-01-09 | 2011-06-22 | 昆山杰得微电子有限公司 | 芯片ibis模型地钳位曲线和电源钳位曲线重建的方法 |
CN101739470B (zh) * | 2008-11-11 | 2011-07-20 | 上海华虹Nec电子有限公司 | Mos晶体管多尺寸器件的工艺偏差模型的建立方法 |
CN102254073A (zh) * | 2011-08-03 | 2011-11-23 | 西安电子科技大学 | 一种ibis模型重构方法 |
CN103440391A (zh) * | 2013-09-16 | 2013-12-11 | 卓捷创芯科技(深圳)有限公司 | 一种基于数值选择函数的半导体工艺角扫描仿真方法 |
-
2004
- 2004-07-29 CN CN 200410053291 patent/CN1728150A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442298C (zh) * | 2006-05-15 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 栅极根部缺陷与mosfet器件性能相关性的仿真方法 |
CN101231668B (zh) * | 2006-09-14 | 2010-07-21 | 台湾积体电路制造股份有限公司 | 集成电路模拟方法与系统、静态随机存取存储器设计方法 |
CN101201850B (zh) * | 2006-12-11 | 2010-05-12 | 上海华虹Nec电子有限公司 | 双极结型晶体管spice模型的建模方法 |
CN101221587B (zh) * | 2007-01-09 | 2011-06-22 | 昆山杰得微电子有限公司 | 芯片ibis模型地钳位曲线和电源钳位曲线重建的方法 |
CN101572234B (zh) * | 2008-04-28 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 利用多晶硅基脚特性实现低漏电流的pmos器件的加工方法 |
CN101739470B (zh) * | 2008-11-11 | 2011-07-20 | 上海华虹Nec电子有限公司 | Mos晶体管多尺寸器件的工艺偏差模型的建立方法 |
CN102254073A (zh) * | 2011-08-03 | 2011-11-23 | 西安电子科技大学 | 一种ibis模型重构方法 |
CN103440391A (zh) * | 2013-09-16 | 2013-12-11 | 卓捷创芯科技(深圳)有限公司 | 一种基于数值选择函数的半导体工艺角扫描仿真方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1216403C (zh) | 曝光方法 | |
CN100344976C (zh) | 被测量组件搭载板、探针卡以及组件接口部 | |
CN1151548C (zh) | 集成电路装置的合格率估算方法 | |
CN1845213A (zh) | 一种实现sms4密码算法中加解密处理的方法 | |
CN1728150A (zh) | 一种实现模拟集成电路相对精度模型的方法 | |
CN1783723A (zh) | 时钟分频电路 | |
CN1811702A (zh) | 开发门户应用和自动部署门户应用的系统和方法 | |
CN1440541A (zh) | 零件识别数据生成方法和装置,电子零件安装装置和记录介质 | |
CN1512410A (zh) | 集成电路的最优化设计装置和方法、以及记录媒体 | |
CN1900870A (zh) | 验证安全装置的方法和由相同方法验证的安全装置 | |
CN1612142A (zh) | 天线的设计方法以及采用该设计方法的天线 | |
CN1495792A (zh) | 半导体集成电路 | |
CN1645161A (zh) | 捕获辅助信息管理系统、管理装置以及管理方法 | |
CN101036375A (zh) | 输入装置以及包括该输入装置的移动终端 | |
CN1222023C (zh) | 计算金属氧化物半导体场效应晶体管门限电压的方法 | |
CN100338969C (zh) | 麦克风-扬声器设备 | |
CN1648872A (zh) | 自动化测试构建方法 | |
CN101051258A (zh) | 一种指纹导航方法及指纹导航系统 | |
CN1601898A (zh) | 环形振荡电路及延迟电路 | |
CN1834630A (zh) | 基板检查装置及其检查逻辑设定方法和检查逻辑设定装置 | |
CN1992645A (zh) | 版本匹配检验方法及其装置 | |
CN1862488A (zh) | 计算机系统中控件与多语言文本动态绑定显示的方法 | |
CN1162794C (zh) | Bsim3v3模型中的阈值电压模型参数提取方法 | |
CN1168002C (zh) | 测试方案生成的方法及其系统 | |
CN1746694A (zh) | 自动测试装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20060201 |