CN101840451B - 一种集成电路工艺参数模型的优化方法 - Google Patents
一种集成电路工艺参数模型的优化方法 Download PDFInfo
- Publication number
- CN101840451B CN101840451B CN201010152160.XA CN201010152160A CN101840451B CN 101840451 B CN101840451 B CN 101840451B CN 201010152160 A CN201010152160 A CN 201010152160A CN 101840451 B CN101840451 B CN 101840451B
- Authority
- CN
- China
- Prior art keywords
- parameter
- model
- optimization
- models
- optimized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种集成电路设计中的优化方法,具体涉及一种对集成电路工艺参数模型进行优化的方法。本发明以不同种类的从不同厂家、不同特征尺寸的不同晶片,不同批次集成电路晶片中提取的工艺参数建立工艺参数模型数据库;根据设计的电路的类型和特点,从数据库中选中数个工艺参数模型作为待优化对象,以数值统计分析方法为基础,对集成电路工艺参数模型进行优化;优化对象为代表不同工艺特征的参数模型。利用本发明的方法设计集成电路可以有效降低工艺参数等变化对电路性能的影响,使基于该模型设计的电路更能适应各种工艺参数的变化,达到提高电路设计的成功率和最终产品的成品率的目的。
Description
技术领域
本发明涉及一种集成电路设计中的优化方法,具体涉及一种对集成电路工艺参数模型进行优化的方法。
背景技术
现代集成电路设计的复杂程度使得人们不再可以通过简单的手工计算来对电路参数和特性进行分析,且又不能如同传统电路一般利用面包板或印刷电路板进行实验来验证设计结果。为了保证设计的成功率和提高生产时的良品率,设计人员在设计电路时不得不借助于诸如SPICE(Simulation Program withIntegrated Circuit Emphasis)这样的计算机仿真程序来对电路进行研究和分析。
SPICE仿真软件通过求解数学方程组的方法来获得相关的电路参数,并以此帮助设计人员验证或预测电路的行为,其求解的精确程度起决于仿真时所采用的工艺参数模型。工艺参数模型则定义了描述器件特性所需的方程式和相关的参数。但是,物理器件的尺寸缩小所带来的一些复杂物理效应使得计算用的方程式已无法从器件物理中直接导出,而不得不采用加入经验参数和公式的方法来修正模型,以提高计算的精确程度。为了使工艺参数模型尽可能的准确,这些经验参数多由实际制造的器件的测试数据经拟合后得到。可见精确的仿真结果十分依赖于精确的工艺参数模型。
目前,可以用于集成电路的仿真的工艺参数模型有很多,如比较常见的模型是加州大学伯克利分校于1993年提出BSIM3(Berkeley Short channelInsulated gate field effect transistor Model 3)模型,该模型的最后一个版本BSIM3v3更是于1996年时获得业界承认,作为第一个通行的标准模型被半导体圆晶厂和集成电路设计公司所广泛采用。
该模型是一种以物理分析模拟结果和参数提取为基础所建立的数学参数模型集,可以依照器件的尺寸的缩放等比率的描述器件的特性。该参数集大约包含140多个参数,根据不同的仿真目的可能使用其中的40到100个左右的参数,这就带来了两个方面的问题:一方面,参与仿真参数众多,仿真复杂度高;另一方面,根据不同的仿真目的或参数提取的差别,模型中的参数的数目可能不相同。
此外,由于工艺加工的不确定性,当加工制造发生变化时,模型参数值也必须随之变化以反映实际的物理效应。而通常的集成电路设计多是针对某次加工的晶片的测试数据经拟合后而得到的模型,并据此进行设计和验证。一旦工艺加工中发生变化,仿真模拟的结果就必然偏离实际加工结果,这可能导致电路无法正常工作或特性不同。因此,在很多情况下设计者必须对设计进行折中,使其能在一定工艺变化范围内正常工作。
尽管数十年来集成电路加工技术在不断进步,但是在晶片上不同位置之间、不同晶片之间以及不同批次晶片之间的工艺参数仍然体现出很大的可变性,这种变化直接影响了晶体管的性能,增加了电路设计的复杂度,降低了最终产品的成品率。这就需要一种行之有效的方法来对不同的工艺参数模型进行优化来解决这一问题。
发明内容
针对这一问题,本发明的目的是提供一种方法来对工艺参数模型进行优化,进而得到一个优化模型,以降低设计中工艺参数等变化对电路性能的影响,使基于该模型设计的电路更能适应各种工艺参数的变化,达到提高电路设计的成功率和最终产品的成品率的目的。
为了达到上述目的,本发明采用的技术方法包括:以不同种类的从不同厂家、不同特征尺寸的不同晶片,不同批次集成电路晶片中提取的工艺参数建立工艺参数模型数据库;根据设计的电路的类型和特点,从数据库中选中数个工艺参数模型作为待优化对象,以数值统计分析方法为基础,对集成电路工艺参数模型进行优化;优化对象为代表不同工艺特征的参数模型。
本发明所述的数值统计分析方法包括以下三种:采用模型参数算术平均优化法对模型进行优化;采用模型参数平方平均优化法对模型进行优化;采用模型参数中位数优化法对模型进行优化,优化结果需须通过仿真来判断和验证,如不能满足,通过改变优化工艺参数变化范围,或选择不同的优化方法再进行优化,直到得到优化模型能有效适应工艺参数的变化为止。
所述的优化对象的优化模型的类型为BSIM3器件模型。
本发明的工艺参数模型数据库用途在于存储工艺参数模型,提供可供优化的参数范围和模型对象。
在设计电路时,设计人员根据所设计的电路的目标、性能以及对工艺的要求,确定工艺参数变化可能覆盖的范围,并据此从数据库中选取符合该范围的参数模型作为优化对象。如果选择的这些工艺参数模型的参数在数目上有所不同时,自动对这些参数进行统一化处理。
一旦确定待优化的工艺模型、参数范围以及电路特征后,设计人员根据需要,进一步选择适当的工艺参数优化方法对上述步骤中选取的工艺模型进行优化。
待模型参数优化结束后,自动生成并导出经优化的工艺参数模型,并利用仿真软件结合该优化模型对电路进行设计和验证,判断其是否满足要求。如不满足,可通过改变优化工艺参数变化范围等因素,也可选择不同的优化方法对模型进行优化,直到得到优化模型能有效适应工艺参数的变化为止。
本发明的有益效果是:利用本发明的方法可以有效降低设计中工艺参数等变化对电路性能的影响,使基于该模型设计的电路更能适应各种工艺参数的变化,达到提高电路设计的成功率和最终产品的成品率的目的。
附图说明
图1本发明所涉及的技术方法的基本流程图。
图2所采用的不同工艺参数模型的阈值电压的分布情况。
图3包含了优化结果的阈值电压的分布情况。
具体实施方式
为了更好的理解本发明以及表明本发明是如何实现的,下面将结合本发明的一个具体实施方式来进行描述。为得到优化模型以减小工艺对设计的影响,本发明通过以下几个步骤来对这些工艺模型参数进行优化,其基本流程如图1所示:
第一步:在工艺参数模型选择阶段10,设计人员根据需要,从工艺参数模型数据库中选中数个工艺参数模型作为待优化对象,并将每个参数分组显示,使设计者可以直观地观察参数的分布情况,帮助其在设计电路之前了解这些工艺变化的总体趋势,有助于电路的设计。如设计者想观察这些模型在阈值电压上的差别,其输出结果如图2所示。图中20字符代表显示的参数的名称,图中黑点21则代表了不同的模型中该参数的取值。
第二步:获得需要优化的模型信息后,判断这些模型的参数的数目是否相同11。如果不同,以参数数目最多模型为基准,使用该类型模型的默认参数值补足的参数12。如果参数数目相同则跳过该步骤。
第三步:在阶段13中,首先根据设计的电路的类型和特点,选择适当的优化方法。具体来说,可从模型参数算术平均优化法、模型参数平方平均优化法或模型参数中位数优化法中选择一种优化方法对模型进行优化14。至于选用何种优化方法或优化结果是否符合需要,仍然必须通过仿真来判断和验证。
(1)模型参数算术平均优化法
该方法通过求解所选模型的同类参数的算术平均数的方法分别对参数模型中的每个参数进行优化,其计算过程可由下式描述:
式中M1表示模型中某个参数的算术平均优化结果,xi表示待优化的参数,n表示选取的模型的个数。
使用该方法对模型参数进行参数优化时,其结果较中位数法更少受到随机因素的影响,但是较易受到极大值和极小值的影响。但是,算术平均数的大小与一组数据里的每个数据均有关系,其中任何数据的变动都会相应引起平均数的变动,具有很好的敏感性。
(2)模型参数平方平均优化法
该方法通过求解所选模型的同类参数的均方根的方法分别对模型中的每个参数进行优化,其计算过程可由下式描述:
式中M2表示模型中某个参数的平方平均优化结果,xi表示待优化的参数,n表示选取的模型的个数。其中M2的符号和xi一致,即参数xi<0则M2<0。
使用该方法对模型参数进行优化后,还可通过该结果得到所选模型和优化结果的标准差,用于判断所选模型偏离优化结果的程度。
(3)模型参数中位数优化法
该方法通过搜索所选模型的同类参数的中位数的方法分别对模型中的每个参数进行优化。其搜索方法为:将所选的模型的同类参数按照大小顺序排列。如果数据的个数是奇数,则中间那个数据就是这组参数的中位数;如果数据的个数是偶数,则中间那两个数据的算术平均数就是这组参数的中位数。最后取中位数为优化结果。
由于中位数优化法不受分布所选参数的极大或极小值的影响,从而在一定程度上提高了中位数对分布数据的代表性,在此点上较算术平均优化法更好。但是由于中位数只与其位置有关,某些数据的变动对它的中位数没有影响,因此敏感性较差。
第四步:当模型参数优化结束后,生成并导出经优化的工艺参数模型15。另外,设计者也可选择将优化结果和其他参数一起显示输出,直观地进行观察。包含了优化结果的阈值电压的分布情况如图3所示,图中所示的黑点30表示该优化结果。
第五步:使用该优化模型对电路进行设计并和所选中的范围中的工艺模型进行比较,判断其设计结果是否能适应工艺参数的变化16。如果能适应变化并符合电路的设计要求则终止这一过程;如果不符合则返回第三步重新选择优化方法重新对模型进行优化,直到符合要求为止。
按照上述步骤和算法可以有效的对多个工艺参数模型进行优化并得到一个能适应工艺参数变化模型,利用其进行电路设计可有效降低工艺参数变化对电路性能带来的影响。下面以一个具体的电路来显示本发明所带来的技术效果。
在反相器阈值电压量化比较器为基础的超高速并行模数转换器的设计中,由于比较器的阈值电压与构成比较器的晶体管的阈值电压和尺寸等因素密切相关,一旦工艺参数发生变化,必然导致比较器的阈值电压也随之变化,最后影响到整个的模数转换器的转换精度。
若设计采用台湾积体电路制造股份有限公司(TSMC)的0.18μm CMOS工艺来设计一个6位阈值电压量化模数转换器。其工艺参数的可能的变化范围如表1所示。
表1工艺参数模型基本情况简表
工艺编号 | 代工厂 | 特征尺寸 | 晶片类型 | 模型类型 | 提取时间 |
T22T | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Mar 29,2002 |
T24I | TSMC | 0.18um | LO_EPI | BSIM 3v3 | May 20,2002 |
T26X | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Aug 15,2002 |
T28M | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Oct 4,2002 |
T29B | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Dec 5,2002 |
T2CU | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Feb 18,2003 |
T34B | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Jun 12,2003 |
T36Q | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Aug 15,2003 |
T38N | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Oct 17,2003 |
T3AZ | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Dec 11,2003 |
T3CV | TSMC | 0.18um | LO_EPI | BSIM 3v3 | Feb 24,2003 |
采用中国专利(申请号:2008102334228)中记载的方法,分别以T29B工艺参数模型和一个使用模型参数算术平均优化法对以上模型进行优化的模型对该电路进行设计和仿真,便可得到表2所示的工艺模型变化时对非线性误差造成的影响。表中的差分非线性误差(DNL)和积分非线性误差(INL)的单位为LSB,且为了方便比较已将其全部换算为正数。
表2优化模型设计结果与T29B模型设计结果对比
从上表中可以看出,使用该优化模型设计反相器阈值电压量化模数转换器电路可以使DNL,尤其是INL有效降低至0.5LSB以内。而即便是对于两个DNL和INL有所增大的工艺,从结果当中也不难发现,其DNL均未超过0.1LSB,而INL亦小于0.5LSB,符合模数转换器对于DNL和INL小于±0.5LSB的要求。
可见,使用优化模型设计电路,在无需修改电路中单元物理尺寸的情况下,即可有效降低工艺参数变化对于电路性能的影响,使电路性能参数更加均匀,变化更小。
应该注意的是这里所述的实施例不是为了限制本发明而仅只是为了说明。本发明的实施过程中,许多可选方案和修改都是可以采用的,而不背离其精神和范围。因此,熟知本技术领域的人员对以上所述的具体实施的修改和变化也包含在本发明的范围内的。
Claims (1)
1.一种集成电路工艺参数模型的优化方法,其特征在于该优化方法包括以下步骤:
①根据设计需要,从已有的集成电路工艺参数模型数据库中选择数个工艺参数模型作为待优化对象,并将每个参数分组显示,观察参数的分布情况, 了解工艺变化的总体趋势;
②判断以上模型参数的数目是否相同,如果不同,以参数数目最多的模型为基准,使用该类型模型的默认参数值补足参数;如果参数数目相同时则跳过此步骤;
③根据设计电路的类型和特点,选择适当的优化方法对参数模型进行优化,这些优化方法有:模型参数算术平均优化法、模型参数平方平均优化法或模型参数中位数优化法,选用的具体优化方法或优化结果是否符合需要,通过仿真来判断和验证;
④模型参数优化结束后,生成并导出经优化后的工艺参数模型;或者将优化结果和其他参数一起显示输出,直观进行观察;
⑤使用该优化模型对电路进行设计并和所选中的范围中的工艺模型进行比较,判断其设计结果是否能适应工艺参数的变化,如果能适应变化并符合电路的设计要求则终止这一过程;如果不符合则返回第三步重新选择优化方法重新对模型进行优化,直到符合要求为止。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010152160.XA CN101840451B (zh) | 2010-04-21 | 2010-04-21 | 一种集成电路工艺参数模型的优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010152160.XA CN101840451B (zh) | 2010-04-21 | 2010-04-21 | 一种集成电路工艺参数模型的优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101840451A CN101840451A (zh) | 2010-09-22 |
CN101840451B true CN101840451B (zh) | 2014-05-28 |
Family
ID=42743821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010152160.XA Expired - Fee Related CN101840451B (zh) | 2010-04-21 | 2010-04-21 | 一种集成电路工艺参数模型的优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101840451B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105447222B (zh) * | 2014-09-22 | 2018-09-25 | 台湾积体电路制造股份有限公司 | 用于集成电路的工艺变化分析的方法 |
CN107169190B (zh) * | 2015-01-13 | 2020-09-01 | 成都锐开云科技有限公司 | 一种寄生参数提取方法 |
CN108345749B (zh) * | 2018-02-11 | 2021-06-15 | 中国电子科技集团公司第二十九研究所 | 射频集成工艺容差与电性能耦合特性的建模与封装方法 |
WO2019195481A1 (en) * | 2018-04-06 | 2019-10-10 | Lam Research Corporation | Process simulation model calibration using cd-sem |
CN113594040B (zh) * | 2021-07-20 | 2023-01-10 | 弘大芯源(深圳)半导体有限公司 | 一种双扩散金属氧化物半导体晶体管的制造方法 |
-
2010
- 2010-04-21 CN CN201010152160.XA patent/CN101840451B/zh not_active Expired - Fee Related
Non-Patent Citations (3)
Title |
---|
Cameleon-集成计算机辅助设计系统;J.Rodriguey-Telley;《郑州工业高专学报》;19941231;第10卷(第2期);80-82 * |
J.Rodriguey-Telley.Cameleon-集成计算机辅助设计系统.《郑州工业高专学报》.1994,第10卷(第2期),80-82. |
谷峰等.用作射频仿真的BSIM3v3改进模型.《杭州电子科技大学学报》.2006,第26卷(第5期),1-4. * |
Also Published As
Publication number | Publication date |
---|---|
CN101840451A (zh) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8036870B2 (en) | Simulation method for efficient characterization of electronic systems under variability effects | |
US7761275B2 (en) | Synthesizing current source driver model for analysis of cell characteristics | |
CN101840451B (zh) | 一种集成电路工艺参数模型的优化方法 | |
EP1836626A2 (en) | Stochastic analysis process optimization for integrated circuit design and manufacture | |
US20080059143A1 (en) | Hierarchical stochastic analysis process optimization for integrated circuit design and manufacture | |
CN102385646B (zh) | Mos晶体管的器件失配的修正方法 | |
CN102609587A (zh) | 使用三维快速电磁场仿真技术设计射频集成电路的方法 | |
CN101655882A (zh) | 基于统计模型最差情况的建模方法 | |
US8813006B1 (en) | Accelerated characterization of circuits for within-die process variations | |
CN110442904B (zh) | 一种fpga的功耗模型校准装置和校准方法 | |
CN112926278A (zh) | 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法 | |
US20100169849A1 (en) | Extracting Consistent Compact Model Parameters for Related Devices | |
CN108090288B (zh) | 一种通过机器学习获取时序参数的方法 | |
WO2012081158A1 (ja) | 回路シミュレーション方法及び半導体集積回路 | |
US8631362B1 (en) | Circuit instance variation probability system and method | |
Hsiao et al. | Automatic common-centroid layout generation for binary-weighted capacitors in charge-scaling DAC | |
CN112632891A (zh) | Spice模型仿真系统及仿真方法 | |
CN114880987B (zh) | 半导体器件的失配模型的建模方法及装置 | |
Kuo et al. | Efficient trimmed-sample Monte Carlo methodology and yield-aware design flow for analog circuits | |
CN108304663B (zh) | 射频晶体管射频参数模型建立方法 | |
CN114239465A (zh) | 一种基于缩放方差采样的近阈值电路延时估计方法 | |
CN108614904B (zh) | 基于仿真数据相关性的集成电路参数成品率快速分析方法 | |
CN107480311B (zh) | 一种快速预估模拟电路版图面积的系统和方法 | |
Tseng et al. | A novel design space reduction method for efficient simulation-based optimization | |
CN103136400A (zh) | 互联线rc工艺角建模方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140528 Termination date: 20150421 |
|
EXPY | Termination of patent right or utility model |