CN112926278A - 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法 - Google Patents

一种基于多项式混沌克里金元模型的近阈值电路延时估计方法 Download PDF

Info

Publication number
CN112926278A
CN112926278A CN202110333130.7A CN202110333130A CN112926278A CN 112926278 A CN112926278 A CN 112926278A CN 202110333130 A CN202110333130 A CN 202110333130A CN 112926278 A CN112926278 A CN 112926278A
Authority
CN
China
Prior art keywords
model
kriging
process parameters
delay
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110333130.7A
Other languages
English (en)
Other versions
CN112926278B (zh
Inventor
闫浩
骈续喜
宣城镇
刘玉涛
时霄
宋慧滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202110333130.7A priority Critical patent/CN112926278B/zh
Publication of CN112926278A publication Critical patent/CN112926278A/zh
Application granted granted Critical
Publication of CN112926278B publication Critical patent/CN112926278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开并保护了一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,考虑近阈值电压下工艺参数波动变大的影响,通过多项式混沌克里金元模型构建从工艺参数到电路延时的模型,进而对电路路径延时进行良率评估,实现一种近阈值电压下精确有效的时序分析方法,为电路设计提供指导。首先通过工具PrimeTime提取出电路的关键路径,通过拉丁超立方对电路进行高效采样,继而在不同的工艺参数条件下通过SPICE仿真获得关键路径的延时,通过广义幂变换以及最大似然估计使非高斯分布的延时数据转换为符合高斯分布的数据,应用多项式混沌克里金元模型构建出低电压下路径延时模型,最终完成对电路的时序良率评估。

Description

一种基于多项式混沌克里金元模型的近阈值电路延时估计 方法
技术领域
本发明属于集成电路设计自动化(EDA)领域,尤其涉及一种基于多项式混沌克里金元模型的近阈值电路延时估计方法。
背景技术
现代物联网和移动终端设备对芯片处理数据量和待机时间的需求大大提升,因此如何降低芯片的数据处理功耗和提高能量效率成为芯片设计的关键问题。传统的低功耗技术利用功耗随电压呈平方关系下降的规律,通过降低供电电压来达到降低功耗的目的。亚阈值电路设计通过将供电电压降低到阈值电压之下,极大的降低了电路功耗。这种方法被应用于无线传感器等对性能要求不高,而需要极低功耗的设备。然而,亚阈值电路设计存在一些不足之处:一方面,由于亚阈值电压附近芯片的性能相比于常规电压呈指数下降,这使得亚阈值电路无法满足一些应用对计算速度的要求;另一方面,在极低电压下,漏电功耗大大增加并在亚阈值电压下成为主要的功耗来源,使得电路在亚阈值电压下的能耗优势减弱。如何在保证一定性能的基础上最大程度的降低功耗成为集成电路设计的一个新的挑战。
在低电压下,由于工艺偏差引起的延时波动加剧,设计者必须给设计留有足够的时序余量以保证最终生产的芯片能正常工作。这就要求时序分析对工艺偏差下电路的延时统计特性进行准确的评估。如果时序分析得到的延时比芯片实际延时长,则会造成不必要的性能浪费,如果时序分析得到的延时比芯片实际延时短,则可能会导致芯片不能正常工作。工艺偏差是指集成电路制造过程中由于设备精度或工艺限制等因素导致晶体管长度,栅氧化层厚度,掺杂浓度等工艺参数偏离它们标称值的现象。由于工艺偏差的存在,电路的特性如电流,延时等会随着工艺参数的波动产生波动。
对于工艺偏差影响下的延时分析,传统的时序分析采用片上波动(On ChipVariation,OCV)和先进片上波动(Advanced On Chip Variation,AOCV)分析方法。它们通过对电路中每级路径延时乘以一个系数来表征工艺偏差下路径可能出现的延时最坏情况,并在最坏情况下进行时序违规检查。随着供电电压的降低,工艺偏差下延时波动增大,传统的时序分析方法会造成严重的性能损失,不再适用于工艺偏差下的近阈值电路时序分析。
发明内容
本发明要解决的技术问题是提出一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,实现近阈值电压下精确有效的时序分析。
S1,对电路关键路径构建用于求解近阈值电路路径延时数据的模型;
利用多项式混沌克里金元模型求解近阈值电压下电路延时数据,将电路关键路径的工艺参数作为多项式混沌克里金元模型输入变量,所述工艺参数满足高斯分布,将电路延时作为延时多项式混沌克里金元模型输出变量。
S2,采样初始训练集,作为模型的初始训练集;
初始训练集包括工艺参数和预采样延时数据,利用拉丁超立方采样方法对工艺参数进行采样,根据工艺参数通过SPICE仿真生成延时数据。
S3,对多项式混沌克里金元模型进行训练;
S3.1对电路延时数据采用广义幂变换使其转换成高斯分布,将处理后的符合高斯分布的电路延时数据结合输入工艺参数对多项式混沌克里金元模型进行训练。
S3.2,对失效域边界的工艺参数进行采样,通过SPICE仿真生成失效域边界的延时数据新样本,加入初始训练集中,对延时数据进行广义幂变换后,再次对多项式混沌克里金元模型进行训练;
S3.3,引入品质因数ρ衡量多项式混沌克里金元模型精度和收敛条件,品质因数
Figure BDA0002996243820000021
其中
Figure BDA0002996243820000022
表示不同方法得到的失效概率结果,
Figure BDA0002996243820000023
表示失效概率的方差。
设置
Figure BDA0002996243820000024
则分析结果
Figure BDA0002996243820000025
在(1-δ)×100%的置信度内达到(1-ε)×100%的分析精度;
重复S3.2直至品质因数满足设定条件
S4,得到训练后的多项式混沌克里金元模型,输入工艺参数到训练后的多项式混沌克里金元模型中,计算延时数据。
有益效果:与现有技术相比,本发明的技术方案具有以下有益技术效果:
该方法非常具有普适性,对近阈值电路进行高效时序分析,对电路延时进行建模,节省大量的SPICE仿真时间,给设计人员提供指导。
(1)对近阈值电压工作条件下,考虑工艺参数波动对延时的影响,对路径延时进行建模,并结合核密度估计建立采样分布迭代采样丰富训练集提高多项式混沌克里金元模型精度。
(2)针对传统方法应对近阈值下电路延时非高斯分布的不足之处,提出一种对近阈值电路的时序评估方法,提高设计人员工作效率。
利用多项式混沌克里金元模型建立从工艺参数到输出延时的元模型,进一步利用核密度估计建立采样分布在失效域边界进行迭代采样,从而增加模型精度。特别的在对延时数据处理时利用广义幂变换,将非高斯分布的延时数据转换成易于做模型的高斯分布数据。
附图说明
图1是本发明近阈值电路延时估计方法流程图。
图2是本发明近阈值电路延时估计方法具体流程图。
具体实施方式
在常规电压下,由于工艺偏差引起的延时波动较小,传统时序分析方法对路径延时波动的悲观估计造成的性能损失较小。但随着供电电压的降低,工艺偏差下延时波动增大,传统的时序分析方法会造成严重的性能损失,不再适用于工艺偏差下的近阈值电路时序分析。与传统时序分析方法不同,本发明的一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,将路径的延时建模为一个分布,通过求解分布及其统计量来确定延时波动大小和最坏情况延时。本发明使用的统计时序分析方法与传统的时序分析方法相比具有如下优势:首先,统计时序分析基于延时分布的建模相比于传统时序分析中对最坏情况延时粗糙地估计减小了悲观;其次,由于统计时序分析获得了路径延时的分布,其可以对良品率进行预估。
本发明的一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,如图1-2所示,包括如下步骤:
S1,对电路关键路径构建用于求解近阈值电路路径延时数据的模型;
利用多项式混沌克里金元模型求解近阈值电压下电路延时数据,将电路关键路径的工艺参数作为多项式混沌克里金元模型输入变量,所述工艺参数满足高斯分布,将电路延时作为延时多项式混沌克里金元模型输出变量。所述工艺参数包括晶体管阈值电压和沟道长度。
多项式混沌克里金元模型结合了多项式混沌展开的全局特性和克里金的局部插值特性,利用最小角回归求解拟合多项式混沌克里金元模型系数,拟合表示为
Figure BDA0002996243820000031
其中
Figure BDA0002996243820000032
指多项式混沌克里金元模型标准正交多项式的加权和,δ2代表方差,Z(x,w)代表零均值和标准方差的平稳高斯过程。
S2,采样初始训练集,作为模型的初始训练集;
初始训练集包括工艺参数和预采样延时数据,利用拉丁超立方采样方法对工艺参数进行采样,根据工艺参数通过SPICE仿真生成延时数据。
S2.1,采样工艺参数;
将延时看作晶体管阈值电压X=[Vth1,Vth2,…,Vthi,…,Vthp]和沟道长度L=[Lch1,Lch2,…,Lchi,…,Lchp]的函数。其中Vthi和Lchi分别指第i个晶体管的阈值电压和沟道长度,共有p个晶体管。
考虑到近阈值电压工作条件下电路工艺参数波动加剧的影响,并且近阈值电压下晶体管阈值电压和沟道长度是电路延时波动的主要影响因素,将晶体管的阈值电压和沟道长度视作满足高斯分布变化的输入随机变量,不同晶体管的阈值电压和沟道长度相互独立。晶体管阈值电压又分为全局阈值电压和局部阈值电压,沟道长度分为全局沟道长度和局部沟道长度。对第i个晶体管的阈值电压和沟道长度进行建模表示:
Figure BDA0002996243820000041
Figure BDA0002996243820000042
其中
Figure BDA0002996243820000043
Figure BDA0002996243820000044
分别是第i个晶体管的标称阈值电压和标称沟道长度,
Figure BDA0002996243820000045
Figure BDA0002996243820000046
分别是第i个晶体管的全局阈值电压和全局沟道长度,
Figure BDA0002996243820000047
Figure BDA0002996243820000048
分别第i个晶体管的局部阈值电压和局部沟道长度。全局阈值电压、局部阈值电压、全局沟道长度和局部沟道长度满足均值为零的高斯分布,标准差为工艺参数的变化。本发明中我们假设阈值电压和沟道长度的全局变化和局部变化3σ/μ的值为10%和20%,其中3σ/μ代表第i个晶体管的阈值电压和沟道长度的变化因子。
相较于传统的蒙特卡罗抽样,本发明首先使用工具PrimeTime提取出近阈值电路的关键路径,工艺参数波动视作符合高斯分布的随机变量,使用拉丁超立方采样方法对工艺参数进行采样,得到工艺参数的分布,解决了蒙特卡罗需要消耗大量仿真时间这一问题。拉丁超立方采样对输入概率分布进行分层,在累计概率函数上分成相等的区间。输入参数从各分层间抽取随机样本,主要分成以下三个步骤。第一步将输入空间的各个维度分成互相独立的m个区间,并且这m个区间有着相同的概率。第二步在每一维里的每一个区间中进行随机采样。第三步再从每一维里随机抽取第二步选取的点,组成一个新的输入空间。
S2.2,预采样延时数据;
结合S2.1中的采样到的工艺参数,通过SPICE仿真生成延时数据。
S3,对多项式混沌克里金元模型进行训练;具体为:
S3.1,针对不满足高斯分布的电路延时数据,采用广义幂变换使其转换成易于做模型的高斯分布,将处理后的符合高斯分布的电路延时数据结合输入工艺参数对多项式混沌克里金元模型进行训练。
近阈值电压下电路延时数据与工艺参数呈非线性关系,导致难以由工艺参数分布对电路延时数据统计建模。工艺参数是服从高斯分布的随机变量,常规电压下的电路延时数据与工艺参数呈线性关系,所以电路延时数据的分布也服从高斯分布。但在近阈值电压下,延时数据与工艺参数之间呈非线性的关系,导致延时数据分布为非高斯分布。而电路延时数据与工艺参数之间的非线性关系十分复杂,给延时统计建模带来了困难。本发明采用了广义幂变换方法,将非高斯延时数据转换成易于做模型的高斯数据,例如Box-Cox变换,将非高斯的延时数据转换为高斯数据,转化公式为
Figure BDA0002996243820000051
其中td代表路径延时数据,tg代表变换后符合高斯分布的延时数据,参数λ使用最大似然估计进行评估。
S3.2,利用核密度估计建立采样分布,对失效域边界的工艺参数进行采样,通过SPICE仿真生成失效域边界的延时数据新样本,加入初始训练集中,对延时数据进行广义幂变换后,再次对多项式混沌克里金元模型进行训练;
单纯的使用预采样样本集进行模型训练会引入很大的误差,所以本发明结合核密度估计建立采样分布,对失效域边界的工艺参数进行采样。失效域边界的工艺参数进行采样的过程具体如下:
首先在样本集V0的条件下训练多项式混沌克里金元模型,所述样本集V0包括利用拉丁超立方预采样的工艺参数、利用核密度估计采样的对失效域边界的工艺参数、以及通过SPICE仿真生成的延时数据。对多项式混沌克里金元模型MPCK(x)进行多次迭代,在第l次迭代中,多项式混沌克里金元模型被定义为
Figure BDA0002996243820000052
设计点
Figure BDA0002996243820000053
可以通过
Figure BDA0002996243820000054
得到,其中TC是时序约束,
Figure BDA0002996243820000055
表示根据已知的多项式混沌克里金元模型找到的失效域边界点,新的样本点
Figure BDA0002996243820000056
可以通过在样本集V0中的原样本点
Figure BDA0002996243820000057
和设计点
Figure BDA0002996243820000058
之间插值获得,即
Figure BDA0002996243820000059
将得到的新的样本点
Figure BDA00029962438200000510
作为工艺参数加入样本集V0中,通过SPICE仿真生成样本点
Figure BDA0002996243820000061
对应的延时数据,也入样本集V0中。
按上述方法在时序失效域边界进行自适应采样,将得到的新的样本点及样本点对应的延时数据加入样本集V0中,重新对多项式混沌克里金元模型进行训练。
S3.3,引入品质因数ρ衡量多项式混沌克里金元模型精度和收敛条件,品质因数
Figure BDA0002996243820000062
其中
Figure BDA0002996243820000063
表示不同方法得到的失效概率结果,
Figure BDA0002996243820000064
表示失效概率的方差。
设置
Figure BDA0002996243820000065
时,表示分析结果
Figure BDA0002996243820000066
在(1-δ)×100%的置信度内达到(1-ε)×100%的分析精度;
重复S3.2直至品质因数满足设定条件。
本实施例中,为了验证所提出的延时模型的精度,我们设置ρ=0.1作为收敛标准,即算法收敛时其分析结果估计精度达到90%,置信区间为90%。
S4,输入待测电路的工艺参数到训练后的延时模型中,输出延时数据,及延时数据的均值、方差和良率。

Claims (6)

1.一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,其特征在于,包括如下步骤:
S1,对电路关键路径构建用于求解近阈值电路路径延时数据的模型;
利用多项式混沌克里金元模型求解近阈值电压下电路延时数据,将电路关键路径的工艺参数作为多项式混沌克里金元模型输入变量,所述工艺参数满足高斯分布,将电路延时作为延时多项式混沌克里金元模型输出变量;
S2,采样初始训练集,作为模型的初始训练集;
初始训练集包括工艺参数和预采样延时数据,利用拉丁超立方采样方法对工艺参数进行采样,根据工艺参数通过SPICE仿真生成延时数据;
S3,对多项式混沌克里金元模型进行训练;
S3.1对电路延时数据采用广义幂变换使其转换成高斯分布,将处理后的符合高斯分布的电路延时数据结合输入工艺参数对多项式混沌克里金元模型进行训练;
S4,输入工艺参数到训练后的多项式混沌克里金元模型中,计算延时数据。
2.根据权利要求1所述一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,其特征在于,所述工艺参数包括晶体管阈值电压和沟道长度。
3.根据权利要求2所述一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,其特征在于,S2中采样初始训练集的具体过程如下
S2.1,采样工艺参数;
晶体管阈值电压X=[Vth1,Vth2,…,Vthi,…,Vthp]和沟道长度L=[Lch1,Lch2,…,Lchi,…,Lchp]的函数;其中Vthi和Lchi分别指第i个晶体管的阈值电压和沟道长度,共有p个晶体管;
使用工具PrimeTime提取出近阈值电路的关键路径,工艺参数符合高斯分布的随机变量,使用拉丁超立方采样方法对工艺参数进行采样,得到工艺参数的分布;
S2.2,预采样延时数据;
结合S2.1中的采样到的工艺参数,通过SPICE仿真生成延时数据。
4.根据权利要求1所述一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,其特征在于,S3.1中采用的广义幂变换方法为Box-Cox变换,转化公式为
Figure FDA0002996243810000011
其中td代表路径延时数据,tg代表变换后符合高斯分布的延时数据,参数λ使用最大似然估计进行评估。
5.根据权利要求1所述一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,其特征在于,S3中还包括如下步骤:
S3.2,对失效域边界的工艺参数进行采样,通过SPICE仿真生成失效域边界的延时数据新样本,加入初始训练集中,对延时数据进行广义幂变换后,再次对多项式混沌克里金元模型进行训练;
具体为,首先利用核密度估计建立采样分布,对失效域边界的工艺参数进行采样,并加入S2中的初始训练集中,构成样本集V0,在样本集V0的条件下训练多项式混沌克里金元模型,所述样本集V0包括利用拉丁超立方预采样的工艺参数、利用核密度估计采样的对失效域边界的工艺参数、以及通过SPICE仿真生成的延时数据;对多项式混沌克里金元模型MPCK(x)进行多次迭代,在第l次迭代中,多项式混沌克里金元模型被定义为
Figure FDA0002996243810000021
设计点
Figure FDA0002996243810000022
可以通过
Figure FDA0002996243810000023
得到,其中TC是时序约束,
Figure FDA0002996243810000024
表示根据已知的多项式混沌克里金元模型找到的失效域边界点,新的样本点
Figure FDA0002996243810000025
可以通过在样本集V0中的原样本点
Figure FDA0002996243810000026
和设计点
Figure FDA0002996243810000027
之间插值获得,即
Figure FDA0002996243810000028
将得到的新的样本点
Figure FDA0002996243810000029
作为工艺参数加入样本集V0中,通过SPICE仿真生成样本点
Figure FDA00029962438100000210
对应的延时数据,也入样本集V0中;
按上述方法在时序失效域边界进行自适应采样,将得到的新的样本点及样本点对应的延时数据加入样本集V0中,重新对多项式混沌克里金元模型进行训练。
6.根据权利要求5所述一种基于多项式混沌克里金元模型的近阈值电路延时估计方法,其特征在于,S3中还包括S3.3,具体为:
S3.3,引入品质因数ρ衡量多项式混沌克里金元模型精度和收敛条件,品质因数
Figure FDA00029962438100000211
其中
Figure FDA00029962438100000212
表示不同方法得到的失效概率结果,
Figure FDA00029962438100000213
表示失效概率的方差;
设置
Figure FDA00029962438100000214
则分析结果
Figure FDA00029962438100000215
在(1-δ)×100%的置信度内达到(1-ε)×100%的分析精度;
重复S3.2直至品质因数满足设定条件。
CN202110333130.7A 2021-03-29 2021-03-29 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法 Active CN112926278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110333130.7A CN112926278B (zh) 2021-03-29 2021-03-29 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110333130.7A CN112926278B (zh) 2021-03-29 2021-03-29 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法

Publications (2)

Publication Number Publication Date
CN112926278A true CN112926278A (zh) 2021-06-08
CN112926278B CN112926278B (zh) 2022-11-08

Family

ID=76176325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110333130.7A Active CN112926278B (zh) 2021-03-29 2021-03-29 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法

Country Status (1)

Country Link
CN (1) CN112926278B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115293082A (zh) * 2022-09-30 2022-11-04 深圳鸿芯微纳技术有限公司 时序预测模型的训练、预测方法、装置、设备及存储介质
CN115659887A (zh) * 2022-11-02 2023-01-31 东南大学 一种低电压标准逻辑单元门延时模型的建立方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106066919A (zh) * 2016-06-13 2016-11-02 中国科学院微电子研究所 应用于近/亚阈值数字电路的统计静态时序分析方法
CN109472048A (zh) * 2018-09-28 2019-03-15 广西电网有限责任公司电力科学研究院 基于稀疏多项式混沌扩展评估智能电表结构可靠度的方法
CN112257361A (zh) * 2020-10-22 2021-01-22 东南大学 一种基于二次拟合模型的标准单元库构建方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106066919A (zh) * 2016-06-13 2016-11-02 中国科学院微电子研究所 应用于近/亚阈值数字电路的统计静态时序分析方法
CN109472048A (zh) * 2018-09-28 2019-03-15 广西电网有限责任公司电力科学研究院 基于稀疏多项式混沌扩展评估智能电表结构可靠度的方法
CN112257361A (zh) * 2020-10-22 2021-01-22 东南大学 一种基于二次拟合模型的标准单元库构建方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115293082A (zh) * 2022-09-30 2022-11-04 深圳鸿芯微纳技术有限公司 时序预测模型的训练、预测方法、装置、设备及存储介质
CN115293082B (zh) * 2022-09-30 2023-01-20 深圳鸿芯微纳技术有限公司 时序预测模型的训练、预测方法、装置、设备及存储介质
CN115659887A (zh) * 2022-11-02 2023-01-31 东南大学 一种低电压标准逻辑单元门延时模型的建立方法
CN115659887B (zh) * 2022-11-02 2023-08-29 东南大学 一种低电压标准逻辑单元门延时模型的建立方法

Also Published As

Publication number Publication date
CN112926278B (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
US8036870B2 (en) Simulation method for efficient characterization of electronic systems under variability effects
McConaghy et al. Variation-aware design of custom integrated circuits: a hands-on field guide
US7761275B2 (en) Synthesizing current source driver model for analysis of cell characteristics
Davidson et al. The size distortion of bootstrap tests
Chang et al. Parameterized block-based statistical timing analysis with non-Gaussian parameters, nonlinear delay functions
CN112926278B (zh) 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法
US6810482B1 (en) System and method for estimating power consumption of a circuit thourgh the use of an energy macro table
Dietrich et al. Process variations and probabilistic integrated circuit design
US7814448B2 (en) Representing and propagating a variational voltage waveform in statistical static timing analysis of digital circuits
Rithe et al. The effect of random dopant fluctuations on logic timing at low voltage
Lange et al. Multivariate modeling of variability supporting non-gaussian and correlated parameters
Okobiah et al. Fast design optimization through simple kriging metamodeling: A sense amplifier case study
CN112257361A (zh) 一种基于二次拟合模型的标准单元库构建方法
Balef et al. All-region statistical model for delay variation based on log-skew-normal distribution
Corsonello et al. Over/undershooting effects in accurate buffer delay model for sub-threshold domain
CN114239465A (zh) 一种基于缩放方差采样的近阈值电路延时估计方法
TWI764860B (zh) 分析半導體元件的性能的系統、方法和電腦程式產品
Bhardwaj et al. A unified approach for full chip statistical timing and leakage analysis of nanoscale circuits considering intradie process variations
CN113868991A (zh) 一种近阈值供电电压下数字标准单元的设计方法
US8185369B2 (en) Method and apparatus for characterizing properties of electronic devices depending on device parameters
CN114330193A (zh) 一种基于参数选择的宽电压电路延时估计方法
CN108614904B (zh) 基于仿真数据相关性的集成电路参数成品率快速分析方法
Li et al. A yield-enhanced global optimization methodology for analog circuit based on extreme value theory
Rithe et al. Cell library characterization at low voltage using non-linear operating point analysis of local variations
Yang et al. A supply voltage-dependent variation aware reliability evaluation model

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant