CN112257361A - 一种基于二次拟合模型的标准单元库构建方法 - Google Patents

一种基于二次拟合模型的标准单元库构建方法 Download PDF

Info

Publication number
CN112257361A
CN112257361A CN202011142257.2A CN202011142257A CN112257361A CN 112257361 A CN112257361 A CN 112257361A CN 202011142257 A CN202011142257 A CN 202011142257A CN 112257361 A CN112257361 A CN 112257361A
Authority
CN
China
Prior art keywords
delay
model
standard
unit
fluctuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011142257.2A
Other languages
English (en)
Other versions
CN112257361B (zh
Inventor
闫浩
王梓齐
付文杰
金蕾蕾
宋慧滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202011142257.2A priority Critical patent/CN112257361B/zh
Publication of CN112257361A publication Critical patent/CN112257361A/zh
Application granted granted Critical
Publication of CN112257361B publication Critical patent/CN112257361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开并保护了一种基于二次拟合模型的标准单元库构建方法,在标准单元延迟模型中引入工艺波动随机变量,通过统计静态时序分析量化工艺波动对延迟的影响,进而通过二次迭代方法对单元延迟进行建模,构建标准单元统计库。在单元层中,本发明首先设置多个工作条件场景,将在不同工作条件下SPICE仿真获得的单元延迟作为训练数据,对电路单元的延迟分布进行建模,并通过二次非线性回归建立单元延迟关于工作条件的二次模型;将工艺参数波动视为遵循高斯分布的随机变量,通过二次拟合方法形成单元延迟模型,应用多元牛顿迭代法来拟合延迟模型系数关于工作条件的多元函数;对SMIC28nm工艺下的不同的标准单元重复上述流程,构建标准单元统计库。

Description

一种基于二次拟合模型的标准单元库构建方法
技术领域
本发明属于集成电路设计自动化(EDA)领域,尤其涉及一种基于二次拟合模型的标准单元库构建方法。
背景技术
时序分析是超大规模集成电路设计和优化的基石,先进的时序分析工具确保设计芯片满足时序约束。随着集成电路工艺进入深亚微米领域,在28nm工艺节点及更先进的工艺下的电路静态时序分析对制造工艺,电源电压和温度(PVT)等条件下的参数变化极为敏感。随着电源电压的降低,芯片敏感性进一步增强,电路变得越来越容易受到工艺参数波动的影响,电路延迟迅速增加,以保持足够的时序裕度,来避免时序路径的故障。工艺参数波动分为全局波动和局部波动,全局波动指的是工作条件的变化,例如电源电压和温度变化。局部波动指的是芯片内部工艺参数变化,这些芯片内部参数的波动明显增加了电路性能的不确定性,增加了时序分析的难度。虽然传统确定性静态时序分析方法通过创建多个工艺角文件可以很好地对全局波动建模,但该方法无法充分考虑局部波动的影响,或者说无法对整个芯片的参数波动建模。
以SMIC 28nm工艺库的NMOS晶体管为例,存在8项局部波动参数,分别为阈值电压、沟道长度、沟道宽度、氧化层厚度、载流子迁移率、势垒降低系数、载流子饱和速度和阈值电压偏置,对于任意一个电路而言所需工艺波动的建模参数将高达数千个,考虑波动参数和单元延迟的非线性关系,建模成本和模型复杂度将进一步提高。因此,对工艺波动建模的需求驱使研究者广泛研究统计静态时序分析。统计静态时序分析通常将单元延迟定义为概率分布函数,并通过蒙特卡洛方法(MC)联合SPICE仿真分析电路在工艺波动影响下的延迟分布情况,从而得到良率驱动下的电路延迟值。虽然该仿真方法充分考虑全局波动以及局部波动,但是这种方法相较于传统静态时序分析的建模复杂度和计算量大大提高。
宽电压电路设计因其能效优势受到广泛关注,然而随着电路尺寸的缩小,使得电路时序分析中工艺波动参数的数量急剧增加,导致静态时序分析的成本增加和准确度下降。现有的先进方法通过统计静态时序分析,将工艺波动视为符合高斯分布的随机变量,并通过蒙特卡洛方法(MC)联合SPICE仿真分析电路在工艺波动影响下的延迟分布情况,对电路单元延迟进行建模。然而,现有的模型方法对波动参数的量化过程和模型建立的精度等方面仍然存在一些不足。
发明内容
技术问题:本发明的目的是提出一种基于二次拟合模型的标准单元库构建方法,为解决上述技术问题,提出一个综合考虑不同工作条件和工艺波动对标准单元延迟影响的二阶迭代拟合模型,并对模型系数进行多元牛顿迭代法拟合,提高模型精度。将SMIC28nm工艺下的不同电路单元的延迟模型存入标准单元统计库中,以进行统计静态时序分析,可以对工艺波动影响下的单元延迟进行时序延迟信息读取。
技术方案:本发明提出了一种基于二次拟合模型的标准单元统计库构建方法。
首先根据SPICE仿真得到不同工作条件(即输入摆率,输出负载电容,电源电压和温度)下不同单元的延迟数据,对不同的单元输入引脚计算延迟均值,根据仿真数据对单元延迟进行建模;在不同工作条件影响的基础上对呈高斯分布的工艺波动参数进行回归分析,利用二次拟合方法对延迟进行拟合,来得到不同工作条件和工艺波动影响下的单元延迟波动模型,应用多元牛顿迭代法来建立模型系数和不同工作条件之间的迭代关系,进行迭代拟合提高模型精确度,构建标准单元统计库。考虑到在电路层中,由于组成电路的各门级单元的延迟的不同,实际电路场景下工艺波动对不同单元延迟的影响程度也不同,所以为了体现不同工艺波动对单元延迟的影响程度不同,本发明在建立单元延迟二次拟合模型时引入了电路标准单元的延迟分布标准差作为工艺波动对单元延迟的影响评估因素。
考虑到不同的单元延迟取决于不同工作条件和工艺波动影响,本发明首先将标准单元的延迟Dcell分成DΩ和DPV,对工作条件和工艺波动对单元延迟的影响建模。在构建标准单元统计库的过程中,为了体现不同工作条件对单元延迟的影响,首先设置N个不同的工作条件Ω={Sin,CL,Vdd,T}j,j=1,2,…,N,其中Sin表示输入摆率,CL表示输出负载电容,Vdd表示电源电压,T表示温度。通过SPICE仿真得到不同工作条件和不同输入引脚下单元延迟的均值,将延迟均值视作关于工作条件的函数,进行非线性拟合DΩ=P*Ω+Q*Ω2,并通过二次拟合模型求得关于Ω的各项系数。考虑到工艺波参数呈高斯分布,因此通过大量SPICE仿真得到的单元延迟数据可以忽略工艺参数的影响。考虑芯片内部不同工艺参数波动的影响,将X=[x1,x2,…,xp]视为影响芯片内部工艺波动参数,进行二次拟合得到
Figure BDA0002737431920000021
其中ai和bi为关于工作条件的多项式,来量化工艺波动对延迟波动的影响。利用多元牛顿迭代法对ai和bi进行拟合,建立迭代关系,迭代更新系数来降低模型误差,得到延迟模型各项系数关于各项工作条件的多元非线性关系。本发明综合标准单元不同工作条件和工艺波动对单元电路延迟的影响,进行二次迭代拟合得到单元延迟模型,在此基础上建立标准单元统计库,可实现电路层的统计静态时序分析。
该方法具体包括以下步骤:
S01:设置多个工作条件场景,将不同工作条件下的延迟作为训练数据,对电路单元不同输入的均值的延迟数据进行建模,将延迟波动视作关于工作条件的函数进行非线性回归;
S02:在设定的每组工作条件场景中,将工艺参数波动视作遵循高斯分布的随机变量,应用二次拟合模型,以工艺波动参数的每一高斯分布变量作为自变量,对标准单元的延迟波动模型进行多元非线性拟合;
S03:对于多元非线性回归拟合得到的单元延迟模型系数进行多元牛顿迭代法拟合,通过迭代更新模型系数来减小模型误差;
S04:对标准单元的延迟波动,考虑每组不同工作条件的影响,得到标准单元在不同工作条件下的延迟波动二阶迭代拟合模型,建立标准单元统计库。
其中:
步骤S01中设置的参考工作条件至少包含电压、温度、输入摆率和输出负载电容,并对其进行量化。
步骤S02中的所有标准单元将在不同的量化后的工作条件下进行SPICE仿真,获得延迟分布数据和工艺波动数据,得到用于非线性多元回归的训练集。
步骤S03多元非线性回归拟合得到的单元延迟模型系数为关于各项工作条件的多元函数,通过多元牛顿迭代拟合法构建模型系数和各项工作条件之间的迭代关系,迭代更新系数来减小模型误差。
步骤S04得到的标准单元在不同工作条件下的延迟波动拟合模型与SMIC28nm工艺下不同的标准单元有关,需要对不同的标准电路单元进行分析,来完善标准单元统计库。
所述对不同的单元模型进行分析,是对SMIC28nm工艺下不同的电路标准单元重复上述延时波动分析流程,建立工艺波动影响下的单元延迟模型,将得到的不同单元模型存入标准单元统计库中,以进行统计静态时序分析。
有益效果:与现有技术相比,本发明的技术方案具有以下有益技术效果:
该方法非常具有普适性,应用标准单元统计库,可通过对输入的门级电路网表和信号到达时间分析,对电路可能存在的SUM操作和MAX操作处理,可实现工艺波动影响下对任意电路延迟信息的快速读取,避免了冗余的多元回归分析且减少了SPICE仿真的成本。
(1)提出一个综合考虑不同工作条件和工艺波动对标准单元延迟影响的二阶迭代拟合模型,并对模型系数进行多元牛顿迭代法拟合,提高模型精度。
(2)将SMIC28nm工艺下的不同电路单元的延迟模型存入标准单元统计库中,以进行统计静态时序分析,可以对工艺波动影响下的单元延迟进行时序延迟信息读取。
附图说明
图1是标准单元统计库建立流程图。
图2是工作条件和工艺波动建立标准单元统计库的实例图。
图3是建立标准单元统计库流程图。
具体实施方式
下面结合附图对本发明作进一步说明。图1是对整个算法的整体概述。
S11、由于所有的电路层的分析都依赖于单元库,原有的标准单元库延迟模型无法充分考虑局部波动的影响,进而无法对芯片参数波动进行建模,本发明提出了一种基于二次拟合模型的标准单元统计库构建方法,为工艺波动下的统计静态时序分析提供了思路。考虑到单元延迟取决于工作条件和工艺波动,本发明首先将标准单元的延迟Dcell分成DΩ和DPV,对工作条件和工艺波动对单元延迟的影响建模。本发明设置的工作条件包括电源电压,输入摆率,输出负载电容以及温度,根据SPICE仿真和蒙特卡洛采样方法求得每组工作条件下标准电路单元的延迟数据。考虑到遵循高斯分布的工艺波动随机变量均值为0,通过大量蒙特卡洛方法采样到的延迟数据可以认为避免了工艺波动的影响。
传统的确定性静态时序分析中,基于标准单元库的非线性延迟模型在给定的电源电压和温度下对输入摆率和输出负载电容进行查找、索引来得到电路单元延迟,此外还根据输出负载电容和输入摆率来从查找表中获取输出摆率。本发明提出的标准单元统计库构建过程中,首先预先设置N个工作条件{Sin,CL,Vdd,T}j,j=1,2,…,N,每组工作条件根据SPICE仿真和蒙特卡洛采样方法来获取上述工作条件对应的延迟数据,电路场景选择SMIC28nm工艺库下的反相器,与非门和或非门单元等,蒙特卡洛采样得到的延迟数据作为非线性模型的训练输入集。对于工作条件的集合Ω={Sin,CL,Vdd,T},其中Sin表示输入摆率,CL表示输出负载电容,Vdd表示电源电压,T表示温度,最终拟合得到的延迟非线性模型表示为DΩ
DΩ=P*Ω+Q*Ω2 (1)
其中P和Q为非线性拟合得到的模型关于工作条件的系数矢量。同样可以将输出摆率表示为公式(1)的形式。为了体现不同单元工艺波动对单元延迟的影响程度不同,本发明对于不同的电路单元给出的延迟均值关于不同量化的工作条件的变化曲线,并引入了延迟波动的标准差来评估工作条件的不同对单元延迟波动的影响,最终通过二次非线性回归对模型系数进行拟合。
S12、以SMIC 28nm工艺库为例,每个晶体管的工艺波动集X包括阈值电压、沟道长度、沟道宽度、氧化层厚度、载流子迁移率、势垒降低系数、载流子饱和速度和阈值电压偏置等8个工艺波动。为了便于描述简化分析,将工艺波动参数的变量视为p×1的高斯分布变量概率分布集X=[x1,x2,…,xp],每一变量xi视作均值μi,方差为σi的高斯分布概率密度函数,以此量化制造工艺,电源电压和温度(PVT)等条件的波动对单元延迟的影响。根据蒙特卡洛方法,对工艺波动的概率分布函数集进行多次采样,每一次采样对连续的工艺波动随机变量获得一组工艺波动参数集,并通过SPICE仿真得到该工艺波动下的标准单元延迟值。本发明通过5000次Monte Carlo仿真得到关于工艺参数波动的输入拟合集,根据多元非线性拟合方法,得到关于工艺参数波动影响下的单元延迟二次拟合模型DPV
Figure BDA0002737431920000051
S13、公式(2)中各项系数∑iai和∑ibi分别代表关于工艺波动参数的延迟模型的一次项系数和二次项系数,表示工艺参数波动对延迟的影响程度。为了获得各项系数的全局最优解且提高模型精确度,本发明应用了一种多元牛顿迭代法拟合参数的方法。首先根据单元的工作条件的不同对系数ai、bi进行量化。设置N个随机的工作条件场景Ω={Sin,CL,Vdd,T}j,j=1,2,…,N,计算各标准单元在各工作条件下的工艺波动权重系数,改变各单元的工作条件{Sin,CL,Vdd,T}j来获得拟合模型的输入集。
为了降低模型复杂度和减少建模工作量,选择使用多元牛顿迭代法来对模型系数进行拟合,以模型的误差为优化度量方向,多次迭代得到模型的最佳逼近点。模型的误差可以表示为公式(3)的形式:
Figure BDA0002737431920000052
其中
Figure BDA0002737431920000061
表示通过SPICE仿真得到的工艺波动影响下的单元延迟值,
Figure BDA0002737431920000062
为根据每次迭代模型计算得到的延迟值,通过更新模型参数来减小误差。为了简化迭代格式,考虑到电源电压和输入摆率是单元延迟标准差的平方关系,因此将各项系数ai、bi可以展开表示为电源电压和输入摆率的函数ai=f(Vdd,Sin)和bi=g(Vdd,Sin):
Figure BDA0002737431920000063
Figure BDA0002737431920000064
其中M=[m0,m1,m2,m3,m4]和N=[n0,n1,n2,n3,n4]表示每一工艺波动参数对应的权重系数。建立多元牛顿迭代格式,如下:
f(Vdd0,Sin0)+(Vdd-Vdd0)*fv(Vdd,Sin)+(Sin0-Sin)*fS(Vdd,Sin)=0
g(Vdd0,Sin0)+(Vdd-Vdd0)*gv(Vdd,Sin)+(Sin0-Sin)*gS(Vdd,Sin)=0 (5)其中fv、gv、fS、和gS分别表示f(Vdd,Sin)和g(Vdd,Sin)关于Vdd和Sin的一阶偏导数。之后将参数带入公式(2)计算单元延迟的标准差,当模型精度达到要求时停止迭代。考虑到工艺波动参数的均值接近0,单元延迟DPV的延迟均值也接近于0,可以得到ξ=-∑ibi,代入公式(1)和(2)可得到综合考虑工作条件和工艺波动影响的延迟模型可以写为:
Figure BDA0002737431920000065
其中,c=P*Ω+Q*Ω2-∑ibi
S14、通过蒙特卡洛采样方法和牛顿迭代拟合之后计算得到的各项参数会存入标准单元统计库,对SMIC 28nm工艺库的各标准单元模型如反相器、二输入与非门和二输入或非门等,重复上述操作流程,将得到的二阶迭代延迟模型存入标准单元统计库中。并用于电路层的静态时序分析中。

Claims (6)

1.一种基于二次拟合模型的标准单元库构建方法,其特征在于,该方法包括以下步骤:
S01:设置多个工作条件场景,将不同工作条件下的延迟作为训练数据,对电路单元不同输入的均值的延迟数据进行建模,将延迟波动视作关于工作条件的函数进行非线性回归;
S02:在设定的每组工作条件场景中,将工艺参数波动视作遵循高斯分布的随机变量,应用二次拟合模型,以工艺波动参数的每一高斯分布变量作为自变量,对标准单元的延迟波动模型进行多元非线性拟合;
S03:对于多元非线性回归拟合得到的单元延迟模型系数进行多元牛顿迭代法拟合,通过迭代更新模型系数来减小模型误差;
S04:对标准单元的延迟波动,考虑每组不同工作条件的影响,得到标准单元在不同工作条件下的延迟波动二阶迭代拟合模型,建立标准单元统计库。
2.根据权利要求1所述的一种基于二次拟合模型的标准单元库构建方法,其特征在于:步骤S01中设置的参考工作条件至少包含电压、温度、输入摆率和输出负载电容,并对其进行量化。
3.根据权利要求1所述的一种基于二次拟合模型的标准单元库构建方法,其特征在于:步骤S02中的所有标准单元将在不同的量化后的工作条件下进行SPICE仿真,获得延迟分布数据和工艺波动数据,得到用于非线性多元回归的训练集。
4.根据权利要求1所述的一种基于二次拟合模型的标准单元库构建方法,其特征在于:步骤S03多元非线性回归拟合得到的单元延迟模型系数为关于各项工作条件的多元函数,通过多元牛顿迭代拟合法构建模型系数和各项工作条件之间的迭代关系,迭代更新系数来减小模型误差。
5.根据权利要求1所述的一种基于二次拟合模型的标准单元库构建方法,其特征在于:步骤S04得到的标准单元在不同工作条件下的延迟波动拟合模型与SMIC28nm工艺下不同的标准单元有关,需要对不同的标准电路单元进行分析,来完善标准单元统计库。
6.根据权利要求5所述的一种基于二次拟合模型的标准单元库构建方法,其特征在于:所述对不同的单元模型进行分析,是对SMIC28nm工艺下不同的电路标准单元重复上述延时波动分析流程,建立工艺波动影响下的单元延迟模型,将得到的不同单元模型存入标准单元统计库中,以进行统计静态时序分析。
CN202011142257.2A 2020-10-22 2020-10-22 一种基于二次拟合模型的标准单元库构建方法 Active CN112257361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011142257.2A CN112257361B (zh) 2020-10-22 2020-10-22 一种基于二次拟合模型的标准单元库构建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011142257.2A CN112257361B (zh) 2020-10-22 2020-10-22 一种基于二次拟合模型的标准单元库构建方法

Publications (2)

Publication Number Publication Date
CN112257361A true CN112257361A (zh) 2021-01-22
CN112257361B CN112257361B (zh) 2024-02-20

Family

ID=74264850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011142257.2A Active CN112257361B (zh) 2020-10-22 2020-10-22 一种基于二次拟合模型的标准单元库构建方法

Country Status (1)

Country Link
CN (1) CN112257361B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112906331A (zh) * 2021-03-24 2021-06-04 东南大学 一种基于对数扩展偏正态分布的标准单元延时模型构建方法
CN112926278A (zh) * 2021-03-29 2021-06-08 东南大学 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法
CN115270674A (zh) * 2022-06-21 2022-11-01 上海为旌科技有限公司 一种基于自动化的带时序裕量的lib提取方法和装置
CN115659887A (zh) * 2022-11-02 2023-01-31 东南大学 一种低电压标准逻辑单元门延时模型的建立方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111061992A (zh) * 2019-11-28 2020-04-24 南京大学 一种基于抛物线的函数拟合方法及其装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111061992A (zh) * 2019-11-28 2020-04-24 南京大学 一种基于抛物线的函数拟合方法及其装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112906331A (zh) * 2021-03-24 2021-06-04 东南大学 一种基于对数扩展偏正态分布的标准单元延时模型构建方法
CN112906331B (zh) * 2021-03-24 2023-12-15 东南大学 一种基于对数扩展偏正态分布的标准单元延时模型构建方法
CN112926278A (zh) * 2021-03-29 2021-06-08 东南大学 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法
CN115270674A (zh) * 2022-06-21 2022-11-01 上海为旌科技有限公司 一种基于自动化的带时序裕量的lib提取方法和装置
CN115270674B (zh) * 2022-06-21 2023-10-20 上海为旌科技有限公司 一种基于自动化的带时序裕量的lib提取方法和装置
CN115659887A (zh) * 2022-11-02 2023-01-31 东南大学 一种低电压标准逻辑单元门延时模型的建立方法
CN115659887B (zh) * 2022-11-02 2023-08-29 东南大学 一种低电压标准逻辑单元门延时模型的建立方法

Also Published As

Publication number Publication date
CN112257361B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
CN112257361B (zh) 一种基于二次拟合模型的标准单元库构建方法
TWI559156B (zh) 識別稀有事件故障率的方法與系統
US7669150B2 (en) Statistical optimization and design method for analog and digital circuits
US7243320B2 (en) Stochastic analysis process optimization for integrated circuit design and manufacture
US5819073A (en) Simulation method and simulator
US20070157135A1 (en) Parallel multi-rate circuit simulation
US10789406B1 (en) Characterizing electronic component parameters including on-chip variations and moments
US20110178789A1 (en) Response characterization of an electronic system under variability effects
US8813006B1 (en) Accelerated characterization of circuits for within-die process variations
Kumar et al. Uncertainty quantification and robust optimization in engineering
US6356861B1 (en) Deriving statistical device models from worst-case files
CN112906331A (zh) 一种基于对数扩展偏正态分布的标准单元延时模型构建方法
Wang et al. Long-time behavior of numerical solutions to nonlinear fractional ODEs
Feldmann et al. Accurate and efficient evaluation of circuit yield and yield gradients
Bhardwaj et al. A unified approach for full chip statistical timing and leakage analysis of nanoscale circuits considering intradie process variations
US20200327207A1 (en) Transient Sensitivity Analysis
US11966678B2 (en) Modelling timing behavior using augmented sensitivity data for physical parameters
Li et al. A yield-enhanced global optimization methodology for analog circuit based on extreme value theory
CN110738014A (zh) 一种时序电路统计分析中的关键工艺波动确定方法
Wu et al. Variation-aware Analog Circuit Sizing with Classifier Chains
Kanoria et al. Statistical static timing analysis using Markov chain Monte Carlo
CN115204077B (zh) 集成电路的节点优化方法、装置、电子设备及可读介质
US11568117B2 (en) Generating simulation-friendly compact physical models for passive structures
US20240143878A1 (en) Delay calculation with pattern matching for static timing analysis
US20220414305A1 (en) Modeling effects of process variations on superconductor and semiconductor devices using measurements of physical devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant