CN101655882A - 基于统计模型最差情况的建模方法 - Google Patents
基于统计模型最差情况的建模方法 Download PDFInfo
- Publication number
- CN101655882A CN101655882A CN200910055390A CN200910055390A CN101655882A CN 101655882 A CN101655882 A CN 101655882A CN 200910055390 A CN200910055390 A CN 200910055390A CN 200910055390 A CN200910055390 A CN 200910055390A CN 101655882 A CN101655882 A CN 101655882A
- Authority
- CN
- China
- Prior art keywords
- model
- worst condition
- monte carlo
- emulation
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出一种半导体设计仿真领域中基于统计模型的最差情况建模方法，包括下列步骤：测试器件的特性建立被模拟器件的标准模型；收集工艺线的器件的统计信息建立Monte Carlo的模型；在仿真器中作Monte Carlo仿真，记录下每次仿真的器件特性和模型参数值从而得到器件特性和模型参数值的查表文件；应用查表的方法并联系实际工艺线的器件特性的统计信息，查表得到所需的模型参数卡并应用到最差情况仿真中。本发明提出的基于统计模型的最差情况建模方法，所得到的模型卡系列相比传统的Monte Carlo模型为工艺生产线中真实的最差情况，在电路的仿真中能够精确的判断电路工艺线波动的容忍度，并且相对Monte Carlo的仿真方法仿真的过程因为不需要做重复计算所以耗时更短，效率更高。
Description
技术领域
本发明涉及半导体设计SPICE仿真和建模领域，且特别涉及一种基于统计模型最差情况的建模方法。
背景技术
现代的集成电路经常是由超过一百万个晶体管所构成的，用来仿真复杂的集成电路系统的仿真方法是设计与生产集成电路的工艺的必要部分，没有这样的仿真系统与方法，集成电路的设计与生产成本会变得很高。为了设计集成电路，第一步是集成电路的功能描述与规格描述，然后在此基础上提出电路图。一般，检查电路图的性能是使用电路仿真器(Circuit Simulator)为辅助的，如果经过电路仿真器仿真后确定电路图不能满足功能描述与规格，需要对电路图进行修改，并且由电路仿真器再次地仿真修改后的电路图的特性，这样的修改与仿真的循环过程会持续直到电路图的特性满足了早期所定的功能要求与规格要求。
根据传统的方法，在使用电子组件模型辅助的电路仿真器以计算包含在集成电路中的电子组件的特性(如对应于功能描述与规格的相关联的电路数量)，例如，晶体管(Transistor)模型提供相关的电路参数以作为在集成电路中的晶体管的端点(如源极、漏极、闸极及基极)，晶体管模型的品质决定了通过电路仿真器所计算得到的特性，与随着制造的集成电路的实际运作特性的匹配程度。例如为数众多的电路仿真器(也称为电路仿效程序，Circuit Emulation Programs)存在包括SPICE、ELDO、SMASH、SABER、VE RILOG及VHDL，在Universityof California at Berkeley发展的SPICE(仿真程序强调在电路的仿效)是集成电路仿真程序，其仿效单一电路组件(如晶体管)的运作，在电路中SPICE也能用来仿真一个或更多晶体管的运作。
一般而言，现代的IC设计中会应用到多种仿真程序，例如：SPICE、SMASH、SABER、VERILOG及VHDL等，其中由University of California at Berkeley最早发明的SPICE(Simulation Program with Integrated Circuit Emphasis)是一种侧重于IC电路仿真的仿真程序，他能仿效单一电路组件(如晶体管)的运作，也能用来仿真由大量晶体管组成的线路的运作。与SPICE仿真软件相对应的是SPICE器件模型，器件模型的品质决定了集成电路通过仿真得到的特性与将要实际制造出来的产品的特性的匹配程度，只有高度精确的器件模型才能成功的仿真集成电路的特性，使得产品的设计过程高效率和低成本。
不仅如此，在集成电路制程中会产生制程波动及器件尺寸的变化，这些都将导致器件或者电路性能的不稳定。因此检验产品是否如预计的那样工作是非常有必要的。例如产品的性能如何、性能的统计分布情况又是怎样的，这些指标的仿真结果都将对于制程产生一个反馈的作用。基于此，精确地反映制程性能的变化情况就是现今器件建模中关注的又一个重要问题。因而衍生出一种通过离散情况模型仿真反映性能变化的方法。现有技术采用蒙特卡罗模型(MonteCarlo method)，又称统计模拟法、随机抽样技术。蒙特卡罗模型的基本思想是，为了求解数学、物理、工程技术以及管理等方面的问题，首先建立一个概率模型或随机过程，使它们的参数，符合概率分布或数学期望；然后通过对模型或过程的观察或抽样试验来计算所求参数的统计特征，并用算术平均值作为所求解的近似值。对于随机性问题，有时还可以根据实际物理背景的概率法则，用电子计算机直接进行抽样试验，从而求得问题的解答。从理论上来说，蒙特卡罗方法需要大量的仿真次数。仿真次数越多，所得到的结果才越精确。应用该方法的SPICE仿真，随机选取多个电路参数代入SPICE统计模型进行运算，例如进行高斯分布运算，该SPICE仿真器多次随机产生预先设定在模型卡中的参数值进行运算，最终得出对应的电路参数特性分布。
蒙特卡罗模型的缺点是他是对整个工艺线波动的一个统计描述，在真正运用的时候需要作大量的取样仿真才能有实际意义，这就意味着需要大量的仿真时间，很多情况下这种对时间的需求是为实际应用所不允许的。而且他多数情况下是反应工艺线中最常出现的情况但不是最差情况，因此作为最差情况分析时并不能真正反应线路对工艺线波动的容差。基于它有这样的缺陷，本发明在蒙特卡罗的基础上阐述一种最差情况建模的方法。
发明内容
本发明提出一种半导体设计仿真领域中基于统计模型最差情况的建模方法，应用该方法所得到的模型卡系列相比传统的Monte Carlo模型为工艺生产线中真实的最差情况，在电路的仿真中能够精确的判断电路工艺线波动的容差，并且相对Monte Carlo的仿真方法仿真的过程耗时更短，效率更高。
为了达到上述目的，本发明提出一种半导体设计仿真领域中基于统计模型的最差情况建模方法，在Monte Carlo模型之外，建立一个查表文件，该查表文件关联器件特性和模型参数值，由此查表文件并联系实际工艺线器件特性的统计信息生成一套最差情况模型，该方法包括下列步骤：
测试器件特性建立被模拟器件的标准模型；
收集工艺线器件特性的统计信息并建立Monte Carlo模型；
在仿真器中作Monte Carlo仿真，记录下每次仿真的器件特性和模型参数值从而得到器件特性和模型参数值的查表文件；
应用查表的方法并联系实际工艺线器件特性的统计信息，查表得到所需的模型参数卡并应用到最差情况仿真中，
其中所述Monte Carlo模型为标准的Monte Carlo模型，应用到集成电路的SPICE仿真之中，所述最差情况模型反应工艺线器件的一系列最差特性情况，用到仿真中测试电路对工艺线变动的容差能力。
进一步的，所述Monte Carlo模型、最差情况模型和被模拟器件的标准模型包括所有可应用于SPICE仿真的模型。
进一步的，所述最差情况模型为应用于SPICE仿真的模型，其包含工艺线器件特性的波动，波动量的大小和工艺线的真实情况完全一致。
进一步的，所述与模型参数关联的器件特性包括开启电压Vth、饱和电流Idsat、漏源电导Gds、跨导Gm、电阻值和电容值以及其他电学特性参数。
进一步的，所述与器件特性关联的模型参数为各SPICE模型中的参数，包括阀值电压Vth0、器件尺寸参数Xl、Xw、栅氧化层厚度Tox这些与工艺线中相关联的参数及其他模型参数。
进一步的，所述仿真运算使用SPICE仿真软件。
进一步的，所述模型参数卡的数量按实际要求选择。
进一步的，所述模型参数卡的数量为大于等于4个。
本发明提出一种半导体设计仿真领域中基于统计模型的针对金属-氧化物-半导体场效应管的最差情况(Worst Case Model)的建模方法，其基本原理是在传统的Monte Carlo的统计学模型的基础上预先生成一个模型参数与器件特性相关联的查表文件(Lookup table)，基于该查表文件并联系实际工艺线上所生产的器件的特性选择出所需的最差情况的模型，应用到线路仿真之中用于最差情况的分析。本发明提出的基于统计学原理的最差情况的建模方法，应用该方法所得到的模型卡系列相比传统的Monte Carlo模型为工艺生产线中真实的最差情况，在电路的仿真中能够精确的判断电路工艺线波动的容忍度，并且相对MonteCarlo的仿真方法仿真的过程因为不需要做重复计算所以耗时更短，效率更高。
附图说明
图1所示为本发明较佳实施例的基于统计模型的最差情况建模方法流程图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
本发明提出一种基于统计模型的最差情况建模方法，应用该方法所得到的模型卡系列相比传统的Monte Carlo模型为工艺生产线中真实的最差情况，在电路的仿真中能够精确的判断电路工艺线波动的容差，并且相对Monte Carlo的仿真方法仿真的过程耗时更短，效率更高。
本发明提出的半导体设计仿真领域中基于统计模型的最差情况建模方法，在Monte Carlo模型之外，建立一个查表文件，该查表文件关联器件特性和模型参数值，由此查表文件并联系实际工艺线器件特性的统计信息生成一套最差情况模型，该方法包括下列步骤：
测试器件特性建立被模拟器件的标准模型；
收集工艺线器件特性的统计信息并建立Monte Carlo模型；
在仿真器中作Monte Carlo仿真，记录下每次仿真的器件特性和模型参数值从而得到器件特性和模型参数值的查表文件；
应用查表的方法并联系实际工艺线器件特性的统计信息，查表得到所需的模型参数卡并应用到最差情况仿真中，
其中所述Monte Carlo模型为标准的Monte Carlo模型，应用到集成电路的SPICE仿真之中，所述最差情况模型反应工艺线器件的一系列最差特性情况，用到仿真中测试电路对工艺线变动的容差能力。
根据本发明较佳实施例，所述Monte Carlo模型、最差情况模型和被模拟器件的标准模型包括所有可应用于SPICE仿真的模型。所述最差情况模型为应用于SPICE仿真的模型，其包含工艺线器件特性的波动，波动量的大小和工艺线的真实情况完全一致。所述与模型参数关联的器件特性包括开启电压Vth、饱和电流Idsat、漏源电导Gds、跨导Gm、电阻值和电容值以及其他电学特性参数。所述与器件特性关联的模型参数为各SPICE模型中的参数，包括阀值电压Vth0、器件尺寸参数X1、Xw、栅氧化层厚度Tox这些与工艺线中相关联的参数及其他模型参数。所述仿真运算使用SPICE仿真软件。所述模型参数卡的数量按实际要求选择。所述模型参数卡的数量为大于等于4个。
请参考图1，图1所示为本发明较佳实施例的基于统计模型的最差情况建模方法流程图。本发明提出一种半导体设计仿真领域中基于统计模型最差情况的建模方法，包括下列步骤：
步骤S10：测量标准晶体管数据；
步骤S20：提取标准模型得到标准模型卡；
步骤S30：收集工艺线器件特性的统计信息；
步骤S40：分析工艺线器件特性并关联模型参数；
步骤S50：用SPICE的格式写工艺线器件特性的统计信息进标准模型，得到Monte Carlo模型；
步骤S60：收集晶圆合格测试的数据，如开启电压Vth、饱和电流Idsat、漏源电导Gds、跨导Gm，漏电流Ioff及其它数据；
步骤S70：作Monte Carlo仿真，得到查表文件；
步骤S80：选出一系列模型卡并应用到最差情况仿真中，测试电路对工艺线变动的容差能力。
本发明提出一种半导体设计仿真领域中基于统计模型的最差情况建模的方法，基于传统Monte Carlo模型，新建立一系列模型卡，该模型卡系列包含工艺线器件的波动信息，可以借此来检查电路对工艺波动的容忍能力，该方法包括下列步骤：
测试器件的特性建立被模拟器件的标准模型；
收集工艺线的器件的统计信息建立Monte Carlo的模型；
在仿真器中作Monte Carlo仿真，记录下每次仿真的器件特性和模型参数值从而得到器件特性和模型参数值的查表文件；
应用查表的方法并联系实际工艺线的器件特性的统计信息，查表得到所需的模型参数卡并应用到最差情况仿真中。
本发明提出的一种半导体设计仿真领域中基于统计模型的最差情况建模的方法，运用该方法生成的模型能够精确的应用到判断电路对工艺波动的容忍度是否在规定范围之中，并且建模和仿真过程耗时更短，效率更高。
综上所述，本发明提出一种半导体设计仿真领域中基于统计模型的最差情况建模的方法，运用该方法生成的模型能够精确的应用到判断电路对工艺波动的容忍度是否在规定范围之中，并且其不需要在仿真的过程中运用蒙特卡罗运算，而是直接根据给定的模型卡进行仿真运算，仿真的过程耗时更短，效率更高。其可以应用于半导体电路设计仿真领域的任何电路部分的对工艺波动的容差的判断，为电路设计的可靠性和性能都带来了极大的提升。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (8)
1.一种半导体设计仿真领域中基于统计模型的最差情况建模方法，其特征在于，在Monte Carlo模型之外，建立一个查表文件，该查表文件关联器件特性和模型参数值，由此查表文件并联系实际工艺线器件特性的统计信息生成一套最差情况模型，该方法包括下列步骤：
测试器件特性建立被模拟器件的标准模型；
收集工艺线器件特性的统计信息并建立Monte Carlo模型；
在仿真器中作Monte Carlo仿真，记录下每次仿真的器件特性和模型参数值从而得到器件特性和模型参数值的查表文件；
应用查表的方法并联系实际工艺线器件特性的统计信息，查表得到所需的模型参数卡并应用到最差情况仿真中，
其中所述Monte Carlo模型为标准的Monte Carlo模型，应用到集成电路的SPICE仿真之中，所述最差情况模型反应工艺线器件的一系列最差特性情况，用到仿真中测试电路对工艺线变动的容差能力。
2.根据权利要求1所述的基于统计模型的最差情况建模方法，其特征在于，所述Monte Carlo模型、最差情况模型和被模拟器件的标准模型包括所有可应用于SPICE仿真的模型。
3.根据权利要求1所述的基于统计模型的最差情况建模方法，其特征在于，所述最差情况模型为应用于SPICE仿真的模型，其包含工艺线器件特性的波动，波动量的大小和工艺线的真实情况完全一致。
4.根据权利要求1所述的基于统计模型的最差情况建模方法，其特征在于，所述与模型参数关联的器件特性包括开启电压Vth、饱和电流Idsat、漏源电导Gds、跨导Gm、电阻值和电容值以及其他电学特性参数。
5.根据权利要求1所述的基于统计模型的最差情况建模方法，其特征在于，所述与器件特性关联的模型参数为各SPICE模型中的参数，包括阀值电压Vth0、器件尺寸参数Xl、Xw、栅氧化层厚度Tox这些与工艺线中相关联的参数及其他模型参数。
6.根据权利要求1所述的基于统计模型的最差情况建模方法，其特征在于，所述仿真运算使用SPICE仿真软件。
7.根据权利要求1所述的基于统计模型的最差情况建模方法，其特征在于，所述模型参数卡的数量按实际要求选择。
8.根据权利要求7所述的基于统计模型的最差情况建模方法，其特征在于，所述模型参数卡的数量为大于等于4个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910055390A CN101655882B (zh) | 2009-07-24 | 2009-07-24 | 基于统计模型最差情况的建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910055390A CN101655882B (zh) | 2009-07-24 | 2009-07-24 | 基于统计模型最差情况的建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101655882A true CN101655882A (zh) | 2010-02-24 |
| CN101655882B CN101655882B (zh) | 2012-10-17 |
Family
ID=41710172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910055390A Active CN101655882B (zh) | 2009-07-24 | 2009-07-24 | 基于统计模型最差情况的建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101655882B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103218503A (zh) * | 2013-05-14 | 2013-07-24 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器释放时间合格率预测方法 |
| CN103246777A (zh) * | 2013-05-14 | 2013-08-14 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器动触头超程时间合格率预测方法 |
| CN103294853A (zh) * | 2013-05-14 | 2013-09-11 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器吸合时间合格率预测方法 |
| CN104679960A (zh) * | 2015-03-13 | 2015-06-03 | 上海集成电路研发中心有限公司 | 一种射频变容器的统计建模方法 |
| CN104881508A (zh) * | 2014-11-27 | 2015-09-02 | 苏州能讯高能半导体有限公司 | 一种基于查表法的半导体器件的建模方法和系统 |
| CN106021001A (zh) * | 2016-05-26 | 2016-10-12 | 熊猫电子集团有限公司 | 一种对环备份电子产品进行可靠性建模分析的方法 |
| CN109657390A (zh) * | 2018-12-28 | 2019-04-19 | 中国电子科技集团公司第二十九研究所 | 一种射频集成制造中工艺ip统计建模方法 |
| CN110135090A (zh) * | 2019-05-21 | 2019-08-16 | 北京航空航天大学 | 一种基于响应面法的电路系统容差建模与分析方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3008876B2 (ja) * | 1997-02-26 | 2000-02-14 | 日本電気株式会社 | 半導体集積回路のシミュレーション方法 |
| CN100468421C (zh) * | 2006-09-30 | 2009-03-11 | 中芯国际集成电路制造(上海)有限公司 | 基于集成电路制程性能变化建立模型的方法 |
| CN101236572B (zh) * | 2007-01-30 | 2010-12-22 | 北京大学 | 一种半导体器件模型自适应参数提取方法 |
-
2009
- 2009-07-24 CN CN200910055390A patent/CN101655882B/zh active Active
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103246777A (zh) * | 2013-05-14 | 2013-08-14 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器动触头超程时间合格率预测方法 |
| CN103294853A (zh) * | 2013-05-14 | 2013-09-11 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器吸合时间合格率预测方法 |
| CN103218503A (zh) * | 2013-05-14 | 2013-07-24 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器释放时间合格率预测方法 |
| CN103246777B (zh) * | 2013-05-14 | 2015-12-23 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器动触头超程时间合格率预测方法 |
| CN103294853B (zh) * | 2013-05-14 | 2016-02-17 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器吸合时间合格率预测方法 |
| CN103218503B (zh) * | 2013-05-14 | 2016-04-20 | 哈尔滨工业大学 | 基于蒙特卡洛模拟的接触器释放时间合格率预测方法 |
| CN104881508B (zh) * | 2014-11-27 | 2018-08-03 | 苏州能讯高能半导体有限公司 | 一种基于查表法的半导体器件的建模方法和系统 |
| CN104881508A (zh) * | 2014-11-27 | 2015-09-02 | 苏州能讯高能半导体有限公司 | 一种基于查表法的半导体器件的建模方法和系统 |
| CN104679960A (zh) * | 2015-03-13 | 2015-06-03 | 上海集成电路研发中心有限公司 | 一种射频变容器的统计建模方法 |
| CN104679960B (zh) * | 2015-03-13 | 2018-04-03 | 上海集成电路研发中心有限公司 | 一种射频变容器的统计建模方法 |
| CN106021001A (zh) * | 2016-05-26 | 2016-10-12 | 熊猫电子集团有限公司 | 一种对环备份电子产品进行可靠性建模分析的方法 |
| CN106021001B (zh) * | 2016-05-26 | 2019-04-16 | 熊猫电子集团有限公司 | 一种对环备份电子产品进行可靠性建模分析的方法 |
| CN109657390A (zh) * | 2018-12-28 | 2019-04-19 | 中国电子科技集团公司第二十九研究所 | 一种射频集成制造中工艺ip统计建模方法 |
| CN110135090A (zh) * | 2019-05-21 | 2019-08-16 | 北京航空航天大学 | 一种基于响应面法的电路系统容差建模与分析方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101655882B (zh) | 2012-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101655882B (zh) | 基于统计模型最差情况的建模方法 | |
| US9218440B2 (en) | Timing verification of an integrated circuit | |
| Liu et al. | Efficient and accurate statistical analog yield optimization and variation-aware circuit sizing based on computational intelligence techniques | |
| CN101706831B (zh) | 半导体设计仿真领域中电路容差测量方法 | |
| Martins et al. | AIDA: Automated analog IC design flow from circuit level to layout | |
| Bounceur et al. | Estimation of analog parametric test metrics using copulas | |
| US8402405B1 (en) | System and method for correcting gate-level simulation accuracy when unknowns exist | |
| CN104933214B (zh) | 集成电路设计方法和装置 | |
| WO2023020307A1 (zh) | 集成电路快速仿真方法、装置及存储介质 | |
| US8819605B1 (en) | Deriving effective corners for complex correlations | |
| CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
| US8943450B1 (en) | Model based analog block coverage system | |
| US8010930B2 (en) | Extracting consistent compact model parameters for related devices | |
| CN103838905A (zh) | 可描述高低温失配特性的晶体管模型及仿真方法 | |
| US20170046470A1 (en) | Process design kit for efficient and accurate mismatch simulation of analog circuits | |
| CN103366033B (zh) | 统计电路仿真的方法和系统 | |
| US10204200B2 (en) | Variation-aware design analysis | |
| CN105447222B (zh) | 用于集成电路的工艺变化分析的方法 | |
| US9582626B1 (en) | Using waveform propagation for accurate delay calculation | |
| CN112232019B (zh) | 一种逻辑资源评估方法 | |
| Pak et al. | Comparison of QMC-based yield-aware pareto front techniques for multi-objective robust analog synthesis | |
| US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
| Kwon et al. | Statistical leakage analysis using Gaussian mixture model | |
| CN113449422B (zh) | 处理测试数据的方法、装置、设备及存储介质 | |
| US11790127B1 (en) | Full correlation aging analysis over combined process voltage temperature variation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |