CN113594040B - 一种双扩散金属氧化物半导体晶体管的制造方法 - Google Patents

一种双扩散金属氧化物半导体晶体管的制造方法 Download PDF

Info

Publication number
CN113594040B
CN113594040B CN202110817741.9A CN202110817741A CN113594040B CN 113594040 B CN113594040 B CN 113594040B CN 202110817741 A CN202110817741 A CN 202110817741A CN 113594040 B CN113594040 B CN 113594040B
Authority
CN
China
Prior art keywords
mode
value
preset
forming
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110817741.9A
Other languages
English (en)
Other versions
CN113594040A (zh
Inventor
林和
黄宏嘉
牛崇实
洪学天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Jinxin Advanced Technology Research Institute Shanxi Co ltd
Jinxin Electronics Manufacturing Shanxi Co ltd
Original Assignee
Jinxin Advanced Technology Research Institute Shanxi Co ltd
Jinxin Electronics Manufacturing Shanxi Co ltd
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinxin Advanced Technology Research Institute Shanxi Co ltd, Jinxin Electronics Manufacturing Shanxi Co ltd, Hongda Xinyuan Shenzhen Semiconductor Co ltd filed Critical Jinxin Advanced Technology Research Institute Shanxi Co ltd
Priority to CN202110817741.9A priority Critical patent/CN113594040B/zh
Publication of CN113594040A publication Critical patent/CN113594040A/zh
Application granted granted Critical
Publication of CN113594040B publication Critical patent/CN113594040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种双扩散金属氧化物半导体晶体管的制造方法，包括：步骤S1：在P型衬底上形成N+型掩埋层；步骤S2：在N+型掩埋层上生长N型外延层；步骤S3：在N型外延层上形成P+深埋层和场氧化物；步骤S4：在场氧化物旁形成栅极氧化层；步骤S5：在栅极氧化层上沉积多晶硅栅极并用磷掺杂；步骤S6：在N型外延层上采用粒子掺杂形成P型基极；步骤S7：在N外延层上方以光刻形成漏极和源极；步骤S8：在漏极上形成漏区金属接触区，在源极上形成源区金属接触区。本发明消除基极的穿孔效应，改善晶体管的电参数：减少漏‑源之间的漏电流，增加击穿电压，并最大程度地减少制造集成电路(I C)中的晶体管的光刻次数，从而降低成本。

Description

一种双扩散金属氧化物半导体晶体管的制造方法
技术领域
本发明涉及半导体晶体管制造技术领域，特别涉及一种双扩散金属氧化物半导体晶体管的制造方法。
背景技术
目前，DMOS晶体管，包括在P型硅衬底上形成N+掩埋层和N型外延层，形成栅极氧化物，施加多晶硅层，形成P型晶体管的基极，N漂移区，N+漏极和源极区，金属与栅极，基极，漏极和源极区接触。
这种晶体管的主要缺点之一是在磷离子掺杂到N+型漏极-源极区的情况下，由于源极与P型基区的“击穿”(穿孔)效应，导致晶体管的基本参数恶化。
发明内容
本发明目的之一在于提供了一种双扩散金属氧化物半导体晶体管的制造方法，消除基极的穿孔效应，改善晶体管的电参数：减少漏-源之间的漏电流，增加击穿电压，并最大程度地减少制造集成电路(IC)中的晶体管的光刻次数，从而降低成本。
本发明实施例提供的一种双扩散金属氧化物半导体晶体管的制造方法，包括：
步骤S1：在P型衬底上形成N+型掩埋层；
步骤S2：在N+型掩埋层上生长N型外延层；
步骤S3：在N型外延层上形成P+深埋层和场氧化物；
步骤S4：在场氧化物旁形成栅极氧化层；
步骤S5：在栅极氧化层上沉积多晶硅栅极并用磷掺杂；
步骤S6：在N型外延层上采用粒子掺杂形成P型基极；
步骤S7：在N外延层上方以光刻形成漏极和源极；
步骤S8：在漏极上形成漏区金属接触区，在源极上形成源区金属接触区。
优选的，在步骤S3中形成的场氧化物的水平尺寸为0.5到0.8μm。
优选的，在步骤S5中形成的多晶硅栅极的内角呈圆形。
优选的，在步骤S7中形成的漏极和源极，使用磷或磷和砷的混合物进行掺杂。
优选的，在步骤S8中形成的漏极金属接触区和源区金属接触区，在形成过程中涉及形成硅化钛。
优选的，在步骤S3中形成的P+深埋层到在步骤S5中形成的多晶硅栅极的距离为1μm。
优选的，双扩散金属氧化物半导体晶体管的制造方法，还包括：
步骤S11：基于预设的抽样规则，抽取基于步骤S1至步骤S8制成的成品作为检测样品；
步骤S12：对检测样品进行检测，获取多个检测参数；
步骤S13：将检测参数与制备时的工艺参数相关联，形成关联数据；
步骤S14：对多种不同的工艺参数下的检测样品的关联数据进行归类总结，构建工艺参数调整库。
优选的，双扩散金属氧化物半导体晶体管的制造方法，还包括：
步骤S21：当基于工艺参数调整库对步骤S1至步骤S8中的工艺参数进行调整后，对调整后的成品进行检验；
步骤S22：当检验的检测参数与预设的调整后的预期目标参数的差值大于预设的阈值时，将调整前的检测参数和工艺参数、调整后的检测参数和工艺参数、调整依据的工艺参数调整库内的数据发送至预设的多个专家；
步骤S23：接收专家反馈的分析结果，基于分析结果确定调整方式；
步骤S24：基于调整方式再次对工艺参数进行调整。
优选的，步骤S23：接收专家反馈的分析结果，基于分析结果确定调整方式；包括：
解析分析结果，确定各个分析结果对应的待确定方式；
将待确定方式进行两两计算相似度；
基于相似度和预设的第一阈值，将待确定方式聚类分组构建多个方式集；方式集内待确定方式之间的相似度都大于预设的第一阈值；
获取方式集内各个待确定方式对应的专家的权限值；
基于权限值计算各个方式集的第一可信值，第一可信值的计算公式如下：
Figure BDA0003170777830000031
其中，K1为第一可信值；Qi为方式集内第i个待确定方式对应的专家的权限值；n为方式集内待确定方式的总数；α为预设的第一置换系数；
基于工艺参数调整库，确定参考调整方式；
计算方式集内各个待确定方式与参考调整方式的相似度，基于计算的相似度，确定方式集的第二可信值，第二可信值的计算公式如下：
Figure BDA0003170777830000032
其中，K2为第二可信值；Xi方式集内第i个待确定方式与参考调整方式的相似度，β为预设的第二置换系数；
基于第一可信值和第二可信值的和值挑选方式集；基于方式集内待确定方式与其他待确认调整方式的相似度总和挑选待确定方式作为调整方式。
优选的，双扩散金属氧化物半导体晶体管的制造方法，还包括：
基于调整方式再次对工艺参数调整后的成品的检验参数与调整前的检验参数进行比较，基于比较结果对调整方式对应的专家及与调整方式在同一方式集内的专家的权限值，上调公式如下：
Figure BDA0003170777830000033
其中，Q′为调整后的权限值；Q为调整前的权限值；m为专家在当前往前追溯一预设的时间段内的与本次调整为相同调整模式的权限调整次数加一；σ为预设的调整基数；
Figure BDA0003170777830000041
为预设的基数辅助值；d为基于比较结果确定的预设常数，当比较结果为正向时，d＝1，当比较结果为反向时，d＝-1；
当调整后的权限值大于预设的最大权限值时，以最大权限值为专家的权限值；
当调整后的权限值小于预设的最小权限值时，以最小权限值为专家的权限值。
本发明的优点如下：
一、根据实际应用的需要，通过同时改进DMOS晶体管的设计与工艺来改善晶体管的电参数。
二、改进后的DMOS晶体管，器件漏-源之间的漏电流显著减少(当源漏电压＝30V时，新设计与工艺使源极与漏极之间的漏电流减少了五个数量级)。
三、改进后的DMOS晶体管，器件漏-源之间的击穿电压大幅度增加(当源漏之间的漏电流＝100微微安时，新设计与工艺使源极与漏极之间的击穿电压增加了50％)。
四、改进后的DMOS晶体管，光刻掩膜的数量为13张，比原型设计减少了25％以上，降低了生产成本。
五、此发明所采用的方法不仅可以用于硅基的高功率高压DMOS晶体管及相关的集成电路，也可以推广应用于其它类型的半导体功率器件与集成电路，如碳化硅(SiC)，氮化镓(GaN)，砷化镓(GaAs)，等化合物半导体器件与集成电路。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种双扩散金属氧化物半导体晶体管的制造方法的示意图；
图2为原型DMOS晶体管的横截面的示意图；
图3为本发明的制作方法制作的DMOS晶体管的横截面的示意图；
图4至图10为本发明的制作方法对应的各个步骤的DMOS晶体管的横截面的示意图；
图11为DMOS晶体管的单元的设计特征俯视图；
图12为DMOS晶体管的性能示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提供了一种双扩散金属氧化物半导体晶体管的制造方法，如图1所示，包括：
步骤S1：在P型衬底上形成N+型掩埋层；
步骤S2：在N+型掩埋层上生长N型外延层；
步骤S3：在N型外延层上形成P+深埋层和场氧化物；
步骤S4：在场氧化物旁形成栅极氧化层；
步骤S5：在栅极氧化层上沉积多晶硅栅极并用磷掺杂；
步骤S6：在N型外延层上采用粒子掺杂形成P型基极；
步骤S7：在N外延层上方以光刻形成漏极和源极；
步骤S8：在漏极上形成漏区金属接触区，在源极上形成源区金属接触区。
优选的，在步骤S3中形成的场氧化物的水平尺寸为0.5到0.8μm。
优选的，在步骤S5中形成的多晶硅栅极的内角呈圆形。
优选的，在步骤S7中形成的漏极和源极，使用磷或磷和砷的混合物进行掺杂。
优选的，在步骤S8中形成的漏极金属接触区和源区金属接触区，在形成过程中涉及形成硅化钛。
优选的，在步骤S3中形成的P+深埋层到在步骤S5中形成的多晶硅栅极的距离为1μm。
上述技术方案的工作原理及有益效果为：
图2显示了原型DMOS晶体管的横截面。图3则展示了所提出的DMOS晶体管的横截面。图4-10描述了作为集成电路一部分的DMOS晶体管的器件设计与工艺流层，图11是DMOS晶体管的单元的设计特征俯视图。图12是DMOS晶体管的击穿电压的特性图，由图12可以看出，在新型DMOS晶体管中，由于高掺杂浓度P+深埋层与多晶硅栅极之间的距离固定在0.5μm至1.0μm的范围内，并且多晶硅栅极的单元内角具有倒圆角，倒圆的长度为1-1.4μm。这样就有效地避免了源极对N+基极的击穿，从而减少了漏极和源极之间的漏电水平。减少漏电的原理叙述如下：通过在多晶硅栅极上进行离子注入形成P型基极，将多晶硅栅极用作掩模，多晶硅栅极内角的倒圆形确保了杂质扩散后栅极下基底杂质浓度的均匀分布；P+深埋层补偿了磷在源极处的沟道效应，从P+深层到栅极的距离应能够满足在N+源下提供足够的硼粒子浓度。DMOS晶体管的这种设计可以减少漏极-源极之间的漏电，从而增加晶体管的击穿电压，而诸如晶体管在断开状态的电阻值等重要参数不变。通过选择工艺过程中扩散层中的掺杂浓度，使得只需要使用13次光刻就不仅可以获得功能性的DMOS器件，而且可以获得高压和低压MOS，高压场效应晶体管，高压和低压NPN，低压PNP晶体管，齐纳二极管，肖特基二极管等集成电路的基本元器件。图4中显示该晶体管形成于P型衬底中，并具有N+型掩埋层。然后，生长P型或N型外延层。N+型埋层减少了PNP双极寄生晶体管的影响。图5中N型外延层形成在P型外延膜中，扩散后与N+掩埋层合并。图6为对应图5的下一步，是形成场氧化物和P+深埋层。晶体管的漂移N区位于场效应氧化物的下方。场氧化物的水平尺寸(0.5到0.8μm)决定了漂移区的长度。该尺寸越小，晶体管的导通电阻越低。场氧化物的使用还减小了密勒电容并增加了晶体管的漏-源击穿电压。P+深层45到多晶硅栅极的固定距离补偿了DMOS晶体管基极中的磷沟道效应。如图7所示，多晶硅栅极沉积在栅极氧化物的表面上。然后用磷掺杂多晶硅。如图8所示，通过在多晶硅掩模上进行离子掺杂来形成P型基极。DMOS晶体管单元的多晶硅栅极的内角呈圆形(如图11所示)。这种栅极设计允许在多晶硅栅极下方的DMOS晶体管的基极中实现杂质浓度的均匀分布。对应于图9，光刻形成漏极和源极。为了掺杂漏极和源极区，可以使用磷以及砷+磷的混合物。下一步是形成与DMOS基极接触的P+区域。形成与晶体管所有区域的金属接触。金属接触形成过程涉及形成硅化钛，以用作肖特基二极管的势垒金属。最终结构在图10中示出。晶体管的漂移区也可以通过单独的光刻操作和随后的磷离子掺杂形成，以减小晶体管的导通电阻。结合图10和11所示的DMOS晶体管是作为一种直流-直流(DC-DC)电流变换器集成电路的一部分制成的。从P+深埋区域到晶体管的栅极的距离是1μm，晶体管单元的栅极的内角的圆角的长度是1μm，在漂移区域中的场氧化物的长度是0.8μm，DMOS单元的间距为10μm。在工艺过程中，栅氧化层厚度为25nm，金属化厚度为2μm，光刻掩模的数量为13。图12示出了图10、11所示结构的2000个单元的漏极击穿电压特性(曲线2)。与不使栅极的内角变圆并且从P+深层到栅极的距离为1.5μm的结构的漏极击穿电压特性(曲线1)相比。新设计的DMOS晶体管在漏源极电压为30V时没有明显的漏电，这使得在最大电源电压为30V时可以确保IC的可操作性。为了消除中DMOS晶体管的漏极源漏极间的漏电流，在工艺过程中(图12中曲线2)，与P+深层的距离应为0.8μm，这与N型槽区杂质浓度较高有关。在漏源极电压为0.2v时，DMOS晶体管处于打开状态时的电阻率没有变化。在栅极电压为5v，对于30v器件的工艺流程，电阻率为43mΩ·mm2，对于18V器件的工艺过程，电阻率为27mΩ·mm2。因此，这种技术解决方案可以减少漏源极之间的漏电流，从而增加晶体管的击穿电压。同时，诸如处于开通状态的晶体管的导通电阻之类的重要参数不会改变，此外，DMOS晶体管的设计的特征是仅使用13次光刻掩模，从而显著降低了这种工艺制造的集成电路产品的成本。
在一个实施例中，双扩散金属氧化物半导体晶体管的制造方法，还包括：
步骤S11：基于预设的抽样规则，抽取基于步骤S1至步骤S8制成的成品作为检测样品；
步骤S12：对检测样品进行检测，获取多个检测参数；
步骤S13：将检测参数与制备时的工艺参数相关联，形成关联数据；
步骤S14：对多种不同的工艺参数下的检测样品的关联数据进行归类总结，构建工艺参数调整库。
上述技术方案的工作原理及有益效果为：
为了优化工艺，通过抽样规则进行抽样检测，将检测的检测参数与工艺参数进行关联形成工艺参数调整库，方便在后续生成时对工艺参数进行调整；其中，工艺参数包括：光刻的时间、光线波长、掺杂杂质浓度等；检测参数包括：P型衬底厚度、N+型掩埋层厚度、场氧化物厚度及大小、栅极氧化层的厚度及大小等。
在一个实施例中，双扩散金属氧化物半导体晶体管的制造方法，还包括：
步骤S21：当基于工艺参数调整库对步骤S1至步骤S8中的工艺参数进行调整后，对调整后的成品进行检验；
步骤S22：当检验的检测参数与预设的调整后的预期目标参数的差值大于预设的阈值时，将调整前的检测参数和工艺参数、调整后的检测参数和工艺参数、调整依据的工艺参数调整库内的数据发送至预设的多个专家；
步骤S23：接收专家反馈的分析结果，基于分析结果确定调整方式；
步骤S24：基于调整方式再次对工艺参数进行调整。
上述技术方案的的工作原理及有益效果为：
当通过工艺参数调整库调整后的工艺，未达到预期目标参数时，可以采用联合多位专家进行分析，给出理想的调整方式，以实现对工艺的优化，提高了制造出的成品的性能。
在一个实施例中，步骤S23：接收专家反馈的分析结果，基于分析结果确定调整方式；包括：
解析分析结果，确定各个分析结果对应的待确定方式；
将待确定方式进行两两计算相似度；
基于相似度和预设的第一阈值，将待确定方式聚类分组构建多个方式集；方式集内待确定方式之间的相似度都大于预设的第一阈值；
获取方式集内各个待确定方式对应的专家的权限值；
基于权限值计算各个方式集的第一可信值，第一可信值的计算公式如下：
Figure BDA0003170777830000091
其中，K1为第一可信值；Qi为方式集内第i个待确定方式对应的专家的权限值；n为方式集内待确定方式的总数；α为预设的第一置换系数；
基于工艺参数调整库，确定参考调整方式；
计算方式集内各个待确定方式与参考调整方式的相似度，基于计算的相似度，确定方式集的第二可信值，第二可信值的计算公式如下：
Figure BDA0003170777830000092
其中，K2为第二可信值；Xi方式集内第i个待确定方式与参考调整方式的相似度，β为预设的第二置换系数；
基于第一可信值和第二可信值的和值挑选方式集；基于方式集内待确定方式与其他待确认调整方式的相似度总和挑选待确定方式作为调整方式。
上述技术方案的工作原理及有益效果为：
通过第一可信值和第二可信值的和值挑选方式集；基于方式集内待确定方式与其他待确认调整方式的相似度总和挑选待确定方式作为调整方式；实现了调整方式的合理确定。
在一个实施例中，双扩散金属氧化物半导体晶体管的制造方法，还包括：
基于调整方式再次对工艺参数调整后的成品的检验参数与调整前的检验参数进行比较，基于比较结果对调整方式对应的专家及与调整方式在同一方式集内的专家的权限值，上调公式如下：
Figure BDA0003170777830000101
其中，Q′为调整后的权限值；Q为调整前的权限值；m为专家在当前往前追溯一预设的时间段内的与本次调整为相同调整模式的权限调整次数加一；σ为预设的调整基数；
Figure BDA0003170777830000102
为预设的基数辅助值；d为基于比较结果确定的预设常数，当比较结果为正向时，d＝1，当比较结果为反向时，d＝-1；
当调整后的权限值大于预设的最大权限值时，以最大权限值为专家的权限值；
当调整后的权限值小于预设的最小权限值时，以最小权限值为专家的权限值。
上述技术方案的工作原理及有益效果为：
基于专家的权限值的调整实现具有准确经验和技术的专家对于方案的影响度的上调，以提高最后确定的调整方式的准确性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种双扩散金属氧化物半导体晶体管的制造方法，其特征在于，包括：
步骤S1：在P型衬底上形成N+型掩埋层；
步骤S2：在N+型掩埋层上生长N型外延层；
步骤S3：在N型外延层上形成P+深埋层和场氧化物；
步骤S4：在场氧化物旁形成栅极氧化层；
步骤S5：在所述栅极氧化层上沉积多晶硅栅极并用磷掺杂；
步骤S6：在N型外延层上采用粒子掺杂形成P型基极；
步骤S7：在N外延层上方以光刻形成漏极和源极；
步骤S8：在所述漏极上形成漏区金属接触区，在所述源极上形成源区金属接触区；
步骤S11：基于预设的抽样规则，抽取基于所述步骤S1至所述步骤S8制成的成品作为检测样品；
步骤S12：对所述检测样品进行检测，获取多个检测参数；
步骤S13：将所述检测参数与制备时的工艺参数相关联，形成关联数据；
步骤S14：对多种不同的工艺参数下的检测样品的所述关联数据进行归类总结，构建工艺参数调整库；
步骤S21：当基于所述工艺参数调整库对步骤S1至步骤S8中的工艺参数进行调整后，对调整后的成品进行检验；
步骤S22：当检验的检测参数与预设的调整后的预期目标参数的差值大于预设的阈值时，将所述调整前的检测参数和工艺参数、调整后的检测参数和工艺参数、调整依据的所述工艺参数调整库内的数据发送至预设的多个专家；
步骤S23：接收所述专家反馈的分析结果，基于所述分析结果确定调整方式；
步骤S24：基于所述调整方式再次对所述工艺参数进行调整；
其中，所述步骤S23：接收所述专家反馈的分析结果，基于所述分析结果确定调整方式；包括：
解析所述分析结果，确定各个分析结果对应的待确定方式；
将所述待确定方式进行两两计算相似度；
基于所述相似度和预设的第一阈值，将所述待确定方式聚类分组构建多个方式集；所述方式集内所述待确定方式之间的相似度都大于预设的第一阈值；
获取所述方式集内各个待确定方式对应的所述专家的权限值；
基于所述权限值计算各个所述方式集的第一可信值，所述第一可信值的计算公式如下：
Figure DEST_PATH_IMAGE001
；
其中，
Figure 681480DEST_PATH_IMAGE002
为所述第一可信值；
Figure DEST_PATH_IMAGE003
为所述方式集内第
Figure 897435DEST_PATH_IMAGE004
个所述待确定方式对应的所述专 家的所述权限值；
Figure DEST_PATH_IMAGE005
为所述方式集内所述待确定方式的总数；
Figure 495907DEST_PATH_IMAGE006
为预设的第一置换系数；
基于所述工艺参数调整库，确定参考调整方式；
计算所述方式集内各个所述待确定方式与所述参考调整方式的相似度，基于计算的相似度，确定所述方式集的第二可信值，所述第二可信值的计算公式如下：
Figure DEST_PATH_IMAGE007
；
其中，
Figure 513542DEST_PATH_IMAGE008
为所述第二可信值；
Figure DEST_PATH_IMAGE009
所述方式集内第
Figure 539266DEST_PATH_IMAGE004
个所述待确定方式与所述参考调整 方式的相似度，
Figure 275141DEST_PATH_IMAGE010
为预设的第二置换系数；
基于所述第一可信值和所述第二可信值的和值挑选所述方式集；基于所述方式集内所述待确定方式与其他待确定方式的相似度总和挑选所述待确定方式作为所述调整方式；
其中，在所述步骤S5中形成的所述多晶硅栅极的内角呈圆形；尺寸为1-1.4μm。
2.如权利要求1所述的双扩散金属氧化物半导体晶体管的制造方法，其特征在于，在步骤S3中形成的所述场氧化物的水平尺寸为0.5到0.8μm。
3.如权利要求1所述的双扩散金属氧化物半导体晶体管的制造方法，其特征在于，在步骤S7中形成的漏极和源极，使用磷或磷和砷的混合物进行掺杂。
4.如权利要求1所述的双扩散金属氧化物半导体晶体管的制造方法，其特征在于，在步骤S8中形成的所述漏极金属接触区和所述源区金属接触区，在形成过程中涉及形成硅化钛。
5.如权利要求1所述的双扩散金属氧化物半导体晶体管的制造方法，其特征在于，在步骤S3中形成的所述P+深埋层到在步骤S5中形成的多晶硅栅极的距离为在0.5μm至1.0μm的范围内。
6.如权利要求1所述的双扩散金属氧化物半导体晶体管的制造方法，其特征在于，还包括：
基于所述调整方式再次对所述工艺参数调整后的成品的检验参数与调整前的检验参数进行比较，基于比较结果对所述调整方式对应的专家及与所述调整方式在同一所述方式集内的专家的所述权限值，上调公式如下：
Figure DEST_PATH_IMAGE011
；
其中，
Figure 175839DEST_PATH_IMAGE012
为调整后的所述权限值；
Figure DEST_PATH_IMAGE013
为调整前的所述权限值；
Figure 782401DEST_PATH_IMAGE014
为所述专家在当前往前 追溯一预设的时间段内的与本次调整为相同调整模式的权限调整次数加一；
Figure DEST_PATH_IMAGE015
为预设的调 整基数；
Figure 979027DEST_PATH_IMAGE016
为预设的基数辅助值；
Figure DEST_PATH_IMAGE017
为基于所述比较结果确定的预设常数，当比较结果为正 向时，
Figure 936619DEST_PATH_IMAGE018
，当比较结果为反向时，
Figure DEST_PATH_IMAGE019
；
当调整后的所述权限值大于预设的最大权限值时，以所述最大权限值为所述专家的所述权限值；
当调整后的所述权限值小于预设的最小权限值时，以所述最小权限值为所述专家的所述权限值。
CN202110817741.9A 2021-07-20 2021-07-20 一种双扩散金属氧化物半导体晶体管的制造方法 Active CN113594040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110817741.9A CN113594040B (zh) 2021-07-20 2021-07-20 一种双扩散金属氧化物半导体晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110817741.9A CN113594040B (zh) 2021-07-20 2021-07-20 一种双扩散金属氧化物半导体晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN113594040A CN113594040A (zh) 2021-11-02
CN113594040B true CN113594040B (zh) 2023-01-10

Family

ID=78248377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110817741.9A Active CN113594040B (zh) 2021-07-20 2021-07-20 一种双扩散金属氧化物半导体晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN113594040B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639277B2 (en) * 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
WO2005029590A1 (ja) * 2003-09-18 2005-03-31 Shindengen Electric Manufacturing Co., Ltd. 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
JP2009059949A (ja) * 2007-08-31 2009-03-19 Sharp Corp 半導体装置、および、半導体装置の製造方法
US7851314B2 (en) * 2008-04-30 2010-12-14 Alpha And Omega Semiconductor Incorporated Short channel lateral MOSFET and method
CN101840451B (zh) * 2010-04-21 2014-05-28 云南大学 一种集成电路工艺参数模型的优化方法
EP2390025A1 (en) * 2010-05-30 2011-11-30 AKADEMIA GORNICZO-HUTNICZA im. Stanislawa Staszica Method for casting using simulation of casting process, system for casting using simulation of casting process and data base
CN107093625B (zh) * 2017-04-17 2021-06-04 上海华虹宏力半导体制造有限公司 双扩散漏nmos器件及制造方法
US11127856B2 (en) * 2019-04-09 2021-09-21 Nxp Usa, Inc. LDMOS with diode coupled isolation ring

Also Published As

Publication number Publication date
CN113594040A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
US10727334B2 (en) Lateral DMOS device with dummy gate
US20240014260A1 (en) High voltage resistor with high voltage junction termination
US9105657B2 (en) Methods for producing near zero channel length field drift LDMOS
US7981747B2 (en) Semiconductor device and a method of manufacturing the same
US9666696B2 (en) Method of manufacturing a vertical junction field effect transistor
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
KR102056094B1 (ko) Ｊｆｅｔ 부분을 포함하는 다이오드 소자에 관련된 방법 및 장치
US9935176B1 (en) Method for fabricating LDMOS using CMP technology
US10121907B2 (en) Planar triple-implanted JFET
US11652099B2 (en) Concept for silicon for carbide power devices
US20100117164A1 (en) Semiconductor device with a low jfet region resistance
CN113594040B (zh) 一种双扩散金属氧化物半导体晶体管的制造方法
US10670638B2 (en) Layout for reduced cross-talk in common terminal transistor
CN207409498U (zh) 电子器件
US20030151090A1 (en) Method of manufacturing power MOSFET device with reduced snap-back and being capable of increasing avalanche-breakdown current endurance
US8704296B2 (en) Trench junction field-effect transistor
CN104518021A (zh) 一种vdmos器件元胞结构及其制作方法
US10741685B2 (en) Semiconductor devices having a fin channel arranged between source and drift regions and methods of manufacturing the same
Shimbori et al. A novel 600V lateral RESURF 4H-SiC MESFET with sloped field plate for high power and high frequency applications
US11069777B1 (en) Manufacturing method of self-aligned DMOS body pickup
Krishnamurthy et al. Simulation study of single event burnout hardening technique on power UMOSFET using P-Island layer
US20230360916A1 (en) Method for reducing parasitic junction field effect transistor resistance
Kinzer et al. A high density self-aligned 4-mask planar VDMOS process
Sunitha et al. Design & Optimization of LDMOS Transistor Using Doped Silicon Pockets in Buried Oxide
Vacula Optimalizace výkonových MOSFET součástek vhodných pro integrované obvody

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221216

Address after: 518000 room 210, 2nd floor, building A3, Hangcheng innovation and entrepreneurship Park, 159 Hangcheng Avenue, Sanwei community, Hangcheng street, Bao'an District, Shenzhen City, Guangdong Province

Applicant after: Hongda Xinyuan (Shenzhen) Semiconductor Co.,Ltd.

Applicant after: Jinxin Electronics Manufacturing (Shanxi) Co.,Ltd.

Applicant after: Jinxin Advanced Technology Research Institute (Shanxi) Co.,Ltd.

Address before: 518000 room 210, 2nd floor, building A3, Hangcheng innovation and entrepreneurship Park, 159 Hangcheng Avenue, Sanwei community, Hangcheng street, Bao'an District, Shenzhen City, Guangdong Province

Applicant before: Hongda Xinyuan (Shenzhen) Semiconductor Co.,Ltd.

GR01 Patent grant
GR01 Patent grant