JP2004047880A - 薄膜トランジスタ及びその製造方法、それを用いた表示装置、並びに電子機器 - Google Patents
薄膜トランジスタ及びその製造方法、それを用いた表示装置、並びに電子機器 Download PDFInfo
- Publication number
- JP2004047880A JP2004047880A JP2002205592A JP2002205592A JP2004047880A JP 2004047880 A JP2004047880 A JP 2004047880A JP 2002205592 A JP2002205592 A JP 2002205592A JP 2002205592 A JP2002205592 A JP 2002205592A JP 2004047880 A JP2004047880 A JP 2004047880A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- source
- drain
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】ソース領域1dとドレイン領域1eとチャネル領域1a′とを有する半導体層1aと、絶縁層2を介して前記チャネル領域1a′に対向配置されたゲート層3aとを備えて構成し、前記絶縁層2の、前記ゲート層3aと前記チャネル領域1a′との間に位置するゲート絶縁領域2′の層厚を、前記ソース領域1dを覆うソース被覆領域2d及び前記ドレイン領域1eを覆うドレイン被覆領域2eの層厚よりも薄くし、前記半導体層1aの前記ソース領域1dとドレイン領域1eとの間の領域の層厚を、前記ソース領域1d及び前記ドレイン領域1eの層厚よりも薄くする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、薄膜トランジスタ及びその製造方法、それを用いた表示装置並びに電子機器に関し、詳しくは、電気特性と生産性とを共に改善した薄膜トランジスタ構造に関するものである。
【0002】
【従来の技術】
薄膜トランジスタ(Thin Film Transistor、以下、TFTと略記する)は様々なデバイスの駆動回路においてスイッチング素子として広く用いられている。例えば、アクティブマトリクス型の液晶表示装置では、各表示画素がこのTFTにより選択される。
一般に、TFTは、図14に示すように、互いに離間して形成されるソース領域301及びドレイン領域302と、これらの領域301,302に電気的にコンタクトして形成されるチャネル領域303と、このチャネル領域303上に形成されるゲート絶縁膜305と、このゲート絶縁膜305上に形成されるゲート電極304とを有し、ゲート電極304の電位を制御することで、チャネル303のキャリアを電界励起し、ソース領域301,ドレイン領域302間の導通を制御している。
【0003】
図17,図18は、LDD(Lightly Doped Drain)構造を有するTFTの製造方法の一例を示している。このようなTFTを製造する際には、図17(a)に示すように、まず、ガラス基板310にシリコン薄膜からなる半導体層300を成膜し、フォトレジスト工程,エッチング工程を経て図17(b)に示すような所望のパターンを形成する。次に、熱酸化により半導体層300上に酸化膜305aを形成し(図17(c))、更に、高温酸化膜を成膜してゲート絶縁膜305を形成する(図17(d))。
【0004】
次に、ゲート絶縁膜305上にシリコン薄膜からなる半導体層を成膜し、フォトレジスト工程,エッチング工程を経て図18(a)に示すような所望のパターンのゲート電極304を形成する。そして、このゲート電極304をマスクとして半導体層300にリン(P)等のV族元素を低濃度(2×1013/cm2)でドープし(図18(b))、更に、ゲート電極304上にレジストを設けた後、高濃度(2×1015/cm2)でPをドープし(図18(c))、レジストを除去する。これにより、半導体層300の中央部はドープされないチャネル領域303となり、両端部はそれぞれ高濃度にドープされた高濃度ソース領域(ソース領域)301,高濃度ドレイン領域(ドレイン領域)302となる。また、高濃度ソース領域301,高濃度ドレイン領域302とチャネル領域303との間の領域は、それぞれ低濃度にドープされた低濃度ソース領域306,低濃度ドレイン領域307となる。
【0005】
その後、図18(d)に示すように、基板310上に層間絶縁膜308を形成し、ドライエッチング等によりソース領域301及びドレイン領域302上の絶縁層305,層間絶縁膜308にコンタクトホール309aを開ける。そして、金属配線309を介して信号線や画素電極(いずれも図示略)に接続する。
【0006】
【発明が解決しようとする課題】
ところで、背面に高輝度光源を備えた投射型液晶表示装置(プロジェクタ)のライトバルブでは、光源からの光によってチャネル303のキャリアが光励起され、光リーク電流が発生するという課題がある。このような光リーク電流は画素電極電位の変動を招き表示品質を劣化させるため、TFTの形成領域の下部には光遮光膜が形成され、半導体層へのバックライト光の入射を防止するようになっている。しかしながら、このような遮光膜を設けても、反射等による表示画素領域からの入射光を完全に防ぐことはできない。
【0007】
このような不具合を解決する方法として、半導体層300の層厚を薄くする方法が考えられるが、半導体層300の層厚を薄くすると、画素電極とTFTとを接続するコンタクトホール309aを介して導通される信号線や画素電極とのコンタクト抵抗が大きくなってしまう。また、コンタクトホール309aをドライエッチングにより形成する場合の加工マージンを減少させてしまう。十分な加工マージンを確保することができない場合、このようなエッチングによって、半導体層300を突き抜けてしまう虞がある。
【0008】
また、半導体層300の層厚を薄くすると、TFTの耐圧を確保することが困難となる。一般に、液晶を駆動させるためには、電源電圧が10〜15V程度必要である。また、高速応答性が要求される場合には、半導体層300の層厚を厚くしてシート抵抗を小さくすることが好ましい。
また、上述の不具合を解決するために、図15に示すように、基板310上にソース領域301,ドレイン領域302となる位置に、予めシリコン膜301a,302aを形成し、このシリコン膜301a,302a上に半導体層300を形成することで、ソース領域301及びドレイン領域302の層厚をチャネル領域303の層厚よりも厚くする方法が考えられる。
【0009】
しかしながら、上述の方法では、シリコン膜301a,302aを形成する工程が増える他、シリコン膜301a,302aをパターニングする際に、ガラス基板310に、図16に示すようなエッチングによるえぐれが生じる。このため、シリコン膜301a,302a上に形成した半導体層300が屈曲した形状となり、段切れ等が生じて十分な電流値をとることができない。
本発明は、上記の課題を解決するためになされたものであって、ソース電極やドレイン電極の電気特性を損なうことなくチャネル領域に生じる光リーク電流を低減させることができるようにした薄膜トランジスタ及びその製造方法、それを用いた表示装置並びに電子機器を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記の目的を達成するために、本発明の薄膜トランジスタは、ソース領域とドレイン領域とチャネル領域とを有する半導体層と、絶縁層を介して前記チャネル領域に対向配置されたゲート層とを備え、前記絶縁層は、前記ゲート層と前記チャネル領域との間に位置するゲート絶縁領域と、前記ソース領域を覆うソース被覆領域と、前記ドレイン領域を覆うドレイン被覆領域とを有し、前記絶縁層の前記ゲート絶縁領域の層厚は、前記ソース被覆領域及び前記ドレイン被覆領域の層厚よりも薄く、前記半導体層の前記ソース領域とドレイン領域との間の領域の層厚は、前記ソース領域及び前記ドレイン領域の層厚よりも薄いことを特徴とする。
【0011】
つまり、本構成の薄膜トランジスタは、半導体層のソース領域とドレイン領域との間の領域(以下、ソース−ドレイン間領域という)に凹部となる段差が設けられるとともに、ソース−ドレイン間領域には薄いゲート絶縁層が形成された構成となっている。
本構成によれば、ソース−ドレイン間領域に位置するチャネル領域の層厚が薄いため、光励起されるキャリアの量が少なくなり、光リーク電流を低減することができる。これにより、ON/OFF電流比を大きくすることができ、薄膜トランジスタをより高い周波数レンジで動作させることができる。また、ゲート絶縁層の層厚よりもソース被覆領域及びドレイン被覆領域の層厚が厚いため、ソース領域、ドレイン領域と低濃度ソース領域、低濃度ドレイン領域に一度のイオンドープで不純物を注入する条件設定の設定可能な範囲が広がるという効果がある。
【0012】
また、ソース領域及びドレイン領域の層厚を、従来同様の層厚或いはそれよりも厚く構成することができるため、コンタクトホールを介して導通される画素電極や信号線とのコンタクト抵抗を低減できる。また、コンタクトホールを設ける際の加工性や信頼性も高くなる。
また、後述するように、このような段差の形成された半導体層にイオン注入を行なう場合には、ソース領域,ドレイン領域,ソース−ドレイン間領域の各領域の層厚に応じてドープされるイオン濃度を異ならせることができる。このため、一回のイオン注入工程で、ソース領域とドレイン領域とに高濃度ドープを行なうと同時に、ソース−ドレイン間領域に低濃度ドープを行なうことができるというプロセス上の利点もある。この際、半導体層上に積層される絶縁層によって上記段差が大きくなっているため、各領域のイオン濃度を大きく異ならせることができるとともに、イオン注入条件の設定の自由度を高めることができる。なお、このような製造工程の詳細については[発明の実施の形態]の項で説明する。
【0013】
このとき、前記ソース領域と前記ドレイン領域との間の領域が、前記チャネル領域と、前記チャネル領域と前記ソース領域との間に位置する低濃度ソース領域と、前記チャネル領域とドレイン領域との間に位置する低濃度ドレイン領域とからなり、前記チャネル領域,前記低濃度ソース領域,前記低濃度ドレイン領域の層厚が、前記ソース領域及び前記ドレイン領域の層厚よりも薄くなるように構成してもよい。
本構成の薄膜トランジスタはLDD(Lightly Doped Drain)構造を有し、チャネル領域とソース領域及びドレイン領域との接合部のリーク電流を防止するとともに、OFF時の電流を低減することができる。
【0014】
また、前記ソース領域と前記ドレイン領域との間の領域が、前記チャネル領域と、前記ソース領域及び前記ドレイン領域と前記チャネル領域との間にそれぞれ設けられたオフセット領域とからなり、前記チャネル領域及び前記オフセット領域の層厚が、前記ソース領域及び前記ドレイン領域の層厚よりも薄くなるように構成してもよい。
これにより薄膜トランジスタをオフセット構造とすることができる。
【0015】
また、本発明の表示装置は、第1の絶縁性基板上に配置される走査線及び信号線と、上記の薄膜トランジスタを介して前記信号線と接続される画素電極とを有する第1の電極基板と、第2の絶縁性基板上に対向電極を有する第2の電極基板と、前記第1の電極基板と前記第2の電極基板との間に保持される光変調層とを備えたことを特徴とする。
本構成の表示装置では、信号線と画素電極とが上記の薄膜トランジスタを介して接続されているため、OFF時の表示を安定させることができる。
【0016】
また、本発明の電子機器は、上記の表示装置を備えたことを特徴とする。 このような電子機器とすることで、OFF時の表示を安定させた表示品位の高い表示部を備えた電子機器とすることができる。
【0017】
また、上記の目的を達成するために、本発明の薄膜トランジスタの製造方法は、絶縁性基板上に半導体層を形成する工程と、前記半導体層上に絶縁層を形成する工程と、前記半導体層の前記ソース領域となる領域と前記ドレイン領域となる領域との間の領域上に形成された絶縁層を除去する工程と、熱酸化を行なうことにより、前記半導体層に熱酸化膜を成長させる工程と、前記熱酸化膜を介して前記チャネル領域の上にゲート層を形成する工程とを備えたことを特徴とする。
【0018】
本製造方法によれば、絶縁膜の除去されたソース−ドレイン間領域は、ソース領域及びドレイン領域よりも酸化速度が速くなり、酸化膜が厚く形成される。これにより、ソース−ドレイン間領域の層厚を、ソース領域及びドレイン領域よりも薄くすることができ、光リーク電流を低減できる。
また、ソース領域及びドレイン領域上に絶縁層が設けられた状態で熱酸化を行なっているため、ソース領域被覆及びドレイン被覆領域の層厚は、熱酸化膜からなるゲート絶縁層の層厚よりも厚くすることができ、ソース領域、ドレイン領域と低濃度ソース領域、低濃度ドレイン領域に一度のイオンドープで不純物を注入する条件設定の設定可能な範囲が広がるという効果がある。
【0019】
なお、前記ソース領域と前記ドレイン領域の上に形成される絶縁層を酸化膜や窒化膜とすることができる。
絶縁層を酸化膜とした場合には、熱酸化の工程により、ソース領域及びドレイン領域も酸化され、ソース被覆領域及びドレイン被覆領域の層厚をゲート絶縁層よりも確実に厚くすることができる。
これに対して、絶縁層を窒化膜とした場合には、ソース領域及びドレイン領域は酸化されない。このため、ソース領域及びドレイン領域の層厚を一定に保持しながら、半導体層に形成される段差の大きさを熱酸化条件により制御することができる。一方、ソース被覆領域及びドレイン被覆領域の層厚とゲート絶縁層の層厚との差は、上記熱酸化の条件と窒化膜の成膜条件によって制御することができるため、半導体層や絶縁層の層厚や上記段差の大きさを任意に調整でき、設計の自由度が上がる。
【0020】
また、前記絶縁層を形成する工程と、前記ソース領域と前記ドレイン領域との間の領域上の絶縁層を除去する工程との間に、チャネルドープを行なう工程を更に備えてもよい。
本製造方法によれば、チャネルドープを行なった後、このチャネルドープによってダメージを受けたソース−ドレイン間領域上の絶縁層は除去され、その後の熱酸化の工程で新たにダメージのないゲート絶縁層が形成される。したがって、新たなプロセスを追加することなく、高品位なゲート絶縁層を得ることができる。
【0021】
また、前記熱酸化を行なう工程の後に、イオン濃度のピークが、前記ソース領域又は前記ドレイン領域を構成する前記半導体層の内部に位置し、且つ、前記ソース領域と前記ドレイン領域との間に位置する前記半導体層の外部に位置するような条件でイオン注入を行なう工程を更に備えてもよい。
本製造方法によれば、一回のイオン注入工程により、ソース領域及びドレイン領域と、ソース−ドレイン間領域とに対して、それぞれ高濃度のイオンドープ,低濃度のイオンドープを行なうことができる。
【0022】
つまり、ソース領域(又はドレイン領域)に照射されたイオンはその大部分が半導体層内にドープされ、高濃度のイオンドープとなる。一方、ソース−ドレイン間領域を構成する半導体層とこれに積層されるゲート絶縁層との総層厚は、ソース領域(又はドレイン領域)を構成する半導体層とこれに積層されるソース被覆領域(又はドレイン被覆領域)との総層厚よりも薄くなっているため、ソース−ドレイン間領域に照射されたイオン濃度のピーク位置はそれらの総層厚の差の分だけ基板側にずれた位置となる。このため、ソース−ドレイン間領域に照射されたイオンはその大部分がそのまま半導体層を通過し、低濃度のイオンドープとなる。
【0023】
このように、半導体層に形成された段差により、ソース,ドレイン,ソース−ドレイン間の各領域に一回のイオン注入工程で異なる濃度のイオンドープを行なうことができるため、ソース領域及びドレイン領域のイオン注入とソース−ドレイン間領域のイオン注入とを二回に分けて行なう従来の方法に比べて生産性や信頼性を向上させることができる。
【0024】
特に、本製造方法では、ソース−ドレイン間領域上に成長したゲート絶縁層の層厚を、ソース領域及びドレイン領域上に形成される絶縁層よりも薄くすることができるため、半導体層上に絶縁層が一様に形成される従来の製造方法に比べて、上記段差はより大きくなる。このため、ソース−ドレイン間領域に照射されたイオン濃度のピーク位置を更に基板側にずらすことができる。このため、照射されるイオン濃度のピーク位置がソース領域及びドレイン領域を構成する半導体層の最下層部となる位置よりも上部側にずれた場合でも、ソース−ドレイン間領域に照射されたイオンの濃度ピークを半導体層の外部とすることができる。したがって、このようなイオン注入を行なう際のイオン照射条件のマージンを広くとることができ、歩留まりを向上させることができる。
また、上記総層厚差を大きくすることで、ソース−ドレイン間領域のイオンドープ量をゼロに近づけることができ、これにより、薄膜トランジスタをオフセット構造とすることもできる。
【0025】
【発明の実施の形態】
[第1実施形態]
[薄膜トランジスタ及びそれを用いた表示装置]
図1は、本発明の表示装置の一例である液晶表示装置の構成を説明するための断面図である。
【0026】
図1に示す液晶表示装置は、一対の基板間に光変調層としての液晶層が保持されたものであり、一方の基板をなすTFTアレイ基板10と、これに対向配置された対向基板20とを備えている。
図1に示すように、TFTアレイ基板10は、石英などの光透過性の絶縁性基板からなる基板本体10Aと、その液晶層50側表面上に形成され、ITO(Indium Tin Oxide)膜などの透明導電性膜からなる画素電極9aと、表示領域に設けられた画素スイッチング用TFT(薄膜トランジスタ)30と、ラビング処理等の所定の配向処理が施された配向膜16とを主体として構成されている。
【0027】
他方、対向基板20は、透明なガラスや石英などの光透過性基板からなる基板本体20Aと、その液晶層50側表面上に形成された対向電極21と、配向膜22と、各画素部の開口領域以外の領域に設けられた遮光膜23とを主体として構成されている。
このように構成され、画素電極9aと対向電極21とが対向するように配置されたTFTアレイ基板10と対向基板20との間には、液晶層50が形成されている。
【0028】
また、TFTアレイ基板10の基板本体10Aの液晶層50側表面上において、各画素スイッチング用TFT30に対応する位置には、第1遮光膜11aが設けられている。また、第1遮光膜11aと複数の画素スイッチング用TFT30との間には、半導体層1aと第1遮光膜11aとを電気的に絶縁するための第1層間絶縁膜12が設けられている。
【0029】
図1に示すように、画素スイッチング用TFT30は、ソース電極として機能する高濃度ソース領域1dと、走査線3aからの電界によりチャネルが形成されるチャネル領域1a′と、ドレイン電極として機能する高濃度ドレイン領域1eとを有する半導体層1aと、絶縁層2を介してチャネル領域1a′上に形成された走査線(ゲート層)3aとを備えている。
【0030】
このTFT30はLDD(Lightly Doped Drain)構造を有しており、半導体層1aにおける高濃度ソース領域1d及び高濃度ドレイン領域1eとチャネル領域1a′との間の領域は、それぞれ低濃度ソース領域1b,低濃度ドレイン領域1cとなっている。そして、チャネル領域1a′と低濃度ソース領域1bと低濃度ドレイン領域1cとを構成する半導体層1a(以下、ソース−ドレイン間領域という)は同じ層厚A1となっており、高濃度ソース領域1d及び高濃度ドレイン領域1eは、A1よりも厚い層厚B1(以下、「全体層厚」という)となっている。つまり、高濃度ソース領域1d及び高濃度ドレイン領域は、端部のテーパにより、それぞれ低濃度ソース領域1b,低濃度ドレイン領域1cに向けて徐々に薄くなっており、半導体層1aは中央部のソース−ドレイン間領域に凹部となる段差が形成されている。
【0031】
この際、ソース−ドレイン間領域の層厚A1は、5nm〜100nmの範囲であることが望ましく、5nm〜80nmの範囲とすることがより好ましい。ソース−ドレイン間領域の層厚A1を5nm未満とした場合、半導体層1aの層厚ばらつきが画素スイッチング用TFT30の閾値に及ぼす影響が大きくなるため好ましくない。一方、80nmを越える範囲とした場合、光リーク電流を低減させる効果が十分に得られない。
【0032】
また、全体層厚B1は、高濃度ソース領域1d及び高濃度ドレイン領域1eの電気特性上或いはTFTを製造する際の生産性等の観点から、35nm〜500nmの範囲とすることが望ましい。半導体層1aの全体層厚B1を35nm未満とした場合、画素電極9aと高濃度ドレイン領域1eとの接触抵抗が大きくなるため電気特性上好ましくない。また、全体層厚B1が薄いと、ドライエッチング等でコンタクトホール8を設ける際に半導体層1aを突き抜ける虞があり、加工も困難となる。
【0033】
一方、500nmを越える範囲とした場合、半導体層1aの層厚A1とB1との差が大きくなり、画素スイッチング用TFT30の走査線3aと高濃度ソース領域1d及び高濃度ドレイン領域1eとの間に生じる寄生容量が大きくなる。また、後述する製造方法で半導体層1aの層厚A1とB1とを作り出す際、差が大きすぎるためプロセスに要する時間が長くなる等、プロセス上好ましくない。
なお、半導体層1aは、単結晶シリコンによって形成されたものであり、SOI(Silicon On Insulator)技術が適用されたTFTアレイ基板10とされている。なお、半導体層1aは、単結晶シリコンによって形成されたものでなくてもよく、非単結晶シリコンによって形成されたものであっても構わない。
【0034】
絶縁層2は、走査線3aと半導体層1aのチャネル領域1a′とを絶縁するゲート絶縁膜2′と、高濃度ソース領域及び低濃度ソース領域を被覆するソース被覆領域2bと、高濃度ドレイン領域及び低濃度ドレイン領域を被覆するドレイン被覆領域2eとからなり、ゲート絶縁膜2′を構成する絶縁層2の層厚は、ソース被覆領域2b,ドレイン被覆領域2eを構成する絶縁層2の層厚よりも薄くなっている。
【0035】
また、図1に示すように、走査線3a、ゲート絶縁膜2及び第1層間絶縁膜12の上には、高濃度ソース領域1dへ通じるコンタクトホール5及び高濃度ドレイン領域1eへ通じるコンタクトホール8が各々形成された第2層間絶縁膜4が形成されている。この第2層間絶縁膜4上にはデータ線6aが形成され、コンタクトホール5を介して高濃度ソース領域1dと導通している。さらに、データ線6a及び第2層間絶縁膜4の上には、画素スイッチング用TFT30の高濃度ドレイン領域1eへのコンタクトホール8が形成された第3層間絶縁膜7が形成されている。そして、このように構成された第3層間絶縁膜7の上面に画素電極9aが設けられている。
【0036】
このような液晶表示装置を構成するTFTアレイ基板10は、画素スイッチング用TFT30のチャネル領域1a′と低濃度ソース領域1b及び低濃度ドレイン領域1cとを構成する半導体層1aの層厚A1が、半導体層1aの全体層厚B1よりも薄くなっているので、画素スイッチング用TFT30の光リーク電流を低減させることができる。
また、画素スイッチング用TFT30のソース領域1d及びドレイン領域1eの層厚を、従来同様の層厚或いはそれ以上とすることができるので、画素電極9aや信号線6aとのコンタクト抵抗を低減することができる。また、画素電極9aと画素スイッチング用TFT30とを接続するコンタクトホール8を設ける際の加工が容易となる。
【0037】
また、このTFTアレイ基板10においては、画素スイッチング用TFT30はLDD構造となっているため、チャネル領域1a′と低濃度ソース領域1b及び低濃度ドレイン領域1cとの接合部のリーク電流を防止することや、OFF時の電流を低減することができる。
【0038】
また、このTFTアレイ基板10においては、ソース−ドレイン間領域の層厚A1を、5nm〜100nmの範囲とすることで、画素スイッチング用TFT30の光リーク電流をより一層効果的に低減させることができる。これにより、ON/OFF電流比を大きくすることができ、TFTをより高い周波数レンジで動作させることができる。
さらに、半導体層1aの全体層厚B1を、35nm〜500nmの範囲とすることで、高濃度ソース領域1d及び高濃度ドレイン領域1eのシート抵抗を小さくし、画素電極9aや信号線6aとのコンタクト抵抗を低減することができる。
【0039】
[薄膜トランジスタの製造方法]
次に、本発明の薄膜トランジスタの製造方法の一例として、上述のTFTアレイ基板を製造する方法を、図2〜図8を参照して説明する。
なお、図2及び図3と図4〜図8とは異なる縮尺で示している。
まず、図2及び図3に基づいて、TFTアレイ基板10の基板本体10Aの表面上に、第1遮光膜11aと第1層間絶縁膜12とを形成する工程について詳細に説明する。なお、図2及び図3は、各工程におけるTFTアレイ基板の一部分を、図1に示した液晶表示装置の断面図に対応させて示す工程図である。
【0040】
はじめに、石英基板、ハードガラス等の基板本体10Aを用意する。そして、この基板本体10Aを、好ましくはN2(窒素)等の不活性ガス雰囲気下、約850〜1300℃、より好ましくは1000℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体10Aに生じる歪みが少なくなるように前処理することが望ましい。すなわち、製造工程において処理される最高温度に合わせて、基板本体10Aを同じ温度かそれ以上の温度で熱処理しておくことが望ましい。
【0041】
このように処理された基板本体10Aの表面上の全面に、図2(a)に示すように、Ti、Cr、W、Ta、Mo及びPbのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、CVD法、電子ビーム加熱蒸着法などにより、例えば150〜500nmの膜厚に堆積することにより、遮光層11を形成する。
【0042】
次に、基板本体10Aの表面上の全面にフォトレジストを形成し、最終的に形成する第1遮光膜11aのパターンを有するフォトマスクを用いてフォトレジストを露光する。その後、フォトレジストを現像することにより、図2(b)に示すように、最終的に形成する第1遮光膜11aのパターンを有するフォトレジスト207を形成する。
次に、フォトレジスト207をマスクとして遮光層11のエッチングを行い、その後、フォトレジスト207を剥離することにより、基板本体10Aの表面上において、画素スイッチング用TFT30の形成領域には、図2(c)に示すように、所定のパターン(図1参照)を有する第1遮光膜11aが形成される。第1遮光膜11aの膜厚は、例えば150〜200nmとなる。
【0043】
次に、図3(a)に示すように、第1遮光膜11aを形成した基板本体10Aの表面上に、スパッタリング法、CVD法などにより、第1層間絶縁膜12を形成する。このとき、第1遮光膜11aが形成された領域上に設けられた第1層間絶縁膜12の表面には、凸部12aが形成される。第1層間絶縁膜12の材料としては、酸化シリコンや、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などの高絶縁性ガラス等を例示することができる。
次に、第1層間絶縁膜12の表面をCMP(化学的機械研磨)法などの方法を用いて研磨して、図3(b)に示すように、第1層間絶縁膜12の表面を平坦化する。第1層間絶縁膜12の膜厚は、例えば、約400〜1000nm、より好ましくは800nm程度とする。なお、必ずしも平坦化しなくても構わない。
【0044】
次に、図4〜図8に基づいて、第1層間絶縁膜12が形成された基板本体10AからTFTアレイ基板10を製造する方法について説明する。なお、図4〜図8は、各工程におけるTFTアレイ基板の一部分を、図1に示した液晶表示装置の断面図に対応させて示す工程図である。
図4(a)は、図3(b)の一部分を取り出して異なる縮尺で示す図である。図4(b)に示すように、図4(a)に示す表面が平坦化された第1層間絶縁膜12が設けられた基板本体10Aに、CVDにより200nm程度の単結晶シリコン層206を形成する(図4(b)参照)。
【0045】
なお、単結晶シリコン層206は、上述のCVD法で成膜する以外に、レーザ結晶化法や固相成長法を用いてもよい。また、単結晶シリコン基板の表面を研磨して膜厚を3〜5μmとした後、PACE(Plasma Assisted Chemical Etching)法によってその膜厚を0.05〜0.8μm程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を、多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するELTRAN(Epitaxial Layer Transfer)法によっても得ることができる。
【0046】
さらに、第1層間絶縁膜12と単結晶シリコン層206との密着性を高め、貼り合わせ強度を高めるためには、基板本体10Aと単結晶シリコン層206とを貼り合わせた後に、急速熱処理法(RTA)などにより加熱することが望ましい。加熱温度としては、600℃〜1200℃、望ましくは酸化膜の粘度を下げ、原子的に密着性を高めるため1050℃〜1200℃で加熱することが望ましい。
次に、図4(c)に示すように、単結晶シリコン層206が形成された基板本体10A上全域に、SiO2などからなる熱酸化膜402を形成する。
【0047】
次に、フォトリソグラフィ工程、エッチング工程等により、単結晶シリコン層206及び熱酸化膜402をパターニングし、図5(a)に示すように、所定パターンの半導体層1a及び熱酸化膜402を形成する。そして、図5(b)に示すように、B(ボロン)等のIII族元素のドーパント55を低濃度で(例えば、Bイオンを35keVの加速電圧、1×1012/cm2のドーズ量にて)照射し、チャネルドープを行なう。
次に、図5(c)に示すように、フォトリソグラフィ工程、エッチング工程等により、ソース−ドレイン間領域となる半導体層1a上を覆う熱酸化膜402を除去する。
【0048】
続いて、熱酸化を行ない、半導体層1aに熱酸化膜からなる絶縁層2を形成する。この際、酸化膜402の除去されたソース−ドレイン間領域となる半導体層1aは、熱酸化膜402によって被覆されている高濃度ソース領域1d及び高濃度ドレイン領域1eよりも酸化速度が速くなるため、酸化膜が厚く形成される。その結果、半導体層1aの中央部には窪んだ段差G1が形成され、図5(d)に示すように、ソース−ドレイン間領域の層厚A1は段差G1の高さだけ全体層厚B1よりも薄くなる。
【0049】
また、ソース−ドレイン間領域は熱酸化膜402が除去された状態で熱酸化が行なわれるため、ゲート絶縁膜2′となる絶縁層2の層厚A2は、ソース被覆領域2d,ドレイン被覆領域2eとなる絶縁層2の層厚B2よりも薄くなる。その結果、絶縁層2の中央部に形成される段差G2の高さは、ソース被覆領域(又はドレイン被覆領域)とゲート絶縁層との層厚差の分だけ上記段差G1よりも高くなる。
【0050】
なお、半導体層1aの全体層厚B1は、35nm〜500nmの範囲となるように形成されることが望ましい。また、ソース−ドレイン間領域となる半導体層1aの層厚A1は、5nm〜100nmの範囲とすることが望ましく、5nm〜80nmの範囲とすることがより好ましい。
また、半導体層1aに段差を形成する方法は、上述の方法以外に、フッ硝酸やRCA洗浄液等を用いて半導体層1a自身をエッチングすることにより、ソース−ドレイン間領域となる半導体層1a中央部に凹部を形成してもよい。
【0051】
次に、図6(a)に示すように、絶縁層2の上に更に熱CVD法によりHTOからなる酸化膜25を形成し、この酸化膜25上に、減圧CVD法等によりポリシリコン層3を350nm程度の厚さで堆積した後、リン(P)を熱拡散し、ポリシリコン膜3を導電化する。又は、Pイオンをポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層3の導電性を高めることができる。更にポリシリコン層の導電性を高めるため、ポリシリコン層3の上部に、Ti、W、Co及びMoのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、CVD法、電子ビーム加熱蒸着法などにより、例えば150〜200nmの膜厚に堆積した層構造にすることも可能である。なお、必ずしも酸化膜25を形成しなくても構わない。また、HTOからなる酸化膜でなくても良く、例えば窒化膜や他の種類の酸化膜であっても構わない。
【0052】
次に、図6(b)に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図1に示した如き所定パターンの走査線3aを形成する。尚、この後、基板本体10Aの裏面に残存するポリシリコンを基板本体10Aの表面をレジスト膜で覆ってエッチングすることにより除去する。
【0053】
次に、図6(c)に示すように、半導体層1aに画素スイッチング用TFT30及び駆動回路用TFT31のNチャネルのLDD領域を形成するために、走査線3a(ゲート電極)を拡散マスクとして、PなどのV族元素のドーパント60を低濃度で(例えば、Pイオンを70keVの加速電圧、6×101 3/cm2のドーズ量にて)ドープし、Nチャネルの低濃度ソース領域1b及び低濃度ドレイン領域1cを形成する。
【0054】
続いて、図6(d)に示すように、半導体層1aに画素スイッチング用TFT30及び駆動回路用TFT31のNチャネルの高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広いマスクでレジスト62をNチャネルに対応する走査線3a上に形成した後、同じくPなどのV族元素のドーパント61を高濃度で(例えば、Pイオンを70keVの加速電圧、2×101 5/cm2のドーズ量にて)ドープする。
【0055】
次に、図7(a)に示すように、走査線3aを覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜4を形成する。第2層間絶縁膜4の膜厚は、約500〜1500nmが好ましく、更に800nmがより好ましい。
この後、高濃度ソース領域1d及び高濃度ドレイン領域1eを活性化するために約850〜1100℃のアニール処理を20分程度行う。
【0056】
次に、図7(b)に示すように、データ線に対するコンタクトホール5を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、ドライエッチングにより半導体層1a付近までエッチングした後、ウェットエッチングにより半導体層1aまで貫通させるようにしてもよい。この場合、ウェットエッチングにより貫通されたコンタクトホール5底部はテーパ形状となるため、このコンタクトホール5に後述する金属膜6を形成した場合に、この金属膜6と半導体層1aとの密着性が高くなる。なお、走査線3aを図示しない配線と接続するためのコンタクトホールも、コンタクトホール5と同一の工程により第2層間絶縁膜4に開孔する。
【0057】
次に、図7(c)に示すように、第2層間絶縁膜4の上に、スパッタ処理等により、遮光性のAl等の低抵抗金属や金属シリサイド等を、金属膜6として、約100〜700nm、好ましくは約350nm堆積する。
さらに、図7(d)に示すように、フォトリソグラフィ工程、エッチング工程等により、金属膜6からデータ線6aを形成する。
次に、図8(a)に示すように、データ線6a上を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜7を形成する。第3層間絶縁膜7の膜厚は、約500〜1500nmが好ましく、更に800nmがより好ましい。
【0058】
次に、図8(b)に示すように、画素スイッチング用TFT30において、画素電極9aと高濃度ドレイン領域1eとを電気的に接続するためのコンタクトホール8を、反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウェットエッチングにより形成する。また、コンタクトホール5を形成する場合と同様に、ドライエッチングとウェットエッチングとを組み合わせてもよい。
次に、第3層間絶縁膜7の上に、スパッタ処理等によりITO等の透明導電性薄膜を約50〜200nmの厚さに堆積し、図8(c)に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極9aを形成する。なお、本実施形態の液晶装置が反射型液晶装置である場合には、Al等の反射率の高い不透明な材料から画素電極9aを形成する。
続いて、画素電極9aの上にポリイミド等の配向膜16を印刷し、所定のラビング処理を施す(図1参照)。
以上のようにして、TFTアレイ基板10が製造される。
【0059】
次に、対向基板20の製造方法及びTFTアレイ基板10と対向基板20とから液晶表示装置を製造する方法について説明する。
図1に示した対向基板20については、基板本体20Aとしてガラス基板等の光透過性基板を用意し、基板本体20Aの表面上に、遮光膜23及び周辺見切りとしての遮光膜(図示略)を形成する。遮光膜23及び周辺見切りとしての遮光膜は、例えばCr、Ni、Alなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、これらの遮光膜23、53は、上記の金属材料の他、カーボンやTiなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【0060】
その後、基板本体20Aの表面上の全面にスパッタリング法などにより、ITO等の透明導電性薄膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。更に、対向電極21の表面上の全面にポリイミド等の配向膜22を印刷し、所定のラビング処理を施す。以上のようにして、対向基板20が製造される。
【0061】
最後に、上述のように製造されたTFTアレイ基板10と対向基板20とを、配向膜16及び22が互いに対向するようにシール材により貼り合わせ、例えば複数種類のネマティック液晶を混合してなる液晶(光変調層)を真空注入法などの方法により両基板間に注入する。これにより、上記構造の液晶表示装置が製造される。
【0062】
上記の液晶表示装置の製造方法によれば、製造工程、チャネル領域1a′を構成する半導体層1aとレジストとが一度も接することがないため、レジスト内に含まれるリンや硫黄等の不純物によってチャネル領域1a′が汚染されることがない。
また、熱酸化の工程において、酸化膜402の除去されたソース−ドレイン間領域は、高濃度ソース領域1d及び高濃度ドレイン領域1eよりも酸化速度が速く、熱酸化膜2が厚く形成されるため、ソース−ドレイン間領域の層厚A1を全体層厚B1よりも薄くすることができる。これにより、光励起されるキャリアが減るため、光リーク電流を低減することができる。
【0063】
また、高濃度ソース領域1d及び高濃度ドレイン領域1e上に酸化膜402の残った状態で熱酸化を行なっているため、熱酸化膜2からなるゲート絶縁層2′の層厚A2を、高濃度ソース領域1d及び高濃度ドレイン領域1e上に形成されたソース被覆領域2d及びドレイン被覆領域2eの層厚B2よりも薄くすることができ、ソース領域、ドレイン領域と低濃度ソース領域、低濃度ドレイン領域に一度のイオンドープで不純物を注入する条件設定の設定可能な範囲が広がるという効果がある。
なお、上述したように、本実施形態の液晶表示装置では、画素スイッチング用TFT30は、LDD構造を持つものとしたが、低濃度ソース領域1b及び低濃度ドレイン領域1cを設けなくてもよいし、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物イオンの打ち込みを行わないオフセット構造を採っても良い。また、ゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであっても良い。
【0064】
また、本実施形態の液晶表示装置では、画素スイッチング用TFT30の走査線3aの一部からなるゲート電極を、ソース・ドレイン領域間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート(ダブルゲート)あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、これらのゲート電極の少なくとも1個をLDD構造あるいはオフセット構造にすれば、より一層、オフ電流を低減でき、安定したスイッチング素子を得ることができる。
【0065】
また、本実施形態の液晶表示装置では、画素スイッチング用TFT30をNチャネル型としたが、Pチャネル型を用いても良く、更にはNチャネル型とPチャネル型の両方のTFTを形成しても良い。
さらに、本実施形態の液晶表示装置では、TFTアレイ基板10は、SOI技術が適用されたものとしたが、SOI技術を適用したものでなくてもよく、とくに限定されない。また、半導体層を形成する材料は、単結晶シリコンに限定されるものではなく、アモルファスシリコンや多結晶シリコンなどを使用してもよい。
【0066】
また、画素電極9aと高濃度ドレイン領域1eとは、データ線6aと同一のAl膜や走査線3aと同一のポリシリコン膜を中継して電気的に接続する構成としてもよい。
また、図5(a)において、半導体層1a上に熱酸化膜402を形成する代わりに、絶縁層としてシリコン窒化膜を形成し、この窒化膜をフォトリソ工程,エッチング工程等により、画素スイッチング用TFT30のチャネル領域1a′、低濃度ソース領域1b、低濃度ドレイン領域1cとなる半導体層1a上を覆う窒化膜を除去してもよい。続いて、熱酸化により、窒化膜の除去されたチャネル領域1a′、低濃度ソース領域1b、低濃度ドレイン領域1cとなる半導体層1a上にゲート絶縁膜2′としての熱酸化膜を形成する。なお、絶縁層としてはシリコン窒化膜に限らず、例えば熱酸化膜以外の酸化膜を用いる事も出来る。
【0067】
この場合、窒化膜の残った高濃度ソース領域1d,高濃度ドレイン領域1eとなる半導体層1aは酸化されず、窒化膜の除去されたチャネル領域1a′、低濃度ソース領域1b、低濃度ドレイン領域1cとなる半導体層1aは酸化されて薄くなるため、チャネル領域1a′、低濃度ソース領域1b、低濃度ドレイン領域1cとなる半導体層1aの層厚A1は半導体層1aの全体層厚B1よりも薄くなる。また、窒化膜の形成量や熱酸化膜2の形成量によって、ゲート絶縁膜2′となる絶縁層2の層厚A2と、ソース被覆領域2d,ドレイン被覆領域2eとなる絶縁層2の層厚B2とを独立に制御することができる。
なお、本発明は、プロジェクタのライトバルブのみならず、透過型或いは半透過型の液晶表示装置等、バックライト等により光励起を生じやすい環境で用いる種々のデバイスについても適用できる。
【0068】
[第2実施形態]
[薄膜トランジスタの製造方法]
本実施形態の電気光学装置の製造方法において、第1実施形態の電気光学装置の製造方法と異なるところは、イオン注入によりP(リン)等のV族元素をドープする工程のみである。
したがって、ここでは、電気光学装置の製造方法のうち、イオン注入の工程のみを、図9及び図10に基づいて説明する。なお、図9,図10に示したイオン注入工程の前及び後の製造工程については、第1実施形態と全く同様である。また、図9において、第1実施形態と同じ構成要素については、同じ参照符号を付し、説明は省略する。
【0069】
図9は、TFTアレイ基板の一部分を、図2に示した液晶表示装置の断面図に対応させて示す工程図である。
本製造方法では、図6(b)に示す酸化膜25及びゲート層3aが設けられている基板本体10A上に、図9に示すように、マスク材等を設けることなく、PなどのV族元素のドーパント61を高濃度で(例えば、Pイオンを70keVの加速電圧、2×101 5/cm2のドーズ量にて)ドープしている。
この際、図10に示すように、ドープされるイオン濃度のピークが、高濃度ソース領域1d(又は高濃度ドレイン領域1e)となる半導体層1aの内部に位置するようにイオン照射の条件を設定し、高濃度ソース領域1d(又は高濃度ドレイン領域1e)となる半導体層1a内にD2だけPイオンをドープする。
【0070】
この場合、ソース−ドレイン間領域及びそれに積層されるゲート絶縁層2′の総層厚は、高濃度ソース領域1d及びそれに積層されたソース被覆領域2dの総層厚よりも、段差G2の高さgだけ薄くなっているため、ソース−ドレイン間領域に照射されたイオンは、その大部分が基板10Aをそのまま通過し、低濃度ソース領域1b及び低濃度ドレイン領域1cとなる半導体層1aにドープされるPイオンは僅か(D1)となる。
【0071】
したがって、上記の液晶表示装置の製造方法によれば、上記第1実施形態と同様の効果が得られる他、高濃度ソース領域1d及び高濃度ドレイン領域1eとなる半導体層1aと、低濃度ソース領域1b及び低濃度ドレイン領域1cとなる半導体層1aとに対して、一回のイオン注入工程で、それぞれ高濃度,低濃度のイオン注入を行なうことができるため、製造効率が高い。
【0072】
特に、本製造方法では、高濃度ソース領域及び高濃度ドレイン領域と、低濃度ソース領域1b及び低濃度ドレイン領域1cとは、半導体層1aの層厚のみならず絶縁層2の層厚も異ならせることができるため、CVDやスパッタ等により絶縁膜2を半導体層1a上に均一に成膜した場合に比べて、段差G2の高さgを絶縁層2の層厚差(B2―A2)の分だけ大きくできる。このため、上述のイオンの照射条件をある程度ラフに設定しても、ソース−ドレイン間領域に照射されたイオンの濃度ピークの位置を半導体層1aの外部とすることができる。これにより、イオン注入条件のマージンを広くなり、条件設定の自由度が高まるとともに、生産性や歩留まりを向上させることができる。
【0073】
なお、ドープされるイオン濃度のピークが、高濃度ソース領域1d(又は高濃度ドレイン領域1e)となる半導体層1aの底部付近となるようにイオンの照射条件を設定した場合には、ソース−ドレイン間領域に照射されたイオンは全て基板10A外に透過し、上記のスイッチング素子をオフセット構造とすることができる。
【0074】
[電子機器]
上記実施形態の液晶表示装置を備えた電子機器の例について説明する。
図11は、携帯電話の一例を示した斜視図である。図11において、符号1000は携帯電話本体を示し、符号1001は上記の液晶表示装置を用いた液晶表示部を示している。
【0075】
図12は、腕時計型電子機器の一例を示した斜視図である。図12において、符号1100は時計本体を示し、符号1101は上記の液晶表示装置を用いた液晶表示部を示している。
【0076】
図13は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図13において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は情報処理装置本体、符号1206は上記の液晶表示装置を用いた液晶表示部を示している。
【0077】
図11〜図13に示す電子機器は、上記実施の形態の液晶表示装置を用いた液晶表示部を備えているので、優れた表示品位を有する表示部を備えた電子機器を実現することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。上記実施の形態において説明した液晶表示装置の具体的な構成は、ほんの一例に過ぎず、その他、種々の構成を有する液晶表示装置に本発明を適用することができる。また、例えば、本発明は、エレクトロルミネッセンス(EL)、デジタルマイクロミラーデバイス(DMD)、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置および該電気光学装置を備えた電子機器に対しても適用可能であるということは言うまでもない。
【0078】
【実施例】
本発明者らは、本発明の効果を実証するために、本発明に係る構成の薄膜トランジスタを備えたプロジェクタ用の液晶ライトバルブを製作し、その電気特性を測定した。その結果について以下に報告する。
本実施例の薄膜トランジスタは第1実施形態に示した製造方法により作製しており、まず、第1層間絶縁膜を形成した基板上に単結晶シリコン層を形成し、1000℃の高温下でDry酸化を行なって、半導体層上に熱酸化膜を60nm形成した(図4(a)〜図4(c)参照)。
【0079】
次に、この単結晶シリコン層及び熱酸化膜を所定形状にパターニングしてチャネルドープを行ない、ソース−ドレイン間領域となる半導体層上を覆う熱酸化膜をエッチングにより除去した(図5(a)〜図5(c)参照)。
次に、再び1000℃の高温下でDry酸化を行ない、チャネル領域となる半導体層上に熱酸化膜を60nm形成した(図5(d)参照)。なお、この熱酸化工程により高濃度ソース領域及び高濃度ドレイン領域となる半導体層上の熱酸化膜は90nmとなった。
次に、上記熱酸化工程で形成された熱酸化膜上に更に酸化膜を20nm形成した(図6(a)参照)。
【0080】
以上に示した工程により、ソース−ドレイン間領域の半導体層の層厚A1を20nm、高濃度ソース領域及び高濃度ドレイン領域の半導体層の層厚B1を50nmとすることができ、チャネル領域の層厚が40nm程度あった従来のものに比べて光リーク電流を半分程度に抑えることができた。これにより、プロジェクタの光量を二倍に高めることができ、より明るい表示が可能となる。
【0081】
また、本実施例の薄膜トランジスタの電気特性を測定した結果、閾値Vthのバラツキが従来のものの1/3程度、S値が従来の0.5V/decから0.3V/decに改善することがわかった。これは、上記工程においてチャネル領域を構成するシリコン層がレジストに一度も接しないためと考えられる。つまり、図17に示す従来の製造方法では、半導体層を所定の形状にパターニングする際(図17(b)参照)に、半導体層に直接レジストを塗布するため、レジスト中のリンやイオウ等の不純物がシリコン中に拡散(特に、ポリシリコンの場合は、粒界から内部に拡散すると推定される)し、薄膜トランジスタの閾値にバラツキを生じさせたりS値を増大させたりする虞がある。これに対して、本方法では、半導体層上に熱酸化膜を形成した後、半導体層をパターニングするため、レジストは半導体層に直接接することはなく(図5(a)参照)、半導体層を清浄に保つことができるのである。
【0082】
さらに、上記工程により、ゲート絶縁層の層厚A2が80nm、ソース被覆領域及びドレイン被覆領域の層厚B2が110nmとなり、半導体層及びこの半導体層上に積層される絶縁層の中央部に、半導体層中央部に形成される段差(B1−A1)よりも大きな段差(B1―A1+B2−A2)を形成することができた。これにより、例えば第2実施形態の製造方法により薄膜トランジスタを製造する場合に、そのイオン注入条件の自由度の高い構造とすることができた。
【0083】
【発明の効果】
以上、詳細に説明したように、本発明によれば、半導体層のソース−ドレイン間領域に凹部となる段差が設けられ、ソース−ドレイン間領域の層厚がソース領域及び前記ドレイン領域の層厚よりも薄くなっているため、光励起されるキャリアの量が少なくなり、光リーク電流を低減することができる。また、ソース被覆領域及びドレイン被覆領域の層厚がゲート絶縁層の層厚よりも厚いため、ソース領域、ドレイン領域と低濃度ソース領域、低濃度ドレイン領域に一度のイオンドープで不純物を注入する条件設定の設定可能な範囲が広がるという効果がある。また、ソース領域及び前記ドレイン領域を構成する半導体層の層厚を、従来同様の層厚或いはそれ以上とすることができるため、ソース領域と信号線、或いは、ドレイン領域と画素電極とを接続する際のコンタクト抵抗を小さくすることができる他、コンタクトホールを設ける際の加工性や信頼性も向上する。
さらに、このような段差の形成された半導体層にイオン注入を行なう場合には、一回のイオン注入工程によって、ソース領域,ドレイン領域,ソース−ドレイン間領域の各領域の層厚に応じてドープされるイオン濃度を異ならせることができるといったプロセス上の利点がある。この際、ゲート絶縁層の層厚がソース被覆領域及びドレイン被覆領域よりも薄いため、上記の段差を更に大きくすることができ、各領域のイオン濃度を大きく異ならせることができるとともに、イオン注入条件の設定の自由度を高めることができる。
【図面の簡単な説明】
【図1】本発明の電気光学装置の一例である液晶表示装置の全体構成を説明するための断面図である。
【図2】本発明に係る第1実施形態の液晶表示装置の製造方法を示す工程図である。
【図3】本発明に係る第1実施形態の液晶表示装置の製造方法を示す工程図である。
【図4】本発明に係る第1実施形態の液晶表示装置の製造方法を示す工程図である。
【図5】本発明に係る第1実施形態の液晶表示装置の製造方法を示す工程図である。
【図6】本発明に係る第1実施形態の液晶表示装置の製造方法を示す工程図である。
【図7】本発明に係る第1実施形態の液晶表示装置の製造方法を示す工程図である。
【図8】本発明に係る第1実施形態の液晶表示装置の製造方法を示す工程図である。
【図9】本発明に係る第2実施形態の液晶表示装置の製造方法を示す工程図である。
【図10】本発明に係る第2実施形態の液晶表示装置の製造方法を説明するための図である。
【図11】本発明の電子機器の一例を示した斜視図である。
【図12】本発明の電子機器の他の例を示した斜視図である。
【図13】本発明の電子機器の他の例を示した斜視図である。
【図14】従来の薄膜トランジスタの構成を示す模式的な断面図である。
【図15】従来の薄膜トランジスタの構成を示す模式的な断面図である。
【図16】従来の薄膜トランジスタの構成を示す要部拡大図である。
【図17】従来の薄膜トランジスタの製造方法を示す工程図である。
【図18】従来の薄膜トランジスタの製造方法を示す工程図である。
【符号の説明】
1a 半導体層
1a′ チャネル領域
1b 低濃度ソース領域
1c 低濃度ドレイン領域
1d ソース領域(高濃度ソース領域)
1e ドレイン領域(高濃度ドレイン領域)
2 絶縁層
2′ ゲート絶縁膜(熱酸化膜)
2d ソース被覆領域
2e ドレイン被覆領域
3a 走査線(ゲート層)
6a 信号線
9a 画素電極
10 TFTアレイ基板(第1の電極基板)
20 対向基板(第2の電極基板)
30 画素スイッチング用TFT(薄膜トランジスタ)
50 液晶層(光変調層)
402 絶縁層としての酸化膜
Claims (10)
- ソース領域とドレイン領域とチャネル領域とを有する半導体層と、
絶縁層を介して前記チャネル領域に対向配置されたゲート層とを備え、
前記絶縁層は、前記ゲート層と前記チャネル領域との間に位置するゲート絶縁領域と、前記ソース領域を覆うソース被覆領域と、前記ドレイン領域を覆うドレイン被覆領域とを有し、
前記絶縁層の前記ゲート絶縁領域の層厚は、前記ソース被覆領域及び前記ドレイン被覆領域の層厚よりも薄く、
前記半導体層の前記ソース領域とドレイン領域との間の領域の層厚は、前記ソース領域及び前記ドレイン領域の層厚よりも薄いことを特徴とする薄膜トランジスタ。 - 前記ソース領域と前記ドレイン領域との間の領域は、前記チャネル領域と、前記チャネル領域と前記ソース領域との間に位置する低濃度ソース領域と、前記チャネル領域とドレイン領域との間に位置する低濃度ドレイン領域とからなり、
前記チャネル領域,前記低濃度ソース領域,前記低濃度ドレイン領域の層厚は、前記ソース領域及び前記ドレイン領域の層厚よりも薄いことを特徴とする、請求項1記載の薄膜トランジスタ。 - 前記ソース領域と前記ドレイン領域との間の領域は、前記チャネル領域と、前記ソース領域及び前記ドレイン領域と前記チャネル領域との間にそれぞれ設けられたオフセット領域とからなり、
前記チャネル領域及び前記オフセット領域の層厚は、前記ソース領域及び前記ドレイン領域の層厚よりも薄いことを特徴とする、請求項1記載の薄膜トランジスタ。 - 第1の絶縁性基板上に配置される走査線及び信号線と、請求項1〜3のいずれかの項に記載の薄膜トランジスタを介して前記信号線と接続される画素電極とを有する第1の電極基板と、
第2の絶縁性基板上に対向電極を有する第2の電極基板と、
前記第1の電極基板と前記第2の電極基板との間に保持される光変調層とを備えたことを特徴とする、表示装置。 - 請求項4記載の表示装置を備えたことを特徴とする、電子機器。
- 絶縁性基板上に半導体層を形成する工程と、
前記半導体層上に絶縁層を形成する工程と、
前記半導体層の前記ソース領域となる領域と前記ドレイン領域となる領域との間の領域上に形成された絶縁層を除去する工程と、
熱酸化を行なうことにより、前記半導体層に熱酸化膜を成長させる工程と、
前記熱酸化膜を介して前記チャネル領域の上にゲート層を形成する工程とを備えたことを特徴とする、薄膜トランジスタの製造方法。 - 前記絶縁層が酸化膜であることを特徴とする、請求項6記載の薄膜トランジスタの製造方法。
- 前記絶縁層が窒化膜であることを特徴とする、請求項6記載の薄膜トランジスタの製造方法。
- 前記絶縁層を形成する工程と、前記ソース領域と前記ドレイン領域との間の領域上の絶縁層を除去する工程との間に、チャネルドープを行なう工程を更に備えたことを特徴とする、請求項6〜8のいずれかの項に記載の薄膜トランジスタの製造方法。
- 前記熱酸化を行なう工程の後に、
イオン濃度のピークが、前記ソース領域又は前記ドレイン領域を構成する前記半導体層の内部に位置し、且つ、前記ソース領域と前記ドレイン領域との間に位置する前記半導体層の外部に位置するような条件でイオン注入を行なう工程を更に備えたことを特徴とする、請求項6〜9のいずれかの項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205592A JP2004047880A (ja) | 2002-07-15 | 2002-07-15 | 薄膜トランジスタ及びその製造方法、それを用いた表示装置、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205592A JP2004047880A (ja) | 2002-07-15 | 2002-07-15 | 薄膜トランジスタ及びその製造方法、それを用いた表示装置、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004047880A true JP2004047880A (ja) | 2004-02-12 |
Family
ID=31710861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002205592A Withdrawn JP2004047880A (ja) | 2002-07-15 | 2002-07-15 | 薄膜トランジスタ及びその製造方法、それを用いた表示装置、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004047880A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115206995A (zh) * | 2021-04-09 | 2022-10-18 | 株式会社日本显示器 | 显示装置 |
-
2002
- 2002-07-15 JP JP2002205592A patent/JP2004047880A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115206995A (zh) * | 2021-04-09 | 2022-10-18 | 株式会社日本显示器 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4386978B2 (ja) | 半導体装置の作製方法 | |
US20020039814A1 (en) | Flat panel display device and method for manufacturing the same | |
JPH10189998A (ja) | 表示用薄膜半導体装置及びその製造方法 | |
KR0175390B1 (ko) | 다결정 규소 박막 트랜지스터 및 그 제조 방법 | |
JP3943200B2 (ja) | 半導体装置の作製方法 | |
KR100697262B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 | |
US7176074B1 (en) | Manufacturing method of thin film transistor array substrate | |
JP2004281998A (ja) | トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器 | |
JP4651773B2 (ja) | 半導体装置の作製方法 | |
JP2004039997A (ja) | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 | |
US6847414B2 (en) | Manufacturing method for liquid crystal display | |
JP2002359252A (ja) | 平面表示装置及びその製造方法 | |
JPH11111992A (ja) | 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法 | |
US6861302B2 (en) | Method of forming a thin film transistor on a transparent plate | |
JP2004047880A (ja) | 薄膜トランジスタ及びその製造方法、それを用いた表示装置、並びに電子機器 | |
JPH11214696A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
JP4859266B2 (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
JP2003270664A (ja) | 電気光学装置の製造方法 | |
JP2001156295A (ja) | 半導体装置の作製方法 | |
JP2002033480A (ja) | 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法 | |
JP2005166911A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器 | |
US7750349B2 (en) | Switching element substrate, for a liquid crystal display device, including an insulating substrate | |
KR100502481B1 (ko) | 액정표시장치용 박막트랜지스터 소자 및 그의 제조방법 | |
JP2000332258A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090326 |