JP3850296B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3850296B2 JP3850296B2 JP2002005394A JP2002005394A JP3850296B2 JP 3850296 B2 JP3850296 B2 JP 3850296B2 JP 2002005394 A JP2002005394 A JP 2002005394A JP 2002005394 A JP2002005394 A JP 2002005394A JP 3850296 B2 JP3850296 B2 JP 3850296B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor
- light
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置において、アクティブマトリクス基板に用いられる半導体装置及びその製造方法に関し、特に、遮光性に優れた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置においては、アクティブマトリクス型の液晶表示装置によって画像表示を行うことが主流になっている。アクティブマトリックス型の液晶表示装置は、マトリクス状に配置した複数の画素を有するアクティブマトリクス基板と、このアクティブマトリクス基板に対向して配置された対向基板とを有している。この両基板の間には、表示媒体である液晶が充填されて液晶層が形成される。
【０００３】
アクティブマトリクス基板は、画像表示の一単位となる各画素ごとに、マトリクス状に配置された複数の画素電極を有しており、各画素電極は、それぞれの画素電極に対応して配置されたスイッチング素子に接続されている。液晶層を挟んでアクティブマトリクス基板に対向して配置された対向基板には、対向電極が形成されている。
【０００４】
このような構成を有するアクティブマトリクス型の液晶表示装置を用いて画像表示を行う場合、アクティブマトリクス基板に形成された各画素電極に接続されたスイッチング素子のオン・オフを制御して、表示信号となる電圧を各画素電極に印加する。スイッチング素子がオンになって、表示信号となる電圧が画素電極に印加されると、対向基板の対向電極との間で所定の電圧が印加され、両電極間に存在する液晶層の液晶の配向状態が変化し、この液晶の配向状態の変化によって各画素を透過する光量が変化する。このように液晶を透過する光量を、スイッチング素子のオン・オフ及び表示電圧の印加による画素毎の制御によって、全体として画面表示が行われる。
【０００５】
画素電極をオン・オフするスイッチング素子としては、薄膜トランジスタ（以下、ＴＦＴと省略する）、ダイオード等の非線形素子が用いられるが、液晶表示装置の駆動回路と一体形成することができ、かつ、応答速度を高速化することができる点で、ポリシリコンから形成されたＴＦＴが最も好適であり、このため、スイッチング素子としては、通常、ポリシリコンから形成されたＴＦＴが用いられている。
【０００６】
しかし、上記のアクティブマトリクス型の液晶表示装置は、シリコン等の半導体に照射された光によって、光吸収が起こった場合、半導体には電子、荷電子帯には正孔がそれぞれ励起されることにより電子−正孔対が生成されて、いわゆる光電効果が起こることが一般的に知られている。このため、ポリシリコン薄膜を活性層（チャネル領域）に用いたＴＦＴは、光が照射されると、電子−正孔対に起因した光電流が発生し、ＴＦＴのオフ時のリーク電流が増大する。その結果、ポリシリコン薄膜から形成されたＴＦＴに光が照射されると、この光照射に起因して、クロストークの発生、コントラストの低下等によって、画像品質が低下するという問題がある。
【０００７】
このような光電効果によって画像品質が低下することを防止するために、ポリシリコンＴＦＴが形成されているアクティブマトリクス基板における光の入射側となる液晶層側または対向基板に、ＴＦＴが形成される位置に対向して遮光膜を設け、液晶層側からＴＦＴに入射される光を遮光する液晶表示装置が提案されている。
【０００８】
【発明が解決しようとする課題】
しかし、液晶表示装置の液晶層への光の入射側にのみ遮光膜を設けて、ＴＦＴに直接入射される光を遮光しても、遮光膜が形成されていない部分を通り抜けた光が、液晶表示装置の外部に設けられているレンズ、偏光板、ミラー等の光学部分、または、液晶表示装置の内壁等に反射されて、ＴＦＴに光が照射されるおそれがある。特に、透過型のプロジェクション表示装置に液晶表示装置を用いた場合には、小型に構成された液晶表示装置を用いて画像を拡大投影するために、非常に強い光が液晶表示装置に照射され、液晶表示装置の内外の各部を反射する反射光の光量が大きいために、ＴＦＴに直接入射する光を遮光するだけでは不充分であり、各部を反射する反射光によって、ＴＦＴのオフリークが生じ、その結果、クロストークの発生、コントラストの低下等によって、表示品質が低下するおそれが強い。
【０００９】
ＴＦＴに直接入射する入射光及び液晶表示装置内外の各部から反射される反射光を防止する構成を有する液晶表示装置として、例えば、特開２０００−１３１７１６号公報に提案された液晶表示装置が知られている。
【００１０】
図１２には、この公報に記載された液晶表示装置のアクティブマトリクス基板に使用される半導体装置の概略構成を説明する断面図を示している。
【００１１】
この公報に記載された半導体装置は、石英基板１上に形成される。石英基板１上には、石英基板１の下方から照射される光を遮光する下部遮光膜２が所定形状に形成されている。この下部遮光膜２が形成された石英基板１上には、絶縁膜３が形成されて、その上面が全体にわたって同一の高さとされている。
【００１２】
絶縁膜３上には、下部遮光膜が形成された位置に対応して、薄膜トランジスタ（ＴＦＴ）の活性層となる島状のシリコン薄膜４が形成されている。この島状のシリコン薄膜４は、中央部にチャネル領域が形成され、このチャネル領域を挟む両側部に、ソース領域、ドレイン領域がそれぞれ形成されている。
【００１３】
ＴＦＴとなるシリコン薄膜４が形成された絶縁膜３上には、薄膜のゲート絶縁膜５が形成されている。このゲート絶縁膜５上には、シリコン薄膜４に形成されたチャネル領域に対応してゲート電極６が形成されている。ゲート電極６が形成されたゲート絶縁膜５上には、下層のシリコン薄膜４が形成された部分において厚くなるように層間絶縁膜７が厚膜に形成されている。この層間絶縁膜７及びゲート絶縁膜５には、下層のシリコン薄膜４のソース領域及びドレイン領域がそれぞれ存在する位置に対応して、電極取り出し用のコンタクトホールが形成されている。
【００１４】
各コンタクトホールには、それぞれ、金属膜が埋め込まれて引出電極８が形成されている。各引出電極８は、それぞれ、コンタクトホールを介して下層のシリコン薄膜４のソース領域及びドレイン領域に接続されている。
【００１５】
引出電極８が形成された層間絶縁膜７上には、パッシベーション膜９が形成されている。このパッシベーション膜９上には、下層の下部遮光膜２が形成された位置に対応して上部遮光膜１１が形成されている。
【００１６】
図１２に示す半導体装置では、ＴＦＴとなるシリコン薄膜４の下方及び上方にそれぞれ、上部遮光膜１１及び下部遮光膜２が設けられており、上方から直接ＴＦＴに向けて入射してくる入射光が上部遮光膜１１によって遮光され、下方からの反射光が下部遮光膜２によって遮光される。
【００１７】
しかし、この半導体装置では、液晶表示装置内外において反射して、上部遮光膜１１及び下部遮光膜２によって遮光されない角度で、ＴＦＴのシリコン薄膜４に光が入射することを防止することができず、遮光が不十分であるという問題がある。また、上部及び下部にそれぞれ形成された上部遮光膜１１及び下部遮光膜２の幅を広げれば、各方向から照射される光を遮光する遮光効果を高めることができるが、各遮光膜の幅が広がることにより、開口率が低下するという問題がある。
【００１８】
特開２０００−１８０８９９号公報には、図１３に示すような半導体装置が記載されている。
【００１９】
この半導体装置は、透明絶縁性基板２１を有しており、透明絶縁性基板２１上には、透明絶縁性基板２１の下方から照射される光を遮光する下部遮光膜２２が所定形状に形成されている。この下部遮光膜２２の周縁部は、順テーパー形状に形成されて、上部から入射される光を外部側に反射するようになっている。
【００２０】
この下部遮光膜２２が形成された透明絶縁性基板２１上には、第１層間膜２３が形成されて、その上面が全体にわたって同一の高さになっている。
【００２１】
第１層間膜２３上には、下部遮光膜２２が形成された位置に対応して、薄膜トランジスタ（ＴＦＴ）の活性層となる島状のシリコン薄膜２４が形成されている。
【００２２】
ＴＦＴとなるシリコン薄膜２４が形成された第１層間膜２３上には、ゲート酸化膜２５が形成されて、その上面が平坦化されている。このゲート酸化膜２５上には、シリコン薄膜２４が形成された位置に対応して、ゲート電極２６がシリコン薄膜２４を覆うように形成されている。ゲート電極２６が形成されたゲート酸化膜２５上には、第２層間膜２７が形成されて、その上面が平坦化されている。この第２層間膜２７上には、下層の下部遮光膜２２が形成された位置に対応して上部遮光膜２８が、下部遮光膜２２を覆うように形成されている。上部遮光膜２８が形成された第２層間膜２７上には、第３層間膜２９が形成されて、その上面が平坦化されている。
【００２３】
この半導体装置では、図１２に示す半導体装置と同様に、ＴＦＴの下方及び上方にそれぞれ、上部遮光膜２８及び下部遮光膜２２が設けられている。しかも、下部遮光膜２２の端部に順テーパー面が形成されているために、下部遮光膜２２の端部に形成された順テーパー面によって、上部遮光膜２８の周囲から侵入する光が、ＴＦＴが形成されていない方向に反射される。
【００２４】
しかし、このような構成の半導体装置では、製造工程におけるフォトリソグラフィによるアライメント精度に変動が生じて、上部遮光膜２８及び下部遮光膜２２等の位置がずれたり、各々の積層膜自体の膜厚に変動が生じること等によって、液晶表示装置内にて乱反射する光が、ＴＦＴとなるシリコン薄膜２４に光が照射されるおそれがある。シリコン薄膜２４の下部に形成された下部遮光膜２２の端部は、順テーパー形状に形成されており、斜め上方から入射してくる光をシリコン薄膜２４が形成されていない外部の方向に反射するようになっているが、乱反射によって回り込んでくる光がシリコン膜２４に入射することを防止することはできない。
【００２５】
本発明は、上記問題を解決するためになされたものであり、各方向から入射する光の光量を低減することができ、ＴＦＴの特性劣化を防止することができる半導体装置及びその製造方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明の半導体装置は、上記課題を解決するため、透明絶縁基板上に設けられた絶縁膜上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域となる島状の半導体膜と、該透明絶縁基板と該絶縁膜との間に形成された下部遮光膜と、該半導体膜上に形成された層間絶縁膜と、該層間絶縁膜に形成されたコンタクトホールを介して、前記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるように、該層間絶縁膜上に設けられており、それぞれが前記チャネル領域のチャネル方向と直交する方向に延びるソース電極及びドレイン電極と、該ソース電極及びドレイン電極上に形成された絶縁層と、該絶縁層上に設けられた上部遮光膜とを備え、前記ソース電極及びドレイン電極は、前記半導体膜のチャネル方向と直交する方向の端部が逆テーパー形状になっていることを特徴とするものである。
【００２７】
上記本発明の半導体装置において、前記上部遮光膜は、その下面が前記ソース電極及びドレイン電極のチャネル方向と直交する方向の長さと同程度の長さを有するように形成され、周縁部が順テーパー形状になっていることが好ましい。
【００２８】
上記本発明の半導体装置において、前記下部遮光膜は、高融点金属材料により形成されていることが好ましい。
【００２９】
上記本発明の半導体装置において、前記ソース電極及びドレイン電極に形成された端部の逆テーパー傾斜角度θ１は、
θ１＝７０〜８０°
の範囲に形成されていることが好ましい。
【００３０】
また、本発明の半導体装置の製造方法は、上記本発明の半導体装置の製造方法であって、前記透明絶縁基板上に下部遮光膜を形成する工程と、該下部遮光膜が形成された該透明絶縁基板上に絶縁膜を形成する工程と、該絶縁膜上に、薄膜トランジスタとなる島状の半導体膜を形成する工程と、該半導体膜が形成された該絶縁膜上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上の該半導体膜上に該当する位置にゲート電極を形成する工程と、該ゲート電極をマスクとして、該半導体膜に不純物を注入して、該ゲート電極の直下の該半導体膜の領域にチャネル領域を形成し、該ゲート電極によってマスクされない該半導体膜の領域に不純物が注入されたソース領域及びドレイン領域を形成する工程と、該ゲート電極が形成されたゲート絶縁膜上に層間絶縁膜を形成する工程と、該層間絶縁膜及び該ゲート絶縁膜に、該半導体膜のソース領域及びドレイン領域にそれぞれ達するコンタクトホールを形成する工程と、該各コンタクトホール内及び該層間絶縁膜上に金属層を形成し、該層間絶縁膜上の該金属層を該半導体膜のチャネル方向に直交する方向に延びる金属層を残すようにパターニングして、ソース電極及びドレイン電極を形成する工程と、該ソース電極及びドレイン電極が形成された層間絶縁膜上に窒化膜及び酸化膜を順次形成する工程と、該酸化膜上に上部遮光膜を形成する工程と、を包含することを特徴とするものである。
【００３１】
上記本発明の半導体装置の製造方法において、前記各工程におけるプロセス最高温度は、９００〜１２００℃の範囲であることが好ましい。
【００３２】
また、本発明の半導体装置は、透明絶縁基板上に設けられた絶縁膜上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域となる島状の半導体膜と、該透明絶縁基板と該絶縁膜との間に形成された下部遮光膜と、該半導体膜上に形成された層間絶縁膜と、該層間絶縁膜に形成されたコンタクトホールを介して、前記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるように、該層間絶縁膜上に設けられており、それぞれが前記チャネル領域のチャネル方向に直交する方向に延びるソース電極及びドレイン電極と、前記ソース電極及びドレイン電極上に形成された絶縁層と、該絶縁層上に設けられた上部遮光膜とを備え、該絶縁膜上に、前記半導体膜と同一面内に、該半導体膜と同一の材料によって電気的に非導通な遮光層が、前記半導体膜の周囲を囲むように形成されていることを特徴とするものである。
【００３３】
上記本発明の半導体装置において、前記下部遮光膜は、高融点金属材料により形成されていることが好ましい。
【００３４】
上記本発明の半導体装置において、前記遮光層は、前記半導体膜との間隔が、０．０５μｍ〜０．１０μｍの範囲になるように形成されていることが好ましい。
【００３５】
上記本発明の半導体装置において、前記遮光層は、該遮光層の幅ｗ、前記下部遮光膜の長さｂとして、０＜ｗ／ｂ＜０．７の範囲になるように形成されていることが好ましい。
【００３６】
上記本発明の半導体装置において、前記遮光層は、上部遮光膜の長さａが、下部遮光膜の長さｂより長い場合に（ａ≧ｂ）、遮光層の幅ｗが、ｗ＜ａ／２を満たす範囲に形成されていることが好ましい。
【００３７】
また、本発明の半導体装置の製造方法は、上記本発明の半導体装置の製造方法であって、前記透明絶縁基板上に下部遮光膜を形成する工程と、該下部遮光膜が形成された該透明絶縁基板上に絶縁膜を形成する工程と、該絶縁膜上に、薄膜トランジスタとなる島状の半導体膜と、該半導体膜と同一の材料により形成される遮光層を形成する工程と、該半導体膜及び遮光層が形成された該絶縁膜上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上の該半導体膜上に該当する位置にゲート電極を形成する工程と、該ゲート電極をマスクとして、該半導体膜に不純物を注入して、該ゲート電極の直下の該半導体膜の領域にチャネル領域を形成し、該ゲート電極によってマスクされない該半導体膜の領域に不純物が注入されたソース領域及びドレイン領域を形成する工程と、該ゲート電極が形成されたゲート絶縁膜上に層間絶縁膜を形成する工程と、該層間絶縁膜及び該ゲート絶縁膜に、該半導体膜のソース領域及びドレイン領域にそれぞれ達するコンタクトホールを形成する工程と、該各コンタクトホール内及び該層間絶縁膜上に金属層を形成し、該層間絶縁膜上の該金属層を該半導体膜のチャネル方向に直交する方向に延びる金属層を残すようにパターニングして、ソース電極及びドレイン電極を形成する工程と、該ソース電極及びドレイン電極が形成された層間絶縁膜上に窒化膜及び酸化膜を順次形成する工程と、該酸化膜上に上部遮光膜を形成する工程と、
を包含することを特徴とするものである。
【００３８】
【発明の実施の形態】
以下、本発明の半導体装置及びその製造方法について、図面に基づいて説明する。
【００３９】
（実施の形態１）
本実施の形態１の半導体装置は、例えば、アクティブマトリクス型の液晶表示装置において、アクティブマトリクス基板として用いられる。
【００４０】
図１（ａ）及び（ｂ）は、それぞれ、本実施の形態１の半導体装置の概略構成を示しており、図１（ａ）は、この半導体装置の活性層におけるソース領域及びドレイン領域によって両側が挟まれているチャネル領域に沿ったチャネル方向に沿う概略断面図であり、図１（ｂ）は、チャネル方向と直交する方向に沿う概略断面図である。
【００４１】
この半導体装置は、ガラス基板等の透明絶縁基板３１上に形成されている。透明絶縁基板３１上には、透明絶縁基板３１の下方から照射される光を遮光する下部遮光膜３２が所定形状に形成されている。この下部遮光膜３２が形成された透明絶縁基板３１上には、絶縁膜３３が形成されて、その上面が平坦化されている。
【００４２】
絶縁膜３３上には、下部遮光膜３２が形成された位置に対応する位置に、薄膜トランジスタ（以下、ＴＦＴという）の活性層となる島状の半導体膜３４が形成されている。この島状の半導体膜３４は、中央部にチャネル領域３４ｃが形成され、このチャネル領域３４ｃを挟む両側部に、ソース領域３４ｓ、ドレイン領域３４ｄがそれぞれ形成されている。半導体膜３４は、下部遮光膜３２の上方において下部遮光膜３２の面積よりも小さな面積で形成されている。
【００４３】
ＴＦＴとなる半導体膜３４が形成された絶縁膜３３上には、薄膜のゲート絶縁膜３５が形成されている。このゲート絶縁膜３５上には、半導体膜３４に形成されたチャネル領域３４ｃに対応してゲート電極３６が形成されている。ゲート電極３６が形成されたゲート絶縁膜３５上には、下層の半導体膜３４が形成された部分で厚くなるように層間絶縁膜３７が形成されている。この層間絶縁膜３７及びゲート絶縁膜３５には、下層の半導体膜３４のソース領域３４ｓ及びドレイン領域３４ｄが存在する位置に対応して、電極取り出し用のコンタクトホール３７ａがそれぞれ形成されている。
【００４４】
層間絶縁膜３７上には、各コンタクトホール３７ａをそれぞれ覆うように、ソース電極３８及びドレイン電極３９が設けられている。ソース電極３８及びドレイン電極３９は、それぞれ、コンタクトホール３７ａに充填された金属によって半導体膜３４のソース領域３４ｓ及びドレイン領域３４ｄにそれぞれ接続されている。
【００４５】
半導体膜３４上に形成されたソース電極３８及びドレイン電極３９は、遮光性の金属によりそれぞれ長方形の平板状に形成されている。ソース電極３８及びドレイン電極３９は、チャネル方向に直交するチャネル幅方向に沿って長くなっており、その長手方向の各端部が、下方になるにしたがって徐々に内側に位置するように、逆テーパー形状に形成されている。この逆テーパー状の端部の傾斜角度は、７０〜８０°とされる。
【００４６】
ソース電極３８及びドレイン電極３９が形成された層間絶縁膜３７上には、窒化膜４０及び酸化膜４１がこの順に積層されて、酸化膜４１の上面は一定の高さとなっている。酸化膜４１上には、周縁部が上方になるにつれて相互に接近するように順テーパー形状に形成された上部遮光膜４２が設けられている。上部遮光膜４２は、その下面におけるチャネル方向と直交する方向の寸法が下層のソース電極３８及びドレイン電極３９の同方向の長さと同程度の長さを有するように形成されている。
【００４７】
次に、本願発明者らは、波動光学シミュレーションを利用して半導体膜３４の上方に設けられたソース電極３８及びドレイン電極３９（以下、金属層３８（３９）と称する）において、逆テーパー形状に形成された端部の傾斜角度を、遮光性に最も優れたものとなる最適設定条件を求めたので、以下、そのシミュレーション結果について説明する。
【００４８】
図２は、本願発明者らが、実際に行った波動光学シミュレーションに用いた半導体装置における、金属層３８（３９）及び上部遮光膜４２のそれぞれの端部に形成された傾斜角度θ１及びθ２を定義するための断面図である。
【００４９】
図３には、図２に示すように定義された金属層３８（３９）の傾斜角度θ１について、この傾斜角度θ１を種々変更した場合に、下層の半導体膜３４チャネル領域３４ｃに入射される光量を求めた結果に関するグラフを示している。この図３において、実線は、上部遮光膜４２におけるテーパー形状の傾斜角度θ２が、θ２＝６０°の場合、破線は、上部遮光膜４２の傾斜角度θ２が、θ２＝０°の場合をそれぞれ示している。
【００５０】
図３に示すグラフを参照して明らかなように、金属層３８（３９）の傾斜角度θ１は、上部遮光膜４２における傾斜角度θ２の値にかかわりなく、θ１＝７０〜８０°の範囲内のとき、チャネル領域３４ｃに入射される光量が最も低減されていることが示されている。また、上部遮光膜４２については、傾斜角度θ２が、θ２＝６０°のときのほうが、チャネル領域３４ｃに入射される光量が低減されていることが示されている。
【００５１】
上部遮光膜４２については、下層の金属層３８（３９）との相対的位置関係が重要であり、例えば、上部遮光膜４２の設置位置にアライメントのズレが生じて、チャネル領域３４ｃの幅方向に関して、下層の金属層３８（３９）の線幅よりも上部遮光膜４２の幅方向の寸法が長くなると、上部遮光膜４２で回折されて下方に回り込む回折光の強度が大きくなり、チャネル領域３４ｃに到達する光の強度が増大するおそれがある。これに対して、上部遮光膜４２のチャネル方向の長さが、金属層３８（３９）の同方向の長さと同じかまたは短い場合には、金属層３８（３９）と上部遮光膜４２とで二重に遮光することができ、上方から入射する光を確実に遮光して、回折光による光の強度を低減することができる。また、上部遮光膜４２の端部を順テーパー形状としていることにより、図２に示すように、上方から半導体層３２に向かって照射される光を、半導体膜３２から遠ざかるように上方に効率よく反射させることができる。外部方向に向けて反射するために好適な形状になっている。
【００５２】
また、チャネル方向に直交する方向について端部が逆テーパー形状に形成された各金属層３８（３９）は、その上面の同方向の長さが上部遮光膜４２の下面の同方向の長さと同程度の長さになるように形成されている。これにより、上部遮光膜４２の周縁部からの回折光を有効に遮光することができる。また、この金属層３８（３９）は、逆テーパー形状に形成されていることにより、透明絶縁基板３１の下方から侵入する光を半導体膜３４とは反対側に反射させることができるために、半導体膜３４に光が入射することをさらに確実に防止することができる。
【００５３】
次に、本実施の形態１の半導体装置の製造方法について、図４（ａ）〜（ｅ）及び図５（ａ）〜（ｃ）を用いて、工程毎に説明する。
【００５４】
まず、ガラスまたは石英等の透明絶縁基板３１上に、遮光膜を、ＣＶＤ法またはスパッタ法等を用いて堆積し、続けて、この遮光膜を、フォトリソグラフィ及びエッチングを用いて所定形状にパターニングして、図４（ａ）に示すように、下部遮光膜３２とする。
【００５５】
下部遮光膜３２としては、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜とポリシリコン等のシリコン膜またはシリサイド膜とを組み合わせた遮光効果のある材料としたものが用いられる。このような材料により下部遮光膜３２を形成すれば、十分な遮光性が得られる。また、シリコン膜の融点は約１４００℃、シリサイド膜の融点は、１３００〜１５００℃であるため、下部遮光膜３２として上記の材料を用いることにより、通常のバックライトはもちろん、プロジェクション用のハライドランプのような強力な光を発するランプを用いても十分な耐熱性を有しており、また、後述の製造工程にて、９００〜１２００℃という高温のプロセス温度による高温熱処理を実施しても、十分な耐熱性を有している。
【００５６】
次に、図４（ｂ）に示すように、下部遮光膜３２が形成された透明絶縁基板３１上の全面にわたって、ＳｉＯ2膜等の絶縁膜３３を形成する。この絶縁膜３３の膜厚は、下部遮光膜３２を反射して、絶縁膜３３を通過する光が干渉効果によって打ち消されるような膜厚に設定される。
【００５７】
次に、図４（ｃ）に示すように、絶縁膜３３上に薄膜トランジスタの活性層となる半導体膜３４を形成する。この半導体膜３４は、非晶質、多結晶または単結晶等のＳｉ膜、Ｇｅ膜、ＧａＡｓ膜またはＧａＰ膜等である。例えば、半導体膜３４として、多結晶シリコン膜を形成する場合には、絶縁膜３３上に非晶質シリコン膜を５０〜１５０μｍの膜厚に形成した後、高温条件での熱処理またはレーザー光照射を実施することによって多結晶化する方法を用いることが一般的である。続いて、絶縁膜３３上に形成された半導体膜３４に対して、フォトリソグラフィ及びエッチングを実施することにより、半導体膜を所定の島状にパターニングする。なお、このような島状の半導体膜３４を形成した後、閾値電圧を制御するために、不純物イオンを注入する工程を実施してもよい。
【００５８】
次に、図４（ｄ）に示すように、半導体膜３４が形成された絶縁膜３３の全面にわたって、ゲート酸化膜３５を形成する。このゲート酸化膜３５は、ＣＶＤ法を用いて新たに堆積する方法、または、半導体膜３４を酸化する方法によって形成される。さらに、新たに堆積する方法及び半導体膜３４を酸化する方法の両方を用いることによって形成してもよい。続いて、ゲート酸化膜３５の半導体膜３４上に該当する位置にゲート電極３６を形成する。
【００５９】
次に、図４（ｅ）に示すように、ゲート電極３６をマスクとして、半導体膜３４に不純物イオンを注入する。ゲート電極３６の両側部に該当する位置の半導体膜３４の領域は、不純物イオンが注入されて、ソース領域３４ｓ及びドレイン領域３４ｄとなる。マスクとなるゲート電極３６の下の半導体膜３４の領域は、不純物が注入されないことにより、両側のソース領域３４ｓ及びドレイン領域３４ｄに挟まれたチャネル領域３４ｃとなる。
【００６０】
次に、図５（ａ）に示すように、ゲート電極３６が形成されたゲート絶縁膜３５上の全面にわたって、下層の半導体膜３４に該当する部分が所定高さ他の領域よりも高くなるように層間絶縁膜３７を形成する。この層間絶縁膜３７の膜厚は、層間絶縁膜３７を通過する光が干渉効果によって、互いに打ち消し合うような膜厚に設定される。
【００６１】
層間絶縁膜３７を形成した後、引き続いて、層間絶縁膜３７及びゲート絶縁膜３５に、下層の半導体膜３４のソース領域３４ｓ及びドレイン領域３４ｄが配置された位置に対応して、それぞれ、ソース領域３４ｓ及びドレイン領域３４ｄに達するコンタクトホール３７ａを形成する。
【００６２】
続いて、コンタクトホール３７ａがそれぞれ形成された層間絶縁膜３７上の全体にわたって、Ａｌ等の金属層を堆積する。このＡｌ等の金属層は、層間絶縁膜３７上に堆積されると共に、各コンタクトホール３７ａ内に充填される。そして、金属層を全面にわたって形成した後、エッチングを実施することにより、半導体膜３４のソース領域３４ｓ、チャネル領域３４ｃ、ドレイン領域３４ｄが配列した方向と直交する方向（チャネル幅方向）と同一の方向に延びる金属層が残るように、エッチングを実施する。また、このエッチング工程では、各金属層の幅方向の各端部が、７０〜８０°の逆テーパー形状を有するように、エッチングを実施する。このエッチング工程を経て、金属配線からなるソース電極３８及びドレイン電極３９が形成される。本実施の形態１では、ＣＦ4ガスまたはＣＦ4とＣＨＦ3との混合ガス等を用いたドライエッチングを用いてソース電極３８及びドレイン電極３９を形成した。
【００６３】
次に、図５（ｂ）に示すように、ソース電極３８及びドレイン電極３９がそれぞれ形成された層間絶縁膜３７上の全面にわたって窒化膜４０を形成し、続いて、酸化膜４１を形成する。この窒化膜４０及び酸化膜４１は、金属により形成されたソース電極３８及びドレイン電極３９を保護するためのパッシベーション膜として形成されている。酸化膜４１を形成した後、水素化処理を行い、引き続いて、下層に半導体膜３４等が形成されていることにより、凹凸が形成されている酸化膜４１の表面上に対して、エッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を行うことにより平坦化する。
【００６４】
次に、図５（ｃ）に示すように、平坦化された酸化膜４１上に、ＣＶＤ法、スパッタ法等を用いて遮光膜を形成し、その後、フォトリソグラフィ及びエッチングを行うことにより所定の形状にパターニングして上部遮光膜４２とする。この上部遮光膜４２のエッチングは、周縁部が順テーパー形状を有するように実施される。上部遮光膜４２は、下層の下部遮光膜３２と同様に、種々の遮光性材料により形成することが可能である。
【００６５】
上記のように製造された半導体装置を、液晶表示装置のアクティブマトリクス基板として用いる場合、ドレイン電極３９上の窒化膜４０及び酸化膜４１に、コンタクトホールを形成した後、酸化膜４１上に、画素電極となる透明金属膜をＩＴＯ等によって形成し、所定形状にエッチングする。この透明金属膜により形成された画素電極は、ドレイン電極３９上に形成されたコンタクトホールを介してドレイン電極３９に接続される。
【００６６】
（実施の形態２）
本実施の形態２の半導体装置は、例えば、アクティブマトリクス型の液晶表示装置において、アクティブマトリクス基板として用いられる。
【００６７】
図６は、それぞれ、本実施の形態２の半導体装置の概略構成を示しており、図６（ａ）は、この半導体装置の半導体膜におけるソース領域及びドレイン領域によって両側が挟まれているチャネル領域のチャネル方向に沿う概略断面図であり、図６（ｂ）は、そのチャネル方向に直交する方向に沿う概略断面図である。
【００６８】
この半導体装置は、ガラス基板等の透明絶縁基板５１上に形成されている。透明絶縁基板５１上には、透明絶縁基板５１の下方から照射される光を遮光する下部遮光膜５２が所定形状に形成されている。この下部遮光膜５２が形成された透明絶縁基板５１上には、所定厚さの絶縁膜５３が形成されて、その上面が全体にわたって平坦になっている。
【００６９】
絶縁膜５３上には、下部遮光膜５２が形成された位置に対応して、島状の半導体膜５４が形成されている。この島状の半導体膜５４は、後の工程を経て薄膜トランジスタ（以下、ＴＦＴという）の活性層となる領域である。この島状の半導体膜５４は、中央部にチャネル領域５４ｃが形成され、このチャネル領域５４ｃを挟む両側部に、ソース領域５４ｓ、ドレイン領域５４ｄがそれぞれ形成されている。また、この島状の半導体膜５４の周囲には、後にＴＦＴの活性層となる島状の半導体膜５４に光が入射することを防止する遮光層５５が形成されている。
【００７０】
この遮光層５５は、島状の半導体膜５４と同様の半導体によって形成されている。この遮光層５５は、遮光層５５と半導体膜５４との間隔が、０．０５μｍ〜０．１０μｍの範囲、また、遮光層５５の幅ｗは、下部遮光膜５２の長さをｂとして、ｗ／ｂが、０＜ｗ／ｂ＜０．７の範囲となるように形成されている。
【００７１】
ＴＦＴの活性層となる半導体膜５４及びＴＦＴへの光の入射を防止する遮光層５５がそれぞれ形成された絶縁膜５３上には、薄膜のゲート絶縁膜５６が形成されている。このゲート絶縁膜５６上には、半導体膜５４に形成されたチャネル領域５４ｃに対応してゲート電極５７が形成されている。ゲート電極５７が形成されたゲート絶縁膜５６上には、下層の半導体膜５４が形成された部分で厚くなるように、層間絶縁膜５８が形成されている。この層間絶縁膜５８及びゲート絶縁膜５６には、下層の半導体膜５４のソース領域５４ｓ及びドレイン領域５４ｄが配置された位置に対応して、電極取り出し用のコンタクトホール５８ａがそれぞれ形成されている。
【００７２】
層間絶縁膜５８上には、各コンタクトホール５８ａをそれぞれ覆うように、ソース電極５９及びドレイン電極６０が設けられている。ソース電極５９及びドレイン電極６０は、それぞれ、コンタクトホール５８ａに充填された金属によって半導体膜５４のソース領域５４ｓ及びドレイン電極５４ｄにそれぞれ接続されている。半導体膜５４上に形成されたソース電極５９及びドレイン電極６０は、遮光性の金属により、それぞれ、チャネル方向に沿って長い長方形の平板状に形成されている。
【００７３】
ソース電極５９及びドレイン電極６０がそれぞれ形成された層間絶縁膜５８上には、窒化膜６１及び酸化膜６２がこの順に積層されて、酸化膜６２の上面は一定の高さになっている。酸化膜６２上には、下部遮光膜５２と同様の遮光性材料により上部遮光膜６３が形成されている。この上部遮光膜６３は、下部遮光膜５２と同様の形状に形成されている。
【００７４】
次に、本願発明者らは、波動光学シミュレーションを利用して、半導体膜５４に隣接して形成された遮光層５５を、半導体膜５４のチャネル領域５４ｃに入射する入射光量に関して遮光性に優れたものとなる最適条件を求めたので、以下、そのシミュレーション結果について説明する。
【００７５】
図７は、本願発明者らが、実際に行った波動光学シミュレーションに用いた半導体装置における遮光層５５の幅ｗ及び遮光層５５と半導体膜５４との間隔ｄ、及び上部遮光膜６３の幅ａと下部遮光膜５２の幅ｂを定義する断面図である。
【００７６】
図８には、図７に示すように定義された間隔ｄについて、この間隔ｄを種々変更した場合に、チャネル領域に入射される光量を求めた結果を示すグラフを示している。
【００７７】
図８に示すグラフを参照して明らかなように、遮光層５５と半導体膜５４との間隔幅ｄは、０．５〜０．７μｍの範囲で、間隔ｄの増加とともに、入射光量が低減されてることが観察されるが、全体としては、間隔ｄが小さくなる程、入射光量が低減されている。
【００７８】
間隔ｄの増加に伴って入射光量が増加する理由については、間隔ｄが増加するのに従って、遮光層５５の端部が上部遮光膜６３の端部に近づくため、遮光層５５がなければ、そのまま透明絶縁性基板５１の下方に通り抜ける光が、遮光膜５５によって反射されて、半導体膜５４に入射される光が増加するためであると考えられる。
【００７９】
また、加工精度の限界値である間隔ｄ＝０．０５μｍと遮光層なしとの遮光効果を比較すると、微小でも間隔ｄが形成されていることによって、遮光効果が認められる。
【００８０】
以上により、遮光層５５と半導体膜５４との間隔ｄは、少なくなっているほど好ましく、遮光層が形成されていない場合との遮光効果の比較、及び間隔ｄの加工精度、加工し易さを考慮して、間隔ｄは、０．０５μｍ〜０．１０μｍの範囲に形成されることがより好ましいことが示される。
【００８１】
また、図９には、図７に示すように定義された幅ｗについて、この幅ｗを種々変更した場合に、チャネル領域に入射される光量を求めた結果を示すグラフを示している。この幅ｗについてのシミュレーションでは、上部遮光膜６３の幅ａ及び下部遮光膜５２の幅ｂを基準として用いて、遮光層５５の幅ｗの最適条件を求めている。なお、ソース電極５９及びドレイン電極６０の長手方向の長さは、概略上部遮光膜６３の幅方向の長さａに等しいとして、このシミュレーションを行っている。
【００８２】
図９に示すグラフを参照して明らかなように、遮光層５５の幅ｗと下部遮光膜５２の長さｂとの比、ｗ／ｂが、０＜ｗ／ｂ＜０．７の範囲にわたって、遮光層５５が形成されていない場合に比較して、入射光量が低減されることが明らかになっている。
【００８３】
ｗ／ｂ＞０．６の範囲で、幅ｗの増加と共に、入射光量が増加している理由については、上記の間隔ｄの増加と共に、入射光量が増加する理由と同様に考えられる。すなわち、幅ｗが増加することによって、遮光層５４がなければ、そのまま透明絶縁性基板５１の下方に通り抜ける光が、遮光層５４によって反射されて、半導体膜５４に入射される光が増加するためであると考えられる。
【００８４】
以上により、遮光層５５の幅ｗは、遮光層５５が設けられていない場合に比較して、遮光効果が認められる、０＜ｗ／ｂ＜０．７の範囲に形成されることが好ましいことが示される。
【００８５】
さらに、遮光層５５の幅ｗは、大きくなり過ぎると、遮光層５５の端部が、上部遮光膜６３の端部より外側に位置することになり、光が透過する領域が低減されるため、遮光層５５の端部は、上部遮光膜６３より内側に位置することが好ましい。したがって、上部遮光膜６３の長さａが、下部遮光膜５２の長さｂよりも長い（ａ≧ｂ）場合には、ｗ＜ａ／２であることが好ましい。
【００８６】
次に、本実施の形態２の半導体装置の製造方法について、図１０（ａ）〜（ｅ）及び図１１（ａ）〜（ｃ）を用いて、工程毎に説明する。
【００８７】
まず、ガラスまたは石英等の透明絶縁基板５１上に、ＣＶＤ法またはスパッタ法等を用いて遮光膜を堆積し、続いて、この遮光膜を、フォトリソグラフィ及びエッチングを用いて所定形状にパターニングして、図１０（ａ）に示すように、下部遮光膜５２を形成する。
【００８８】
下部遮光膜５２としては、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜とポリシリコン等のシリコン膜またはシリサイド膜とを組み合わせた遮光効果のある材料としたものが用いられる。このような材料により下部遮光膜５２を形成すれば、十分な遮光性が得られる。また、シリコン膜の融点は約１４００℃、シリサイド膜の融点は、１３００〜１５００℃であるため、下部遮光膜５２として上記の材料を用いることにより、通常のバックライトはもちろん、プロジェクション用のハライドランプのような強力な光を発するランプを用いても十分な耐熱性を有しており、また、後述の製造工程にて、９００〜１２００℃という高温のプロセス温度による高温熱処理を実施しても、十分な耐熱性を有している。
【００８９】
次に、図１０（ｂ）に示すように、下部遮光膜５２が形成された透明絶縁基板５１上の全面にわたって、ＳｉＯ2膜等の絶縁膜５３を形成する。この絶縁膜５３の膜厚は、下部遮光膜５２を反射して、絶縁膜５３を通過する光が干渉効果によって打ち消されるような膜厚に設定される。
【００９０】
次に、絶縁膜５３上に半導体層を形成する。この半導体層は、非晶質、多結晶または単結晶等のＳｉ膜、Ｇｅ膜、ＧａＡｓ膜またはＧａＰ膜等である。例えば、半導体層として、多結晶シリコン膜を形成する場合には、絶縁膜５３上に非晶質シリコン膜を５０〜１５０μｍの膜厚に形成した後、高温条件での熱処理またはレーザー光照射を実施することによって多結晶化する方法を用いることが一般的である。続いて、絶縁膜５３上に形成された半導体層に対して、フォトリソグラフィ及びエッチングを実施することにより、図１０（ｃ）に示すように、所定の島状の半導体膜５４及びこの半導体膜５４の周囲を囲む遮光層５５を形成する。半導体膜５４及び遮光層５５をそれぞれ形成した後、半導体膜５４には、閾値電圧を制御するため、不純物イオンを注入する工程を加えてもよい。この場合、遮光層５５は、活性化を行わない。このように、本実施の形態２の半導体装置では、後の工程を経てＴＦＴのチャネル領域となる半導体膜５４を形成するときに、同時に遮光層５５を形成することができ、遮光層５５を形成するための工程を別途行う必要がなく、工程数の増加を招かない。
【００９１】
次に、図１０（ｄ）に示すように、半導体膜５４及び遮光層５５が形成された絶縁膜５３の全面にわたって、ゲート酸化膜５６を形成する。このゲート酸化膜５６は、ＣＶＤ法を用いて新たに堆積する方法、または、半導体膜５４及び遮光層５５を酸化する方法によって形成される。さらに、新たに酸化膜を堆積する方法及び半導体膜５４及び遮光層５５を酸化する方法の両方を用いることによって形成してもよい。続いて、ゲート酸化膜５６の半導体膜５４上に該当する位置にゲート電極５７を形成する。
【００９２】
次に、図１０（ｅ）に示すように、ゲート電極５７をマスクとして、半導体膜５４に不純物イオンを注入する。半導体膜５４において、ゲート電極５７が形成されていない両側部の領域は、不純物イオンが注入されて、それぞれ、ソース領域５４ｓ及びドレイン領域５４ｄとなる。マスクとなるゲート電極５７の直下の半導体膜５４の領域は、不純物が注入されないことにより、両側のソース領域５４ｓ及びドレイン領域５４ｄに挟まれたチャネル領域５４ｃとなる。
【００９３】
次に、図１１（ａ）に示すように、ゲート電極５７が形成されたゲート絶縁膜５６上の全面にわたって、下層の半導体膜５４に該当する部分が所定高さ他の領域よりも高くなるように層間絶縁膜５８を形成する。
【００９４】
層間絶縁膜５８を形成した後、引き続いて、層間絶縁膜５８及びゲート絶縁膜５６に、下層の半導体膜５４のソース領域５４ｓ及びドレイン領域５４ｄが配置された位置に対応して、それぞれ、ソース領域５４ｓ及びドレイン領域５４ｄに達するコンタクトホール５８ａを形成する。
【００９５】
続いて、コンタクトホール５８ａがそれぞれ形成された層間絶縁膜５８上の全体にわたって、Ａｌ等の金属層を堆積する。このＡｌ等の金属層は、層間絶縁膜５８上に堆積されると共に、各コンタクトホール５８ａ内に充填される。そして、金属層を全面にわたって形成した後、チャネル方向に直交する方向に沿って長い長方形の平板状に金属層が残存するように、エッチングを実施する。このエッチング工程を経て、金属配線からなるソース電極５９及びドレイン電極６０が形成される。本実施の形態２では、ＣＦ4ガスまたはＣＦ4とＣＨＦ3との混合ガス等を用いたドライエッチングを用いてソース電極５９及びドレイン電極６０を形成した。
【００９６】
次に、図１１（ｂ）に示すように、ソース電極５９及びドレイン電極６０が形成された層間絶縁膜５８上の全面にわたって窒化膜６１を形成し、続いて、酸化膜６２を形成する。この窒化膜６１及び酸化膜６２は、金属により形成されたソース電極５９及びドレイン電極６０を保護するためのパッシベーション膜として形成されている。酸化膜６２を形成した後、水素化処理を行い、引き続いて、下層に半導体膜５４等が形成されていることにより、凹凸が形成されている酸化膜６２の表面に対して、エッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を行うことにより平坦化する。
【００９７】
次に、図１１（ｃ）に示すように、平坦化された酸化膜６２上に、ＣＶＤ法、スパッタ法等を用いて遮光膜を形成し、その後、フォトリソグラフィ及びエッチングを行うことにより所定の形状にパターニングして上部遮光膜６３を形成する。上部遮光膜６３は、下層の下部遮光膜５２と同様に、種々の遮光性材料により形成することが可能である。
【００９８】
上記のように製造された本実施の形態２の半導体装置を、液晶表示装置のアクティブマトリクス基板として用いる場合、ドレイン電極６０上の窒化膜６１及び酸化膜６２に、コンタクトホールを形成した後、酸化膜６１上に、画素電極となる透明金属膜をＩＴＯ等によって形成し、所定形状にエッチングする。この透明金属膜により形成された画素電極は、ドレイン電極６０上に形成されたコンタクトホールを介してドレイン電極に接続される。
【００９９】
【発明の効果】
本発明の半導体装置は、半導体膜と上部遮光膜との間に配置されるソース電極及びドレイン電極を金属により、チャネル方向に直交する方向に長い長方形の平板状に形成すると共に、その両端部を逆テーパー形状を有するように形成している。これにより、下方から反射された光が、外部に反射させるのに適した形状になっていると共に、上面側が大きく形成されているために、上部遮光膜を回り込んだ光（回折光）が、半導体膜に照射されることを低減し、ＴＦＴのチャネル部となる半導体層に光が照射されることによって光リークが発生することを抑制することができる。また、上部遮光膜は、その周縁部を順テーパー形状を有するように形成したので、上部から照射された光を外部方向に向けて反射するのに適した構造を有している。
【０１００】
また、この半導体装置は、過度に遮光膜幅を大きくして設けることなく遮光することができるので、この半導体装置を用いれは、開口率が向上した小型で高精細な液晶表示装置を提供することができる。
【０１０１】
また、本発明の他の半導体装置は、絶縁膜上に、半導体膜と同一面内に、半導体膜と同一の材料によって電気的に非導通な遮光層が、半導体膜の周囲を囲むように形成されているので、入射角度の大きい直接光、反射光、下部遮光膜および金属層の端部から回折して入射する光等が半導体膜に入射することを低減することができ、ＴＦＴのチャネル部となる半導体層に光が照射されることによって光リークが発生することを抑制することができる。
【０１０２】
また、この半導体装置は、過度に遮光膜幅を大きくして設けることなく遮光することができるので、この半導体装置を用いれは、開口率が向上した小型で高精細な液晶表示装置を提供することができる。
【０１０３】
この遮光層は、半導体膜を形成する既存の工程と同時に形成することができるため、遮光層を形成するために工程数の増加を伴うことない。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、それぞれ、実施の形態１の半導体装置の概略構成を示す断面図である。
【図２】実施の形態１の波動光学シミュレーションに用いた半導体装置における、金属層及び上部遮光膜のそれぞれの端部に形成された傾斜角度θ１及びθ２を定義するための断面図である。
【図３】波動光学シミュレーションによって得られたチャネル領域に入射される光量を求めた結果を示すグラフである。
【図４】（ａ）〜（ｅ）は、それぞれ、実施の形態１の半導体装置の製造方法を工程毎に説明する断面図である。
【図５】（ａ）〜（ｃ）は、それぞれ、その半導体装置の製造方法を工程毎に説明する断面図である。
【図６】（ａ）及び（ｂ）は、それぞれ、実施の形態２の半導体装置の概略構成を示す断面図である。
【図７】実施の形態２の波動光学シミュレーションに用いた半導体装置における遮光層の幅ｗ及び遮光層と半導体膜との間隔ｄ、及び上部遮光膜の幅ａと下部遮光膜の幅ｂを定義する断面図である。
【図８】波動光学シミュレーションを用いて、半導体装置における遮光層と半導体膜との間隔ｄを変更した場合に、チャネル領域に入射される光量を求めた結果を示すグラフである。
【図９】波動光学シミュレーションを用いて、半導体装置における遮光層の幅ｗを変更した場合に、チャネル領域に入射される光量を求めた結果を示すグラフである。
【図１０】（ａ）〜（ｅ）は、それぞれ、実施の形態２の半導体装置の製造方法を工程毎に説明する断面図である。
【図１１】（ａ）〜（ｃ）は、それぞれ、その半導体装置の製造方法を工程毎に説明する断面図である。
【図１２】従来の半導体装置の概略構成を示す断面図である。
【図１３】従来の他の半導体装置の概略構成を示す断面図である。
【符号の説明】
３１ 透明絶縁基板
３２ 下部遮光膜
３３ 絶縁膜
３４ 半導体膜
３５ ゲート絶縁膜
３６ ゲート電極
３７ 層間絶縁膜
３８ ソース電極
３９ ドレイン電極
４０ 窒化膜
４１ 酸化膜
４２ 上部遮光膜
５１ 透明絶縁基板
５２ 下部遮光膜
５３ 絶縁膜
５４ 半導体膜
５５ 遮光層
５６ ゲート絶縁膜
５７ ゲート電極
５８ 層間絶縁膜
５９ ソース電極
６０ ドレイン電極
６１ 窒化膜
６２ 酸化膜
６３ 上部遮光膜
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置において、アクティブマトリクス基板に用いられる半導体装置及びその製造方法に関し、特に、遮光性に優れた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置においては、アクティブマトリクス型の液晶表示装置によって画像表示を行うことが主流になっている。アクティブマトリックス型の液晶表示装置は、マトリクス状に配置した複数の画素を有するアクティブマトリクス基板と、このアクティブマトリクス基板に対向して配置された対向基板とを有している。この両基板の間には、表示媒体である液晶が充填されて液晶層が形成される。
【０００３】
アクティブマトリクス基板は、画像表示の一単位となる各画素ごとに、マトリクス状に配置された複数の画素電極を有しており、各画素電極は、それぞれの画素電極に対応して配置されたスイッチング素子に接続されている。液晶層を挟んでアクティブマトリクス基板に対向して配置された対向基板には、対向電極が形成されている。
【０００４】
このような構成を有するアクティブマトリクス型の液晶表示装置を用いて画像表示を行う場合、アクティブマトリクス基板に形成された各画素電極に接続されたスイッチング素子のオン・オフを制御して、表示信号となる電圧を各画素電極に印加する。スイッチング素子がオンになって、表示信号となる電圧が画素電極に印加されると、対向基板の対向電極との間で所定の電圧が印加され、両電極間に存在する液晶層の液晶の配向状態が変化し、この液晶の配向状態の変化によって各画素を透過する光量が変化する。このように液晶を透過する光量を、スイッチング素子のオン・オフ及び表示電圧の印加による画素毎の制御によって、全体として画面表示が行われる。
【０００５】
画素電極をオン・オフするスイッチング素子としては、薄膜トランジスタ（以下、ＴＦＴと省略する）、ダイオード等の非線形素子が用いられるが、液晶表示装置の駆動回路と一体形成することができ、かつ、応答速度を高速化することができる点で、ポリシリコンから形成されたＴＦＴが最も好適であり、このため、スイッチング素子としては、通常、ポリシリコンから形成されたＴＦＴが用いられている。
【０００６】
しかし、上記のアクティブマトリクス型の液晶表示装置は、シリコン等の半導体に照射された光によって、光吸収が起こった場合、半導体には電子、荷電子帯には正孔がそれぞれ励起されることにより電子−正孔対が生成されて、いわゆる光電効果が起こることが一般的に知られている。このため、ポリシリコン薄膜を活性層（チャネル領域）に用いたＴＦＴは、光が照射されると、電子−正孔対に起因した光電流が発生し、ＴＦＴのオフ時のリーク電流が増大する。その結果、ポリシリコン薄膜から形成されたＴＦＴに光が照射されると、この光照射に起因して、クロストークの発生、コントラストの低下等によって、画像品質が低下するという問題がある。
【０００７】
このような光電効果によって画像品質が低下することを防止するために、ポリシリコンＴＦＴが形成されているアクティブマトリクス基板における光の入射側となる液晶層側または対向基板に、ＴＦＴが形成される位置に対向して遮光膜を設け、液晶層側からＴＦＴに入射される光を遮光する液晶表示装置が提案されている。
【０００８】
【発明が解決しようとする課題】
しかし、液晶表示装置の液晶層への光の入射側にのみ遮光膜を設けて、ＴＦＴに直接入射される光を遮光しても、遮光膜が形成されていない部分を通り抜けた光が、液晶表示装置の外部に設けられているレンズ、偏光板、ミラー等の光学部分、または、液晶表示装置の内壁等に反射されて、ＴＦＴに光が照射されるおそれがある。特に、透過型のプロジェクション表示装置に液晶表示装置を用いた場合には、小型に構成された液晶表示装置を用いて画像を拡大投影するために、非常に強い光が液晶表示装置に照射され、液晶表示装置の内外の各部を反射する反射光の光量が大きいために、ＴＦＴに直接入射する光を遮光するだけでは不充分であり、各部を反射する反射光によって、ＴＦＴのオフリークが生じ、その結果、クロストークの発生、コントラストの低下等によって、表示品質が低下するおそれが強い。
【０００９】
ＴＦＴに直接入射する入射光及び液晶表示装置内外の各部から反射される反射光を防止する構成を有する液晶表示装置として、例えば、特開２０００−１３１７１６号公報に提案された液晶表示装置が知られている。
【００１０】
図１２には、この公報に記載された液晶表示装置のアクティブマトリクス基板に使用される半導体装置の概略構成を説明する断面図を示している。
【００１１】
この公報に記載された半導体装置は、石英基板１上に形成される。石英基板１上には、石英基板１の下方から照射される光を遮光する下部遮光膜２が所定形状に形成されている。この下部遮光膜２が形成された石英基板１上には、絶縁膜３が形成されて、その上面が全体にわたって同一の高さとされている。
【００１２】
絶縁膜３上には、下部遮光膜が形成された位置に対応して、薄膜トランジスタ（ＴＦＴ）の活性層となる島状のシリコン薄膜４が形成されている。この島状のシリコン薄膜４は、中央部にチャネル領域が形成され、このチャネル領域を挟む両側部に、ソース領域、ドレイン領域がそれぞれ形成されている。
【００１３】
ＴＦＴとなるシリコン薄膜４が形成された絶縁膜３上には、薄膜のゲート絶縁膜５が形成されている。このゲート絶縁膜５上には、シリコン薄膜４に形成されたチャネル領域に対応してゲート電極６が形成されている。ゲート電極６が形成されたゲート絶縁膜５上には、下層のシリコン薄膜４が形成された部分において厚くなるように層間絶縁膜７が厚膜に形成されている。この層間絶縁膜７及びゲート絶縁膜５には、下層のシリコン薄膜４のソース領域及びドレイン領域がそれぞれ存在する位置に対応して、電極取り出し用のコンタクトホールが形成されている。
【００１４】
各コンタクトホールには、それぞれ、金属膜が埋め込まれて引出電極８が形成されている。各引出電極８は、それぞれ、コンタクトホールを介して下層のシリコン薄膜４のソース領域及びドレイン領域に接続されている。
【００１５】
引出電極８が形成された層間絶縁膜７上には、パッシベーション膜９が形成されている。このパッシベーション膜９上には、下層の下部遮光膜２が形成された位置に対応して上部遮光膜１１が形成されている。
【００１６】
図１２に示す半導体装置では、ＴＦＴとなるシリコン薄膜４の下方及び上方にそれぞれ、上部遮光膜１１及び下部遮光膜２が設けられており、上方から直接ＴＦＴに向けて入射してくる入射光が上部遮光膜１１によって遮光され、下方からの反射光が下部遮光膜２によって遮光される。
【００１７】
しかし、この半導体装置では、液晶表示装置内外において反射して、上部遮光膜１１及び下部遮光膜２によって遮光されない角度で、ＴＦＴのシリコン薄膜４に光が入射することを防止することができず、遮光が不十分であるという問題がある。また、上部及び下部にそれぞれ形成された上部遮光膜１１及び下部遮光膜２の幅を広げれば、各方向から照射される光を遮光する遮光効果を高めることができるが、各遮光膜の幅が広がることにより、開口率が低下するという問題がある。
【００１８】
特開２０００−１８０８９９号公報には、図１３に示すような半導体装置が記載されている。
【００１９】
この半導体装置は、透明絶縁性基板２１を有しており、透明絶縁性基板２１上には、透明絶縁性基板２１の下方から照射される光を遮光する下部遮光膜２２が所定形状に形成されている。この下部遮光膜２２の周縁部は、順テーパー形状に形成されて、上部から入射される光を外部側に反射するようになっている。
【００２０】
この下部遮光膜２２が形成された透明絶縁性基板２１上には、第１層間膜２３が形成されて、その上面が全体にわたって同一の高さになっている。
【００２１】
第１層間膜２３上には、下部遮光膜２２が形成された位置に対応して、薄膜トランジスタ（ＴＦＴ）の活性層となる島状のシリコン薄膜２４が形成されている。
【００２２】
ＴＦＴとなるシリコン薄膜２４が形成された第１層間膜２３上には、ゲート酸化膜２５が形成されて、その上面が平坦化されている。このゲート酸化膜２５上には、シリコン薄膜２４が形成された位置に対応して、ゲート電極２６がシリコン薄膜２４を覆うように形成されている。ゲート電極２６が形成されたゲート酸化膜２５上には、第２層間膜２７が形成されて、その上面が平坦化されている。この第２層間膜２７上には、下層の下部遮光膜２２が形成された位置に対応して上部遮光膜２８が、下部遮光膜２２を覆うように形成されている。上部遮光膜２８が形成された第２層間膜２７上には、第３層間膜２９が形成されて、その上面が平坦化されている。
【００２３】
この半導体装置では、図１２に示す半導体装置と同様に、ＴＦＴの下方及び上方にそれぞれ、上部遮光膜２８及び下部遮光膜２２が設けられている。しかも、下部遮光膜２２の端部に順テーパー面が形成されているために、下部遮光膜２２の端部に形成された順テーパー面によって、上部遮光膜２８の周囲から侵入する光が、ＴＦＴが形成されていない方向に反射される。
【００２４】
しかし、このような構成の半導体装置では、製造工程におけるフォトリソグラフィによるアライメント精度に変動が生じて、上部遮光膜２８及び下部遮光膜２２等の位置がずれたり、各々の積層膜自体の膜厚に変動が生じること等によって、液晶表示装置内にて乱反射する光が、ＴＦＴとなるシリコン薄膜２４に光が照射されるおそれがある。シリコン薄膜２４の下部に形成された下部遮光膜２２の端部は、順テーパー形状に形成されており、斜め上方から入射してくる光をシリコン薄膜２４が形成されていない外部の方向に反射するようになっているが、乱反射によって回り込んでくる光がシリコン膜２４に入射することを防止することはできない。
【００２５】
本発明は、上記問題を解決するためになされたものであり、各方向から入射する光の光量を低減することができ、ＴＦＴの特性劣化を防止することができる半導体装置及びその製造方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明の半導体装置は、上記課題を解決するため、透明絶縁基板上に設けられた絶縁膜上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域となる島状の半導体膜と、該透明絶縁基板と該絶縁膜との間に形成された下部遮光膜と、該半導体膜上に形成された層間絶縁膜と、該層間絶縁膜に形成されたコンタクトホールを介して、前記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるように、該層間絶縁膜上に設けられており、それぞれが前記チャネル領域のチャネル方向と直交する方向に延びるソース電極及びドレイン電極と、該ソース電極及びドレイン電極上に形成された絶縁層と、該絶縁層上に設けられた上部遮光膜とを備え、前記ソース電極及びドレイン電極は、前記半導体膜のチャネル方向と直交する方向の端部が逆テーパー形状になっていることを特徴とするものである。
【００２７】
上記本発明の半導体装置において、前記上部遮光膜は、その下面が前記ソース電極及びドレイン電極のチャネル方向と直交する方向の長さと同程度の長さを有するように形成され、周縁部が順テーパー形状になっていることが好ましい。
【００２８】
上記本発明の半導体装置において、前記下部遮光膜は、高融点金属材料により形成されていることが好ましい。
【００２９】
上記本発明の半導体装置において、前記ソース電極及びドレイン電極に形成された端部の逆テーパー傾斜角度θ１は、
θ１＝７０〜８０°
の範囲に形成されていることが好ましい。
【００３０】
また、本発明の半導体装置の製造方法は、上記本発明の半導体装置の製造方法であって、前記透明絶縁基板上に下部遮光膜を形成する工程と、該下部遮光膜が形成された該透明絶縁基板上に絶縁膜を形成する工程と、該絶縁膜上に、薄膜トランジスタとなる島状の半導体膜を形成する工程と、該半導体膜が形成された該絶縁膜上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上の該半導体膜上に該当する位置にゲート電極を形成する工程と、該ゲート電極をマスクとして、該半導体膜に不純物を注入して、該ゲート電極の直下の該半導体膜の領域にチャネル領域を形成し、該ゲート電極によってマスクされない該半導体膜の領域に不純物が注入されたソース領域及びドレイン領域を形成する工程と、該ゲート電極が形成されたゲート絶縁膜上に層間絶縁膜を形成する工程と、該層間絶縁膜及び該ゲート絶縁膜に、該半導体膜のソース領域及びドレイン領域にそれぞれ達するコンタクトホールを形成する工程と、該各コンタクトホール内及び該層間絶縁膜上に金属層を形成し、該層間絶縁膜上の該金属層を該半導体膜のチャネル方向に直交する方向に延びる金属層を残すようにパターニングして、ソース電極及びドレイン電極を形成する工程と、該ソース電極及びドレイン電極が形成された層間絶縁膜上に窒化膜及び酸化膜を順次形成する工程と、該酸化膜上に上部遮光膜を形成する工程と、を包含することを特徴とするものである。
【００３１】
上記本発明の半導体装置の製造方法において、前記各工程におけるプロセス最高温度は、９００〜１２００℃の範囲であることが好ましい。
【００３２】
また、本発明の半導体装置は、透明絶縁基板上に設けられた絶縁膜上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域となる島状の半導体膜と、該透明絶縁基板と該絶縁膜との間に形成された下部遮光膜と、該半導体膜上に形成された層間絶縁膜と、該層間絶縁膜に形成されたコンタクトホールを介して、前記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるように、該層間絶縁膜上に設けられており、それぞれが前記チャネル領域のチャネル方向に直交する方向に延びるソース電極及びドレイン電極と、前記ソース電極及びドレイン電極上に形成された絶縁層と、該絶縁層上に設けられた上部遮光膜とを備え、該絶縁膜上に、前記半導体膜と同一面内に、該半導体膜と同一の材料によって電気的に非導通な遮光層が、前記半導体膜の周囲を囲むように形成されていることを特徴とするものである。
【００３３】
上記本発明の半導体装置において、前記下部遮光膜は、高融点金属材料により形成されていることが好ましい。
【００３４】
上記本発明の半導体装置において、前記遮光層は、前記半導体膜との間隔が、０．０５μｍ〜０．１０μｍの範囲になるように形成されていることが好ましい。
【００３５】
上記本発明の半導体装置において、前記遮光層は、該遮光層の幅ｗ、前記下部遮光膜の長さｂとして、０＜ｗ／ｂ＜０．７の範囲になるように形成されていることが好ましい。
【００３６】
上記本発明の半導体装置において、前記遮光層は、上部遮光膜の長さａが、下部遮光膜の長さｂより長い場合に（ａ≧ｂ）、遮光層の幅ｗが、ｗ＜ａ／２を満たす範囲に形成されていることが好ましい。
【００３７】
また、本発明の半導体装置の製造方法は、上記本発明の半導体装置の製造方法であって、前記透明絶縁基板上に下部遮光膜を形成する工程と、該下部遮光膜が形成された該透明絶縁基板上に絶縁膜を形成する工程と、該絶縁膜上に、薄膜トランジスタとなる島状の半導体膜と、該半導体膜と同一の材料により形成される遮光層を形成する工程と、該半導体膜及び遮光層が形成された該絶縁膜上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上の該半導体膜上に該当する位置にゲート電極を形成する工程と、該ゲート電極をマスクとして、該半導体膜に不純物を注入して、該ゲート電極の直下の該半導体膜の領域にチャネル領域を形成し、該ゲート電極によってマスクされない該半導体膜の領域に不純物が注入されたソース領域及びドレイン領域を形成する工程と、該ゲート電極が形成されたゲート絶縁膜上に層間絶縁膜を形成する工程と、該層間絶縁膜及び該ゲート絶縁膜に、該半導体膜のソース領域及びドレイン領域にそれぞれ達するコンタクトホールを形成する工程と、該各コンタクトホール内及び該層間絶縁膜上に金属層を形成し、該層間絶縁膜上の該金属層を該半導体膜のチャネル方向に直交する方向に延びる金属層を残すようにパターニングして、ソース電極及びドレイン電極を形成する工程と、該ソース電極及びドレイン電極が形成された層間絶縁膜上に窒化膜及び酸化膜を順次形成する工程と、該酸化膜上に上部遮光膜を形成する工程と、
を包含することを特徴とするものである。
【００３８】
【発明の実施の形態】
以下、本発明の半導体装置及びその製造方法について、図面に基づいて説明する。
【００３９】
（実施の形態１）
本実施の形態１の半導体装置は、例えば、アクティブマトリクス型の液晶表示装置において、アクティブマトリクス基板として用いられる。
【００４０】
図１（ａ）及び（ｂ）は、それぞれ、本実施の形態１の半導体装置の概略構成を示しており、図１（ａ）は、この半導体装置の活性層におけるソース領域及びドレイン領域によって両側が挟まれているチャネル領域に沿ったチャネル方向に沿う概略断面図であり、図１（ｂ）は、チャネル方向と直交する方向に沿う概略断面図である。
【００４１】
この半導体装置は、ガラス基板等の透明絶縁基板３１上に形成されている。透明絶縁基板３１上には、透明絶縁基板３１の下方から照射される光を遮光する下部遮光膜３２が所定形状に形成されている。この下部遮光膜３２が形成された透明絶縁基板３１上には、絶縁膜３３が形成されて、その上面が平坦化されている。
【００４２】
絶縁膜３３上には、下部遮光膜３２が形成された位置に対応する位置に、薄膜トランジスタ（以下、ＴＦＴという）の活性層となる島状の半導体膜３４が形成されている。この島状の半導体膜３４は、中央部にチャネル領域３４ｃが形成され、このチャネル領域３４ｃを挟む両側部に、ソース領域３４ｓ、ドレイン領域３４ｄがそれぞれ形成されている。半導体膜３４は、下部遮光膜３２の上方において下部遮光膜３２の面積よりも小さな面積で形成されている。
【００４３】
ＴＦＴとなる半導体膜３４が形成された絶縁膜３３上には、薄膜のゲート絶縁膜３５が形成されている。このゲート絶縁膜３５上には、半導体膜３４に形成されたチャネル領域３４ｃに対応してゲート電極３６が形成されている。ゲート電極３６が形成されたゲート絶縁膜３５上には、下層の半導体膜３４が形成された部分で厚くなるように層間絶縁膜３７が形成されている。この層間絶縁膜３７及びゲート絶縁膜３５には、下層の半導体膜３４のソース領域３４ｓ及びドレイン領域３４ｄが存在する位置に対応して、電極取り出し用のコンタクトホール３７ａがそれぞれ形成されている。
【００４４】
層間絶縁膜３７上には、各コンタクトホール３７ａをそれぞれ覆うように、ソース電極３８及びドレイン電極３９が設けられている。ソース電極３８及びドレイン電極３９は、それぞれ、コンタクトホール３７ａに充填された金属によって半導体膜３４のソース領域３４ｓ及びドレイン領域３４ｄにそれぞれ接続されている。
【００４５】
半導体膜３４上に形成されたソース電極３８及びドレイン電極３９は、遮光性の金属によりそれぞれ長方形の平板状に形成されている。ソース電極３８及びドレイン電極３９は、チャネル方向に直交するチャネル幅方向に沿って長くなっており、その長手方向の各端部が、下方になるにしたがって徐々に内側に位置するように、逆テーパー形状に形成されている。この逆テーパー状の端部の傾斜角度は、７０〜８０°とされる。
【００４６】
ソース電極３８及びドレイン電極３９が形成された層間絶縁膜３７上には、窒化膜４０及び酸化膜４１がこの順に積層されて、酸化膜４１の上面は一定の高さとなっている。酸化膜４１上には、周縁部が上方になるにつれて相互に接近するように順テーパー形状に形成された上部遮光膜４２が設けられている。上部遮光膜４２は、その下面におけるチャネル方向と直交する方向の寸法が下層のソース電極３８及びドレイン電極３９の同方向の長さと同程度の長さを有するように形成されている。
【００４７】
次に、本願発明者らは、波動光学シミュレーションを利用して半導体膜３４の上方に設けられたソース電極３８及びドレイン電極３９（以下、金属層３８（３９）と称する）において、逆テーパー形状に形成された端部の傾斜角度を、遮光性に最も優れたものとなる最適設定条件を求めたので、以下、そのシミュレーション結果について説明する。
【００４８】
図２は、本願発明者らが、実際に行った波動光学シミュレーションに用いた半導体装置における、金属層３８（３９）及び上部遮光膜４２のそれぞれの端部に形成された傾斜角度θ１及びθ２を定義するための断面図である。
【００４９】
図３には、図２に示すように定義された金属層３８（３９）の傾斜角度θ１について、この傾斜角度θ１を種々変更した場合に、下層の半導体膜３４チャネル領域３４ｃに入射される光量を求めた結果に関するグラフを示している。この図３において、実線は、上部遮光膜４２におけるテーパー形状の傾斜角度θ２が、θ２＝６０°の場合、破線は、上部遮光膜４２の傾斜角度θ２が、θ２＝０°の場合をそれぞれ示している。
【００５０】
図３に示すグラフを参照して明らかなように、金属層３８（３９）の傾斜角度θ１は、上部遮光膜４２における傾斜角度θ２の値にかかわりなく、θ１＝７０〜８０°の範囲内のとき、チャネル領域３４ｃに入射される光量が最も低減されていることが示されている。また、上部遮光膜４２については、傾斜角度θ２が、θ２＝６０°のときのほうが、チャネル領域３４ｃに入射される光量が低減されていることが示されている。
【００５１】
上部遮光膜４２については、下層の金属層３８（３９）との相対的位置関係が重要であり、例えば、上部遮光膜４２の設置位置にアライメントのズレが生じて、チャネル領域３４ｃの幅方向に関して、下層の金属層３８（３９）の線幅よりも上部遮光膜４２の幅方向の寸法が長くなると、上部遮光膜４２で回折されて下方に回り込む回折光の強度が大きくなり、チャネル領域３４ｃに到達する光の強度が増大するおそれがある。これに対して、上部遮光膜４２のチャネル方向の長さが、金属層３８（３９）の同方向の長さと同じかまたは短い場合には、金属層３８（３９）と上部遮光膜４２とで二重に遮光することができ、上方から入射する光を確実に遮光して、回折光による光の強度を低減することができる。また、上部遮光膜４２の端部を順テーパー形状としていることにより、図２に示すように、上方から半導体層３２に向かって照射される光を、半導体膜３２から遠ざかるように上方に効率よく反射させることができる。外部方向に向けて反射するために好適な形状になっている。
【００５２】
また、チャネル方向に直交する方向について端部が逆テーパー形状に形成された各金属層３８（３９）は、その上面の同方向の長さが上部遮光膜４２の下面の同方向の長さと同程度の長さになるように形成されている。これにより、上部遮光膜４２の周縁部からの回折光を有効に遮光することができる。また、この金属層３８（３９）は、逆テーパー形状に形成されていることにより、透明絶縁基板３１の下方から侵入する光を半導体膜３４とは反対側に反射させることができるために、半導体膜３４に光が入射することをさらに確実に防止することができる。
【００５３】
次に、本実施の形態１の半導体装置の製造方法について、図４（ａ）〜（ｅ）及び図５（ａ）〜（ｃ）を用いて、工程毎に説明する。
【００５４】
まず、ガラスまたは石英等の透明絶縁基板３１上に、遮光膜を、ＣＶＤ法またはスパッタ法等を用いて堆積し、続けて、この遮光膜を、フォトリソグラフィ及びエッチングを用いて所定形状にパターニングして、図４（ａ）に示すように、下部遮光膜３２とする。
【００５５】
下部遮光膜３２としては、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜とポリシリコン等のシリコン膜またはシリサイド膜とを組み合わせた遮光効果のある材料としたものが用いられる。このような材料により下部遮光膜３２を形成すれば、十分な遮光性が得られる。また、シリコン膜の融点は約１４００℃、シリサイド膜の融点は、１３００〜１５００℃であるため、下部遮光膜３２として上記の材料を用いることにより、通常のバックライトはもちろん、プロジェクション用のハライドランプのような強力な光を発するランプを用いても十分な耐熱性を有しており、また、後述の製造工程にて、９００〜１２００℃という高温のプロセス温度による高温熱処理を実施しても、十分な耐熱性を有している。
【００５６】
次に、図４（ｂ）に示すように、下部遮光膜３２が形成された透明絶縁基板３１上の全面にわたって、ＳｉＯ2膜等の絶縁膜３３を形成する。この絶縁膜３３の膜厚は、下部遮光膜３２を反射して、絶縁膜３３を通過する光が干渉効果によって打ち消されるような膜厚に設定される。
【００５７】
次に、図４（ｃ）に示すように、絶縁膜３３上に薄膜トランジスタの活性層となる半導体膜３４を形成する。この半導体膜３４は、非晶質、多結晶または単結晶等のＳｉ膜、Ｇｅ膜、ＧａＡｓ膜またはＧａＰ膜等である。例えば、半導体膜３４として、多結晶シリコン膜を形成する場合には、絶縁膜３３上に非晶質シリコン膜を５０〜１５０μｍの膜厚に形成した後、高温条件での熱処理またはレーザー光照射を実施することによって多結晶化する方法を用いることが一般的である。続いて、絶縁膜３３上に形成された半導体膜３４に対して、フォトリソグラフィ及びエッチングを実施することにより、半導体膜を所定の島状にパターニングする。なお、このような島状の半導体膜３４を形成した後、閾値電圧を制御するために、不純物イオンを注入する工程を実施してもよい。
【００５８】
次に、図４（ｄ）に示すように、半導体膜３４が形成された絶縁膜３３の全面にわたって、ゲート酸化膜３５を形成する。このゲート酸化膜３５は、ＣＶＤ法を用いて新たに堆積する方法、または、半導体膜３４を酸化する方法によって形成される。さらに、新たに堆積する方法及び半導体膜３４を酸化する方法の両方を用いることによって形成してもよい。続いて、ゲート酸化膜３５の半導体膜３４上に該当する位置にゲート電極３６を形成する。
【００５９】
次に、図４（ｅ）に示すように、ゲート電極３６をマスクとして、半導体膜３４に不純物イオンを注入する。ゲート電極３６の両側部に該当する位置の半導体膜３４の領域は、不純物イオンが注入されて、ソース領域３４ｓ及びドレイン領域３４ｄとなる。マスクとなるゲート電極３６の下の半導体膜３４の領域は、不純物が注入されないことにより、両側のソース領域３４ｓ及びドレイン領域３４ｄに挟まれたチャネル領域３４ｃとなる。
【００６０】
次に、図５（ａ）に示すように、ゲート電極３６が形成されたゲート絶縁膜３５上の全面にわたって、下層の半導体膜３４に該当する部分が所定高さ他の領域よりも高くなるように層間絶縁膜３７を形成する。この層間絶縁膜３７の膜厚は、層間絶縁膜３７を通過する光が干渉効果によって、互いに打ち消し合うような膜厚に設定される。
【００６１】
層間絶縁膜３７を形成した後、引き続いて、層間絶縁膜３７及びゲート絶縁膜３５に、下層の半導体膜３４のソース領域３４ｓ及びドレイン領域３４ｄが配置された位置に対応して、それぞれ、ソース領域３４ｓ及びドレイン領域３４ｄに達するコンタクトホール３７ａを形成する。
【００６２】
続いて、コンタクトホール３７ａがそれぞれ形成された層間絶縁膜３７上の全体にわたって、Ａｌ等の金属層を堆積する。このＡｌ等の金属層は、層間絶縁膜３７上に堆積されると共に、各コンタクトホール３７ａ内に充填される。そして、金属層を全面にわたって形成した後、エッチングを実施することにより、半導体膜３４のソース領域３４ｓ、チャネル領域３４ｃ、ドレイン領域３４ｄが配列した方向と直交する方向（チャネル幅方向）と同一の方向に延びる金属層が残るように、エッチングを実施する。また、このエッチング工程では、各金属層の幅方向の各端部が、７０〜８０°の逆テーパー形状を有するように、エッチングを実施する。このエッチング工程を経て、金属配線からなるソース電極３８及びドレイン電極３９が形成される。本実施の形態１では、ＣＦ4ガスまたはＣＦ4とＣＨＦ3との混合ガス等を用いたドライエッチングを用いてソース電極３８及びドレイン電極３９を形成した。
【００６３】
次に、図５（ｂ）に示すように、ソース電極３８及びドレイン電極３９がそれぞれ形成された層間絶縁膜３７上の全面にわたって窒化膜４０を形成し、続いて、酸化膜４１を形成する。この窒化膜４０及び酸化膜４１は、金属により形成されたソース電極３８及びドレイン電極３９を保護するためのパッシベーション膜として形成されている。酸化膜４１を形成した後、水素化処理を行い、引き続いて、下層に半導体膜３４等が形成されていることにより、凹凸が形成されている酸化膜４１の表面上に対して、エッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を行うことにより平坦化する。
【００６４】
次に、図５（ｃ）に示すように、平坦化された酸化膜４１上に、ＣＶＤ法、スパッタ法等を用いて遮光膜を形成し、その後、フォトリソグラフィ及びエッチングを行うことにより所定の形状にパターニングして上部遮光膜４２とする。この上部遮光膜４２のエッチングは、周縁部が順テーパー形状を有するように実施される。上部遮光膜４２は、下層の下部遮光膜３２と同様に、種々の遮光性材料により形成することが可能である。
【００６５】
上記のように製造された半導体装置を、液晶表示装置のアクティブマトリクス基板として用いる場合、ドレイン電極３９上の窒化膜４０及び酸化膜４１に、コンタクトホールを形成した後、酸化膜４１上に、画素電極となる透明金属膜をＩＴＯ等によって形成し、所定形状にエッチングする。この透明金属膜により形成された画素電極は、ドレイン電極３９上に形成されたコンタクトホールを介してドレイン電極３９に接続される。
【００６６】
（実施の形態２）
本実施の形態２の半導体装置は、例えば、アクティブマトリクス型の液晶表示装置において、アクティブマトリクス基板として用いられる。
【００６７】
図６は、それぞれ、本実施の形態２の半導体装置の概略構成を示しており、図６（ａ）は、この半導体装置の半導体膜におけるソース領域及びドレイン領域によって両側が挟まれているチャネル領域のチャネル方向に沿う概略断面図であり、図６（ｂ）は、そのチャネル方向に直交する方向に沿う概略断面図である。
【００６８】
この半導体装置は、ガラス基板等の透明絶縁基板５１上に形成されている。透明絶縁基板５１上には、透明絶縁基板５１の下方から照射される光を遮光する下部遮光膜５２が所定形状に形成されている。この下部遮光膜５２が形成された透明絶縁基板５１上には、所定厚さの絶縁膜５３が形成されて、その上面が全体にわたって平坦になっている。
【００６９】
絶縁膜５３上には、下部遮光膜５２が形成された位置に対応して、島状の半導体膜５４が形成されている。この島状の半導体膜５４は、後の工程を経て薄膜トランジスタ（以下、ＴＦＴという）の活性層となる領域である。この島状の半導体膜５４は、中央部にチャネル領域５４ｃが形成され、このチャネル領域５４ｃを挟む両側部に、ソース領域５４ｓ、ドレイン領域５４ｄがそれぞれ形成されている。また、この島状の半導体膜５４の周囲には、後にＴＦＴの活性層となる島状の半導体膜５４に光が入射することを防止する遮光層５５が形成されている。
【００７０】
この遮光層５５は、島状の半導体膜５４と同様の半導体によって形成されている。この遮光層５５は、遮光層５５と半導体膜５４との間隔が、０．０５μｍ〜０．１０μｍの範囲、また、遮光層５５の幅ｗは、下部遮光膜５２の長さをｂとして、ｗ／ｂが、０＜ｗ／ｂ＜０．７の範囲となるように形成されている。
【００７１】
ＴＦＴの活性層となる半導体膜５４及びＴＦＴへの光の入射を防止する遮光層５５がそれぞれ形成された絶縁膜５３上には、薄膜のゲート絶縁膜５６が形成されている。このゲート絶縁膜５６上には、半導体膜５４に形成されたチャネル領域５４ｃに対応してゲート電極５７が形成されている。ゲート電極５７が形成されたゲート絶縁膜５６上には、下層の半導体膜５４が形成された部分で厚くなるように、層間絶縁膜５８が形成されている。この層間絶縁膜５８及びゲート絶縁膜５６には、下層の半導体膜５４のソース領域５４ｓ及びドレイン領域５４ｄが配置された位置に対応して、電極取り出し用のコンタクトホール５８ａがそれぞれ形成されている。
【００７２】
層間絶縁膜５８上には、各コンタクトホール５８ａをそれぞれ覆うように、ソース電極５９及びドレイン電極６０が設けられている。ソース電極５９及びドレイン電極６０は、それぞれ、コンタクトホール５８ａに充填された金属によって半導体膜５４のソース領域５４ｓ及びドレイン電極５４ｄにそれぞれ接続されている。半導体膜５４上に形成されたソース電極５９及びドレイン電極６０は、遮光性の金属により、それぞれ、チャネル方向に沿って長い長方形の平板状に形成されている。
【００７３】
ソース電極５９及びドレイン電極６０がそれぞれ形成された層間絶縁膜５８上には、窒化膜６１及び酸化膜６２がこの順に積層されて、酸化膜６２の上面は一定の高さになっている。酸化膜６２上には、下部遮光膜５２と同様の遮光性材料により上部遮光膜６３が形成されている。この上部遮光膜６３は、下部遮光膜５２と同様の形状に形成されている。
【００７４】
次に、本願発明者らは、波動光学シミュレーションを利用して、半導体膜５４に隣接して形成された遮光層５５を、半導体膜５４のチャネル領域５４ｃに入射する入射光量に関して遮光性に優れたものとなる最適条件を求めたので、以下、そのシミュレーション結果について説明する。
【００７５】
図７は、本願発明者らが、実際に行った波動光学シミュレーションに用いた半導体装置における遮光層５５の幅ｗ及び遮光層５５と半導体膜５４との間隔ｄ、及び上部遮光膜６３の幅ａと下部遮光膜５２の幅ｂを定義する断面図である。
【００７６】
図８には、図７に示すように定義された間隔ｄについて、この間隔ｄを種々変更した場合に、チャネル領域に入射される光量を求めた結果を示すグラフを示している。
【００７７】
図８に示すグラフを参照して明らかなように、遮光層５５と半導体膜５４との間隔幅ｄは、０．５〜０．７μｍの範囲で、間隔ｄの増加とともに、入射光量が低減されてることが観察されるが、全体としては、間隔ｄが小さくなる程、入射光量が低減されている。
【００７８】
間隔ｄの増加に伴って入射光量が増加する理由については、間隔ｄが増加するのに従って、遮光層５５の端部が上部遮光膜６３の端部に近づくため、遮光層５５がなければ、そのまま透明絶縁性基板５１の下方に通り抜ける光が、遮光膜５５によって反射されて、半導体膜５４に入射される光が増加するためであると考えられる。
【００７９】
また、加工精度の限界値である間隔ｄ＝０．０５μｍと遮光層なしとの遮光効果を比較すると、微小でも間隔ｄが形成されていることによって、遮光効果が認められる。
【００８０】
以上により、遮光層５５と半導体膜５４との間隔ｄは、少なくなっているほど好ましく、遮光層が形成されていない場合との遮光効果の比較、及び間隔ｄの加工精度、加工し易さを考慮して、間隔ｄは、０．０５μｍ〜０．１０μｍの範囲に形成されることがより好ましいことが示される。
【００８１】
また、図９には、図７に示すように定義された幅ｗについて、この幅ｗを種々変更した場合に、チャネル領域に入射される光量を求めた結果を示すグラフを示している。この幅ｗについてのシミュレーションでは、上部遮光膜６３の幅ａ及び下部遮光膜５２の幅ｂを基準として用いて、遮光層５５の幅ｗの最適条件を求めている。なお、ソース電極５９及びドレイン電極６０の長手方向の長さは、概略上部遮光膜６３の幅方向の長さａに等しいとして、このシミュレーションを行っている。
【００８２】
図９に示すグラフを参照して明らかなように、遮光層５５の幅ｗと下部遮光膜５２の長さｂとの比、ｗ／ｂが、０＜ｗ／ｂ＜０．７の範囲にわたって、遮光層５５が形成されていない場合に比較して、入射光量が低減されることが明らかになっている。
【００８３】
ｗ／ｂ＞０．６の範囲で、幅ｗの増加と共に、入射光量が増加している理由については、上記の間隔ｄの増加と共に、入射光量が増加する理由と同様に考えられる。すなわち、幅ｗが増加することによって、遮光層５４がなければ、そのまま透明絶縁性基板５１の下方に通り抜ける光が、遮光層５４によって反射されて、半導体膜５４に入射される光が増加するためであると考えられる。
【００８４】
以上により、遮光層５５の幅ｗは、遮光層５５が設けられていない場合に比較して、遮光効果が認められる、０＜ｗ／ｂ＜０．７の範囲に形成されることが好ましいことが示される。
【００８５】
さらに、遮光層５５の幅ｗは、大きくなり過ぎると、遮光層５５の端部が、上部遮光膜６３の端部より外側に位置することになり、光が透過する領域が低減されるため、遮光層５５の端部は、上部遮光膜６３より内側に位置することが好ましい。したがって、上部遮光膜６３の長さａが、下部遮光膜５２の長さｂよりも長い（ａ≧ｂ）場合には、ｗ＜ａ／２であることが好ましい。
【００８６】
次に、本実施の形態２の半導体装置の製造方法について、図１０（ａ）〜（ｅ）及び図１１（ａ）〜（ｃ）を用いて、工程毎に説明する。
【００８７】
まず、ガラスまたは石英等の透明絶縁基板５１上に、ＣＶＤ法またはスパッタ法等を用いて遮光膜を堆積し、続いて、この遮光膜を、フォトリソグラフィ及びエッチングを用いて所定形状にパターニングして、図１０（ａ）に示すように、下部遮光膜５２を形成する。
【００８８】
下部遮光膜５２としては、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜とポリシリコン等のシリコン膜またはシリサイド膜とを組み合わせた遮光効果のある材料としたものが用いられる。このような材料により下部遮光膜５２を形成すれば、十分な遮光性が得られる。また、シリコン膜の融点は約１４００℃、シリサイド膜の融点は、１３００〜１５００℃であるため、下部遮光膜５２として上記の材料を用いることにより、通常のバックライトはもちろん、プロジェクション用のハライドランプのような強力な光を発するランプを用いても十分な耐熱性を有しており、また、後述の製造工程にて、９００〜１２００℃という高温のプロセス温度による高温熱処理を実施しても、十分な耐熱性を有している。
【００８９】
次に、図１０（ｂ）に示すように、下部遮光膜５２が形成された透明絶縁基板５１上の全面にわたって、ＳｉＯ2膜等の絶縁膜５３を形成する。この絶縁膜５３の膜厚は、下部遮光膜５２を反射して、絶縁膜５３を通過する光が干渉効果によって打ち消されるような膜厚に設定される。
【００９０】
次に、絶縁膜５３上に半導体層を形成する。この半導体層は、非晶質、多結晶または単結晶等のＳｉ膜、Ｇｅ膜、ＧａＡｓ膜またはＧａＰ膜等である。例えば、半導体層として、多結晶シリコン膜を形成する場合には、絶縁膜５３上に非晶質シリコン膜を５０〜１５０μｍの膜厚に形成した後、高温条件での熱処理またはレーザー光照射を実施することによって多結晶化する方法を用いることが一般的である。続いて、絶縁膜５３上に形成された半導体層に対して、フォトリソグラフィ及びエッチングを実施することにより、図１０（ｃ）に示すように、所定の島状の半導体膜５４及びこの半導体膜５４の周囲を囲む遮光層５５を形成する。半導体膜５４及び遮光層５５をそれぞれ形成した後、半導体膜５４には、閾値電圧を制御するため、不純物イオンを注入する工程を加えてもよい。この場合、遮光層５５は、活性化を行わない。このように、本実施の形態２の半導体装置では、後の工程を経てＴＦＴのチャネル領域となる半導体膜５４を形成するときに、同時に遮光層５５を形成することができ、遮光層５５を形成するための工程を別途行う必要がなく、工程数の増加を招かない。
【００９１】
次に、図１０（ｄ）に示すように、半導体膜５４及び遮光層５５が形成された絶縁膜５３の全面にわたって、ゲート酸化膜５６を形成する。このゲート酸化膜５６は、ＣＶＤ法を用いて新たに堆積する方法、または、半導体膜５４及び遮光層５５を酸化する方法によって形成される。さらに、新たに酸化膜を堆積する方法及び半導体膜５４及び遮光層５５を酸化する方法の両方を用いることによって形成してもよい。続いて、ゲート酸化膜５６の半導体膜５４上に該当する位置にゲート電極５７を形成する。
【００９２】
次に、図１０（ｅ）に示すように、ゲート電極５７をマスクとして、半導体膜５４に不純物イオンを注入する。半導体膜５４において、ゲート電極５７が形成されていない両側部の領域は、不純物イオンが注入されて、それぞれ、ソース領域５４ｓ及びドレイン領域５４ｄとなる。マスクとなるゲート電極５７の直下の半導体膜５４の領域は、不純物が注入されないことにより、両側のソース領域５４ｓ及びドレイン領域５４ｄに挟まれたチャネル領域５４ｃとなる。
【００９３】
次に、図１１（ａ）に示すように、ゲート電極５７が形成されたゲート絶縁膜５６上の全面にわたって、下層の半導体膜５４に該当する部分が所定高さ他の領域よりも高くなるように層間絶縁膜５８を形成する。
【００９４】
層間絶縁膜５８を形成した後、引き続いて、層間絶縁膜５８及びゲート絶縁膜５６に、下層の半導体膜５４のソース領域５４ｓ及びドレイン領域５４ｄが配置された位置に対応して、それぞれ、ソース領域５４ｓ及びドレイン領域５４ｄに達するコンタクトホール５８ａを形成する。
【００９５】
続いて、コンタクトホール５８ａがそれぞれ形成された層間絶縁膜５８上の全体にわたって、Ａｌ等の金属層を堆積する。このＡｌ等の金属層は、層間絶縁膜５８上に堆積されると共に、各コンタクトホール５８ａ内に充填される。そして、金属層を全面にわたって形成した後、チャネル方向に直交する方向に沿って長い長方形の平板状に金属層が残存するように、エッチングを実施する。このエッチング工程を経て、金属配線からなるソース電極５９及びドレイン電極６０が形成される。本実施の形態２では、ＣＦ4ガスまたはＣＦ4とＣＨＦ3との混合ガス等を用いたドライエッチングを用いてソース電極５９及びドレイン電極６０を形成した。
【００９６】
次に、図１１（ｂ）に示すように、ソース電極５９及びドレイン電極６０が形成された層間絶縁膜５８上の全面にわたって窒化膜６１を形成し、続いて、酸化膜６２を形成する。この窒化膜６１及び酸化膜６２は、金属により形成されたソース電極５９及びドレイン電極６０を保護するためのパッシベーション膜として形成されている。酸化膜６２を形成した後、水素化処理を行い、引き続いて、下層に半導体膜５４等が形成されていることにより、凹凸が形成されている酸化膜６２の表面に対して、エッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を行うことにより平坦化する。
【００９７】
次に、図１１（ｃ）に示すように、平坦化された酸化膜６２上に、ＣＶＤ法、スパッタ法等を用いて遮光膜を形成し、その後、フォトリソグラフィ及びエッチングを行うことにより所定の形状にパターニングして上部遮光膜６３を形成する。上部遮光膜６３は、下層の下部遮光膜５２と同様に、種々の遮光性材料により形成することが可能である。
【００９８】
上記のように製造された本実施の形態２の半導体装置を、液晶表示装置のアクティブマトリクス基板として用いる場合、ドレイン電極６０上の窒化膜６１及び酸化膜６２に、コンタクトホールを形成した後、酸化膜６１上に、画素電極となる透明金属膜をＩＴＯ等によって形成し、所定形状にエッチングする。この透明金属膜により形成された画素電極は、ドレイン電極６０上に形成されたコンタクトホールを介してドレイン電極に接続される。
【００９９】
【発明の効果】
本発明の半導体装置は、半導体膜と上部遮光膜との間に配置されるソース電極及びドレイン電極を金属により、チャネル方向に直交する方向に長い長方形の平板状に形成すると共に、その両端部を逆テーパー形状を有するように形成している。これにより、下方から反射された光が、外部に反射させるのに適した形状になっていると共に、上面側が大きく形成されているために、上部遮光膜を回り込んだ光（回折光）が、半導体膜に照射されることを低減し、ＴＦＴのチャネル部となる半導体層に光が照射されることによって光リークが発生することを抑制することができる。また、上部遮光膜は、その周縁部を順テーパー形状を有するように形成したので、上部から照射された光を外部方向に向けて反射するのに適した構造を有している。
【０１００】
また、この半導体装置は、過度に遮光膜幅を大きくして設けることなく遮光することができるので、この半導体装置を用いれは、開口率が向上した小型で高精細な液晶表示装置を提供することができる。
【０１０１】
また、本発明の他の半導体装置は、絶縁膜上に、半導体膜と同一面内に、半導体膜と同一の材料によって電気的に非導通な遮光層が、半導体膜の周囲を囲むように形成されているので、入射角度の大きい直接光、反射光、下部遮光膜および金属層の端部から回折して入射する光等が半導体膜に入射することを低減することができ、ＴＦＴのチャネル部となる半導体層に光が照射されることによって光リークが発生することを抑制することができる。
【０１０２】
また、この半導体装置は、過度に遮光膜幅を大きくして設けることなく遮光することができるので、この半導体装置を用いれは、開口率が向上した小型で高精細な液晶表示装置を提供することができる。
【０１０３】
この遮光層は、半導体膜を形成する既存の工程と同時に形成することができるため、遮光層を形成するために工程数の増加を伴うことない。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、それぞれ、実施の形態１の半導体装置の概略構成を示す断面図である。
【図２】実施の形態１の波動光学シミュレーションに用いた半導体装置における、金属層及び上部遮光膜のそれぞれの端部に形成された傾斜角度θ１及びθ２を定義するための断面図である。
【図３】波動光学シミュレーションによって得られたチャネル領域に入射される光量を求めた結果を示すグラフである。
【図４】（ａ）〜（ｅ）は、それぞれ、実施の形態１の半導体装置の製造方法を工程毎に説明する断面図である。
【図５】（ａ）〜（ｃ）は、それぞれ、その半導体装置の製造方法を工程毎に説明する断面図である。
【図６】（ａ）及び（ｂ）は、それぞれ、実施の形態２の半導体装置の概略構成を示す断面図である。
【図７】実施の形態２の波動光学シミュレーションに用いた半導体装置における遮光層の幅ｗ及び遮光層と半導体膜との間隔ｄ、及び上部遮光膜の幅ａと下部遮光膜の幅ｂを定義する断面図である。
【図８】波動光学シミュレーションを用いて、半導体装置における遮光層と半導体膜との間隔ｄを変更した場合に、チャネル領域に入射される光量を求めた結果を示すグラフである。
【図９】波動光学シミュレーションを用いて、半導体装置における遮光層の幅ｗを変更した場合に、チャネル領域に入射される光量を求めた結果を示すグラフである。
【図１０】（ａ）〜（ｅ）は、それぞれ、実施の形態２の半導体装置の製造方法を工程毎に説明する断面図である。
【図１１】（ａ）〜（ｃ）は、それぞれ、その半導体装置の製造方法を工程毎に説明する断面図である。
【図１２】従来の半導体装置の概略構成を示す断面図である。
【図１３】従来の他の半導体装置の概略構成を示す断面図である。
【符号の説明】
３１ 透明絶縁基板
３２ 下部遮光膜
３３ 絶縁膜
３４ 半導体膜
３５ ゲート絶縁膜
３６ ゲート電極
３７ 層間絶縁膜
３８ ソース電極
３９ ドレイン電極
４０ 窒化膜
４１ 酸化膜
４２ 上部遮光膜
５１ 透明絶縁基板
５２ 下部遮光膜
５３ 絶縁膜
５４ 半導体膜
５５ 遮光層
５６ ゲート絶縁膜
５７ ゲート電極
５８ 層間絶縁膜
５９ ソース電極
６０ ドレイン電極
６１ 窒化膜
６２ 酸化膜
６３ 上部遮光膜
Claims (12)
- 透明絶縁基板上に設けられた絶縁膜上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域となる島状の半導体膜と、
該透明絶縁基板と該絶縁膜との間に形成された下部遮光膜と、
前記半導体膜上に形成された層間絶縁膜と、
該層間絶縁膜に形成されたコンタクトホールを介して、前記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるように、該層間絶縁膜上に設けられており、それぞれが、遮光性の金属によって、前記チャネル領域のチャネル方向と直交するチャネル幅方向に沿って延びる形状に形成されたソース電極及びドレイン電極と、
該ソース電極及びドレイン電極上に形成された絶縁層と、
該絶縁層上に設けられた上部遮光膜とを備え、
前記ソース電極及びドレイン電極は、前記半導体膜のチャネル方向と直交するチャネル幅方向の端部が逆テーパー形状になっていることを特徴とする半導体装置。 - 前記上部遮光膜は、その下面が前記ソース電極及びドレイン電極のチャネル方向と直交するチャネル幅方向の長さと同程度の長さを有するように形成され、周縁部が順テーパー形状になっている、請求項１に記載の半導体装置。
- 前記下部遮光膜は、高融点金属材料により形成されている、請求項２に記載の半導体装置。
- 前記ソース電極及びドレイン電極に形成された端部の逆テーパー傾斜角度θ１は、
θ１＝７０〜８０°
の範囲に形成されている、請求項２に記載の半導体装置。 - 請求項２に記載の半導体装置の製造方法であって、
前記透明絶縁基板上に下部遮光膜を形成する工程と、
該下部遮光膜が形成された該透明絶縁基板上に絶縁膜を形成する工程と、
該絶縁膜上に、薄膜トランジスタとなる島状の半導体膜を形成する工程と、
該半導体膜が形成された該絶縁膜上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上の前記半導体膜上に該当する位置にゲート電極を形成する工程と、
該ゲート電極をマスクとして、前記半導体膜に不純物を注入して、該ゲート電極の直下の前記半導体膜の領域にチャネル領域を形成し、該ゲート電極によってマスクされない前記半導体膜の領域に不純物が注入されたソース領域及びドレイン領域を形成する工程と、
前記ゲート電極が形成された前記ゲート絶縁膜上に層間絶縁膜を形成する工程と、
該層間絶縁膜及び前記ゲート絶縁膜に、前記半導体膜のソース領域及びドレイン領域にそれぞれ達するコンタクトホールを形成する工程と、
前記各コンタクトホール内及び前記層間絶縁膜上に遮光性の金属層を形成し、該層間絶縁膜上の該金属層を前記半導体膜のチャネル方向に直交するチャネル幅方向に延びる形状が残るようにパターニングして、ソース電極及びドレイン電極を形成する工程と、
該ソース電極及びドレイン電極が形成された前記層間絶縁膜上に窒化膜及び酸化膜を順次形成する工程と、
該酸化膜上に上部遮光膜を形成する工程と、
を包含することを特徴とする半導体装置の製造方法。 - 前記各工程におけるプロセス最高温度は、９００〜１２００℃の範囲である、請求項５に記載の半導体装置の製造方法。
- 透明絶縁基板上に設けられた絶縁膜上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域となる島状の半導体膜と、
該透明絶縁基板と該絶縁膜との間に形成された下部遮光膜と、
前記半導体膜上に形成された層間絶縁膜と、
該層間絶縁膜に形成されたコンタクトホールを介して、前記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるように、該層間絶縁膜上に設けられており、それぞれが前記チャネル領域のチャネル方向に直交するチャネル幅方向に延びるソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極上に形成された絶縁層と、
該絶縁層上に設けられた上部遮光膜とを備え、
該絶縁膜上に、前記半導体膜と同一面内に、該半導体膜と同一の材料によって電気的に非導通な遮光層が、前記半導体膜の周囲を囲むように形成されていることを特徴とする半導体装置。 - 前記下部遮光膜は、高融点金属材料により形成されている、請求項７に記載の半導体装置。
- 前記遮光層は、前記半導体膜との間隔が、０．０５μｍ〜０．１０μｍの範囲になるように形成されている、請求項７に記載の半導体装置。
- 前記遮光層は、前記チャネル領域のチャネル方向に沿った長さである該遮光層の幅ｗ、前記チャネル領域のチャネル方向に沿った長さである前記下部遮光膜の長さｂとして、０＜ｗ／ｂ＜０．７の範囲になるように形成されている、請求項９に記載の半導体装置。
- 前記遮光層は、前記チャネル領域のチャネル方向に沿った前記上部遮光膜の長さａが、前記下部遮光膜の前記長さｂより長い場合に（ａ≧ｂ）、該遮光層の前記幅ｗが、ｗ＜ａ／２を満たす範囲に形成されている、請求項１０に記載の半導体装置。
- 請求項７に記載の半導体装置の製造方法であって、
前記透明絶縁基板上に下部遮光膜を形成する工程と、
該下部遮光膜が形成された該透明絶縁基板上に絶縁膜を形成する工程と、
該絶縁膜上に、薄膜トランジスタとなる島状の半導体膜と、該半導体膜と同一の材料により遮光層を形成する工程と、
該半導体膜及び遮光層が形成された該絶縁膜上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上の前記半導体膜上に該当する位置にゲート電極を形成する工程と、
該ゲート電極をマスクとして、前記半導体膜に不純物を注入して、該ゲート電極の直下の前記半導体膜の領域にチャネル領域を形成し、該ゲート電極によってマスクされない前記半導体膜の領域に不純物が注入されたソース領域及びドレイン領域を形成する工程と、
前記ゲート電極が形成された前記ゲート絶縁膜上に層間絶縁膜を形成する工程と、
該層間絶縁膜及び前記ゲート絶縁膜に、前記半導体膜のソース領域及びドレイン領域にそれぞれ達するコンタクトホールを形成する工程と、
前記各コンタクトホール内及び前記層間絶縁膜上に金属層を形成し、該層間絶縁膜上の該金属層を前記半導体膜のチャネル方向に直交するチャネル幅方向に延びる形状が残るようにパターニングして、ソース電極及びドレイン電極を形成する工程と、
該ソース電極及びドレイン電極が形成された前記層間絶縁膜上に窒化膜及び酸化膜を順次形成する工程と、
該酸化膜上に上部遮光膜を形成する工程と、
を包含することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005394A JP3850296B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005394A JP3850296B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209254A JP2003209254A (ja) | 2003-07-25 |
| JP3850296B2 true JP3850296B2 (ja) | 2006-11-29 |
Family
ID=27644451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002005394A Expired - Fee Related JP3850296B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3850296B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349733B (zh) * | 2020-09-09 | 2022-09-06 | 湖北长江新型显示产业创新中心有限公司 | 阵列基板、阵列基板的制造方法及显示装置 |
| CN114725205A (zh) * | 2022-06-07 | 2022-07-08 | 惠科股份有限公司 | 阵列基板及显示面板 |
-
2002
- 2002-01-11 JP JP2002005394A patent/JP3850296B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209254A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4815659B2 (ja) | 液晶表示装置 | |
| JP4179393B2 (ja) | 表示装置及びその製造方法 | |
| US7884362B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR101266273B1 (ko) | 액정표시소자의 제조방법 | |
| KR100510935B1 (ko) | 채널 에칭형 박막 트랜지스터 | |
| US7781837B2 (en) | Stacked film including a semiconductor film having a taper angle, and thin film transistor including the stacked film | |
| US7816712B2 (en) | Thin film transistor array and method of manufacturing the same | |
| KR100375518B1 (ko) | 액정디스플레이 | |
| KR101376973B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JP2004235557A (ja) | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 | |
| US20040008295A1 (en) | Liquid crystal display device and method for producing the same | |
| JP4233307B2 (ja) | アクティブマトリクス基板および表示装置 | |
| JP4645022B2 (ja) | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 | |
| US7777230B2 (en) | Display device | |
| JP3850296B2 (ja) | 半導体装置及びその製造方法 | |
| KR101189147B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR100380895B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| JP4132937B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2004053630A (ja) | 液晶表示装置及びその製造方法 | |
| JP3767696B2 (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| JP2004170656A (ja) | 液晶表示装置及びその製造方法 | |
| JP2004179450A (ja) | 半導体装置およびその製造方法 | |
| JP2004012726A (ja) | 表示装置およびその製造方法 | |
| JP2003229573A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |