JP2020532756A - アレイ基板、液晶ディスプレイパネル及びディスプレイデバイス - Google Patents

アレイ基板、液晶ディスプレイパネル及びディスプレイデバイス Download PDF

Info

Publication number
JP2020532756A
JP2020532756A JP2019564147A JP2019564147A JP2020532756A JP 2020532756 A JP2020532756 A JP 2020532756A JP 2019564147 A JP2019564147 A JP 2019564147A JP 2019564147 A JP2019564147 A JP 2019564147A JP 2020532756 A JP2020532756 A JP 2020532756A
Authority
JP
Japan
Prior art keywords
via hole
base substrate
layer
orthographic projection
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019564147A
Other languages
English (en)
Other versions
JP7341064B2 (ja
Inventor
ヨンダー マー
ヨンダー マー
シンイン ウー
シンイン ウー
ヨン チアオ
ヨン チアオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020532756A publication Critical patent/JP2020532756A/ja
Application granted granted Critical
Publication of JP7341064B2 publication Critical patent/JP7341064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1323—Arrangements for providing a switchable viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明は、アレイ基板、液晶ディスプレイパネル及びディスプレイデバイス開示した。ベース基板と、前記ベース基板に位置する複数ピクセルユニットと、前記ピクセルユニットの中に位置する少なくとも１つの凹構造と、前記ピクセルユニットの中に位置し且つ前記凹構造を覆うピクセル電極と、を含む。同じ前記凹構造の開口端が前記ベース基板にある正投影はその底部が前記ベース基板にある正投影を覆い、且つ前記凹構造の開口端が前記ベース基板にある正投影の面積はその底部が前記ベース基板にある正投影の面積より大きい。ピクセル電極が凹構造を覆うため、ピクセル電極を窪んだ領域に形成させることができる。さらに、アレイ基板を液晶ディスプレイパネルの中に適用させる際に、ピクセル電極の窪んだ領域周辺の電界を周方向に変化ができるため、視野角を拡大し、画面の表示効果を高めることができる。

Description

［関連出願の相互参照］
本願は、２０１７年９月５日に中国特許局に提出し、出願番号が２０１７１０７９０３９４.９であり、出願名称が「アレイ基板、液晶ディスプレイパネルとディスプレイデバイス」との中国特許出願を基礎とする優先権を主張し、その開示の総てをここに取り込む。
本発明は、ディスプレイ技術の分野に関し、特に、アレイ基板、液晶ディスプレイパネル及びディスプレイデバイスに関する。
に関する。
液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）は、薄型、低駆動電圧、低消耗電力などの利点により、様々な分野で広く利用されている。液晶ディスプレイ市場の継続的な発展に伴い、例えばツイストネマティックモード（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ、ＴＮ）及び面内スイッチングモード（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ、ＩＰＳ）など、多くのディスプレイモードが提案されている。現在、ユーザーは高品質を益々要求しており、大画面と広い視野角が特に顕著である。
本発明の実施形態に係るアレイ基板は、
ベース基板と、
前記ベース基板に位置する複数ピクセルユニットと、
前記ピクセルユニットの中に位置する少なくとも１つの凹構造と、
前記ピクセルユニットの中に位置し且つ前記凹構造を覆うピクセル電極と、を含み、
同じ前記凹構造の開口端が前記ベース基板にある正投影はその底部が前記ベース基板にある正投影を覆い、且つ前記凹構造の開口端が前記ベース基板にある正投影の面積はその底部が前記ベース基板にある正投影の面積より大きい。
好ましくは、本発明の実施形態において、前記アレイ基板は、前記ピクセル電極と前記ベース基板の間に位置する保留層及び前記保留層と前記ピクセル電極の間に位置する第１絶縁層をさらに含む。前記第１絶縁層は前記ピクセルユニットの中に位置する少なくとも１つの第１ビアホールを有し、前記保留層は前記第１ビアホールに対応する第２ビアホールを有し、
前記第１ビアホールが前記ベース基板にある正投影と対応する第２ビアホールが前記ベース基板にある正投影とは重複領域を有し、
前記凹構造は前記第１ビアホールと対応する前記第２ビアホールを含む。
好ましくは、本発明の実施形態において、前記第２ビアホールの図形は楕円形を含み、前記第２ビアホールの長軸が前記ベース基板にある正投影は前記第１ビアホールの長軸が前記ベース基板にある正投影と交差する。
好ましくは、本発明の実施形態において、前記第２ビアホールの長軸が前記ベース基板にある正投影と、前記第１ビアホールの長軸が前記ベース基板にある正投影との間の夾角は０度より大きく、且つ９０度より小さいまたは等しい。
好ましくは、本発明の実施形態において、前記第２ビアホールの長軸が前記ベース基板にある正投影と、前記第１ビアホールの長軸が前記ベース基板にある正投影との間の夾角は３５度より大きいまたは等しく、且つ７５度より小さいまたは等しい。
好ましくは、本発明の実施形態において、前記アレイ基板は複数のデータ線と複数のゲート線をさらに含み、
前記保留層と前記データ線は同じ層に設置し且つ材料も同じである。または、前記保留層と前記ゲート線は同じ層に設置し且つ材料も同じである。
好ましくは、本発明の実施形態において、前記アレイ基板は、各前記ピクセルユニットの中に位置するフイルムトランジスタをさらに含み、
前記保留層と前記フイルムトランジスタのアクティブ層は同じ層に設置し且つ材料も同じである。
好ましくは、本発明の実施形態において、前記アレイ基板は、前記フイルムトランジスタのアクティブ層とゲートが所在する層との間に位置するゲート絶縁層をさらに含む。前記ゲート絶縁層は前記第１ビアホールに対応する第３ビアホールを有し、
前記第１ビアホールが前記ベース基板にある正投影と対応する第３ビアホールが前記ベース基板にある正投影とは重複領域を有し、
前記凹構造は前記第１ビアホール、対応する前記第２ビアホール及び対応する前記第３ビアホールを含む。
好ましくは、本発明の実施形態において、前記アレイ基板は、前記フイルムトランジスタのアクティブ層とゲートが所在する層との間に位置するゲート絶縁層と、前記ゲート絶縁層と前記ベース基板との間に位置する補助層をさらに含み、前記補助層は前記第２ビアホールに対応する第４ビアホールを有する。前記第２ビアホールが前記ベース基板にある正投影は対応する第４ビアホールが前記ベース基板にある正投影を覆い、且つそれより大きい、
前記凹構造は前記第１ビアホール、対応する前記第２ビアホール及び対応する前記第４ビアホールを含む。
好ましくは、本発明の実施形態において、前記第４ビアホールはテーパーホールを含み、前記テーパーホールの斜面と前記ベース基板の表面との間の夾角は１５度より大きいまたは等しく、且つ７５度より小さいまたは等しい。
好ましくは、本発明の実施形態において、前記アレイ基板は複数のゲート線をさらに含み、
前記補助層は前記ゲート線と同じ層に設置し、且つ絶縁である。
好ましくは、本発明の実施形態において、前記アレイ基板は、前記ゲート線と同じ層に設置された共通電極をさらに含む。
好ましくは、本発明の実施形態において、前記保留層は、第１サブ保留層と第２サブ保留層を含み、前記アレイ基板は、各前記ピクセルユニットの中に位置するフイルムトランジスタ、及び前記フイルムトランジスタのソースドレインが所在する層とゲートとの間に位置する第２絶縁層をさらに含む。前記第１サブ保留層は前記フイルムトランジスタのソースと同じ層に設置され、前記第２サブ保留層は前記フイルムトランジスタのアクティブ層と同じ層に設置される。
好ましくは、本発明の実施形態において、前記第１サブ保留層に設置された第２ビアホールの長軸が前記ベース基板にある正投影は前記第２サブ保留層に設置された第２ビアホールの長軸が前記ベース基板にある正投影と交差する。
好ましくは、本発明の実施形態において、前記第１サブ保留層に設置された第１ビアホールの中心が前記ベース基板にある正投影は前記第２サブ保留層に設置された第１ビアホールの中心が前記ベース基板にある正投影と重なり合う。
好ましくは、本発明の実施形態において、前記第１サブ保留層に設置された第１ビアホールの長軸が前記ベース基板にある正投影と、前記第２サブ保留層に設置された第１ビアホールの長軸が前記ベース基板にある正投影との夾角は０度より大きく、且つ９０度より小さい又は等しい。
好ましくは、本発明の実施形態において、前記第１サブ保留層に設置された第１ビアホールの長軸が前記ベース基板上にある正投影和と、前記第２サブ保留層に設置された第１ビアホールの長軸が前記ベース基板にある正投影との夾角は３５度より大きい又は等しく、７５度より小さい又は等しい。
好ましくは、本発明の実施形態において、前記ベース基板の表面に前記凹構造を有し、
前記ベース基板が前記凹構造の所在領域における厚さは前記ベース基板がその他の領域における厚さより小さい。
これに応じて、本発明の実施形態は、アレイ基板を含む液晶ディスプレイパネルをさらに提供する。
これに応じて、本発明の実施形態は、液晶ディスプレイパネルを含むディスプレイデバイスをさらに提供する。
図１は本発明の実施形態に係るアレイ基板の平面構造図の１である。 図２は本発明の実施形態にアレイ基板を含むアレイ基板の局部断面構造図の１である。 図３は本発明の実施形態にアレイ基板を含む第１ビアホールと第２ビアホールの構造図である。 図４は本発明の実施形態にアレイ基板を含むアレイ基板の平面構造図の２である。 図５は本発明の実施形態にアレイ基板を含むアレイ基板の局部断面構造図の２である。 図６は本発明の実施形態にアレイ基板を含むアレイ基板の局部断面構造図の３である。 図７は本発明の実施形態にアレイ基板を含むアレイ基板の局部断面構造図の４である。 図８は本発明の実施形態にアレイ基板を含むアレイ基板の局部断面構造図の５である。
次は、本発明実施形態の図面を参考にしながら本発明実施形態の技術解決方式をより明確かつ完全に説明し、もちろん、説明された実施形態は、本発明の一部実施形態であり、すべての実施形態ではない。本発明における実施形態に基づいて、本分野の技術者が創造性労働を払わない前提で得た他の実施形態は、すべて本発明の保護範囲に含まれている。
図１、図２と図３に示すように、本発明の実施形態に係るアレイ基板は、ベース基板１０１と、ベース基板１０１に位置する複数ピクセルユニット１と、ピクセルユニット１の中に位置する少なくとも１つの凹構造ｃ、ピクセルユニット１の中に位置する且つ凹構造ｃを覆うピクセル電極２を含むことができる。同じ凹構造ｃの開口端がベース基板１０１にある正投影は覆うその底部がベース基板１０１にある正投影を覆い、且つ凹構造ｃの開口端がベース基板１０１にある正投影の面積はその底部がベース基板１０１にある正投影の面積より大きい。
本発明の実施形態に係るアレイ基板は、ピクセルユニットの中に凹構造を設置することによって、同じ凹構造の開口端がベース基板にある正投影はその底部がベース基板にある正投影を覆わせ、且つ凹構造の開口端がベース基板にある正投影の面積はその底部がベース基板にある正投影の面積より大きい。
ピクセル電極が凹構造を覆うため、ピクセル電極を窪んだ領域に形成させることができ、当該ピクセル電極の窪んだ領域は周方向に深さの違いが存在する。従って、アレイ基板を液晶ディスプレイパネルの中に適用する際に、ピクセル電極の窪んだ領域周辺の電界を周方向に変化させることができる。つまりピクセル電極には窪んだ領域があるため、ピクセル電極と共通電極との間の電界を変化させることができ、液晶分子は電界の方向に沿って配列されてマルチドメイン状態を形成し、マルチドメイン液晶ディスプレイが実現される。さらに、本発明により提供される液晶ディスプレイパネルは、視野角を拡大し、画面の表示効果を高めた。
具体的に実施する際、本発明の実施形態において、図１、図２と図３に示すように、アレイ基板は、ピクセル電極２とベース基板１０１との間に位置する保留層４及び保留層４とピクセル電極２との間に位置する第１絶縁層５１をさらに含むことができる。ここで、第１絶縁層５１はピクセルユニット２の中に位置する少なくとも１つの第１ビアホール５３を有し、保留層４は第１ビアホール５３に対応する第２ビアホール４１を有する。ここで、第１ビアホール５３がベース基板１０１にある正投影と対応する第２ビアホール４１がベース基板１０１にある正投影は重複領域を有する。凹構造ｃは第１ビアホール５３と対応する第２ビアホール４１を含むことができる。こうすると、第２ビアホール４１がベース基板１０１にある正投影と対応する第１ビアホール５３がベース基板１０１にある正投影部分は重なり合い、且つ第１ビアホール５３が保留層４にある正投影は少なくとも保留層４における第２ビアホール４１を未設置の領域を覆う。従って、凹構造ｃは周方向に深さの違いが存在し、ピクセル電極の窪んだ領域は周方向に深さの違いが存在する。且つピクセル電極を保留層と接触させることにより、ピクセル電極の付着性が改善される。
具体的に実施する際、本発明の実施形態において、図１、図２と図３に示すように、第２ビアホール４１の図形は楕円形を含むことができ、第１ビアホール５３の図形も楕円形を含むことができる。第２ビアホール４１の長軸がベース基板１０１にある正投影と第１ビアホール５３の長軸がベース基板１０１にある正投影は交差する。こうすると、周方向に深さの異なる凹構造を形成することができる。さらに、第２ビアホール４１の長軸がベース基板１０１にある正投影と第１ビアホール５３の長軸がベース基板１０１にある正投影との間の夾角ａの具体的な角度は複種類であってもよい。好ましくは、当該夾角ａは０度より大きい且つ９０度より小さいまたは等しい。例えば、１５度、２０度、２５度、３０度、３４度、４０度、５５度、５９度、７０度、７８度、８３度、８８度、９０度などであってもよい、ここで重複して説明しない。さらに、本発明の実施形態において、第２ビアホール４１の長軸がベース基板１０１にある正投影と第１ビアホール５３の長軸がベース基板１０１にある正投影の夾角ａは３５度より大きい又は等しく、且つ７５度より小さい又は等しい。この角度範囲内では、マルチドメイン液晶ディスプレイの実現はさらに容易になる。もちろん、第１ビアホールの図形は円形を含んでもよい、且つその直径は第２ビアホールの短軸より大きくてもよい。
具体的に実施する際、図１と図４に示すように、アレイ基板は、列方向に沿って伸びる複数のデータ線７と、列方向に沿って伸びる複数ゲート線８と、各ピクセルユニット中に位置するフイルムトランジスタをさらに含む。ここで、フイルムトランジスタはベース基板に順次配置されたゲートと、アクティブ層６と、アクティブ層に電気接続されたソースとドレインを有する。且つ、アクティブ層とゲートの所在する層との間に位置するゲート絶縁層と、ゲートとソースドレインの所在する層との間に位置する第２絶縁層と、ソースとドレインの所在する層とピクセル電極の所在する層との間に位置する第３絶縁層をさらに含む。ソースとドレインは第２絶縁層とゲート絶縁層のビアホールを貫通することを介してアクティブ層に電気接続する。ピクセル電極は第３絶縁層のビアホールを貫通することを介してフイルムトランジスタのドレインに電気接続する。フイルムトランジスタのゲートはゲート線と接続し、ソースはデータ線と接続し、ドレインはピクセル電極と接続する。さらに、データ線はフイルムトランジスタのソースとドレインと同じ層に設置し且つ材料も同じであってもよい。ゲート線はフイルムトランジスタのゲートと同じ層に設置し且つ材料も同じであってもよい。これにより、データ線をベース基板と第１絶縁層の間に位置させてもよい。
さらに、図１と図４に示すように、アレイ基板は共通電極３をさらに含むことができる。実際に適用する中において、上記ピクセル電極及び共通電極の形状は実際の必要によって設定してもよく、上記共通電極３の具体的な設置位置は複種類があってもよい。好ましくは、具体的に実施する際に、アレイ基板は、ゲート線と同じ層に設置された共通電極をさらに含むことができる。こうすると、共通電極とピクセル電極との間の電界を介して液晶分子を駆動し、マルチドメイン液晶の効果を実現することができる。このような構造設置は、調製プロセスの節約ができ、調製も比較的便利になる。
具体的に実施する際、保留層４はデータ線７と同じ層に設置し且つ材料も同じであってもよい。こうすると、一回のパターニングプロセスで保留層とデータ線の図形を形成でき、調製プロセスを簡素化され、生産コストが節約され、生産効率が高められる。この時、第３絶縁層は第１絶縁層として機能できる。保留層はデータ線、ソース及びドレインとみな電気接続しなくてもよく、または、保留層はドレインと電気接続してもよい。ここでは限定しない。
または、保留層はゲート線と同じ層に設置し且つ材料も同じであってもよい。こうすると、一回のパターニングプロセスで保留層とゲート線の図形を形成でき、調製プロセスを簡素化され、生産コストが節約され、生産効率が高められる。この時、第２絶縁層と第３絶縁層は第１絶縁層として機能できる。
または、保留層はフイルムトランジスタのアクティブ層と同じ層に設置し且つ材料も同じであってもよい。こうすると、一回のパターニングプロセスで保留層とデータ線の図形を形成でき、調製プロセスを簡素化され、生産コストが節約され、生産効率が高められる。このすると、ゲート絶縁層、第２絶縁層と第３絶縁層は第１絶縁層として機能できる。
具体的に実施する際、図２に示すように、ゲート絶縁層５２は第１ビアホール５３に対応する第３ビアホール５４を有する。第１ビアホール５３がベース基板１０１にある正投影と対応する第３ビアホール５４がベース基板１０１にある正投影は重複領域を有する。凹構造ｃは第１ビアホール５３と、対応する第２ビアホール４１と対応する第３ビアホール５４を含むことができる。こうすると、凹構造ｃの勾配が大きくなり、深さがさらに大きくなる。
さらに、図２と図５に示すように、アレイ基板はゲート絶縁層５２とベース基板１０１との間に位置する補助層９をさらに含むことができる。補助層９は第２ビアホール４１に対応する第４ビアホール５５を有する。第２ビアホール４１がベース基板１０１にある正投影は対応する第４ビアホール５５がベース基板１０１にある正投影を覆う。凹構造ｃは第１ビアホール５３と、対応する第２ビアホール４１と対応する第４ビアホール５５とを含むことができる。さらに、第２ビアホール４１がベース基板１０１にある正投影は第４ビアホール５５がベース基板１０１にある正投影より大きい。これにより、凹構造ｃのステップが大きくなり、マルチドメイン液晶がさらに形成される。且つ、こうしてピクセル電極は第１ビアホール５３、第２ビアホール４１及び第４ビアホール５５を介して補助層９に接続し、ピクセル電極の付着性を高めた。
さらに、図６に示すように、第４ビアホールはテーパーホール９１を含むことができ、テーパーホール９１の斜面はとベース基板１０１の表面との間の夾角は１５度より大きいまたは等しく、且つ７５度より小さいまたは等しい。こうすると、マルチドメインの表示効果を高めることに有利である。上記夾角βは、１５度、２５度、３０度、３５度、４０度、４５度、６０度、７０度、７５度などであってもよい。ここで重複して説明しない。さらに、調製を容易にするため、第１ビアホール５３、第２ビアホール４１及び第３ビアホール５４はテーパーホールであってもよい。
さらに、具体的に実施する際、補助層をゲート線と同じ層に、且つ絶縁に設置することができる。ここで、補助層とゲート線の材料は同じであってもよいし、もちろん、同じでなくてもよい。ここでは限定しない。さらに、図１と図２に示すように、補助層９はゲート線と共通電極と絶縁設置ができる。こうすると、ゲート絶縁層５２は第３ビアホール５４を有することができる。図４と図５に示すように、補助層９はゲート線と絶縁設置ができる。補助層９は共通電極と電気接続できるため、ゲート絶縁層５２に第３ビアホール５４を有させないことができ、ピクセル電極２と共通電極３と電気接続することが回避できる。
さらに、図７に示すように、保留層４は、第１サブ保留層４０１と第２サブ保留層４０２を含むことができる。ここで、第１サブ保留層４０１はフイルムトランジスタのソースと同じ層に設置され、第２サブ保留層４０２はフイルムトランジスタのアクティブ層と同じ層に設置される。且つ、第１ビアホールは、第１絶縁層を貫通する第１子ビアホール５３ａと、第２絶縁層５６とゲート絶縁層を貫通する第２子ビアホール５４ａを含むことができる。第１サブ保留層４０１は第２ビアホール４１ａを有し、第２サブ保留層４０２は第２ビアホール４１bを有する。こうすると、凹構造はより多くのステップを有し、凹構造の高さの差が改善され、マルチドメインの表示効果が高められる。
さらに、第２ビアホール４１ａと第２ビアホール４１bの図形は楕円形を含むことができる。第１サブ保留層４０１に設置された第２ビアホール４１ａの長軸がベース基板１０１にある正投影と第２サブ保留層４０２に設置された第２ビアホール４２bの長軸がベース基板１０１にある正投影は交差する。こうすると、凹構造はより多くのステップを有するができる。ピクセル電極の窪んだ領域周辺電界の変化性を改善すると、マルチドメインの表示効果が高められる。
さらに、第１サブ保留層４０１に設置された第２ビアホール４１ａの長軸がベース基板１０１にある正投影と第２サブ保留層に設置された第２ビアホール４１bの長軸がベース基板１０１にある正投影の夾角は０度より大きい且つ９０度より小さいまたは等しい。例えば、１５度、２０度、２５度、３０度、３４度、４０度、５５度、５９度、７０度、７８度、８３度、８８度、９０度などであってもよい。ここで重複して説明しない。好ましくは、第２ビアホール４１ａの長軸がベース基板１０１にある正投影と第２ビアホール４１bの長軸がベース基板１０１にある正投影の夾角は３５度より大きいまたは等しく、且つ７５度より小さいまたは等しい。
さらに、調製を容易にし、マルチドメインの表示効果を高めるため、第１サブ保留層に設置された第１ビアホールの中心がベース基板にある正投影と第２サブ保留層に設置された第１ビアホールの中心がベース基板にある正投影とは重なり合い、こうすると、同じ凹構造の中の第１ビアホールの中心がベース基板にある正投影と第２ビアホールの中心がベース基板にある正投影とは重なり合うことができる。
具体的に実施する際、図８に示すように、ベース基板１０１の表面は凹構造ｃを有する。ここで、ベース基板１０１の凹構造ｃの所在領域における厚さはベース基板１０１のその他の領域にある厚さより小さい。こうすると、ベース基板にその他のフイルム層を設置した後、その他のフイルム層は窪んだ領域を形成し、さらにピクセル電極２を凹構造ｃに覆わせると、ピクセル電極２は窪んだ領域を形成し、マルチドメイン液晶ディスプレイの実現ができる。
同じ発明構想に基づいて、本発明の実施形態はアレイ基板を含む液晶ディスプレイパネルをさらに提供する。当該液晶ディスプレイパネルの問題解決する原理は前述したアレイ基板によく似ている。従って、当該液晶ディスプレイパネルの実施は前述したアレイ基板の実施に参考することができるので、重複する所はここで重複して説明しない。
さらに、本発明の実施形態において、液晶ディスプレイパネルは、アレイ基板と相対して設置された対向基板と、アレイ基板と対向基板との間に封入された液晶層をさらに含むことができる。
同じ発明構想に基づいて、本発明の実施形態は、液晶ディスプレイパネルを含むディスプレイデバイスをさらに提供する。上記液晶ディスプレイパネルは、視野角を拡大し、画面の表示効果を高めることができるため、本発明によって提供されるディスプレイデバイスは、よい表示効果を有する。
具体的に実施する際、本発明の実施形態におけるディスプレイデバイスは、携帯電話、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーターなど表示機能を有するいずれかの製品または部品であってもよい。当該ディスプレイデバイスのその他の不可欠な構成要素に対して、本分野の一般の技術者はみな理解されるべきものであるため、ここでさらに説明しないし、本発明を限定するものでもない。本発明の趣旨及び範囲から逸脱することなく、本分野の技術者が本発明に様々な修正及び変更を加えることができることは明らかである。これらの修正及び変更は本発明に係る特許請求の範囲内または同一視できる範囲内の技術であれば、本発明もこれらの修正及び変更を含むことを意図する。

Claims (20)

  1. ベース基板と、
    前記ベース基板に位置する複数ピクセルユニットと、
    前記ピクセルユニットの中に位置する少なくとも１つの凹構造と、
    前記ピクセルユニットの中に位置し且つ前記凹構造を覆うピクセル電極と、を含み、
    同じ前記凹構造の開口端が前記ベース基板にある正投影はその底部が前記ベース基板にある正投影を覆い、且つ前記凹構造の開口端が前記ベース基板にある正投影の面積はその底部が前記ベース基板にある正投影の面積より大きいことを特徴とするアレイ基板。
  2. 前記アレイ基板は、前記ピクセル電極と前記ベース基板の間に位置する保留層及び前記保留層と前記ピクセル電極の間に位置する第１絶縁層をさらに含み、
    前記第１絶縁層は前記ピクセルユニットの中に位置する少なくとも１つの第１ビアホールを有し、前記保留層は前記第１ビアホールに対応する第２ビアホールを有し、
    前記第１ビアホールが前記ベース基板にある正投影と対応する第２ビアホールが前記ベース基板にある正投影とは重複領域を有し、
    前記凹構造は前記第１ビアホールと対応する前記第２ビアホールを含むことを特徴とする請求項１に記載のアレイ基板。
  3. 前記第２ビアホールの図形は楕円形を含み、前記第２ビアホールの長軸が前記ベース基板にある正投影は前記第１ビアホールの長軸が前記ベース基板にある正投影と交差することを特徴とする請求項２に記載のアレイ基板。
  4. 前記第２ビアホールの長軸が前記ベース基板にある正投影と、前記第１ビアホールの長軸が前記ベース基板にある正投影との間の夾角は０度より大きく、且つ９０度より小さいまたは等しいことを特徴とする請求項３に記載のアレイ基板。
  5. 前記第２ビアホールの長軸が前記ベース基板にある正投影と、前記第１ビアホールの長軸が前記ベース基板にある正投影との間の夾角は３５度より大きいまたは等しく、且つ７５度より小さいまたは等しいことを特徴とする請求項４に記載のアレイ基板。
  6. 前記アレイ基板は複数のデータ線と複数のゲート線をさらに含み、
    前記保留層と前記データ線は同じ層に設置し且つ材料も同じであり、または、前記保留層と前記ゲート線は同じ層に設置し且つ材料も同じであることを特徴とする請求項２に記載のアレイ基板。
  7. 前記アレイ基板は、各前記ピクセルユニットの中に位置するフイルムトランジスタをさらに含むみ、
    前記保留層と前記フイルムトランジスタのアクティブ層は同じ層に設置し且つ材料も同じであることを特徴とする請求項２に記載のアレイ基板。
  8. 前記アレイ基板は、前記フイルムトランジスタのアクティブ層とゲートが所在する層との間に位置するゲート絶縁層をさらに含み、前記ゲート絶縁層は前記第１ビアホールに対応する第３ビアホールを有し、
    前記第１ビアホールが前記ベース基板にある正投影と対応する第３ビアホールが前記ベース基板にある正投影とは重複領域を有し、
    前記凹構造は前記第１ビアホール、対応する前記第２ビアホール及び対応する前記第３ビアホールを含むことを特徴とする請求項７に記載のアレイ基板。
  9. 前記アレイ基板は、前記フイルムトランジスタのアクティブ層とゲートが所在する層との間に位置するゲート絶縁層と、前記ゲート絶縁層と前記ベース基板との間に位置する補助層をさらに含み、前記補助層は前記第２ビアホールに対応する第４ビアホールを有し、前記第２ビアホールが前記ベース基板にある正投影は対応する第４ビアホールが前記ベース基板にある正投影を覆い、且つそれより大きく、
    前記凹構造は前記第１ビアホール、対応する前記第２ビアホール及び対応する前記第４ビアホールを含むことを特徴とする請求項７に記載のアレイ基板。
  10. 前記第４ビアホールはテーパーホールを含み、前記テーパーホールの斜面と前記ベース基板の表面との間の夾角は１５度より大きいまたは等しく、且つ７５度より小さいまたは等しいことを特徴とする請求項９に記載のアレイ基板。
  11. 前記アレイ基板は複数のゲート線をさらに含み、
    前記補助層は前記ゲート線と同じ層に設置し、且つ絶縁であることを特徴とする請求項９に記載のアレイ基板。
  12. 前記アレイ基板は、前記ゲート線と同じ層に設置された共通電極をさらに含むことを特徴とする請求項１０に記載のアレイ基板。
  13. 前記保留層は、第１サブ保留層と第２サブ保留層を含み、前記アレイ基板は、各前記ピクセルユニットの中に位置するフイルムトランジスタ、及び前記フイルムトランジスタのソースドレインが所在する層とゲートとの間に位置する第２絶縁層をさらに含み、前記第１サブ保留層は前記フイルムトランジスタのソースと同じ層に設置され、前記第２サブ保留層は前記フイルムトランジスタのアクティブ層と同じ層に設置されることを特徴とする請求項２に記載のアレイ基板。
  14. 前記第１サブ保留層に設置された第２ビアホールの長軸が前記ベース基板にある正投影は前記第２サブ保留層に設置された第２ビアホールの長軸が前記ベース基板にある正投影と交差することを特徴とする請求項１３に記載のアレイ基板。
  15. 前記第１サブ保留層に設置された第１ビアホールの中心が前記ベース基板にある正投影は前記第２サブ保留層に設置された第１ビアホールの中心が前記ベース基板にある正投影と重なり合うことを特徴とする請求項１４に記載のアレイ基板。
  16. 前記第１サブ保留層に設置された第１ビアホールの長軸が前記ベース基板にある正投影と、前記第２サブ保留層に設置された第１ビアホールの長軸が前記ベース基板にある正投影との夾角は０度より大きく、且つ９０度より小さい又は等しいことを特徴とする請求項１４に記載のアレイ基板。
  17. 前記第１サブ保留層に設置された第１ビアホールの長軸が前記ベース基板上にある正投影和と、前記第２サブ保留層に設置された第１ビアホールの長軸が前記ベース基板にある正投影との夾角は３５度より大きい又は等しく、７５度より小さい又は等しいことを特徴とする請求項１６に記載のアレイ基板。
  18. 前記ベース基板の表面に前記凹構造を有し、前記ベース基板が前記凹構造の所在領域における厚さは前記ベース基板がその他の領域における厚さより小さいことを特徴とする請求項１に記載のアレイ基板。
  19. 請求項１ないし請求項１８のいずれか１つに記載のアレイ基板を含むことを特徴とする液晶ディスプレイパネル。
  20. 請求項１９に記載の液晶ディスプレイパネルを含むことを特徴とするディスプレイデバイス。
JP2019564147A 2017-09-05 2018-08-15 アレイ基板、液晶ディスプレイパネル及びディスプレイデバイス Active JP7341064B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710790394.9 2017-09-05
CN201710790394.9A CN107390443B (zh) 2017-09-05 2017-09-05 显示面板和显示装置
PCT/CN2018/100653 WO2019047695A1 (zh) 2017-09-05 2018-08-15 阵列基板、液晶显示面板和显示装置

Publications (2)

Publication Number Publication Date
JP2020532756A true JP2020532756A (ja) 2020-11-12
JP7341064B2 JP7341064B2 (ja) 2023-09-08

Family

ID=60349215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019564147A Active JP7341064B2 (ja) 2017-09-05 2018-08-15 アレイ基板、液晶ディスプレイパネル及びディスプレイデバイス

Country Status (5)

Country Link
US (1) US10818700B2 (ja)
EP (1) EP3680711B1 (ja)
JP (1) JP7341064B2 (ja)
CN (1) CN107390443B (ja)
WO (1) WO2019047695A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107390443B (zh) * 2017-09-05 2020-06-02 京东方科技集团股份有限公司 显示面板和显示装置
CN108550605B (zh) * 2018-04-28 2021-08-27 上海天马有机发光显示技术有限公司 一种显示面板、显示装置及显示面板的制作方法
CN208937876U (zh) * 2018-11-28 2019-06-04 北京京东方技术开发有限公司 显示基板、显示面板、显示装置
CN112581861B (zh) * 2019-09-27 2023-09-05 群创光电股份有限公司 可挠式显示设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200117A (ja) * 1997-01-08 1998-07-31 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置及びその製造方法、液晶表示装置及びその製造方法、並びに投写型表示装置
JP2003248238A (ja) * 2003-03-07 2003-09-05 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
JP2005122167A (ja) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置
JP2010156805A (ja) * 2008-12-26 2010-07-15 Casio Computer Co Ltd 液晶表示素子
US20150243684A1 (en) * 2014-02-25 2015-08-27 Innolux Corporation Display panel and display device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000039632A (ja) * 1998-07-21 2000-02-08 Mitsubishi Electric Corp 反強誘電性液晶表示素子
JP2001083520A (ja) * 1999-09-13 2001-03-30 Toshiba Corp マルチドメイン型の液晶表示素子
JP3407707B2 (ja) * 1999-12-20 2003-05-19 日本電気株式会社 垂直配向型マルチドメイン液晶表示装置
KR100679096B1 (ko) * 1999-12-30 2007-02-05 엘지.필립스 엘시디 주식회사 액정표시장치
US6642983B2 (en) * 2001-01-05 2003-11-04 Industrial Technology Research Institute Multi-domain liquid crystal display having concave virtual bump structures
KR20040001972A (ko) * 2002-06-29 2004-01-07 비오이 하이디스 테크놀로지 주식회사 수직 배향 모드 액정표시장치
KR20050090191A (ko) 2004-03-08 2005-09-13 삼성전자주식회사 액정표시장치 및 그 제조방법
US7426461B2 (en) * 2004-06-30 2008-09-16 International Business Machines Corporation Method, system and program product for providing a configuration specification language supporting incompletely specified configuration entities
JP4802896B2 (ja) * 2005-09-09 2011-10-26 セイコーエプソン株式会社 電気光学装置の製造方法
CN100570453C (zh) * 2006-03-21 2009-12-16 中华映管股份有限公司 液晶显示装置及其制造方法
WO2009060657A1 (ja) * 2007-11-08 2009-05-14 Sharp Kabushiki Kaisha 液晶表示装置
KR20100059052A (ko) * 2008-11-25 2010-06-04 엘지이노텍 주식회사 액정표시장치
KR101545642B1 (ko) * 2009-02-09 2015-08-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
TWI642170B (zh) * 2013-10-18 2018-11-21 半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN105161499B (zh) * 2015-08-07 2017-09-19 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN107390443B (zh) * 2017-09-05 2020-06-02 京东方科技集团股份有限公司 显示面板和显示装置
CN207366902U (zh) * 2017-09-05 2018-05-15 京东方科技集团股份有限公司 显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200117A (ja) * 1997-01-08 1998-07-31 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置及びその製造方法、液晶表示装置及びその製造方法、並びに投写型表示装置
JP2003248238A (ja) * 2003-03-07 2003-09-05 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
JP2005122167A (ja) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置
JP2010156805A (ja) * 2008-12-26 2010-07-15 Casio Computer Co Ltd 液晶表示素子
US20150243684A1 (en) * 2014-02-25 2015-08-27 Innolux Corporation Display panel and display device

Also Published As

Publication number Publication date
US10818700B2 (en) 2020-10-27
EP3680711A1 (en) 2020-07-15
WO2019047695A1 (zh) 2019-03-14
US20190229130A1 (en) 2019-07-25
EP3680711A4 (en) 2021-04-21
CN107390443A (zh) 2017-11-24
JP7341064B2 (ja) 2023-09-08
EP3680711B1 (en) 2023-12-06
CN107390443B (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
JP2020532756A (ja) アレイ基板、液晶ディスプレイパネル及びディスプレイデバイス
US10001677B2 (en) Self-capacitance touch display panel and display apparatus
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN103309095B (zh) 一种阵列基板及其制作方法、显示装置
CN104880852B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
US9897877B2 (en) Thin film transistor array substrate and liquid crystal display panel using same
US9500924B2 (en) Array substrate and liquid crystal display device
CN103293811A (zh) 一种阵列基板及其制作方法、显示装置
CN104597670A (zh) 一种阵列基板及其制作方法及显示装置
US20190011785A1 (en) Array substrate and display device
US20180210245A1 (en) Liquid crystal display panel, sealing performance testing method thereof and display device
CN106094272A (zh) 一种显示基板、其制作方法及显示装置
WO2016145978A1 (zh) 阵列基板及其制作方法以及显示装置
US20160379996A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Device
CN106940502B (zh) 一种液晶显示面板及显示装置
CN105425490A (zh) 阵列基板和显示装置
WO2016106893A1 (zh) 阵列基板及显示面板
CN104183607A (zh) 阵列基板及其制造方法、显示装置
US8610854B2 (en) Liquid crystal display panel and pixel electrode thereof
WO2014206005A1 (zh) 透明电极、阵列基板和液晶显示装置
KR102011315B1 (ko) 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스
CN104155816A (zh) 阵列基板以及具备该阵列基板的显示面板
CN104409483B (zh) 阵列基板及其制造方法、显示装置
US9746715B2 (en) Liquid crystal display device, electronic apparatus, and method for manufacturing liquid crystal display device
CN103715095B (zh) 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230829

R150 Certificate of patent or registration of utility model

Ref document number: 7341064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150