KR101051831B1 - 유기 박막 트랜지스터 및 그 제조방법과 유기 박막디바이스 - Google Patents

유기 박막 트랜지스터 및 그 제조방법과 유기 박막디바이스 Download PDF

Info

Publication number
KR101051831B1
KR101051831B1 KR1020067016513A KR20067016513A KR101051831B1 KR 101051831 B1 KR101051831 B1 KR 101051831B1 KR 1020067016513 A KR1020067016513 A KR 1020067016513A KR 20067016513 A KR20067016513 A KR 20067016513A KR 101051831 B1 KR101051831 B1 KR 101051831B1
Authority
KR
South Korea
Prior art keywords
thin film
organic
semiconductor layer
substrate
film transistor
Prior art date
Application number
KR1020067016513A
Other languages
English (en)
Other versions
KR20070009564A (ko
Inventor
유이지 이노우에
시츠오 토키토
마사푸미 고바야시
유안 가오
Original Assignee
칸토 덴카 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칸토 덴카 코교 가부시키가이샤 filed Critical 칸토 덴카 코교 가부시키가이샤
Publication of KR20070009564A publication Critical patent/KR20070009564A/ko
Application granted granted Critical
Publication of KR101051831B1 publication Critical patent/KR101051831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터 및 유기 박막 트랜지스터의 제조방법과, 유기 박막 트랜지스터를 포함하는 유기 박막 디바이스를 제공하는 것이다. 유기 반도체층을 갖는 유기 박막 트랜지스터에 있어서, 유기 반도체층은 식 C4n +2F2n+ 4으로 표시되며, n이 2이상의 정수인 불소화 아센화합물을 포함한다. 불소화 아센화합물은 바람직하게는 테트라데카플루오로펜타센 또는 도데카플루오로나프타센이다.

Description

유기 박막 트랜지스터 및 그 제조방법과 유기 박막 디바이스{ORGANIC THIN-FILM TRANSISTOR, METHOD FOR MANUFACTURING SAME AND ORGANIC THIN-FILM DEVICE}
본 발명은 유기 박막 트랜지스터 및 유기 박막 트랜지스터의 제조방법과 유기 박막 디바이스에 관한 것이다.
최근, 반도체 재료로서 유기화합물을 이용하는 연구개발이 활발히 이루어지고 있는 가운데, 논리소자나 스위칭 소자로서 많이 이용되고 있는 박막 트랜지스터(Thin Film Transistor ; TFT) 분야에서도 종래의 실리콘을 주재료로 한 디바이스 대신에, 유기화합물 재료를 이용하는 것을 목적으로 하는 연구가 주목받고 있다. 무기물인 실리콘에 비해 유기화합물을 가공하는 것이 용이하기 때문에, 반도체 재료로서 유기화합물을 이용함으로써 저가의 디바이스를 실현할 수 있을 것으로 기대되고 있다. 또한, 유기화합물을 이용한 반도체 디바이스에 관해서는, 디바이스를 100℃ 이하의 온도에서 제조할 수 있기 때문에, 플라스틱 기판을 포함한 다종다양한 기판을 이용할 수가 있다. 더욱이, 유기화합물의 반도체 재료는 구조적으로 유연하므로, 플라스틱 기판 및 유기화합물의 반도체 재료를 조합하여 이용함으로써, 플랙시블한 디바이스를 실현할 수 있을 것으로 기대되고 있다.
대표적인 유기 TFT는 기판, 게이트 전극, 게이트 절연막, 유기 반도체층, 소 스 전극 및 드레인 전극을 갖는다. 이러한 유기 TFT에서는, 기판 위에 게이트 전극 및 게이트 절연막이 설치되고, 게이트 전극은 게이트 절연막으로 덮여 있다. 게이트 절연막 위에는 유기 반도체층이 설치되며, 유기 반도체층 위에 소스 전극 및 드레인 전극이 설치되어 있다. 또한, 소스 전극 및 드레인 전극은 유기 반도체층 위에 약간의 간격을 두고 인접해 있다. 여기서, 게이트 전극에 인가되는 전압을 변화시키면, 소스 전극 및 드레인 전극 간의 유기 반도체층의 도전율이 변화하기 때문에, 게이트 전압을 조정함으로써 소스 전극 및 드레인 전극 사이를 흐르는 전류를 제어할 수가 있다.
또한, 유기 TFT에 이용되는 반도체 재료로서 다양한 유기 화합물이 제안되고 있다. 예컨대, 구리 프탈로시아닌 및 펜타센 등과 같은 저분자재료, α-섹시티오펜 등과 같은 올리고머 재료, 그리고 폴리알킬티오펜 등과 같은 폴리머 재료가 보고된 바 있다.
이들 재료 중에서 나프타센 및 펜타센 등과 같은 아센화합물은, 우수한 특성을 갖는 p형의 유기 반도체 재료로서 알려져 있다. 이들 아센화합물은 확대된 π전자계를 갖는 평면분자의 유기화합물이다. 그리고, 아센화합물의 복수의 평면분자가, 그 분자의 분자축이 서로 평행하도록 배향되는 박막을 형성할 수가 있다. 그 결과, 복수의 아센화합물의 분자에서의 π전자궤도가 분자평면에 수직인 방향에서 서로 겹쳐져, 유기 반도체 재료에서의 캐리어 이동도는 분자평면에 수직인 방향에서 커진다. 예컨대, 나프타센을 포함하는 유기 반도체층을 갖는 p형의 유기 TFT 에 관하여, 0.1㎠V-1s-1의 높은 정공(正孔) 이동도가 보고된 바 있다(가령, 비특허문헌 1 참조). 또한, 펜타센을 포함하는 유기 반도체층을 갖는 p형의 유기 TFT에 관해서는, 유기 반도체 중에서 가장 높은 1㎠V-1s- 1이상의 정공이동도가 실온에서 얻어졌다(가령, 비특허문헌 2 참조). 특히, 펜타센을 포함하는 유기 반도체층을 갖는 p형 유기 TFT의 정공이동도는, 액정 디스플레이에서 널리 사용되고 있는 비정질 실리콘에서의 전자이동도와 동일한 정도 이상이다.
한편, n형의 유기 반도체 재료로서는 지금까지 불소화 구리 프탈로시아닌, 나프탈렌테트라카르복시디이미드 유도체 및 페릴렌 유도체 등이 알려져 있다. 그러나, 비정질 실리콘에서의 전자이동도에 필적하는 높은 전자이동도를 갖는 n형의 유기 TFT를 이들 재료를 이용하여 얻기란 어려운 일이다(가령, 비특허문헌 3, 4 및 5 참조).
이 때문에, n형 유기 TFT에 관해서도, 높은 전자이동도를 갖는 유기 반도체 재료가 요구되고 있다. 높은 전자이동도를 갖는 n형의 유기 반도체 재료를 얻기 위해서는, 높은 정공이동도를 갖는 p형의 유기 반도체 재료인 펜타센과 마찬가지로, 확대된 π전자계를 갖는 평면분자의 유기화합물을 얻을 것이 요구된다.
또한, 상술한 바와 같이 이러한 확대된 π전자계를 갖는 평면분자로 이루어진 유기 반도체의 대부분은, 이들 복수의 평면분자의 배향에 의존하여 다른 캐리어 이동도를 가지며, 이들 평면분자의 배향은, 유기 반도체 박막에서의 캐리어의 전도에 영향을 미친다. 예컨대, p형의 유기 반도체 재료인 π전자계를 갖는 펜타센에 대해서는, 펜타센의 π전자궤도가 분자평면에 수직인 방향에서 서로 겹치도록 펜타센을 배향시킴으로써, 펜타센으로 이루어진 p형의 유기 반도체 재료는 분자의 분자평면에 수직인 방향에서 높은 정공이동도를 갖는다는 것이 알려져 있다. 마찬가지로, n형의 유기 반도체 재료가 그 유기 반도체 재료를 구성하는 분자의 분자평면에 수직인 방향에서 높은 전자이동도를 갖기 위해서는, 이들 복수의 평면분자에서의 π전자궤도가, 분자평면에 수직인 방향에서 서로 겹치도록 이들 평면분자를 배향시키는 것이 바람직하다. 즉, n형 유기 TFT에서의 전자이동도를 개선하기 위해서는, 유기 TFT에서의 활성층으로서의 n형 유기 반도체 재료는, p형의 유기 반도체 재료인 펜타센과 같은 양호한 결정성 및 유기 반도체 재료의 분자배향성을 갖는 박막인 것이 바람직하다.
[비특허문헌 1] D.J.Gundlach et al., Appl. Phys. Lett., Vol. 80, pp.2925-2927(2002)
[비특허문헌 2] Y.Y.Lin et al., IEEE Electron Device Letters, Vol. 18, No. 12, pp. 606-608(1997)
[비특허문헌 3] Z.Bao et al., J.Am. Chem, Soc., Vol. 120. pp. 207-208(1998)
[비특허문헌 4] H.E.Katz et al., Nature, Vol.404, pp.478-480(2000)
[비특허문헌 5] P.R.L.Malenfant et al., Appl. Phys. Lett., Vol.80, pp.2517-2519(2002)
본 발명의 목적은 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터 및 상기 유기 박막 트랜지스터의 제조방법과 상기 유기 박막 트랜지스터를 포함한 유기 박막 디바이스를 제공하는 것이다.
본 발명의 제 1 양태는, 유기 반도체층을 갖는 유기 박막 트랜지스터에 있어서, 상기 유기 반도체층은 식 C4n +2F2n+4로 표시되며, n이 2이상의 정수인 불소화 아센화합물을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터이다.
본 발명의 제 1 양태에 따르면, 상기 유기 반도체층은 식 C4n +2F2n+4로 표시되며, n이 2이상의 정수인 불소화 아센화합물을 포함하기 때문에, 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 제공할 수 있다.
본 발명의 제 2 양태는 게이트 전극, 소스 전극, 드레인 전극, 게이트 절연막 및 유기 반도체층을 포함하는 유기 박막 트랜지스터로서, 상기 유기 반도체층은 식 C4n +2F2n+4로 표시되며, n이 2이상의 정수인 불소화 아센화합물을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터이다.
본 발명의 제 2 양태에 따르면, 상기 유기 반도체층은 식 C4n +2F2n+4로 표시되며, n이 2이상의 정수인 불소화 아센화합물을 포함하기 때문에, 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 제공할 수 있다.
본 발명의 제 3 양태는, 본 발명의 제 1 또는 제 2 양태에 관한 유기 박막 트랜지스터에 있어서, 상기 불소화 아센화합물의 복수의 분자는, 상기 분자의 분자축이 서로 거의 평행한 동시에 상기 분자의 분자평면의 법선방향이 상기 유기 반도체층을 흐르는 전류의 방향과 거의 일치하도록 배향되어 있는 것을 특징으로 하는 유기 박막 트랜지스터이다. 또한, 상기 분자의 분자축이 서로 거의 평행하다는 것은, 불소화 아센화합물의 복수의 분자의 분자축이 서로 완전히 평행한 경우에 추가하여, 불소화 아센화합물의 복수의 분자의 분자축이 서로 실질적으로 평행하다고 간주할 수 있는 경우를 포함한다. 또, 상기 유기 반도체층을 흐르는 전류의 방향과 거의 일치한다는 것은, 불소화 아센화합물의 복수의 분자의 분자평면의 법선방향이, 유기 반도체층을 흐르는 전류의 방향과 완전히 일치하는 경우에 추가하여, 불소화 아센화합물의 복수의 분자의 분자평면의 법선방향이, 유기 반도체층을 흐르는 전류의 방향과 실질적으로 일치한다고 간주할 수 있는 경우를 포함한다.
본 발명의 제 3 양태에 따르면, 상기 불소화 아센화합물의 복수의 분자는, 상기 분자의 분자축이 서로 거의 평행한 동시에 상기 분자의 분자평면의 법선방향이 상기 유기 반도체층을 흐르는 전류의 방향과 거의 일치하도록 배향되어 있기 때문에, 더욱 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 제공할 수 있다.
본 발명의 제 4 양태는, 본 발명의 제 1 내지 제 3 양태 중 어느 하나에 따른 유기 박막 트랜지스터에 있어서, 상기 불소화 아센화합물은 테트라데카플루오로펜타센인 것을 특징으로 하는 유기 박막 트랜지스터이다.
본 발명의 제 4 양태에 따르면, 상기 불소화 아센화합물은 테트라데카플루오로펜타센이기 때문에, 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 보다 확실히 제공할 수가 있다.
본 발명의 제 5 양태는, 본 발명의 제 1 내지 제 3 양태 중 어느 하나에 따른 유기 박막 트랜지스터에 있어서, 상기 불소화 아센화합물은 도데카플루오로나프타센인 것을 특징으로 하는 유기 박막 트랜지스터이다.
본 발명의 제 5 양태에 따르면, 상기 불소화 아센화합물은 도데카플루오로나프타센이기 때문에, 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 보다 확실하게 제공할 수가 있다.
본 발명의 제 6 양태는, 기판 및 유기 반도체층을 갖는 유기 박막 트랜지스터의 제조방법에 있어서, 상기 유기 반도체층은 상기 기판의 온도를 30℃ 이상 65℃ 이하로 제어하는 동시에 테트라데카플루오로펜타센을 상기 기판 위에 진공증착시킴으로써 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법이다.
본 발명의 제 6 양태에 따르면, 상기 유기 반도체층은 상기 기판의 온도를 30℃ 이상 65℃ 이하로 제어하는 동시에 테트라데카플루오로펜타센을 상기 기판 위에 진공증착시키기 때문에, 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터의 제조방법을 제공할 수가 있다.
본 발명의 제 7 양태는, 기판 및 유기 반도체층을 갖는 유기 박막 트랜지스터의 제조방법에 있어서, 상기 유기 반도체층은 상기 기판의 온도를 24℃ 이상 60℃ 이하로 제어하는 동시에 도데카플루오로나프타센을 상기 기판 위에 진공증착시킴으로써 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법이다.
본 발명의 제 7 양태에 따르면, 상기 유기 반도체층은 상기 기판의 온도를 24℃ 이상 60℃ 이하로 제어하는 동시에 도데카플루오로나프타센을 상기 기판 위에 진공증착시키기 때문에, 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터의 제조방법을 제공할 수 있다.
본 발명의 제 8 양태는, 유기 박막 디바이스에 있어서 본 발명의 제 1 내지 제 5 양태 중 어느 하나에 따른 유기 박막 트랜지스터를 포함하는 것을 특징으로 하는 유기 박막 디바이스이다.
본 발명의 제 8 양태에 따르면, 본 발명의 제 1 내지 제 5 양태 중 어느 하나에 따른 유기 박막 트랜지스터를 포함하므로, 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 포함하는 유기 박막 디바이스를 제공할 수 있다.
본 발명의 제 9 양태는, 본 발명의 제 8 양태에 관계된 유기 박막 디바이스에 있어서, n형 박막 트랜지스터를 구성하는 상기 유기 박막 트랜지스터와 p형 박막 트랜지스터를 갖는 것을 특징으로 하는 유기 박막 디바이스이다.
본 발명의 제 9 양태에 따르면, n형 박막 트랜지스터를 구성하는 상기 유기 박막 트랜지스터와 p형 박막 트랜지스터를 가지기 때문에, 보다 높은 캐리어 이동도를 갖는 n형의 유기 박막 트랜지스터 및 p형 박막 트랜지스터를 포함하는 다양한 유기 박막 디바이스를 제공할 수가 있다.
본 발명의 제 10 양태는, 본 발명의 제 9 양태에 관한 유기 박막 디바이스에 있어서, 상기 p형 박막 트랜지스터는 펜타센을 포함하는 유기 반도체층을 갖는 것을 특징으로 하는 유기 박막 디바이스이다.
본 발명의 제 10 양태에 따르면, 상기 p형 박막 트랜지스터는 펜타센을 포함하는 유기 반도체층을 가지기 때문에, 보다 높은 캐리어 이동도를 갖는 n형 유기 박막 트랜지스터 및 높은 캐리어 이동도를 갖는 p형 박막 트랜지스터를 포함하는 유기 박막 디바이스를 제공할 수가 있다.
도 1은 본 발명의 유기 박막 트랜지스터의 하나의 양태를 설명하는 단면도이다.
도 2는 실시예 1에서의 테트라데카플루오로펜타센을 포함하는 유기 반도체층의 X선 회절패턴을 나타낸 도면이다.
도 3은 실시예 1에서의 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 TFT의 전기특성을 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 기판 12 : 게이트 전극
13 : 게이트 절연막 14 : 소스 전극
15 : 드레인 전극 16 : 유기 반도체층
다음으로, 본 발명의 실시형태를 도면과 함께 설명하도록 한다.
먼저, 본 발명에 따른 유기 박막 트랜지스터에 관해 설명한다. 본 발명에 따른 유기 박막 트랜지스터는 유기 반도체층을 갖는다. 그 유기 반도체층은 불소화 아센화합물을 포함한다. 여기서, 불소화 아센화합물은 식 C4n +2F2n+4로 표시되는 화합물로서, n은 2이상의 정수이다. 즉, 불소화 아센화합물은 아센화합물의 모든 수소원자가 불소원자로 치환된 화합물이다. 여기서, 아센화합물은 2개 이상의 벤 젠고리가 일직선상으로 축합된 탄화수소화합물을 나타낸다. 불소화 아센화합물의 구체예로는, 옥타플루오로나프탈렌(n=2, C10F8), 데카플루오로안트라센(n=3, C14F10), 도데카플루오로나프타센(n=4, C18F12), 테트라데카플루오로펜타센(n=5, C22F14), 헥사데카플루오로헥사센(n=6, C26F16) 및 옥타데카플루오로헵타센(n=7, C30F18) 등을 들 수 있다. n은 바람직하게는 10 이하이다.
이러한 불소화 아센화합물은 확대된 π전자계를 갖는 평면분자의 유기화합물이다. 이와 같이, 불소화 아센화합물은 확대된 π전자계를 갖는 평면분자이기 때문에, 불소화 아센화합물의 복수의 분자에서의 π전자궤도가 서로 겹쳐짐으로써, 이들 복수의 분자간의 캐리어 이동도를 향상시킬 수가 있다. 특히, 불소화 아센화합물의 복수의 분자에서의 분자축(분자평면의 장축(長軸), 단축(短軸) 및 법선방향의 축)이 서로 거의 평행하도록, 즉, 불소화 아센화합물의 복수의 분자의 분자평면이 거의 평행하게 겹치도록, 불소화 아센화합물의 복수의 분자가 배향되면, 불소화 아센화합물의 복수의 분자에서의 π전자궤도가 크게 겹쳐지도록 할 수가 있다. 그 결과, 불소화 아센화합물의 복수의 분자간에서의 캐리어 이동도를 보다 향상시킬 수 있다. 또한, 특허청구의 범위 및 명세서에 있어서 「거의 평행」이란 용어는 완전히 평행한 것에 추가하여, 실질적으로 평행하다고 간주할 수 있는 것을 포함한다.
또한, 불소화 아센화합물의 복수의 분자에서의 분자축을 거의 일치시키는 동시에 불소화 아센화합물의 분자의 분자평면에 대한 법선방향(분자평면에 수직인 방 향)을 유기 반도체층에 흐르는 전류의 방향과 거의 일치시키도록, 불소화 아센화합물의 복수의 분자를 배향시키면, 유기 반도체층을 흐르는 캐리어의 이동도를 더욱 향상시킬 수가 있다. 예컨대, 불소화 아센화합물의 분자의 분자평면을 서로 거의 평행하게 하는 동시에, 불소화 아센화합물의 분자의 장축방향을, 유기 박막 트랜지스터의 기판의 표면에 대해 거의 수직인 방향을 향하도록, 불소화 아센화합물의 복수의 분자를 배향시키면, 이들 복수의 분자에서의 π전자궤도가 기판의 표면에 거의 평행한 방향을 따라 겹쳐, 유기 반도체층에 유기(誘起)된 캐리어는 기판의 표면과 거의 평행한 방향을 따라 비교적 용이하게 이동할 수가 있다. 또한, 특허청구의 범위 및 명세서에서 「거의 일치」라는 용어는 완전히 일치하는 것에 추가하여, 실질적으로 일치한다고 간주할 수 있는 것을 포함한다.
이렇게 하여, 본 발명에 따르면 높은 캐리어 이동도(전계효과 이동도)를 갖는 유기 박막 트랜지스터를 제공할 수 있게 된다.
더욱이, 불소화 아센화합물에서는 아센화합물의 수소원자가, 수소원자보다 높은 전기음성도를 갖는 불소원자로 치환되어 있기 때문에, 불소화 아센화합물의 π전자밀도는, 불소원자의 전자흡인성에 의해 아센화합물의 π전자밀도보다 감소되어 있다. 이 때문에, 불소화 아센화합물은 아센화합물보다 높은 전자수용성을 가지며, 전자전도성을 갖는다. 즉, 불소화 아센화합물을 이동하는 캐리어는 전자이며, 불소화 아센화합물은 n형의 유기 반도체 재료로서 적합하게 이용된다. 따라서, 불소화 아센화합물은 커다란 전자이동도를 가질 수 있으며, 불소화 아센화합물을 유기 반도체층의 재료로서 이용함으로써 높은 전자이동도를 갖는 n형의 유기 박 막 트랜지스터를 제공할 수가 있다.
구체적으로는, 예컨대 불소화 아센화합물로서의 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 박막 트랜지스터는, n형의 유기 박막 트랜지스터로서, 0.1㎠/Vs 이상의 전자이동도 및 104 이상의 유기 반도체를 흐르는 전류(소스전극 및 드레인전극 사이를 흐르는 전류)의 온/오프 비를 나타낸다. 즉, 불소화 아센화합물을 포함하는 유기 반도체층을 갖는 유기 박막 트랜지스터는, 나프타센 및 펜타센과 같은 아센화합물을 포함하는 유기 반도체층을 갖는 p형의 박막 트랜지스터와 동일한 정도 이상의 높은 캐리어 이동도를 갖는 n형의 유기 박막 디바이스가 될 수 있다.
여기서, 상기 불소화 아센화합물은 바람직하게는, 테트라데카플루오로펜타센(C22F14)이다. 즉, 불소화 아센화합물은 화학식 1로 표시되는 화합물로서, 이 화합물은 식 C4n +2F2n+4로 표시되는 화합물에서 n=5인 화합물이다. 상기 불소화 아센화합물이 테트라데카플루오로펜타센이기 때문에, 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 보다 확실하게 제공할 수가 있다.
[화학식 1]
Figure 112006058438312-pct00001
또한, 불소화 아센화합물로서 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 박막 트랜지스터를 제조할 때, 유기 반도체층은 바람직하게는, 유기 박막 트랜지스터의 기판의 온도를 30℃ 이상 65℃ 이하로 제어하는 동시에 테트라데카플루오로펜타센을 기판 위에 진공증착시킴으로써 형성된다. 여기서, 테트라데카플루오로펜타센을 기판 위에 진공증착시키는 것은, 테트라데카플루오로펜타센을 기판의 표면 위에 직접 진공증착시켜 기판의 표면 위에 직접 테트라데카플루오로펜타센의 박막을 형성하는 것, 그리고 기판의 표면에 별도의 층을 형성한 후에 그 기판에 형성된 별도의 층의 표면 위에 테트라데카플루오로펜타센을 진공증착시켜, 기판에 형성된 별도의 층의 표면 위에 테트라데카플루오로펜타센의 박막을 형성하는 것 모두를 포함한다. 이와 같이, 유기 박막 트랜지스터의 기판의 온도를 30℃ 이상 65℃ 이하로 제어하는 동시에 테트라데카플루오로펜타센을 기판 위에 진공증착시켜, 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 형성함으로써, 테트라데카플루오로펜타센의 복수의 분자가 비교적 균일하게 배향된 유기 반도체층을 얻을 수가 있다. 또, 이러한 경우에는, 테트라데카플루오로펜타센의 복수의 분자에서의 분자평면이 서로 거의 평행하며, 테트라데카플루오로펜타센의 분자의 장축방향이 유기 박막 트랜지스터의 기판의 표면에 대하여 거의 수직인 방향을 향하고 있다. 따라서, 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 제조할 수가 있다.
또한, 상기 불소화 아센화합물은 바람직하게는, 도데카플루오로나프타 센(C18F12)이다. 즉, 불소화 아센화합물은 화학식 2로 표시되는 화합물로서, 이 화합물은 식 C4n +2F2n+4로 표시되는 화합물에 있어서 n=4인 화합물이다. 상기 불소화 아센화합물이 도데카플루오로나프타센이기 때문에, 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 보다 확실하게 제공할 수가 있다.
[화학식 2]
Figure 112006058438312-pct00002
또한, 불소화 아센화합물로서 도데카플루오로나프타센을 포함하는 유기 반도체층을 갖는 유기 박막 트랜지스터를 제조할 때, 유기 반도체층은 바람직하게는 유기 박막 트랜지스터의 기판의 온도를 24℃ 이상 60℃ 이하로 제어하는 동시에 도데카플루오로나프타센을 기판 위에 진공증착시킴으로써 형성된다. 여기서, 도데카플루오로나프타센을 기판 위에 진공증착시키는 것은, 도데카플루오로나프타센을 기판의 표면 위에 직접 진공증착시켜, 기판의 표면 위에 직접 도데카플루오로나프타센의 박막을 형성하는 것, 그리고 기판의 표면에 별도의 층을 형성한 후에 그 기판에 형성된 별도의 층의 표면 위에 도데카플루오로나프타센을 진공증착시켜, 기판에 형성된 별도의 층의 표면 위에 도데카플루오로나프타센의 박막을 형성하는 것 모두를 포함한다. 이와 같이, 유기 박막 트랜지스터의 기판의 온도를 24℃ 이상 60℃ 이하로 제어하는 동시에 도데카플루오로나프타센을 기판 위에 진공증착시켜, 도데카플루오로나프타센을 포함하는 유기 반도체층을 형성함으로써, 도데카플루오로나프타센의 복수의 분자가 비교적 균일하게 배향된 유기 반도체층을 얻을 수가 있다. 또한, 이 경우에는 도데카플루오로나프타센의 복수의 분자에서의 분자평면이 서로 거의 평행하며, 도데카플루오로나프타센의 분자의 장축방향이 유기 박막 트랜지스터의 기판의 표면에 대하여 거의 수직인 방향을 향하고 있다. 따라서, 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 제조할 수가 있다.
다음으로, 본 발명에 따른 유기 박막 트랜지스터의 하나의 양태 및 그 제조방법을 도 1과 함께 설명하도록 한다.
도 1은 본 발명에서의 유기 박막 트랜지스터의 하나의 양태를 설명하는 단면도이다. 상기 유기 박막 트랜지스터는 일반적인 역(逆) 스태거형 구조라 불리는 유기 박막 트랜지스터이다. 본 발명의 유기 박막 트랜지스터는 도 1에 나타낸 바와 같이, 기판(11), 게이트 전극(12), 게이트 절연막(13), 소스 전극(14), 드레인 전극(15) 및 유기 반도체층(16)을 갖는다. 보다 상세하게는, 기판(11)의 표면 위에 게이트 전극(12) 및 게이트 절연막(13)이 설치되고, 게이트 전극(12)은 게이트 절연막(13)으로 덮여있다. 게이트 전극(12)과 반대쪽인 게이트 절연막(13)의 표면 위에는 유기 반도체층(16)이 설치되며, 게이트 절연막(13)과 반대쪽인 유기 반도체층(16)의 표면 위에는 소스 전극(14) 및 드레인 전극(15)이 설치되어 있다. 소스 전극(14) 및 드레인 전극(15)은 유기 반도체층(16)의 표면 위에서 작은 간격을 두 고 마주 향하고 있다. 유기 반도체층(16)에서의 이들 소스 전극(14) 및 드레인 전극(15) 사이의 공극의 넓이에 따라, 유기 반도체의 채널길이 및 채널폭이 결정된다.
또한, 도 1에 나타낸 유기 박막 트랜지스터에서는, 소스 전극(14) 및 드레인 전극(15) 사이에 형성되는 유기 반도체층(16)에서의 채널을 통해 캐리어가 이동한다. 여기서, 게이트 전극(12)에 인가되는 전압을 조정함으로써, 유기 반도체층(16)에 형성된 채널을 통한 캐리어의 이동을 제어할 수가 있다. 본 발명에 따른 유기 박막 트랜지스터에서는, 유기 반도체층이 불소화 아센화합물을 포함하므로, 유기 반도체층을 이동하는 캐리어는 전자이며, 게이트 전극에 플러스 전압을 인가함으로써 유기 반도체층을 이동하는 전자의 흐름(전류)을 제어한다. 즉, 본 발명에 따른 유기 박막 트랜지스터는 n형의 유기 박막 트랜지스터이다.
도 1에 도시된 본 발명에 따른 유기 박막 트랜지스터의 일반적인 제조방법으로는, 기판(11)에 게이트 전극(12), 게이트 절연막(13), 불소화 아센화합물을 포함하는 유기 반도체층(16), 그리고 소스 전극(14) 및 드레인 전극(15)의 박막을 순서에 따라 적층함으로써 유기 박막 트랜지스터를 얻을 수가 있다.
기판(11)의 재료로는 유리, 석영, 실리콘, 금속 및 세라믹 등과 같은 무기재료와, 플라스틱과 같은 유기재료를 이용할 수 있다. 여기서, 기판(11)의 재료로서, 금속과 같은 도전성 물질을 사용한 경우에는, 기판(11)이 게이트 전극으로서의 기능도 할 수 있으므로, 게이트 전극(12)으로서의 기능을 갖는 기판(11)에 별도의 게이트 전극(12)을 제작하는 것을 생략할 수가 있다. 본 발명에 따른 유기 박막 트랜지스터는 게이트 전극(12), 게이트 절연막(13), 소스 전극(14), 드레인 전극(15) 및 불소화 아센화합물을 포함하는 유기 반도체층(16)을 포함하는 MIS(metal-insulator-semiconductor)형 박막 트랜지스터이다. 이러한 MIS형 박막 트랜지스터는 양호한 n형 유기 박막 트랜지스터의 특성을 나타내며 별도의 기판이 불필요하므로, 저비용으로 용이하게 제조할 수가 있다. 또한, 기판(11)의 재료로서 플라스틱 기판을 사용한 경우에는, 플라스틱 기판을 포함하는 유기 박막 트랜지스터 전체가 유연성을 가질 수 있기 때문에, 본 발명에 의한 유기 박막 트랜지스터를, 플랙시블 디스플레이의 구동회로, 신용카드 등의 IC카드, 그리고 상품에 부착하여 사용하는 ID 태그 등과 같은 다양한 유기 박막 디바이스에 이용할 수가 있다. 단, 플라스틱 기판에 이용되는 플라스틱 재료는 내열성, 치수안정성, 용제에 대한 내성, 전기절연성, 가공성, 저(低)통기성 및 저흡습성이 우수할 필요가 있다. 이러한 플라스틱 재료로는 폴리에틸렌테레프탈라이트, 폴리에틸렌나프탈레이트, 폴리스티렌, 폴리카보네이트, 폴리아릴레이트 및 폴리이미드 등을 들 수 있다.
다음으로 게이트 전극(12)의 재료로는 금, 백금, 크롬, 텅스텐, 탄탈, 니켈, 구리, 알루미늄, 은, 마그네슘 및 칼슘 등의 금속과 이들 금속의 합금, 그리고 폴리실리콘, 비정질 실리콘, 그래파이트, 산화 주석 인듐(ITO), 산화아연 및 도전성 폴리머를 들 수 있다. 게이트 전극(12)은 게이트 전극(12)의 재료를 이용하여 진공증착법, 전자 빔 증착법, RF 스퍼터링법 및 인쇄법 등 주지의 막형성방법에 의해 형성된다.
다음으로 게이트 절연막(13)의 재료로는 SiO2, Si3N4, SiON, Al2O3, Ta2O5, 비정질 실리콘, 폴리이미드수지, 폴리비닐페놀수지, 폴리파라크실리렌수지 및 폴리메틸메타크릴레이트수지 등의 재료를 들 수 있다. 게이트 절연막(13)은 상기 재료에서 선택되는 1종류의 재료를 이용하여, 게이트전극(12)과 같은 주지의 막형성방법에 의해 형성되거나, 또는 상기 재료에서 선택되는 2종류 이상의 재료를 혼합하여 게이트 전극(12)과 같은 주지의 막형성방법에 의해 형성된다.
다음으로, 유기 반도체층(유기활성층 ; 16)은 상기 불소화 아센화합물을 이용하여 진공증착법 등 주지의 막제작방법에 의해 형성된다.
마지막으로, 소스전극(14) 및 드레인전극(15)의 재료로는 금, 백금, 크롬, 텅스텐, 탄탈, 니켈, 구리, 알루미늄, 은, 마그네슘 및 칼슘 등의 금속과 이들 금속의 합금, 그리고 폴리실리콘, 비정질 실리콘, 그래파이트, 산화 주석 인듐, 산화아연 및 도전성 폴리머 등의 재료를 들 수 있다. 소스 전극(14) 및 드레인 전극(15)은 소스 전극(14) 및 드레인 전극(15)의 재료를 이용하여 게이트 전극(12)과 같은 주지의 막형성방법에 의해(바람직하게는 동시에) 형성된다.
더욱이, 기판(11)에서의 게이트 전극(12)과 동일한 쪽의 면, 기판(11)에서의 게이트 전극(12)과 반대되는 쪽의 면, 또는 그 양쪽에 투습(透濕) 방지층(가스 배리어층)을 설치하는 것이 바람직하다. 이와 같이, 기판(11)에 투습 방지층을 설치함으로써, 유기 반도체층에 공기중의 수분 및/또는 산소가 진입하는 것을 방지할 수가 있다. 그 결과, 유기 반도체층의 수명이 급격히 감소하는 것을 방지할 수 있 다. 이러한 투습 방지층용의 재료로는 질화규소 및 산화규소 등과 같은 무기물을 이용하는 것이 바람직하다. 또, 투습 방지층은 고주파 스퍼터링법 등 주지된 방법에 의해 막형성된다.
또한, 본 발명에 따른 유기 박막 트랜지스터에서는, 필요에 따라 기판(11)에 하드코트층 및 언더코트층과 같은 보호층을 설치할 수도 있다.
다음으로, 본 발명에서의 유기 박막 트랜지스터에 이용되는 불소화 아센화합물의 합성방법을 설명하도록 한다.
식 C4n +2F2n+4로 표시되며 n은 2이상의 정수인 불소화 아센화합물은, 일반적으로 아센화합물의 수소원자의 일부가 불소원자로 치환되고, 아센화합물의 수소원자의 나머지가 산소원자를 포함하는 관능기로 치환된 화합물로 합성된다. 이 때문에, 필요에 따라 아센화합물의 골격에서의 원하는 위치의 탄소원자에 산소원자를 포함하는 관능기를 도입한다. 여기서, 산소원자를 포함하는 관능기는 옥소기(카르보닐기의 산소원자), 수산기 및 알콕시기를 포함한다. 다음으로, 아센화합물의 골격에서의 산소원자를 포함하는 관능기를 불소화 반응에 의해 2개의 불소원자로 치환한다. 그리고, 2개의 불소원자가 결합된 아센화합물 골격의 탄소원자로부터, 부분적인 탈(脫) 불소화 반응에 의해 2개의 불소원자 중 하나를 제거하여, 원하는 불소화 아센화합물을 얻을 수가 있다.
다음으로, 불소화 아센화합물의 합성방법의 예로서 테트라데카플루오로펜타센(퍼플루오로펜타센)의 합성법을 보다 상세히 설명하도록 한다.
먼저 스킴(scheme) 1에 나타낸 바와 같이, 화합물 (1)을 화합물 (2)와 루이스산의 존재 하에서 반응시킴으로써 화합물 (3)을 얻는다. 즉, 5,6,7,8-테트라플루오로-9,10-디히드록시안트라센-1,4-디온(1)을 4,5,6,7-테트라플루오로이소벤조푸란-1,3-디온(2)과 반응시켜 1,2,3,4,8,9,10,11-옥타플루오로-5,7,12,14-테트라히드록시펜타센-6,13-디온(3)을 얻는다. 또한, 루이스산을 염화나트륨과 조합하여 이용할 수도 있다.
[화학식 3]
스킴 1
Figure 112006058438312-pct00003
스킴 1에서 이용하는 루이스산은 특별히 제한되지 않으며, 예컨대 염화 알루미늄, 염화 아연, 염화 철(Ⅲ), 염화 주석(Ⅳ) 및 삼(三)플루오르화 붕소 에테르 착체 등을 사용할 수 있는데, 염화 알루미늄이 바람직하다. 루이스산의 사용량은 원료에 대하여 0.1 당량(當量) 이상 5.0 당량 이하이며, 바람직하게는 0.2 당량 이상 5.0 당량 이하이다. 루이스산과 함께 염화 나트륨을 사용할 경우에는, 염화 나트륨의 사용량은 원료에 대하여 0.1 당량 이상 10.0 당량 이하이며, 바람직하게는 5.0 당량 이상 7.0 당량 이하이다. 화합물 (2)의 사용량은 화합물 (1)에 대하여 1.0 당량 이상 5.0 당량 이하이며, 바람직하게는 1.1 당량 이상 2.0 당량 이하이 다. 반응온도는 0℃ 이상 320℃ 이하이며, 바람직하게는 200℃ 이상 300℃ 이하이다. 반응시간은 1시간 이상 10시간 이하인 것이 바람직하다. 반응종료 후에는 통상적인 후처리를 실시하고 정제함으로써 목적화합물 (3)을 얻을 수 있다.
다음으로, 스킴 2에 나타낸 바와 같이, 화합물 (3)을 불소화제와 반응시켜 불소화하여 화합물 (4)를 얻는다. 즉, 1,2,3,4,8,9,10,11-옥타플루오로-5,7,12, 14-테트라히드록시펜타센-6,13-디온(3)을 불소화제와 반응시켜 1,2,3,4,5,5,6, 6,7,7,8,9,10,11,12,12,13,13,14,14-아이코사플루오로-5,6,7,12,13,14-헥사히드로펜타센(4)을 얻는다.
[화학식 4]
스킴 2
Figure 112006058438312-pct00004
스킴 2에서 이용하는 불소화제는 특별히 제한되지 않으며, 각종 플루오르화물을 이용할 수 있는데, 15족 원소 및 16족 원소의 플루오르화물이 바람직하며, 사(四)플루오르화 유황이 보다 바람직하다. 사플루오르화 유황의 바람직한 사용량은 원료에 대하여 4.0배 몰량 이상 30.0배 몰량 이하이다. 이들 불소화제 중 하나를 단독으로 이용하여도 되고, 복수의 불소화제를 조합하여 이용할 수도 있다. 가령, 사플루오르화 유황 및 플루오르화 수소의 혼합물을 사용할 수 있다. 반응을 가압 하에서 실시할 경우, 플루오르화 수소는 용매로서도 작용한다. 불소화 공정에서는 원료 및 불소화제만을 이용하여도 되고, 그 밖의 물질을 반응계에 공존시켜도 된다. 반응계에 공존하는 다른 물질로는, 용매나 촉매로서 작용하는 물질을 선택할 수가 있다. 용매로서 작용하는 물질은 반응조건 하에서 액체인 물질이면 특별히 제한되지 않으며, 플루오르화 수소와, 디클로로메탄 및 클로로포름과 같은 염소계 용매를 들 수 있다. 플루오르화 수소를 사용할 경우, 플루오르화 수소의 사용량은 원료 1g에 대하여 1mL 이상 20mL 이하인 것이 바람직하다. 불소화 공정은 상압(常壓)에서 실시하여도 되지만, 반응계를 가열할 경우에는 가압 하에서 가열하는 것이 바람직하다. 바람직하게는, 반응압력은 0MPa 이상 20MPa 이하의 범위에 있고, 반응온도는 -40℃ 이상 320℃ 이하의 범위에 있으며, 반응시간은 2시간 이상 150시간 이하의 범위에 있다. 불소화 반응의 종료 후에는 통상적인 후처리를 실시하며, 이어서 정제함으로써 목적화합물 (4)를 얻을 수 있다. 정제방법으로는 종래의 공지된 방법을 이용할 수 있고, 용매추출 및 재결정이 포함된다. 스킴 2에서는 클로로포름과 같은 유기용매로 용매추출을 수행하고, 더욱이 재결정함으로써 목적화합물(4)을 얻을 수 있다.
마지막으로, 스킴 3으로 나타낸 바와 같이, 화합물 (4)를 환원제와 반응시켜 화합물 (5)를 얻는다. 즉, 1,2,3,4,5,5,6,6,7,7,8,9,10,11,12,12,13,13,14,14-아이코사플루오로-5,6,7,12,13,14-헥사히드로펜타센(4)을 환원제와 반응시켜 부분적으로 탈 불소화하여, 테트라데카플루오로펜타센(퍼플루오로펜타센)(5)을 얻는다.
[화학식 5]
스킴 3
Figure 112006058438312-pct00005
탈 불소화 공정에서 사용되는 환원제는 특별히 제한되지 않으며, 일반적인 환원제가 사용된다. 환원제의 예로는 리튬, 나트륨, 칼륨, 루비듐 및 세슘과 같은 1족 원소의 단일체, 베릴륨, 마그네슘, 칼슘, 스트론튬 및 바륨과 같은 2족 원소의 단일체, 스칸듐, 이트륨 및 란타노이드 원소와 같은 3족 원소의 단일체, 티탄, 지르코늄 및 하프늄과 같은 4족 원소의 단일체, 바나듐, 니오브 및 탄탈과 같은 5족 원소의 단일체, 크롬, 몰리브덴 및 텅스텐과 같은 6족 원소의 단일체, 망간 및 레늄과 같은 7족 원소의 단일체, 철, 루테늄 및 오스뮴과 같은 8족 원소의 단일체, 코발트, 로듐 및 이리듐과 같은 9족 원소의 단일체, 니켈, 팔라듐 및 백금과 같은 10족 원소의 단일체, 구리, 은 및 금과 같은 11족 원소의 단일체, 아연, 카드뮴 및 수은과 같은 12족 원소의 단일체, 붕소, 알루미늄, 인듐, 갈륨 및 탈륨과 같은 13족 원소의 단일체, 탄소, 규소, 게르마늄, 주석 및 납과 같은 14족 원소의 단일체, 인, 비소, 안티몬 및 비스무트와 같은 15족 원소의 단일체, 유황, 셀렌 및 텔루르와 같은 16족 원소의 단일체, 옥살산 나트륨, 활성탄 및 요오드화 사마륨 등을 들 수 있으며, 아연, 철, 구리, 니켈 및 팔라듐이 바람직하고, 아연이 보다 바람직하다. 이들 환원제 중 하나를 단독으로 이용할 수도 있고, 복수의 환원제를 조합하 여 이용할 수도 있다. 아연을 사용할 경우에는 아연의 사용량은 원료에 대하여 6.0 당량 이상 200 당량 이하이며, 50 당량 이상 100 당량 이하인 것이 바람직하다. 탈 불소화 반응은 질소, 헬륨, 네온 및 아르곤과 같은 불활성 기체의 분위기 또는 진공 하에서 실시하는 것이 바람직하다. 반응온도는 0℃ 이상 600℃ 이하이며, 200℃ 이상 300℃ 이하인 것이 바람직하다. 반응시간은 2시간 이상 24시간 이하인 것이 바람직하다. 탈 불소화 공정은 원료 및 환원제만을 이용하여 실시하여도 되고, 다른 물질을 반응계에 공존시켜도 된다. 반응계에 공존하는 다른 물질로는 용매나 촉매로서 작용하는 물질을 선택할 수가 있다. 가령, 유기용매 내에서 원료를 요오드화 사마륨, 아연, 나트륨-벤조페논 및 이들의 조합과 반응시킬 수도 있다. 유기용매로는 N,N-디에틸포름아미드 및 테트라히드로푸란 등을 들 수 있다. 탈 불소화 반응의 종료 후에는 통상적인 후처리를 실시하며, 이어서 정제함으로써 목적화합물 (5)를 얻을 수 있다. 정제방법으로는 종래의 공지된 방법을 이용할 수 있으며 용매추출, 재결정 및 승화가 포함된다.
다음으로, 불소화 아센화합물의 합성방법의 예로서 도데카플루오로나프타센의 합성법을 보다 상세히 설명한다.
먼저 스킴 4에 나타낸 바와 같이, 화합물 (6)을 화합물 (2)와 루이스산의 존재 하에서 반응시킴으로써 화합물 (7)을 얻는다. 즉, 1,2,3,4-테트라플루오로-5,8-디메톡시나프탈렌(6)을, 4,5,6,7-테트라플루오로이소벤조푸란-1,3-디온(2)과 루이스산의 존재 하에서 반응시켜 1,2,3,4,7,8,9,10-옥타플루오로-6,11-디히드록시나프타센-5,12-디온(7)을 얻는다. 또, 루이스산을 염화 나트륨과 조합하여 이용할 수도 있다.
[화학식 6]
스킴 4
Figure 112006058438312-pct00006
스킴 4에서 이용되는 루이스산은 특별히 제한되지 않으며, 예컨대 염화 알루미늄, 염화 아연, 염화 철(Ⅲ), 염화 주석(Ⅳ) 및 삼플루오르화 붕소 에테르 착체 등을 사용할 수 있는데, 염화 알루미늄이 바람직하다. 루이스산의 사용량은 원료에 대하여 0.1 당량 이상 5.0 당량 이하이며, 바람직하게는 0.2 당량 이상 5.0 당량 이하이다. 루이스산과 함께 염화 나트륨을 사용할 경우에는, 염화 나트륨의 사용량은 원료에 대하여 0.1 당량 이상 10.0 당량 이하이며, 바람직하게는 5.0 당량 이상 7.0 당량 이하이다. 화합물(2)의 사용량은 화합물(6)에 대하여 1.0 당량 이상 5.0 당량 이하이며, 바람직하게는 1.1 당량 이상 2.0 당량 이하이다. 반응온도는 0℃ 이상 320℃ 이하이며, 바람직하게는 200℃ 이상 300℃ 이하이다. 반응시간은 1시간 이상 10시간 이하인 것이 바람직하다. 반응종료 후에는 통상적인 후처리를 실시하고 정제함으로써 목적화합물 (7)을 얻을 수 있다.
다음으로, 스킴 5에 나타낸 바와 같이 화합물 (7)을 불소화제와 반응시켜 불 소화하여 화합물 (8) 및 (9)를 얻는다. 즉, 1,2,3,4,7,8,9,10-옥타플루오로-6,11-디히드록시나프타센-5,12-디온(7)을 불소화제와 반응시켜 1,2,3,4,5,5,6, 6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11,12-테트라히드로나프타센(8) 및 1,2,3,4,5,5,6,7,8,9,10,11,12,12-테트라데카플루오로-5,12-디히드로나프타센(9)을 얻는다.
[화학식 7]
스킴 5
Figure 112006058438312-pct00007
스킴 5에서 이용하는 불소화제는 특별히 제한되지 않으며, 각종 플루오르화물을 이용할 수 있는데, 15족 원소 및 16족 원소의 플루오르화물이 바람직하며, 사플루오르화 유황이 보다 바람직하다. 사플루오르화 유황의 바람직한 사용량은 원료에 대하여 4.0배 몰량 이상 30.0배 몰량 이하이며, 10배 몰량 이상 20배 몰량 이하가 보다 바람직하다. 이들 불소화제 중 하나를 단독으로 이용하여도 되고, 복수의 불소화제를 조합하여 이용할 수도 있다. 가령, 사플루오르화 유황 및 플루오르 화 수소의 혼합물을 사용할 수 있다. 반응을 가압 하에서 실시할 경우, 플루오르화 수소는 용매로서도 작용한다. 불소화 공정에서는 원료 및 불소화제만을 이용하여도 되고, 그 밖의 물질을 반응계에 공존시켜도 된다. 반응계에 공존하는 다른 물질로는, 용매나 촉매로서 작용하는 물질을 선택할 수가 있다. 용매로서 작용하는 물질은 반응조건 하에서 액체인 물질이면 특별히 제한되지 않으며, 플루오르화 수소와, 디클로로메탄 및 클로로포름과 같은 염소계 용매를 들 수 있다. 플루오르화 수소를 사용할 경우에는, 플루오르화 수소의 사용량은 원료 1g에 대하여 1mL 이상 20mL 이하인 것이 바람직하다. 불소화 공정은 상압(常壓)에서 실시하여도 되지만, 반응계를 가열할 경우에는 가압 하에서 가열하는 것이 바람직하다. 바람직하게는, 반응압력은 0MPa 이상 20MPa 이하의 범위에 있고, 반응온도는 -40℃ 이상 320℃ 이하의 범위에 있으며, 반응시간은 2시간 이상 150시간 이하의 범위에 있다. 불소화 반응의 종료 후에는 통상적인 후처리를 실시하며, 이어서 정제함으로써 목적화합물 (8) 및 (9)를 얻을 수 있다. 정제방법으로는 종래의 공지된 방법을 이용할 수 있고, 용매추출, 재결정 및 승화가 포함된다. 스킴 5에서는 진공 하에서 승화를 실시함으로써 목적화합물 (8) 및 (9)를 얻을 수 있다.
마지막으로, 스킴 6 및 스킴 7에 나타낸 바와 같이, 화합물 (8) 및/또는 (9)를 환원제와 반응시켜 화합물(10)을 얻는다. 즉, 스킴 6에 나타낸 바와 같이, 1,2,3,4,5,5,6,6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11,12-테트라히드로 나프타센(8)을 환원제와 반응시켜 부분적으로 탈 불소화하여 도데카플루오로나프타센(10)을 얻는다. 또, 스킴 7에 나타낸 바와 같이, 1,2,3,4,5,5,6, 7,8,9,10,11,12,12-테트라데카플루오로-5,12-디히드로나프타센(9)을 환원제와 반응시켜 부분적으로 탈 불소화하여도 도데카플루오로나프타센(10)을 얻는다.
[화학식 8]
스킴 6
Figure 112006058438312-pct00008
[화학식 9]
스킴 7
Figure 112006058438312-pct00009
또한, 탈 불소화 공정을 실행할 경우에 있어서, 원료인 화합물 (8) 및 (9)는 정제물을 이용할 수도 있고 미정제의 혼합물을 이용할 수도 있다. 구체적으로는, 화합물(6) 및 사플루오르화 유황의 반응에 의해 얻어진 반응혼합물(1,2,3,4,5,5,6,6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11,12-테트라히드로나프타센(8) 및 1,2,3,4,5,5,6,7,8,9,10,11,12,12-테트라데카플루오로-5,12-디히 드로나프타센(9))을 용매추출한 후, 추출물을 그대로 탈 불소화 공정에 이용할 수가 있다.
탈 불소화 공정에서 사용되는 환원제는 특별히 제한되지 않으며, 일반적인 환원제가 사용된다. 환원제의 예로는 리튬, 나트륨, 칼륨, 루비듐 및 세슘과 같은 1족 원소의 단일체, 베릴륨, 마그네슘, 칼슘, 스트론튬 및 바륨과 같은 2족 원소의 단일체, 스칸듐, 이트륨 및 란타노이드 원소와 같은 3족 원소의 단일체, 티탄, 지르코늄 및 하프늄과 같은 4족 원소의 단일체, 바나듐, 니오브 및 탄탈과 같은 5족 원소의 단일체, 크롬, 몰리브덴 및 텅스텐과 같은 6족 원소의 단일체, 망간 및 레늄과 같은 7족 원소의 단일체, 철, 루테늄 및 오스뮴과 같은 8족 원소의 단일체, 코발트, 로듐 및 이리듐과 같은 9족 원소의 단일체, 니켈, 팔라듐 및 백금과 같은 10족 원소의 단일체, 구리, 은 및 금과 같은 11족 원소의 단일체, 아연, 카드뮴 및 수은과 같은 12족 원소의 단일체, 붕소, 알루미늄, 인듐, 갈륨 및 탈륨과 같은 13족 원소의 단일체, 탄소, 규소, 게르마늄, 주석 및 납과 같은 14족 원소의 단일체, 인, 비소, 안티몬 및 비스무트와 같은 15족 원소의 단일체, 황, 셀렌 및 텔루르와 같은 16족 원소의 단일체, 옥살산 나트륨, 활성탄 및 요오드화 사마륨 등을 들 수 있으며, 아연, 철, 구리, 니켈 및 팔라듐이 바람직하고, 아연이 보다 바람직하다. 이들 환원제 중 하나를 단독으로 이용할 수도 있고, 복수의 환원제를 조합하여 이용할 수도 있다. 아연을 사용할 경우에는, 아연의 사용량은 원료에 대하여 6.0 당량 이상 200 당량 이하이며, 50 당량 이상 100 당량 이하가 바람직하다. 탈 불소화의 반응은 질소, 헬륨, 네온 및 아르곤과 같은 불활성 기체의 분위기 또는 진공 하에서 실시하는 것이 바람직하다. 반응온도는 0℃ 이상 600℃ 이하이며, 200℃ 이상 300℃ 이하가 바람직하다. 반응시간은 2시간 이상 24시간 이하가 바람직하다. 탈 불소화 공정은 원료 및 환원제만을 이용하여 실행할 수도 있고, 다른 물질을 반응계에 공존시켜도 된다. 반응계에 공존하는 다른 물질로는, 용매나 촉매로서 작용하는 물질을 선택할 수가 있다. 예컨대, 유기용매 내에서 원료를 요오드화 사마륨, 아연, 나트륨-벤조페논 및 이들의 조합과 반응시킬 수도 있다. 유기용매로는 N,N-디에틸포름아미드 및 테트라히드로푸란 등을 들 수 있다. 탈 불소화의 반응종료 후에는 통상적인 후처리를 실시하며, 이어서 정제를 실시함으로써 목적화합물(10)을 얻을 수가 있다. 정제방법으로는 종래의 공지된 방법을 이용할 수 있으며, 용매추출, 재결정 및 승화가 포함된다.
다음으로, 본 발명에 따른 유기 박막 디바이스에 관해 설명한다. 본 발명에 따른 유기 박막 디바이스는 본 발명에 따른 유기 박막 트랜지스터, 즉, 불소화 아센화합물을 포함하는 유기 반도체층을 갖는 유기 박막 트랜지스터를 포함한다. 따라서, 본 발명에 따르면 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터를 포함한 유기 박막 디바이스를 제공할 수가 있다.
본 발명에 따른 유기 박막 디바이스는 바람직하게는, n형 박막 트랜지스터를 구성하는 본 발명에 의한 유기 박막 트랜지스터와 p형 박막 트랜지스터를 갖는다. 즉, 본 발명에 의한 유기 박막 디바이스는 n형 박막 트랜지스터 및 p형 박막 트랜지스터를 가지며, n형 박막 트랜지스터는 불소화 아센화합물을 포함한 유기 반도체층을 갖는다. 이 경우에는, 높은 전자이동도를 갖는 n형의 유기 박막 트랜지 스터 및 p형 박막 트랜지스터를 포함한 다양한 유기 박막 디바이스를 제공할 수가 있다. 가령, 불소화 아센화합물을 포함하는 유기 반도체층을 갖는 n형 박막 트랜지스터와 p형 박막 트랜지스터를 서로 접속시켜 다양한 논리소자 및 스위칭 소자를 형성할 수가 있다. 이러한 논리소자로는 예컨대 하나의 n형 박막 트랜지스터와 하나의 p형 박막 트랜지스터를 직렬로 접속한 인버터 회로, 직렬된 2개의 n형 박막 트랜지스터와 병렬된 2개의 p형 박막 트랜지스터로 구성되는 NAND 회로, 및 병렬된 2개의 n형 박막 트랜지스터와 직렬된 2개의 p형 박막 트랜지스터로 구성되는 NOR 회로와 같은 공지된 논리소자를 들 수 있다. 또한, 스위칭 소자로는 하나의 n형 박막 트랜지스터와 하나의 p형 박막 트랜지스터를 직렬로 접속한 인버터 회로 등과 같은 공지된 스위칭 소자를 들 수 있다.
또한, 본 발명에 따른 유기 박막 디바이스에 포함되는 p형 박막 트랜지스터는 바람직하게는 펜타센을 포함하는 유기 반도체층을 갖는다. 이 경우에는, 유기 박막 디바이스는 불소화 아센화합물을 포함하는 유기 반도체층을 갖는 n형 박막 트랜지스터와 펜타센을 포함하는 유기 반도체층을 갖는 p형 박막 트랜지스터를 가지기 때문에, 높은 전자이동도를 갖는 n형 유기 박막 트랜지스터와 높은 정공이동도를 갖는 p형 박막 트랜지스터를 이용하여, 고성능의 유기 박막 디바이스를 제공할 수가 있다. 즉, 불소화 아센화합물을 포함한 유기 반도체층을 갖는 n형 박막 트랜지스터와 펜타센을 포함한 유기 반도체층을 갖는 p형 박막 트랜지스터를 서로 접속시켜, 상술한 바와 같이 다양한 고성능의 논리소자 및 스위칭소자를 형성할 수가 있다.
실시예 1
{1} 테트라데카플루오로펜타센의 합성
우선, 테트라데카플루오로펜타센을 이하의 순서로 합성하였다.
{1-1} 먼저, 5,6,7,8-테트라플루오로-9,10-디히드록시-2,3-디히드로안트라센-1,4-디온(1) 및 4,5,6,7-테트라플루오로이소벤조푸란-1,3-디온(2)으로부터 1,2,3,4,8,9,10,11-옥타플루오로-5,7,12,14-테트라히드록시펜타센-6,13-디온(3)을 합성하였다.
200mL의 SUS제 오토클레이브에 5,6,7,8-테트라플루오로-9,10-디히드록시-2,3-디히드로안트라센-1,4-디온(1)(9.84g, 31.3mmol), 4,5,6,7-테트라플루오로이소벤조푸란-1,3-디온(2)(5.75g, 26.1mmol), 염화알루미늄(1.53g, 11.5mmol) 및 염화나트륨(10.0g, 171mmol)을 첨가하여 280℃에서 1시간 가열하였다. 반응이 종료된 후, 실온까지 냉각하고 반응혼합물을 희염산 속에 넣어 100℃에서 1시간 교반하였다. 그 후, 혼합물을 여과하고, 잔류물을 메탄올, 디클로로메탄, 톨루엔 및 에테르로 순차적으로 세정하였다. 얻어진 고체를 진공건조시켜 1,2,3,4,8,9,10,11-옥타플루오로-5,7,12,14-테트라히드록시펜타센-6,13-디온(3)을 11.5g 얻었다(수득률 85％).
융점:300℃(분해)
질량분석(MS m/z):516(M+,100), 258(29)
원소분석
C22H4F8O6에 대한 계산치:C,51.18, H,0.78
실측치:C,51.40, H,1.07
{1-2} 다음으로, 얻어진 1,2,3,4,8,9,10,11-옥타플루오로-5,7,12,14-테트라히드록시펜타센-6,13-디온(3)으로부터 1,2,3,4,5,5,6,6,7,7,8,9,10,11,12,12, 13,13,14,14-아이코사플루오로-5,6,7,12,13,14-헥사히드로펜타센(4)을 합성하였다.
500mL의 SUS제 오토클레이브에 얻어진 1,2,3,4,8,9,10,11-옥타플루오로-5,7,12,14-테트라히드록시펜타센-6,13-디온(3)(5g, 9.68mmol)을 넣어 용기를 -78℃까지 냉각하고, 플루오르화수소(100g)를 첨가하며, 이어서 사플루오르화 유황(25g, 231mmol)을 첨가하였다. 그 후, 반응용기를 밀봉한 상태에서 혼합물을 150℃까지 가열하였다. 이때, 반응용기 내의 압력은 4.0MPa(게이지압)에 도달하였다. 96시간 반응시킨 후, 반응용기를 서서히 실온까지 냉각하고 저비점화합물을 제해장치(除害裝置)에 천천히 버렸다. 내부압력이 상압에 도달한 시점에서, 질소를 용기에 도입하고, 남아 있는 플루오르화수소를 모두 제거하였다. 그 후, 반응생성물(6.6g)을 600mL의 열(熱)클로로포름으로 추출하고 여과한 후, 용액을 농축하여 화합물 (4)의 예비생성물 4.8g을 얻었다. 이것을 클로로포름 내에서 재결정시킴으로써, 순수한 화합물 (4)를 2.5g(3.87mmol, 수득률 40％) 얻었다.
융점:267~269℃
19F NMR(188MHz, 용매:CDCl3, 표준물질:C6F6)
δ 70.91-70.73(m, 8F), 61.64-64.46(m, 4F), 25.86-25.66(m, 4F), 16.70(d, J = 12.8Hz, 4F)
질량분석(MS m/z) : 644(M+,100), 625(M+-F,32), 575(M+-CF3,77.2)
원소분석
C22F20에 대한 계산치:C,41.02
실측치:C,40.96
{1-3} 마지막으로, 얻어진 1,2,3,4,5,5,6,6,7,7,8,9,10,11,12,12,13,13, 14,14-아이코사플루오로-5,6,7,12,13,14-헥사히드로펜타센(4)으로부터 테트라데카플루오로펜타센(5)을 합성하였다.
얻어진 1,2,3,4,5,5,6,6,7,7,8,9,10,11,12,12,13,13,14,14-아이코사플루오로-5,6,7,12,13,14-헥사히드로펜타센(4)(1.23g, 1.91mmol) 및 아연(10.8g, 165mmol)의 혼합물을 유리튜브(길이 100mm, 외부지름 26mm)에 넣고 진공하에서 밀봉하여, 230℃에서 30분, 이어서 280℃에서 3시간 동안 가열하였다. 반응혼합물을 20％ 염산 속에서 8시간 교반시켰다. 얻어진 현탁액을 여과하고, 잔류 고체를 희염산, 물, 메탄올로 순차적으로 세정하여 진청색의 고체를 얻었다. 얻어진 고체를 280℃에서 진공하에서 승화시킴으로써, 테트라데카플루오로펜타센(5)을 663mg(1.25 mmol, 수득률 65％) 얻었다.
질량분석(MS m/z):530(M+,100), 499(M+-CF,25), 265(51)
원소분석
C22F14에 대한 계산치:C,49.84
실측치:C,49.56
또한, 상기 테트라데카플루오로펜타센의 합성에 있어서, 융점의 측정에는 화학식 10의 B-540형을 사용하였다. NMR에는, Varian사의 Gemini200 NMR Spectrometer를 사용하였다. 질량분석에는 시마즈세이사쿠쇼의 GCMS-QP5050A를 사용하였다. 원소분석에는, 야나코분세키코교 가부시키가이샤의 CHN코더MT-6형을 사용하였다.
[화학식 10]
Figure 112006058438312-pct00010
{2} 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 TFT의 제조
유기 TFT의 기판으로서, 표면에 막의 두께가 200nm인 열산화실리콘이 형성된 실리콘 웨이퍼를 이용하였다. 여기서, 상기 실리콘 웨이퍼로는, 저저항의 실리콘 웨이퍼를 이용하여 기판에서의 실리콘의 층을 유기 TFT의 게이트 전극으로서도 기능하도록 하였다. 기판을 아세톤 및 이소프로필알콜 등의 유기용매로 세정한 후, 기판을 다시 자외선-오존세정기를 사용하여 세정하였다. 또한, 필요에 따라 옥타데실트리클로로실란(OTS)을 이용하여 기판의 표면처리를 수행하였다.
다음으로, 기판에서의 산화실리콘막을 게이트 절연막으로서 이용하고, 이 산화실리콘막 위에, {1}에서 합성한 테트라데카플루오로펜타센을 이용한 진공증착법에 의해 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 형성하였다. 여기서, 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 이하의 조건하에서 형성하였다. 진공증착법에 이용된 장치챔버 내의 진공도는, 1×10-4 파스칼 이하였다. 기판의 온도는, 실온(24℃) 이상 80℃ 이하의 범위였다. 승화에 의해 정제된 테트라데카플루오로펜타센을 카본제의 도가니에 넣고, 도가니 주위에 감긴 탄탈선(線) 필라멘트에 의해 테트라데카플루오로펜타센을 가열하였다. 유기 반도체층의 증착속도는 0.3 옹스트롬/초 이상 0.5 옹스트롬/초 이하이며, 막의 두께는 약 35nm이었다.
마지막으로 금속마스크를 이용하여 막의 두께가 50nm인 금의 층을 진공증착법으로 상기 유기 반도체층 위에 막형성하여, 소스 전극 및 드레인 전극을 형성하였다. 여기서, 소스 전극 및 드레인 전극을 형성함으로써 얻어진 유기 TFT의 채널폭 및 채널길이는, 각각 50㎛ 이상 200㎛ 이하 및 1000㎛이었다.
이렇게 하여, 도 1에 나타낸 바와 같은 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 TFT를 제조할 수 있었다.
{3} 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 TFT에 관한 측정
{2}에서 제조한 테트라데카플루오로펜타센을 포함하는 유기 반도체층에 대해 X선 결정해석을 수행하였다. 테트라데카플루오로펜타센을 포함하는 유기 반도체층의 X선 회절패턴을 도 2에 나타낸다. 여기서, 도 2의 횡축은 기판에 대해 수평한 방향의 각도를 0°로 하였을 때의 X선의 회절각도 2θ(여기서, θ는 기판에 대한 X선의 입사각임)를 나타내며, 종축은 회절 X선의 강도를 나타낸다. 또한, X선 회절패턴의 측정에 사용한 X선은, 파장 5.14Å의 Cu-Kα선이었다. 도 2에서의 3가지의 회절패턴은, 각각 테트라데카플루오로펜타센을 진공증착할 때의 기판의 온도 25℃, 50℃, 및 70℃에 대응한다. X선 회절패턴의 제 1차 피크는 회절각도 5.6°에 얻어지고, 제 2차 피크는 11.3°에 얻어졌으며, 제 3차 피크는 17.0°에 얻어졌다. 이들 회절각도는 15.8 옹스트롬의 분자간 간격에 대응하기 때문에, 테트라데카플루오로펜타센의 분자의 장축(長軸)방향이 기판의 표면에 대해 수직방향을 향하고 있음을 확인할 수 있었다. 이러한 테트라데카플루오로펜타센의 분자배향은, 분자의 π전자궤도가 기판의 표면에 평행한 방향에 있어서 서로 겹치기 때문에 바람직하다. 이에 따라, 유기 반도체층에 유기(誘起)된 캐리어가 기판의 표면에 평행한 방향으로 비교적 용이하게 이동할 수 있을 것으로 추측된다. 또한, 테트라데카플루오로펜타센의 분자에 있어서의 π전자궤도가 서로 겹치는 방향은, 도 1에 나타낸 유기 TFT에서의 소스 전극으로부터 드레인 전극으로 향하는 캐리어의 이동방향과 일치하기 때문에, 분자의 장축방향이 기판의 표면에 대해 수직방향을 향하고 있는 테트라데카플루오로펜타센의 박막은, 유기 TFT의 유기 반도체층으로서 적합하다는 것을 이해할 수 있다. 또한, 기판의 온도를 약 30℃ 이상 약 65℃ 이하로 제어하여 제 조한 테트라데카플루오로펜타센의 박막에 있어서는, X선 회절패턴의 피크강도가 비교적 강하며 피크 반치폭(半値幅)이 비교적 좁기 때문에, 테트라데카플루오로펜타센의 분자의 간격이 비교적 균일하다는 것을 이해할 수가 있다.
다음으로, {2}에서 제조한 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 TFT의 전기특성을 도 3에 나타내었다. 여기서, 도 3의 횡축은 드레인 전압(V)을 나타내며, 종축은 드레인 전류(A)를 나타낸다. 드레인 전압에 대한 드레인 전류의 변화는, 게이트 전압(Vg(V))에 의존한다. 각각의 게이트 전압에 있어서, 드레인 전압에 대한 드레인 전류의 변화곡선은, 낮은 드레인 전압에서의 선형상 영역(전압비례영역) 및 높은 드레인 전압에서의 포화영역을 갖는다. 또한, 게이트 전극에 인가하는 플러스의 게이트 전압을 증가시키면, 플러스의 드레인 전류도 증가하기 때문에, {2}에서 제조한 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 TFT는 n형의 유기 TFT인 것을 확인할 수 있었다. 또한 유기 TFT의 캐리어의 전계효과 이동도(μ)는, 유기 TFT의 전기적특성의 포화영역에서의 드레인 전류(Id)를 나타내는 하기 식을 이용하여 산출할 수가 있다.
Id=(W/2L)μCi(Vg-Vt)2…(A)
여기서, L 및 W는 각각 유기 TFT의 게이트 길이 및 게이트 폭이고, Ci는 게이트 절연막의 단위면적당 용량이며, Vg는 게이트 전압이고, Vt는 게이트 전압의 임계치 전압이다.
식 (A)를 이용하여 {2}에서 제조한 테트라데카플루오로펜타센을 포함하는 유 기 반도체층을 갖는 유기 TFT의 캐리어의 전계효과 이동도를 계산한 결과, 기판온도 50℃에서 제조한 테트라데카플루오로펜타센을 포함하는 유기 반도체층을 갖는 유기 TFT에서의 캐리어의 전계효과 이동도는 0.1㎠/Vs이었다.
실시예 2
{1} 도데카플루오로나프타센의 합성
우선, 도데카플루오로나프타센을 이하의 순서로 합성하였다.
{1-1} 먼저, 1,2,3,4-테트라플루오로-5,8-디메톡시나프탈렌(6) 및 4,5,6,7-테트라플루오로이소벤조푸란-1,3-디온(2)으로부터 1,2,3,4,7,8,9,10-옥타플루오로-6,11-테트라히드록시나프타센-5,12-디온(7)을 합성하였다.
200mL의 오토클레이브에 1,2,3,4-테트라플루오로-5,8-디메톡시나프탈렌(6)(4.77g, 18.3mmol), 4,5,6,7-테트라플루오로이소벤조푸란-1,3-디온(2)(4.77g, 21.7mmol), 염화알루미늄(23.1g, 173mmol) 및 염화나트륨(3.56g, 60.9mmol)을 첨가하여 200℃에서 1시간 가열하였다. 반응이 종료된 후, 실온까지 냉각하고 반응혼합물을 희염산 속에 넣어 100℃에서 1시간 교반하였다. 그 후, 혼합물을 여과하고, 잔류물을 물, 메탄올 및 에테르로 순차적으로 세정하였다. 얻어진 고체를 디클로로메탄으로 재결정시켜 1,2,3,4,7,8,9,10-옥타플루오로-6,11-디히드록시나프타센-5,12-디온(7)을 6.3g 얻었다(수득률 79％).
융점:300℃(분해)
질량분석(MS m/z):434(M+,100)
원소분석
C18H2F8O4에 대한 계산치:C,49.79, H,0.49
실측치:C,49.81, H,0.57
{1-2-1} {1-1}에 이어서, 얻어진 1,2,3,4,7,8,9,10-옥타플루오로-6,11-디히드록시나프타센-5,12-디온(7)으로부터 1,2,3,4,5,5,6,6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11,12-테트라히드로나프타센(8)을 합성하였다.
200mL의 SUS제 오토클레이브에 얻어진 1,2,3,4,7,8,9,10-옥타플루오로-6,11-디히드록시나프타센-5,12-디온(7)(1g, 2.3mmol)을 넣어 용기를 -78℃까지 냉각하고, 플루오르화수소(56g)를 첨가하며, 이어서 사플루오르화 유황(6.9g, 64mmol)을 도입하였다. 그 후, 반응용기를 밀봉한 상태에서 150℃까지 가열하였다. 이때, 반응용기 내의 압력은 3.2MPa(게이지압)에 도달하였다. 24시간 반응시킨 후, 반응용기를 서서히 실온까지 냉각하여, 저비점화합물을 제해장치에 천천히 버렸다. 내부압력이 상압에 도달한 시점에서 질소를 용기에 도입하고, 남아 있는 플루오르화수소를 모두 제거하여, 1,2,3,4,5,5,6,6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11,12-테트라히드로나프타센(8) 및 고비점생성물의 혼합물을 1.2g((8):고비점생성물=70:30(질량분석결과)) 얻었다. 그 후, 반응생성물을 승화에 의해 정제함으로써 순수한 (8)을 0.425g(0.82mmol, 수득률 36％) 얻었다.
융점:179~183℃
19F NMR(188MHz, 용매:CDCl3, 표준물질:C6F6)
δ 71.90-71.78(m,8F), 25.64-25.44(m,4F), 16.30(d,J=12.4Hz,4F)
질량분석(MS m/z):520(M+,93), 501(M+-F,40), 451(M+-CF3,100), 432(29), 413(47.2), 401(43), 382(80)
원소분석
C18F16에 대한 계산치:C,41.56
실측치:C,41.22
{1-2-2} {1-1}에 이어서, 얻어진 1,2,3,4,7,8,9,10-옥타플루오로-6,11-디히드록시나프타센-5,12-디온(7)으로부터 1,2,3,4,5,5,6,6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11,12-테트라히드로나프타센(8) 및 1,2,3,4,5,5,6,7,8,9, 10,11,12,12-테트라데카플루오로-5,12-디히드로나프타센(9)을 합성하였다.
200mL의 SUS제 오토클레이브에 얻어진 1,2,3,4,7,8,9,10-옥타플루오로-6,11-디히드록시나프타센-5,12-디온(7)(1g, 2.3mmol)을 넣어 용기를 -78℃까지 냉각하고 플루오르화수소(56g)를 첨가하며, 이어서 사플루오르화 유황(5.4g, 50mmol)을 도입하였다. 그 후, 반응용기를 밀봉한 상태에서 150℃까지 가열하였다. 이때, 반응용기 내의 압력은 3.4MPa(게이지압)에 도달하였다. 4시간 반응시킨 후, 반응용기를 서서히 실온까지 냉각하고, 저비점화합물을 제해장치에 천천히 버렸다. 내부압 력이 상압에 도달한 시점에서 질소를 용기에 도입하고, 남아 있는 플루오르화수소를 모두 제거하여, 1,2,3,4,5,5,6,6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11,12-테트라히드로나프타센(8), 1,2,3,4,5,5,6,7,8,9,10,11,12,12-테트라데카플루오로-5,12-디히드로나프타센(9) 및 고비점생성물의 혼합물 1.1g((8):(9):고비점생성물=47:47:46(질량분석결과))을 얻었다.
(9)에 관한 질량분석(MS m/z):482(M+,100)
{1-3} {1-2-1}에 이어서, 얻어진 1,2,3,4,5,5,6,6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11,12-테트라히드로나프타센(8)으로부터 도데카플루오로나프타센(10)을 합성하였다.
얻어진 1,2,3,4,5,5,6,6,7,8,9,10,11,11,12,12-헥사데카플루오로-5,6,11, 12-테트라히드로나프타센(8)(426mg, 0.82mmol) 및 아연(4.3g, 66mmol)의 혼합물을 유리튜브(길이:100mm, 외부지름:26mm)에 넣어 진공하에서 밀봉하고, 230℃에서 30분간, 이어서 280℃에서 3시간 가열하였다. 반응혼합물을 210℃에서 진공하에서 승화시킴으로써, 도데카플루오로나프타센(10)을 197mg(54％) 얻었다.
융점:318℃
19F NMR(188MHz, 용매:CDCl3, 표준물질:C6F6)
δ 43.30-43.03(m,4F), 17.82-17.55(m,4F), 9.53-9.36(m,4F)
질량분석(MS m/z):444(M+,100), 413(M+-CF,23), 375(14), 222(32)
원소분석
C18F12에 대한 계산치:C,48.67
실측치:C,48.54
또한, 상기 도데카플루오로나프타센의 합성에 있어서, 융점의 측정에는, BOchi사의 B-540형을 사용하였다. NMR에는 Varian사의 Gemini200 NMR Spectrometer를 사용하였다. 질량분석에는 시마즈세이사쿠쇼의 GCMS-QP5050A를 사용하였다. 원소분석에는 야나코분세키코교 가부시키가이샤의 CHN코더MT-6형을 사용하였다.
{2} 도데카플루오로나프타센을 포함하는 유기 반도체층을 갖는 유기 TFT의 제조
유기 TFT의 기판으로서, 표면에 막의 두께가 200nm인 열산화실리콘이 형성된 실리콘 웨이퍼를 이용하였다. 여기서, 상기 실리콘 웨이퍼로는 저저항의 실리콘 웨이퍼를 이용하여, 기판에서의 실리콘의 층을 유기 TFT의 게이트 전극으로서도 기능하도록 하였다. 기판을 아세톤 및 이소프로필알콜 등의 유기용매로 세정한 후, 기판을 다시 자외선-오존세정기를 사용하여 세정하였다. 또한, 필요에 따라 옥타데실트리클로로실란(OTS)을 이용하여 기판의 표면처리를 수행하였다.
다음으로, 기판에서의 산화실리콘막을 게이트 절연막으로서 이용하고, 그 산화실리콘막 위에, {1}에서 합성한 도데카플루오로나프타센을 이용한 진공증착법에 의해 도데카플루오로나프타센을 포함하는 유기 반도체층을 형성하였다. 여기서, 도데카플루오로나프타센을 포함하는 유기 반도체층을 이하의 조건하에서 형성하였다. 진공증착법에 이용된 장치챔버 내의 진공도는 1×10- 4파스칼 이하였다. 기판의 온도는 실온(24℃) 이상 80℃ 이하의 범위였다. 승화에 의해 정제한 도데카플루오로나프타센을 카본제의 도가니에 넣고, 도가니 주위에 감긴 탄탈선 필라멘트에 의해 도데카플루오로나프타센을 가열하였다. 유기 반도체층의 증착속도는 0.3옹스트롬/초 이상 0.5옹스트롬/초 이하이며, 막의 두께는 약 35nm였다.
마지막으로, 금속마스크를 이용하여 막의 두께가 50nm인 금의 층을 진공증착법으로 상기 유기 반도체층 위에 막성형하여 소스 전극 및 드레인 전극을 형성하였다. 여기서, 소스 전극 및 드레인 전극을 형성함으로써 얻어진 유기 TFT의 채널폭 및 채널길이는, 각각 50㎛ 이상 200㎛ 이하 및 1000㎛이었다.
이렇게 하여 도 1과 같은 도데카플루오로나프타센을 포함하는 유기 반도체층을 갖는 유기 TFT를 제조할 수 있었다.
{3} 도데카플루오로나프타센을 포함하는 유기 반도체층을 갖는 유기 TFT에 관한 측정
{2}에서 제조한 도데카플루오로나프타센을 포함하는 유기 반도체층에 대해 X선 결정해석을 수행하였다. X선 회절패턴의 측정에 사용한 X선은, 파장 5.14Å의 Cu-Kα선이었다. 도데카플루오로나프타센을 포함하는 유기 반도체층에 대해 얻어 진 X선의 회절패턴으로서, 13옹스트롬의 분자간 간격에 대응하는 제 1차, 제 2차, 제 3차 피크가 측정되었다. 13옹스트롬의 분자간 간격에 대응하는 X선 회절패턴으로부터 도데카플루오로나프타센의 분자의 장축방향이, 기판의 표면에 대해 수직방향을 향하고 있음을 확인할 수 있었다. 이러한 도데카플루오로나프타센의 분자배향은, 분자의 π전자궤도가 기판의 표면에 평행한 방향에서 서로 겹치기 때문에 바람직하다. 이에 따라, 유기 반도체층에 유기(誘起)된 캐리어가 기판의 표면에 평행한 방향으로 비교적 용이하게 이동할 수 있을 것으로 추측된다. 또한, 도데카플루오로나프타센의 분자에서의 π전자궤도가 서로 겹치는 방향은, 도 1에 나타낸 유기 TFT에서의 소스 전극으로부터 드레인 전극으로 향하는 캐리어의 이동방향과 일치하기 때문에, 분자의 장축방향이 기판의 표면에 대해 수직방향을 향하고 있는 도데카플루오로나프타센의 박막은, 유기 TFT의 유기 반도체층으로서 적합함을 이해할 수 있다. 또한, 기판의 온도를 약 24℃ 이상 60℃ 이하로 제어하여 제조한 도데카플루오로나프타센의 박막에 있어서는, X선 회절패턴의 피크강도가 비교적 강하고, 피크 반치폭이 비교적 좁기 때문에, 도데카플루오로나프타센의 분자간격이 비교적 균일함을 이해할 수 있다.
다음으로, {2}에서 제조한 도데카플루오로나프타센을 포함하는 유기 반도체층을 갖는 유기 TFT의 전기특성을 측정하였다. 그 결과, 어느 게이트 전압에 있어서, 드레인 전압에 대한 드레인 전류의 변화곡선은 양호하며, 낮은 드레인전압에서의 선형상영역(전압비례영역) 및 높은 드레인 전압에서의 포화영역을 갖고 있었다. 또한, 게이트 전극에 인가되는 플러스의 게이트 전압을 증가시키면, 플러스의 드레 인 전류도 증가하기 때문에, {2}에서 제조한 도데카플루오로나프타센을 포함하는 유기 반도체층을 갖는 유기 TFT는, n형의 유기 TFT인 것을 확인할 수가 있었다. 또한, 유기 TFT의 전기적 특성의 포화영역에서의 드레인 전류(Id)를 나타내는 상기 식 (A)를 이용하여 {2}에서 제조한 도데카플루오로나프타센을 포함하는 유기 반도체층을 갖는 유기 TFT의 캐리어의 전계효과 이동도(μ)를 계산한 결과, 기판의 온도 40℃에서 제조한 도데카 플루오로 나프타센을 포함하는 유기 반도체층을 갖는 유기 TFT에서의 캐리어의 전계효과 이동도는, 0.01㎠/Vs이었다.
이상, 본 발명의 실시형태 및 실시예에 대해 구체적으로 설명했는데, 본 발명은 이들 실시형태 및 실시예에 한정되는 것은 아니며, 이들 본 발명의 실시형태 및 실시예는, 본 발명의 주지 및 범위를 벗어나지 않는 정도에서 변경하거나 또는 변형할 수 있다.
발명의 효과
본 발명은, 보다 높은 캐리어이동도를 갖는 유기 박막 트랜지스터, 상기 유기 박막 트랜지스터의 제조방법, 및 상기 유기 박막 트랜지스터를 포함하는 유기 박막 디바이스에 적용할 수 있다.
본 발명에 따르면 보다 높은 캐리어 이동도를 갖는 유기 박막 트랜지스터 및 상기 유기 박막 트랜지스터의 제조방법과, 상기 유기 박막 트랜지스터를 포함하는 유기 박막 디바이스를 제공할 수가 있다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판 및 유기 반도체층을 포함하는 유기 박막 트랜지스터의 제조방법으로서,
    상기 유기 반도체층은 상기 기판의 온도를 30℃ 이상 65℃ 이하로 제어하는 동시에 테트라데카플루오로펜타센을 상기 기판 위에 진공증착시킴으로써 얻어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  16. 기판 및 유기 반도체층을 포함하는 유기 박막 트랜지스터의 제조방법으로서,
    상기 유기 반도체층은 상기 기판의 온도를 24℃ 이상 60℃ 이하로 제어하는 동시에 도데카플루오로나프타센을 상기 기판 위에 진공증착시킴으로써 얻어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  17. 기판 및 유기 반도체층을 포함하는 유기 박막 트랜지스터로서,
    상기 유기 반도체층은 상기 기판의 온도를 제어하는 동시에, 식 C4n+2F2n+4로 표시되며, n이 2이상의 정수인 불소화 아센화합물을, 상기 기판 위에 진공증착시킴으로써 얻어지는 것을 특징으로 하는 유기 박막 트랜지스터.
  18. 제 17항에 있어서,
    상기 기판과 상기 유기 반도체층 사이에 게이트 전극 및 게이트 절연막을 순차적으로 설치하고, 상기 유기 반도체층 위에 소스 전극 및 드레인 전극을 더 설치한 것을 특징으로 하는 유기 박막 트랜지스터.
  19. 제 17항에 있어서,
    상기 기판의 온도는 30℃ 이상 65℃ 이하로 제어되며,
    상기 식의 불소화 아센화합물은 테트라데카플루오로펜타센인 것을 특징으로 하는 유기 박막 트랜지스터.
  20. 제 19항에 있어서,
    상기 기판과 상기 유기 반도체층 사이에 게이트 전극 및 게이트 절연막을 순차적으로 설치하고, 상기 유기 반도체층 위에 소스 전극 및 드레인 전극을 더 설치한 것을 특징으로 하는 유기 박막 트랜지스터.
KR1020067016513A 2004-02-18 2005-02-17 유기 박막 트랜지스터 및 그 제조방법과 유기 박막디바이스 KR101051831B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00041397 2004-02-18
JP2004041397A JP2005235923A (ja) 2004-02-18 2004-02-18 有機薄膜トランジスタ及びその製造方法並びに有機薄膜デバイス
PCT/JP2005/002495 WO2005078816A1 (ja) 2004-02-18 2005-02-17 有機薄膜トランジスタ及びその製造方法並びに有機薄膜デバイス

Publications (2)

Publication Number Publication Date
KR20070009564A KR20070009564A (ko) 2007-01-18
KR101051831B1 true KR101051831B1 (ko) 2011-07-25

Family

ID=34857928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016513A KR101051831B1 (ko) 2004-02-18 2005-02-17 유기 박막 트랜지스터 및 그 제조방법과 유기 박막디바이스

Country Status (5)

Country Link
US (1) US7816172B2 (ko)
JP (1) JP2005235923A (ko)
KR (1) KR101051831B1 (ko)
GB (1) GB2426125B (ko)
WO (1) WO2005078816A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524373B2 (en) * 2006-01-30 2009-04-28 University Of Iowa Research Foundation Apparatus and semiconductor co-crystal
CN101389634B (zh) * 2006-02-22 2012-05-30 住友化学株式会社 含氟化合物及其制造方法、含氟聚合物、有机薄膜、以及有机薄膜元件
JP5105581B2 (ja) * 2006-02-22 2012-12-26 住友化学株式会社 含フッ素化合物及びその製造方法、含フッ素重合体、有機薄膜、並びに、有機薄膜素子
JP2008255097A (ja) 2007-03-09 2008-10-23 Sumitomo Chemical Co Ltd 含フッ素多環芳香族化合物、含フッ素重合体、有機薄膜及び有機薄膜素子
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
KR20100099225A (ko) 2007-11-30 2010-09-10 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸 공액계 화합물, 질소 함유 축합환 화합물, 질소 함유 축합환 중합체, 유기 박막 및 유기 박막 소자
US7888169B2 (en) * 2007-12-26 2011-02-15 Organicid, Inc. Organic semiconductor device and method of manufacturing the same
KR101009349B1 (ko) 2009-05-18 2011-01-19 주식회사 하이닉스반도체 병-직렬 변환회로 및 병-직렬 변환방법
KR101342600B1 (ko) 2011-05-11 2013-12-17 삼성에스디아이 주식회사 음극 활물질, 그의 제조방법 및 이를 포함하는 리튬 전지
CN110911541B (zh) * 2018-09-17 2021-10-08 欣兴电子股份有限公司 发光二极管封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294468A (ja) 1996-11-21 1998-11-04 Hyundai Electron Ind Co Ltd 類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法
JP2002043333A (ja) * 2000-07-19 2002-02-08 Fujitsu Quantum Devices Ltd 化合物半導体装置
JP2002203912A (ja) * 1996-09-17 2002-07-19 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891237B1 (en) * 2000-06-27 2005-05-10 Lucent Technologies Inc. Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
US6403397B1 (en) * 2000-06-28 2002-06-11 Agere Systems Guardian Corp. Process for fabricating organic semiconductor device involving selective patterning
US6734038B2 (en) * 2001-09-04 2004-05-11 The Trustees Of Princeton University Method of manufacturing high-mobility organic thin films using organic vapor phase deposition
EP1433211B1 (en) * 2001-09-27 2006-06-21 3M Innovative Properties Company Substituted pentacene semiconductors
JP2005071986A (ja) * 2003-08-04 2005-03-17 Fuji Photo Film Co Ltd 有機電界発光素子
US7087320B2 (en) * 2003-11-04 2006-08-08 Eastman Kodak Company Organic element for electroluminescent devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203912A (ja) * 1996-09-17 2002-07-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH10294468A (ja) 1996-11-21 1998-11-04 Hyundai Electron Ind Co Ltd 類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法
JP2002043333A (ja) * 2000-07-19 2002-02-08 Fujitsu Quantum Devices Ltd 化合物半導体装置

Also Published As

Publication number Publication date
WO2005078816A1 (ja) 2005-08-25
US7816172B2 (en) 2010-10-19
GB2426125A (en) 2006-11-15
GB2426125B (en) 2009-06-24
US20070194302A1 (en) 2007-08-23
KR20070009564A (ko) 2007-01-18
JP2005235923A (ja) 2005-09-02
GB0616379D0 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
KR101051831B1 (ko) 유기 박막 트랜지스터 및 그 제조방법과 유기 박막디바이스
KR101410150B1 (ko) 전계 효과 트랜지스터
JP4612786B2 (ja) 有機電界効果型トランジスタの製造方法
JP2003304014A (ja) 有機電子デバイス及びその作製方法
JP2007019086A (ja) 有機半導体材料、それを用いた半導体装置及び電界効果トランジスタ
JP5188048B2 (ja) 半導体素子の製造方法
JP2007145984A (ja) シロキサン系分子膜、その製造方法及びその膜を用いた有機デバイス
WO2012157474A1 (ja) 化合物、電界効果トランジスタ及びその製造方法、太陽電池、有機発光素子、組成物、表示装置用アレイ並びに表示装置
JP2005079204A (ja) 電界効果型トランジスタおよびその製造方法
JP2010053094A (ja) ビスナフトチオフェン誘導体、及び電界効果トランジスタ
JP2016050207A (ja) 新規な縮合多環芳香族化合物及びその用途
JP2015199716A (ja) 多環縮環化合物、有機半導体材料、有機半導体デバイス及び有機トランジスタ
JP4752269B2 (ja) ポルフィリン化合物及びその製造方法、有機半導体膜、並びに半導体装置
JP4401826B2 (ja) 電界効果型トランジスタおよびその製造方法
JP4913007B2 (ja) 新規な液晶性ｎ型有機導電体材料
US7863488B2 (en) Synthesis of acenes and hydroxy-acenes
JP2006013478A (ja) 両末端に脱離反応性の異なる異種官能基を有する有機化合物を用いた有機デバイスおよびその製造方法
JP4401836B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2006080056A (ja) 両末端に脱離反応性の異なる異種官能基を有する有機化合物を用いた有機薄膜および該有機薄膜の製造方法
JP2006335720A (ja) ポリアセン化合物の製造方法及び有機半導体素子
JP2013191821A (ja) 有機半導体デバイスとその製造方法、および化合物
JP5012783B2 (ja) 有機電子デバイス及びその作製方法
JP2005277029A5 (ko)
Kim et al. Synthesis and characterization of diketopyrrolopyrrole derivatives as organic semiconductors for organic thin-film transistors
KR101156239B1 (ko) 올리고－테트라센, 그의 제조 및 그의 용도

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190610

Year of fee payment: 9