KR101410150B1 - 전계 효과 트랜지스터 - Google Patents

전계 효과 트랜지스터 Download PDF

Info

Publication number
KR101410150B1
KR101410150B1 KR1020097007724A KR20097007724A KR101410150B1 KR 101410150 B1 KR101410150 B1 KR 101410150B1 KR 1020097007724 A KR1020097007724 A KR 1020097007724A KR 20097007724 A KR20097007724 A KR 20097007724A KR 101410150 B1 KR101410150 B1 KR 101410150B1
Authority
KR
South Korea
Prior art keywords
effect transistor
formula
field effect
semiconductor
compound
Prior art date
Application number
KR1020097007724A
Other languages
English (en)
Other versions
KR20090080042A (ko
Inventor
가즈오 다키미야
히데아키 에바타
히로카즈 구와바라
마사아키 이케다
다츠토 유이
Original Assignee
니폰 가야꾸 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 가야꾸 가부시끼가이샤 filed Critical 니폰 가야꾸 가부시끼가이샤
Publication of KR20090080042A publication Critical patent/KR20090080042A/ko
Application granted granted Critical
Publication of KR101410150B1 publication Critical patent/KR101410150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D495/00—Heterocyclic compounds containing in the condensed system at least one hetero ring having sulfur atoms as the only ring hetero atoms
    • C07D495/02—Heterocyclic compounds containing in the condensed system at least one hetero ring having sulfur atoms as the only ring hetero atoms in which the condensed system contains two hetero rings
    • C07D495/04—Ortho-condensed systems
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D517/00—Heterocyclic compounds containing in the condensed system at least one hetero ring having selenium, tellurium, or halogen atoms as ring hetero atoms
    • C07D517/02—Heterocyclic compounds containing in the condensed system at least one hetero ring having selenium, tellurium, or halogen atoms as ring hetero atoms in which the condensed system contains two hetero rings
    • C07D517/04—Ortho-condensed systems
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/731—Liquid crystalline materials

Abstract

본 발명은, 하기 식 (1)에 의해 나타내지는 화합물을 반도체 재료로서 이용하는 것을 특징으로 하는 전계 효과 트랜지스터를 제공한다.
Figure 112012068026212-pct00019
(식 (1) 중, X1 및 X2는 각각 독립적으로 유황 원자, 셀렌 원자, 텔루륨 원자를 나타내고, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1-C36 지방족 탄화수소기를 나타낸다.)

Description

전계 효과 트랜지스터{FIELD-EFFECT TRANSISTOR}
본 발명은, 전계(電界) 효과 트랜지스터에 관한 것이다. 더욱 상세하게는, 본 발명은 특정한 유기 복소환(複素環) 화합물을 반도체 재료로서 이용하는 전계 효과 트랜지스터 및 그 제조 방법에 관한 것이다.
전계 효과 트랜지스터는, 일반적으로, 기판 상의 반도체 재료에 소스 전극, 드레인 전극, 및 이들 전극과 절연체층을 통해서 게이트 전극 등을 설치한 구조를 가지고 있으며, 논리 회로 소자로서 집적 회로에 사용될 뿐만 아니라, 스위칭 소자 등에도 폭넓게 이용되고 있다. 현재, 전계 효과 트랜지스터에는, 주로 실리콘으로 형성된 무기계(無機系) 반도체 재료가 사용되고 있다. 특히, 비결정 실리콘을 이용하여, 유리 등의 기판 상에 형성된 박막(薄膜) 트랜지스터가 디스플레이 등에 적용되고 있다. 이러한 무기 반도체 재료를 이용하여 전계 효과 트랜지스터를 제조하는 경우, 고온 및 진공에서 처리를 실행하여야 한다. 따라서, 설비에 있어서 많은 투자가 필요하고, 제조에 많은 에너지를 필요로 하기 때문에, 비용이 대단히 증가하게 된다. 또한, 이 재료는 전계 효과 트랜지스터의 제조 공정 중에 고온에 노출된다. 따라서, 기판에는 필름이나 플라스틱과 같은 내열성이 충분하지 않은 기판을 이용할 수 없고, 그 응용 범위가 제한된다.
이와는 대조적으로, 전계 효과 트랜지스터를 제조하는 공정 중에 고온에서의 처리를 필요로 하지 않는 유기 반도체 재료를 이용한 전계 효과 트랜지스터에 대한 연구, 개발이 실행되고 있다. 유기 재료를 이용함으로써, 저온 공정에서의 제조가 가능하게 되고, 이용할 수 있는 기판 재료의 범위가 확대된다. 그 결과, 종래의 것보다 더욱 유연하고, 경량이며, 더욱 깨지기 어려운 전계 효과 트랜지스터의 제조가 실현 가능하게 되어 왔다. 또한, 전계 효과 트랜지스터의 제조 단계에 있어서, 유기 반도체 재료를 함유하는 용액을 도포하거나, 잉크 제트 인쇄 등에 의한 인쇄 등의 수법을 채용함으로써, 큰 면적의 전계 효과 트랜지스터를 저비용으로 제조할 수도 있다.
그러나, 종래에, 유기 반도체 재료로서 이용된 대부분의 화합물은, 유기 용매에 불용, 또는 지극히 난용성이다. 그러므로, 상기의 도포나 잉크 제트 인쇄 등의 저렴한 수법을 이용할 수 없다. 비교적 비용이 높은 진공 증착 등의 수법으로 반도체 기판 상에 박막을 형성해야 하고, 실용적 인쇄에 적합한 재료(화합물)는 사실상 존재하지 않았다. 유기 용매에 용해하는 재료이어도, 그 반도체 특성은 실용적인 레벨에서 거리가 멀다. 사실상, 예를 들면 캐리어 이동도(carrier mobility)가 낮은 재료밖에 없었다. 그럼에도 불구하고, 도포나 인쇄 등에 의한 반도체의 제조를 가능하게 하기 위한 반도체 재료의 개발은 중요하며, 현재 몇 가지 검토가 이루어지고 있다.
특허 문헌 1에는, 펜타센(pentacene)을 유기 용매에 분산시키고, 100℃에서 가열된 실리콘 기판에 그 분산액을 도포함으로써 펜타센 박막 및 트랜지스터가 형 성되는 것이 개시되어 있다.
특허 문헌 2에는, 포르피린(porphyrin)계의 화합물을 이용하여, 상기의 도포 수법에 의한 유기 트랜지스터의 제조법이 개시되어 있다.
특허 문헌 3에 있어서는, 벤조티에노(benzothieno)[3,2-b][1]벤조셀레노펜(benzoselenophene)(하기 식 (1)에 있어서, Ⅹ1 및 Ⅹ2가 각각 셀렌 원자이고, R1 및 R2가 각각 수소 원자로 나타내지는 화합물) 및 벤조티에노[3,2-b][1]벤조티오펜(하기 식 (1)에 있어서, Ⅹ1 및 Ⅹ2가 각각 유황 원자이고, R1 및 R2가 각각 수소 원자로 나타내지는 화합물)의 아릴 유도체(aryl derivative)를 이용한 전계 효과 트랜지스터가 개시되어 있다.
비특허 문헌 1에는, 예를 들면, 특정한 치환기를 도입하고, 유기 용매에 용해 가능한 펜타센 유도체 등을 이용한 유기 전계 효과 트랜지스터가 개시되어 있다.
비특허 문헌 2에는, 벤조티에노[3,2-b][1]벤조셀레노펜(하기 식 (1)에 있어서, Ⅹ1 및 Ⅹ2가 각각 셀렌 원자이고, R1 및 R2가 각각 수소 원자로 나타내지는 화합물)의 아릴 유도체를 이용한 전계 효과 트랜지스터가 개시되어 있다.
비특허 문헌 3 및 4에는, 벤조티에노[3,2-b][1]벤조티오펜(하기 식 (1)에 있어서, Ⅹ1 및 Ⅹ2가 각각 유황 원자이고, R1 및 R2가 각각 수소 원자로 나타내지는 화합물)의 알킬 유도체의 합성법이 개시되어 있다.
그러나, 상기 알킬 유도체를 이용한 전계 효과 트랜지스터의 경우는 알려져 있지 않다.
특허 문헌 1: 일본국 특개2005-281180호 공보
특허 문헌 2: 일본국 특개2005-322895호 공보
특허 문헌 3: WO2006/077888호 국제 공개 팜플릿
비특허 문헌 1: J. AM. CHEM. SOC. 2005, 127, 4986-4987
비특허 문헌 2: J. Am. Chem. Soc. 2006, 128, 3044-3050
비특허 문헌 3: Liquid Crystals(2003), 30(5), 603-610
비특허 문헌 4: Collect. Czech. Chem. Commun, 67(5), 645-664, 2002
(발명이 해결하려고 하는 과제)
본 발명의 목적은, 유기 용매에 용해되어 실용적인 인쇄 적성을 갖고, 또한 우수한 캐리어 이동도 등의 반도체 특성을 갖는, 유기 반도체 재료를 이용하여 안정성이 우수한 전계 효과 트랜지스터를 제공하는 것이다.
(과제를 해결하기 위한 수단)
본 발명자들은, 상기 과제를 해결하기 위한 관점에서 연구를 진행하였다. 그 결과, 반도체 재료로서 특정한 구조를 갖는 화합물을 이용함으로써, 이 화합물이 유기 용매에 용해 가능하고 적절한 인쇄 특성을 가지고 있기 때문에, 도포법 등에 의한 제조가 가능하고, 또한 우수한 캐리어 이동도를 나타내는 전계 효과 트랜지스터를 얻을 수 있다는 것을 발견하였다. 상기 발견에 기초하여, 본 발명이 완성되었다.
더욱 상세하게는, 본 발명에 따르면,
[1]. 반도체 재료로서 하기 식 (1)에 의해 나타내지는 화합물을 함유하는 것을 특징으로 하는 전계 효과 트랜지스터.
Figure 112009022692228-pct00001
(식 (1) 중, Ⅹ1 및 Ⅹ2는 각각 독립적으로 유황 원자, 셀렌 원자 또는 텔루륨(tellurium) 원자를 나타내고, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1-C36 지방족 탄화수소기를 나타낸다.)
[2]. 식 (1)에 있어서의 Ⅹ1 및 Ⅹ2가 각각 독립적으로 유황 원자 또는 셀렌 원자인 [1]에 기재한 전계 효과 트랜지스터.
[3]. 식 (1)에 있어서의 Ⅹ1 및 Ⅹ2가 모두 유황 원자인 [1]에 기재한 전계 효과 트랜지스터.
[4]. 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 무치환 또는 할로게노 치환 C2-C24 지방족 탄화수소기인 [1] 내지 [3]의 어느 한 항에 기재한 전계 효과 트랜지스터.
[5]. 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 무치환 또는 할로게노 치환 C4-C20 지방족 탄화수소기인 [1] 내지 [3]의 어느 한 항에 기재한 전계 효과 트랜지스터.
[6]. 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 무치환 지방족 탄화수소기인 [1] 내지 [3]의 어느 한 항에 기재한 전계 효과 트랜지스터.
[7]. 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 포화 지방족 탄화수소기인 [6]에 기재한 전계 효과 트랜지스터.
[8]. 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 직쇄(直鎖) 지방족 탄화수소기인 [7]에 기재한 전계 효과 트랜지스터.
[9]. 게이트 전극 상에 형성된 절연체층 위에, 식 (1)에 의해 나타내지는 화합물을 함유하는 층이 구성되어 있는 것을 특징으로 하고, 또한 상기 층의 상부에 접하도록 소스 전극 및 드레인 전극이 각각 구성되어 있는 톱-콘택트형 구조를 갖는, [1]∼[8]의 어느 한 항에 기재한 전계 효과 트랜지스터.
[10]. 절연체층과, 그것에 의해 격리된 게이트 전극 및 그 절연체층에 접하도록 구성된 소스 전극과 드레인 전극을 갖는 보텀-콘택트형 구조의 전극 상에, 식 (1)에 의해 나타내지는 화합물을 함유하는 층이 구성되어 있는 것을 특징으로 하는, [1]∼[8]의 어느 한 항에 기재한 전계 효과 트랜지스터.
[11]. 식 (1)에 의해 나타내지는 화합물을 함유하는 층이, 잉크 제트 기록 방법에 의해 구성되는 것을 특징으로 하는, [9] 또는 [10]에 기재한 전계 효과 트랜지스터.
[12]. 식 (1)에 의해 나타내지는 화합물을 함유하는 것을 특징으로 하는 반도체 디바이스 제조용 잉크.
[13]. [12]에 기재한 반도체 디바이스 제조용 잉크를 기판 상에 도포하여 건조시킴으로써 반도체층을 형성하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
[14]. 잉크 도포는, 잉크 제트 기록 방법을 이용해서 실행되는 것을 특징으로 하는, [13]에 기재한 전계 효과 트랜지스터의 제조 방법.
[15]. 대기 중에서 반도체층을 형성하는 것을 특징으로 하는, [13] 또는 [14]에 기재한 전계 효과 트랜지스터의 제조 방법.
[16]. 반도체층을 형성한 후에 열처리를 실행하는 것을 특징으로 하는, [13] 내지 [15]의 어느 한 항에 기재한 전계 효과 트랜지스터의 제조 방법.
[17]. 열처리 온도가 40-120℃인 것을 특징으로 하는, [16]에 기재한 전계 효과 트랜지스터의 제조 방법.
[18]. 하기 식 (2)에 의해 나타내지는 화합물.
Figure 112009022692228-pct00002
(식 (2) 중, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 C1-C36 지방족 탄화수소기를 나타낸다.), 및
[19]. 하기 식 (3)에 의해 나타내지는 화합물.
Figure 112009022692228-pct00003
(식 (3) 중, R3 및 R4는 각각 독립적으로 무치환 또는 할로게노 C1-C34 지방족 탄화수소기를 나타내고, Ⅹ1 및 Ⅹ2는 각각 독립적으로 유황 원자, 셀렌 원자 또는 텔루륨 원자를 나타낸다.)
(발명의 효과)
상기 식 (1)∼(3)의 어느 하나로 나타내지는 특정한 구조를 갖는 화합물을 반도체 재료로서 이용함으로써, 상기 화합물이 유기 용매에 용해 가능하고, 적절한 인쇄 특성을 갖고 있으므로, 도포나 인쇄 등의 방법에 의해 제조가 가능해서, 우수한 캐리어 이동도를 나타내고 또한 안정성이 우수한 전계 효과 트랜지스터를 얻을 수 있는 것을 발견하였다. 그 결과, 우수한 전계 효과 트랜지스터를 성공적으로 제공하였다.
도 1은 본 발명의 전계 효과 트랜지스터의 구조 형태를 나타내는 개략도.
도 2는 본 발명의 전계 효과 트랜지스터의 하나의 형태를 제조하기 위한 단계를 나타내는 개략도.
도 3은 제1실시예에서 얻은 본 발명의 전계 효과 트랜지스터의 개략도.
*도면의 주요 부분에 대한 부호의 설명
1: 소스 전극 2: 반도체층
3: 드레인 전극 4: 절연체층
5: 게이트 전극 6: 기판
7: 보호층
본 발명을 더욱 상세하게 설명한다.
본 발명은 특정한 유기 화합물을 반도체 재료로서 이용한 유기 전계 효과 트랜지스터에 관한 것이다. 상기 유기 화합물로서, 상기 식 (1)∼(3)에 의해 나타내지는 화합물의 어느 하나를 사용한다. 이하에 상기 식 (1)∼(3)에 의해 나타내지는 화합물에 대해서 설명한다.
상기 식 (1) 또는 식 (3) 중, Ⅹ1 및 Ⅹ2는 각각 독립적으로 유황 원자, 셀렌 원자, 텔루륨 원자를 나타내며, 바람직하게는 유황 원자, 또는 셀렌 원자이고, 더욱 바람직하게는 유황 원자이다.
상기 식 (1) 또는 식 (2) 중, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1-C36 지방족 탄화수소기를 나타낸다.
지방족 탄화수소기로서는, 포화 또는 불포화 및 직쇄, 분기쇄(分岐鎖) 또는 환상(環狀)의 지방족 탄화수소기를 들 수 있다. 바람직하게는 직쇄, 분기쇄의 지방족 탄화수소기이며, 또한 더욱 바람직하게는 직쇄 지방족 탄화수소기를 들 수 있 다.
탄소 수는 보통 C1-C36이며, 바람직하게는 C2-C24, 또한 더욱 바람직하게는 C4-C20이다.
직쇄 또는 분기쇄의 포화 지방족 탄화수소기의 예로서는, 메틸, 에틸, 프로필, iso-프로필, n-부틸, iso-부틸, t-부틸, n-펜틸, iso-펜틸, t-펜틸, sec-펜틸, n-헥실, iso-헥실, n-헵틸, sec-헵틸, n-옥틸, n-노닐, sec-노닐, n-데실, n-운데실, n-도데실, n-트리데실, n-테트라데실, n-펜타데실, n-헥사데실, n-헵타데실, n-옥타데실, n-노나데실, n-에이코실(eicosyl), 도코실(docosyl), n-펜타코실, n-옥타코실, n-트리콘틸(tricontyl), 5-(n-펜틸)데실, 헤네이코실, 트리코실, 테트라코실, 헥사코실, 헵타코실, 노나코실, n-트리아콘틸, 스쿠아릴(squaryl), 도트리아콘틸, 및 헥사트리아콘틸을 들 수 있다.
또한, 환상 포화 지방족 탄화수소기의 예로서는, 시클로 헥실, 시클로 펜틸, 아다만틸(adamantyl), 및 노르보닐(norbornyl) 등을 들 수 있다.
직쇄 또는 분기쇄의 불포화 지방족 탄화수소기의 예로서는, 비닐, 알릴, 에이코사디에닐(eicosadienyl), 11,14-에이코사디에닐, 게라닐(트랜스-3,7-디메틸-2,6-옥타디엔-1-일(yl)), 파르네실(트랜스, 트랜스-3,7,11-트리메틸-2,6,10-도데카트리엔-1-일), 4-펜테닐(pentenyl), 1-프로피닐, 1-헥시닐, 1-옥티닐(octynyl), 1-데시닐(decynyl), 1-운데시닐, 1-도데시닐, 1-테트라데시닐, 1-헥사데시닐, 1-노나데시닐 등을 들 수 있다.
직쇄, 분기쇄 및 환상의 지방족 탄화수소기 중, 바람직한 것은 직쇄 또는 분기쇄의 것이고, 더욱 바람직한 것은 직쇄의 것이다.
포화 또는 불포화 지방족 탄화수소기라는 것은, 포화기를 나타내는 알킬, 탄소-탄소 이중 결합을 함유하는 알케닐 및 탄소-탄소 삼중 결합을 함유하는 알키닐을 포함한다. 지방족 탄화수소기의 나머지로서는, 이들 기(基)가 조합된 것, 즉 지방족 탄화수소기 중의 일부에 탄소-탄소 이중 결합, 탄소-탄소 삼중 결합을 동시에 함유하는 경우 등도 모두 포함된다. 더욱 바람직하게는 알킬 또는 알키닐이고, 더욱더 바람직하게는 알킬을 들 수 있다.
상기 식 (1) 또는 식 (2)에서 R1 또는 R2에 의해 나타내지는 지방족 탄화수소기의 나머지가 불포화 지방족 탄화수소기일 경우, 그 불포화의 탄소-탄소 결합은, R1 또는 R2가 치환된 벤젠 고리와 공역(共役)하는 위치, 즉 불포화 탄소-탄소 결합의 하나의 탄소 원자가 그 벤젠 고리에 직결하고 있는 것이 더욱 바람직하다. 또한 이 경우에도, 상기 경우와 마찬가지로 알케닐보다 알키닐이 더욱 바람직하다.
할로게노 치환 지방족 탄화수소기는, 상기한 지방족 탄화수소기가 임의의 위치에서, 임의의 수 및 종류의 할로겐 원자로 치환되어 있는 것을 나타낸다.
할로겐 원자의 종류로서는, 플루오르, 염소, 브롬, 옥소를 바람직하게 들 수 있고, 더욱 바람직하게는 플루오르, 염소, 브롬, 더욱더 바람직하게는 플루오르 및 브롬을 들 수 있다.
할로게노 치환 지방족 탄화수소기의 구체예로서는, 클로로메틸, 브로모메틸, 트리플루오로메틸, 펜타플루오로에틸, n-퍼플루오로프로필, n-퍼플루오로부틸, n-퍼플루오로펜틸, n-퍼플루오로옥틸, n-퍼플루오로데실, n-(도데카플루오로)-6-요오드헥실, 2,2,3,3,3-펜타플루오로프로필, 2,2,3,3-테트라플루오로프로필 등을 들 수 있다.
상기 식 (3) 중, 각각의 R3 및 R4에 의해 나타내지는 무치환 또는 할로게노 치환 지방족 탄화수소기는, 상기 식 (1) 또는 식 (2)로 나타내지는 화합물에 있어서의 R1 및 R2에 있어서, 벤젠 고리에 결합하는 탄소 원자, 및, 그 탄소 원자에 결합하는 탄소 원자가 탄소-탄소 삼중 결합을 형성한 것이다. 따라서, 각각의 R3 및 R4에 의해 나타내지는 지방족 탄화수소기의 구체 예로서는, 상기 R1 및 R2로서 예를 든 기(基) 중, C1-C34의 것이라면, 동일한 기라고 할 수 있다.
또한, 바람직한 기로서도 C1-C34으로 구성되는 것이라면 동일한 기라고 할 수 있다.
상기 식 (1)에 의해 나타내지는 화합물은, 예를 들면 비특허 문헌 2에 기재한 공지의 방법에 의해 합성할 수 있으며, 또한, 예를 들면, 특허 문헌 3에 기재한 방법에 준해서 얻을 수도 있다.
더욱 상세하게 설명하기 위해서, 하기 식 (4)에 의해 나타내지는 화합물과 같은 할로겐화물, 예를 들면, 원료로서의 옥소화물을, 아세틸렌 유도체와 반응시켜, 커플링(coupling) 반응을 실행함으로써, 상기 식 (3)에 의해 나타내지는 화합물을 얻는다.
또한, 그렇게 얻어진 식 (3)에 의해 나타내지는 화합물을 정법에 따라 환원(수소 부가)함으로써, 상기 식 (1)에 있어서, R1 또는 R2가, 불포화 지방족 탄화수소기(알케닐) 또는 포화 지방족 탄화수소기(알킬)인 화합물을 얻는다. 상기 식 (3)에 의해 나타내지는 화합물 중의 Ⅹ1 및 Ⅹ2가 셀렌 원자이면, 동일한 방식으로 상기 식 (2)의 화합물을 얻을 수 있다.
하기 식 (3)은, 하기 식 (4)와 아세틸렌 유도체와의 커플링 반응을 나타냈지만, 에틸렌 유도체와의 커플링 반응도 마찬가지로 진행된다. 이 경우에는, 하기 식 (3)에 있어서의 탄소-탄소 삼중 결합 대신에, 탄소-탄소 이중 결합을 갖는 알케닐 유도체를 얻을 수 있다. 상기 알케닐 화합물은, 상기 식 (1)에 의해 나타내지는 화합물에 포함된다.
하기 식 (3)에 의해 나타내지는 화합물에 대한 환원 반응 조건, 더욱 상세하게는, 환원 반응에 이용하는 반응 시약의 종류 및 양, 반응 용매 및 이들의 조합을 적당히 선택하면, 환원 반응을 탄소-탄소 이중 결합이 얻어질 때까지 진행시키고 이 단계에서 정지시키거나, 또는 포화 지방족 탄화수소가 얻어질 때까지 진행시키는 것도 가능하다.
Figure 112009022692228-pct00004
(상기 식 (4)에 의해 나타내지는 화합물 중, Ⅹ1 및 Ⅹ2는, 상기 식 (1)에 있어서 정의된 것과 동일한 것이다.)
상기 식 (1)∼식 (3)으로 나타내지는 화합물의 정제 방법은, 특히 한정되지 않는다. 재결정, 칼럼 크로마토그래피, 및 진공 승화 정제 등의 공지된 방법을 채용할 수 있다. 필요에 따라서는 이들 방법을 조합시켜서 이용해도 좋다.
하기 표 1에 상기 식 (1)∼(3)에 의해 나타내지는 화합물의 구체 예를 나타낸다.
[표 1]
Figure 112009022692228-pct00005
Figure 112009022692228-pct00006
Figure 112009022692228-pct00007
Figure 112009022692228-pct00008
본 발명의 전계 효과 트랜지스터(Field Effect Transistor, 이하 "FET"로 나타내는 경우도 있다)는, 반도체에 접해서 2개의 전극, 즉 소스 전극 및 드레인 전극이 있다. 이들 전극 간에 흐르는 전류는, 게이트 전극이라고 불리는 다른 전극에 인가되는 전압에 의해 제어된다.
일반적으로, 전계 효과 트랜지스터로서는, 게이트 전극이 절연막으로 절연되어 있는 구조(Metal-Insulator-Semiconductor; MIS 구조)가 자주 이용된다. 절연막에 금속 산화막을 이용하는 것은 MOS 구조라고 불린다. 이들 이외에, 쇼트키 장벽(Schottky barrier)을 통해서 게이트 전극이 형성되어 있는 구조(MES 구조)의 것도 있지만, 유기 반도체 재료를 이용한 FET에 있어서는, MIS 구조가 자주 이용된다.
이하에, 첨부 도면을 참조해서 본 발명의 전계 효과 트랜지스터에 대해서 더욱 상세하게 설명하지만, 본 발명의 구조는 이러한 구조에 한정되지 않는다.
도 1은, 본 발명의 전계 효과 트랜지스터의 몇 가지 형태예를 나타낸다. 각각의 예에 있어서, 참조 번호 1은 소스 전극, 2는 반도체층, 3은 드레인 전극, 4는 절연체층, 5는 게이트 전극, 6은 기판을 각각 나타낸다. 각층 및 전극의 배치는, 소자의 용도에 따라 적당히 선택할 수 있다. 형태 A∼D는, 전류가 기판과 병행 방향으로 흐르므로, 가로형 FET라고 불린다. 형태 A는 보텀 콘택트 구조, B는 톱 콘택트 구조라고 불린다. 형태 C는 유기 단결정의 FET 제조에 자주 이용되는 구조로서, 반도체층 상에 소스 및 드레인 전극, 절연체층을 형성하고, 또한 그 위에 게이트 전극을 형성하고 있다. 형태 D는 탑 & 보텀형 트랜지스터라고 불린다. 형태 E는 세로형의 구조를 갖는 FET, 즉 정전 유도 트랜지스터(SIT)의 모식도이다. 이 SIT 구조에 의하면, 전류의 흐름이 평면 위에 확장되므로, 한번에 대량의 캐리어를 이동시킬 수 있다. 또한, 소스 전극과 드레인 전극이 세로로 배합되어 있으므로, 전극 간 거리를 감소시킬 수 있어 고속 응답을 실현할 수 있다. 따라서, 이것은 다량의 전류를 바람직하게 인가시키거나 또는 고속 스위칭을 실행하는 용도에 바람직하게 적용할 수 있다. 도 1 중의 형태 E에는, 기판을 나타내지 않고 있으며, 일반적으로, 도 1E 중의 참조 번호 1 및 3에 의해 나타내지는 소스 및 드레인 전극의 외측에 기판이 설치된다는 점에 주목한다.
각각의 형태에 있어서의 개별 구성 요소에 대해서 설명한다.
기판(6)은, 그 위에 형성되는 각층을 박리되는 일 없이 유지하는 것이 필요하다. 예를 들면, 수지판, 필름, 종이, 유리, 석영, 및 세라믹 등의 절연성 재료, 금속이나 합금 등의 도전성 층 상에 코팅 등에 의해 절연체층을 형성한 것, 수지와 무기 재료 등 각종 조합으로 이루어지는 재료 등을 사용할 수 있다. 사용할 수 있는 수지 필름의 예로서는, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리에테르술폰, 폴리아미드(polyamide), 폴리이미드, 폴리카보네이트(polycarbonate), 셀루로오스 트리아세테이트, 및 폴리에테르이미드 등을 들 수 있다. 수지 필름이나 종이를 이용하는 경우, 반도체 소자에 가요성(可撓性)을 갖게 할 수 있어, 유연하고, 경량이 되어, 실용성이 향상된다. 기판의 두께는, 보통 1㎛∼10mm이며, 바람직하게는 5㎛∼5mm이다.
소스 전극(1), 드레인 전극(3), 게이트 전극(5)에는 도전성을 갖는 재료가 사용된다. 예를 들면, 백금, 금, 은, 알루미늄, 크롬, 텅스텐, 탄탈, 니켈, 코발트, 구리, 철, 납, 주석, 티탄, 인듐, 팔라듐, 몰리브덴, 마그네슘, 칼슘, 바륨, 리튬, 칼륨, 나트륨 등의 금속 및 그것들을 함유하는 합금; InO2, ZnO2, SnO2, 및 ITO 등의 도전성 산화물; 폴리 아닐린, 폴리피롤, 폴리티오펜, 폴리아세틸렌, 폴리(파라-페닐렌 비닐렌), 및 폴리디아세틸렌 등의 도전성 고분자 화합물; 실리콘, 게르마늄, 갈륨 비소 등의 반도체; 카본블랙, 풀러렌, 카본-나노튜브, 및 그라파이트 등의 탄소 재료 등을 사용할 수 있다. 또한, 도전성 고분자 화합물이나 반도체에는 도핑(doping)이 실행되어 있어도 좋다. 그때의 도펀트(dopant)로서는, 예를 들면, 염산, 황산, 술폰산 등의 산, PF5, AsF5, 및 FeCl3 등의 루이스(Lewis) 산, 요소 등의 할로겐 원자, 리튬, 나트륨, 칼륨 등의 금속 원자 등을 이용할 수 있다. 또한, 상기 재료에 카본블랙이나 금, 백금, 은, 구리 등의 금속 입자 등이 분산된 도전성의 복합 재료도 사용할 수 있다.
각각의 전극(1, 3, 5)에는 배선이 연결되며, 배선도 전극에 사용되는 동일한 재료로 형성할 수도 있다.
절연체층(4)으로서는, 절연성을 갖는 재료가 이용된다. 예를 들면, 폴리파라키릴렌, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리스티렌, 폴리비닐페놀, 폴리아미드, 폴리이미드, 폴리카보네이트, 폴리에스테르, 폴리비닐 알코올, 폴리아세트산 비닐, 폴리우레탄, 폴리술폰, 에폭시 수지, 및 페놀 수지 등의 폴리머, 및 이들을 조합한 공중합체; 이산화규소, 산화 알루미늄, 산화 티탄, 산화 탄탈 등의 산화물; SrTiO3, 및 BaTiO3 등의 강유전성 산화물; 질화규소, 질화 알루미늄 등의 질화물; 황화물; 플루오르화물 등의 유전체, 혹은, 이들 유전체의 입자를 분산시킨 폴리머 등을 사용할 수 있다. 절연체층(4)의 막 두께는, 재료에 따라 다르지만, 보통 0.1nm∼100㎛, 바람직하게는 0.5nm∼50㎛, 더욱 바람직하게는 5nm∼10㎛이다.
반도체층(2)의 재료로서는, 상기 식 (1)∼(3)에 의해 나타내지는 화합물이 이용된다. 반도체를 위한 재료로서는, 예를 들어 상기 식 (1)에 의해 나타내지는 화합물에서, 알케닐 유도체 및 알키닐 유도체보다도 알킬 유도체가 더욱 바람직하다.
반도체층(2)의 재료로서는, 상기 식 (1)∼(3)에 의해 나타내지는 화합물의 몇 가지 종류를 혼합해서 사용해도 좋지만, 식 (1)∼(3)에 의해 나타내지는 화합물을 총량으로 50 중량％ 이상, 바람직하게는 80 중량％ 이상, 더욱 바람직하게는 95 중량％ 이상 함유하는 것이 필요하다. 전계 효과 트랜지스터의 특성을 개선하거나 다른 특성을 부여하기 위해서, 필요에 따라서 다른 유기 반도체 재료나 각종 첨가제를 부가하여도 좋다. 대안적으로, 반도체층(2)을 복수의 층으로 형성할 수도 있다.
반도체층(2)의 막 두께는 필요한 기능을 유지하는 한, 얇을수록 더욱 바람직하다. A, B 및 D에 나타내는 바와 같은 가로형의 전계 효과 트랜지스터에 있어서는, 소정의 값 이상의 막 두께가 있는 한, 반도체 소자의 특성은 막 두께에 따라서 변하지 않는다. 반면, 막 두께가 증가하는 때에는, 대부분의 경우에 전류 누설이 증가하게 된다. 이 이유로, 막 두께는 적절한 범위 내에 들어가는 것이 바람직하다. 반도체가 필요한 기능을 나타내기 위해서 반도체층의 막 두께는, 보통 0.1nm∼10㎛, 바람직하게는 0.5nm∼5㎛, 더욱 바람직하게는 1nm∼3㎛이다.
본 발명의 전계 효과 트랜지스터에는, 상기한 각층의 사이나, 반도체 소자의 외면(外面)에 필요에 따라 다른 층을 설치할 수도 있다. 예를 들면, 반도체층 위에 직접 또는 다른 층을 통하여, 보호층을 형성하면, 습도 등의 외기(外氣)의 영향을 작게 할 수 있다. 이것 이외에, 디바이스의 온/오프(ON/OFF) 비율을 올릴 수 있다. 마찬가지로, 전기적 특성을 안정화할 수 있는 이점도 있다.
보호층의 재료는 특히 한정되지는 않는다. 예를 들면, 에폭시 수지, 폴리메틸 메타크릴레이트 등의 아크릴수지, 폴리우레탄, 폴리이미드, 폴리비닐 알코올, 플루오르 수지, 및 폴리올레핀 등의 각종 수지로서 이루어지는 막이나, 산화 규소, 산화 알루미늄, 질화 규소 등, 무기 산화막이나 질화막 등의 유전체막이 바람직하게 이용된다. 특히, 산소나 수분의 투과율이나 흡수율이 작은 수지(폴리머)가 바람직하다. 최근에 유기 EL 디스플레이용으로 개발되고 있는 보호 재료를 사용할 수 있다. 보호층의 막 두께는, 그 목적에 따라서 임의로 설정할 수도 있으며, 보통은 100nm∼1mm이다.
또한, 반도체층이 적층되는 기판 또는 절연체층 상에 미리 표면 처리를 실행함으로써, 디바이스의 특성을 향상시킬 수 있다. 예를 들면, 기판 표면의 친수성/소수성의 정도를 조정함으로써, 그 위에 성막(成膜)되는 막의 성질을 개량할 수 있다. 특히, 유기 반도체 재료의 특성은 분자의 배향(配向) 등 막의 상태에 따라서 크게 변경되기도 한다. 그러므로, 기판 등에의 표면 처리에 의해, 기판 등과 그 후에 형성되는 반도체층과의 계면 부분의 분자 배향이 제어되는 것, 또한 기판이나 절연체층 상에 존재하는 트랩 부위(trapping site)가 저감되는 경우, 캐리어 이동도 등의 특성이 개량되는 것으로 생각된다. 트랩 부위는, 미처리 기판에 존재하는 히드록실기와 같은 관능기(官能基)를 가리킨다. 이러한 관능기가 존재할 경우, 전자는 그 관능기에 끌려가고, 그 결과 캐리어 이동도가 저하한다. 그러므로, 트랩 부위를 저감하는 것이 캐리어 이동도 등의 특성 개량에는 매우 유효하다. 이러한 기판 처리의 예는, 헥사메틸디실라잔, 시클로헥센, 또는 옥타데실 트리클로로실란 등에 의한 소수화(疎水化) 처리, 염산이나 황산, 또는 아세트산 등에 의한 산 처리, 수산화 나트륨, 수산화 칼륨, 수산화 칼슘, 또는 암모니아 등에 의한 알칼리 처리, 오존 처리, 플루오르화 처리, 산소나 아르곤 등의 플라즈마 처리, 랭뮤어-브로짓 막(Langmuir-Blodgett film)의 형성 처리, 그 밖의 절연체막이나 반도체막의 다른 형식 등의 박막 형성 처리, 기계적 처리, 코로나 방전(corona discharge) 등의 전기적 처리, 및 섬유 등을 이용한 러빙(rubbing) 처리 등을 들 수 있다.
이들 형태에 있어서 각층을 형성하는 방법으로서는, 예를 들면 진공 증착법, 스퍼터링법(sputtering method), 도포법(coating method), 인쇄법, 및 졸-겔법(sol-gel method) 등을 적절히 채용할 수도 있다. 비용이나 수고의 문제를 고려하면, 도포법이나, 예를 들면 잉크 제트 인쇄 등을 이용하는 인쇄법을 사용하는 것이 바람직하다.
이어서, 본 발명의 전계 효과 트랜지스터의 제조 방법에 대해서, 도 1의 형태 A에 나타내는 보텀-콘택트형 전계 효과 트랜지스터(FET)를 예로서, 도 2를 참조해 설명한다.
이 제조 방법은 다른 형태의 전계 효과 트랜지스터 등에도 마찬가지로 적용할 수 있는 것이다.
(기판 및 기판 처리)
본 발명의 전계 효과 트랜지스터는, 기판(6) 상에 필요한 각종의 층이나 전극을 설치함으로써 형성된다(도 2(1) 참조). 기판으로서는 상기에서 설명한 기판을 사용할 수 있다. 이 기판 상에 전술(前述)한 표면 처리 등을 실행하는 것도 가능하다. 기판(6)의 두께는, 필요한 기능을 방해하지 않는 범위에서 가능한 한 얇은 쪽이 바람직하다. 재료에 따라서 상기 두께는 변하지만, 보통은 1㎛∼10mm이며, 바람직하게는 5㎛∼5mm이다. 또한, 필요하다면, 기판에 전극의 기능을 갖게 하도록 해도 좋다.
(게이트 전극의 형성)
기판(6) 상에 게이트 전극(5)을 형성한다(도 2(2) 참조). 전극 재료로서는, 상기에서 설명한 재료가 사용된다. 전극막을 형성하는 방법으로서는, 각종 방법을 이용할 수 있으며, 예를 들면 진공 증착법, 스퍼터링법, 도포법, 열-전사법(heat-transfer method), 인쇄법, 졸-겔법 등이 채용된다. 필요하다면, 성막 공정 중 및 후에, 원하는 형상을 얻기 위해 패터닝(patterning)을 실행하는 것이 바람직하다. 패터닝의 방법으로서도 각종의 방법을 이용할 수 있지만, 예를 들면 포토레지스트의 패터닝과 에칭(etching)을 조합한 포토리소그래피법 등을 들 수 있다. 대안적으로, 잉크 제트 인쇄, 스크린 인쇄, 오프셋 인쇄, 또는 철판 인쇄(凸版印刷) 등의 인쇄법, 마이크로-콘택트 인쇄(micro-contact printing) 등의 소프트 리소그래피(soft lithography), 및 이들 방법을 복수 조합한 방법을 이용하는, 패터닝을 실행할 수도 있다. 게이트 전극(5)의 막 두께는, 재료에 따라 다르지만, 보통 0.1nm∼10㎛이고, 바람직하게는 0.5nm∼5㎛이며, 더욱 바람직하게는 1nm∼3㎛이다. 또한, 게이트 전극과 기판을 겸용할 경우는 상기한 값보다 게이트 전극의 두께가 더 커도 좋다.
(절연체층의 형성)
게이트 전극(5) 위에 절연체층(4)을 형성한다(도 2(3) 참조). 절연체 재료로서는, 상기에서 설명한 것을 사용해도 좋다. 절연체층(4)을 형성하는 것에 대해서는 각종의 방법을 이용할 수 있다. 예를 들면, 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 딥 코팅(dip coating), 캐스팅(casting), 바 코팅(bar coating), 블레이드 코팅(blade coating) 등의 도포법, 스크린 인쇄, 오프셋 인쇄, 잉크 제트 인쇄 등의 인쇄법, 및 진공 증착법, 분자-빔 에피택시얼 성장법(molecular-beam epitaxial growth method), 이온-클러스터 빔법(ion-cluster beam method), 이온-플레이팅법(ion-plating method), 스퍼터링법, 대기압 플라즈마법, 및 CVD법 등의 드라이 프로세스법(dry processing method)을 들 수 있다. 이들 이외에, 졸-겔법이나 알루미늄 상에 형성된 알루마이트(alumite)와 같은 금속 위에 산화물막을 형성하는 방법 등이 채용된다.
절연체층과 반도체층이 접하는 부분에 있어서는, 양쪽 층의 계면(界面)에서 반도체를 구성하는 분자, 예를 들면 상기 식 (1)∼(3) 중의 어느 하나에 의해 나타내지는 화합물의 분자를 적절하게 배향시키기 위해서, 절연체층에 소정의 표면 처리를 실행할 수도 있다. 표면 처리로서는, 기판의 표면 처리에 적용되는 것과 동일한 표면 처리를 이용할 수 있다. 절연체층(4)의 막 두께는, 그 기능을 손상하지 않는 범위에서 가능한 한 얇은 쪽이 바람직하다. 상기 두께는, 보통 0.1nm∼100㎛이고, 바람직하게는 0.5nm∼50㎛이며, 더욱 바람직하게는 5nm∼10㎛이다.
(소스 전극 및 드레인 전극의 형성)
소스 전극(1) 및 드레인 전극(3)은 게이트 전극(5) 형성에 사용되는 동일한 방법으로 형성할 수 있다(도 2(4) 참조).
(반도체층의 형성)
반도체 재료로서는, 상기 식 (1)∼(3)에 의해 나타내지는 화합물, 또는 이들 화합물을 함유하는 화합 혼합물을 총량으로 50 중량％ 이상 함유하는 유기 재료를 사용할 수 있다. 반도체층은 몇 가지의 성막 방법에 의해 성형할 수 있으며, 그것은, 스퍼터링법, CVD법, 분자 빔 에피택시얼 성장법, 또는 진공 증착법 등의 진공 프로세스에 의한 형성 방법과, 딥 코팅법, 다이 코터법(die coater method), 롤 코터법(roll coater method), 바 코터법, 스핀 코팅법 등의 도포법, 잉크 제트법, 스크린 인쇄법, 오프셋 인쇄법, 또는 마이크로-콘택트 인쇄법 등의 용액 프로세스에 의한 형성 방법으로 구별될 수 있다. 이하에, 반도체층의 형성 방법에 대해서 더욱 상세하게 설명한다.
우선, 유기 재료를 진공 프로세스에 의해 막을 형성하여 유기 반도체층을 얻는 방법에 대해서 설명한다.
상기 유기 재료를 도가니(crucible)나 금속 보트(metal boat) 중에서 진공 하에, 가열하여, 증발시킨 유기 재료가 기판(절연체층, 소스 전극 및 드레인 전극의 노출부)에 부착(증착)되도록 하는 방법(진공 증착법)이 바람직하게 채용된다. 이 경우에 있어서의 진공도는, 보통 1.0 × 10-1 Pa 이하, 바람직하게는 1.0 × 10-4 Pa 이하이다. 또한, 증착 시의 기판 온도에 따라 유기 반도체층(막)의 특성, 나아가서는 전계 효과 트랜지스터의 특성이 변화되므로, 조심스럽게 기판 온도를 선택하는 것이 바람직하다. 증착 시의 기판 온도는 보통, 0∼200℃, 바람직하게는 10∼150℃이고, 증착 속도는, 보통 0.001nm/초∼10nm/초이며, 바람직하게는 0.01nm/초∼1nm/초이다. 유기 재료로 형성되는 유기 반도체층의 막 두께는, 보통 0.1nm∼10㎛, 바람직하게는 0.5nm∼5㎛, 더욱 바람직하게는 1nm∼3㎛이다.
유기 반도체층 형성을 위해 유기 재료를 가열, 증발시켜 기판에 부착시키는 방법 대신에, 가속된 아르곤 등의 이온을 재료 타깃에 충돌시키고, 그에 따라 방출된 타깃 재료의 원자가 기판 상에 부착되게 하는 스퍼터링법을 이용해도 좋다.
이어서, 유기 반도체 재료를 용액 프로세스에 의해 성막해 유기 반도체층을 얻는 방법에 대해서 설명한다. 본 발명에 있어서의 반도체 재료는 유기 용매에 용해되기 쉬우므로, 이 용액 프로세스에 의해 실용적인 반도체 특성을 얻을 수 있다. 도포에 의한 제조 방법에 있어서는, 진공을 형성하거나 고온의 환경 조건이 필요 없으므로, 큰 면적의 전계 효과 트랜지스터를 저비용으로 제조할 수 있다. 그러므로, 이 방법은, 각종의 반도체층을 제조하는 방법 중에서 유리하고 바람직하다.
우선, 식 (1)∼(3)에 의해 나타내지는 화합물을 용매에 용해하여 반도체 디바이스 제조용의 잉크를 준비한다. 여기서 사용하는 용매는, 화합물이 용해하고, 기판 상에 막을 형성할 수 있으면, 특히 한정되는 것은 아니다. 용매로서는 유기 용매가 바람직하고, 구체적으로는 클로로포름, 염화 메틸렌, 및 디클로로에탄 등의 할로게노 탄화수소계 용매; 메탄올, 에탄올, 이소프로필 알코올, 부탄올 등의 알코올계 용매; 옥타플루오로 펜타놀, 및 펜타플루오로 프로판올 등의 플루오로 알코올계 용매; 아세트산 에틸, 아세트산 부틸, 벤조산 에틸, 탄산 디에틸 등의 에스테르계 용매; 톨루엔, 크실렌, 벤젠, 클로로벤젠, 및 디클로로벤젠 등의 방향족 탄화수소계 용매; 아세톤, 메틸에틸 케톤, 메틸이소부틸 케톤, 시클로펜타논, 및 시클로헥사논 등의 케톤계 용매; 디메틸 포름아미드, 디메틸 아세트아미드, 및 N-메틸피롤리돈 등의 아미드계 용매; 테트라히드로푸란, 디이소부틸 에테르 등의 에테르계 용매 등을 이용할 수 있다. 이것들은 단독으로 또는 혼합해서 사용할 수 있다.
잉크 중에 있어서의 상기 식 (1)∼(3)에 의해 나타내지는 화합물 또는 이것들의 혼합물의 총량의 농도는, 용매의 종류나, 제조하는 반도체층의 막 두께에 따라 다르지만, 약 0.001％로부터 50％, 바람직하게는 약 0.01％로부터 20％이다.
반도체층의 성막성의 향상이나, 도핑(후술함) 등을 위해, 첨가제나 다른 종류의 반도체 재료를 혼합하는 것도 가능하다.
잉크를 사용하는 경우에는, 반도체 재료를 포함하는 재료를 상기의 용매에 용해시키고, 필요하면 가열 용해 처리를 실행한다. 또한, 얻은 용액을 필터를 이용해서 여과하고, 불순물을 포함하는 고형분을 제거한다. 이러한 방법으로, 반도체 디바이스 제조용의 잉크를 얻을 수 있다. 이러한 잉크의 사용은, 반도체층의 성막성이 향상되기 때문에, 반도체층을 제조하기에 바람직하다.
본 발명의 잉크를 이용하면, 잉크 제트 기록 방법을 이용함으로써 반도체의 패터닝 및 회로 형성을 실행할 수 있는 점에 주목한다.
상기한 바와 같이 해서 조제한 반도체 디바이스 제조용의 잉크를, 기판(절연체층, 소스 전극 및 드레인 전극의 노출부)에 도포한다. 여기서 채용하는 도포 방법으로서는, 캐스팅(casting), 스핀 코팅, 딥 코팅, 블레이드 코팅, 와이어-바 코팅, 및 스프레이 코팅 등의 코팅법이나, 잉크 제트 인쇄, 스크린 인쇄, 오프셋 인쇄, 철판 인쇄, 그라비어(gravure) 인쇄 등의 인쇄법, 마이크로-콘택트 인쇄법 등의 소프트 리소그래피의 수법 등을 포함한다. 이들 이외에, 이러한 수법을 조합한 방법을 채용할 수 있다. 또한, 도포 방법과 유사한 방법으로서, 예를 들면, 수면(水面) 상에 상기의 잉크를 적하함으로써 형성한 반도체층의 단일 분자막을 기판 상에 옮겨 적층하는 랭뮤어-브로짓 수법, 액정이나 융액(融液) 상태의 재료를 2장의 기판 사이에 끼우거나 모세관 현상에 의해 기판 사이에 도입하는 방법 등도 채용할 수 있다. 이 방법에 의해 제조되는 유기 반도체층의 막 두께는, 기능을 손상하지 않는 범위에서, 가능한 한 얇은 것이 바람직하다. 막 두께가 커지는 경우, 전류 누설이 증가할 수도 있다. 유기 반도체층의 막 두께는, 보통 0.1nm∼10㎛, 바람직하게는 0.5nm∼5㎛, 더욱 바람직하게는 1nm∼3㎛이다.
이와 같이 제작된 반도체층(도 2(5) 참조)은, 후처리에 의해 더욱 특성을 개량하는 것이 가능하다. 예를 들면, 열처리에 의해, 성막 프로세스 중에 생긴 막 중의 변형이 완화되고, 핀홀(pinhole) 등이 저감되며, 막 중의 배열/배향을 제어할 수 있다고 생각된다. 이들에 의해서, 반도체 특성을 향상하거나 안정화시킬 수 있다. 본 발명의 전계 효과 트랜지스터의 제조 시에는, 이 열처리를 실행하는 것이 특성을 향상시키기 위해서 효과적이다. 본 열처리는 반도체층을 형성한 후에 기판을 가열함으로써 실행한다. 열처리의 온도는 특히 제한은 없지만, 보통, 실온으로부터 약 150℃, 바람직하게는 40℃로부터 120℃, 더욱 바람직하게는 45℃로부터 100℃이다. 열처리에 대한 시간은 특히 제한은 없지만, 보통 1분으로부터 24시간, 바람직하게는 2분으로부터 약 3시간이다. 상기 열처리는 대기 분위기에서나 또는 질소나 아르곤 등의 불활성 분위기에서도 실행할 수 있다.
열처리는 반도체층이 형성되어 있으면 어느 단계에서 실행해도 좋다. 예를 들면, 톱-콘택트형 트랜지스터의 경우에는, 열처리를 반도체층의 형성에 이어서 전극을 형성한 후에 실행해도 좋고, 전극의 형성 전에 실행해도 좋다.
그 밖의 반도체층의 후처리 방법으로서, 산소나 수소 등의 산화성 혹은 환원성 기체나, 산화성 혹은 환원성의 액체로 처리하는 것을 말할 수 있다. 산화 혹은 환원은 특성 변화를 유도할 수 있다. 이것은 막 중의 캐리어 밀도를 증가 혹은 감소시키기 위해서 이용한다.
본 발명의 전계 효과 트랜지스터에 사용하는, 상기 식 (1)에 의해 나타내지는 화합물은, R1 및 R2에 의해 나타내지는 지방족 탄화수소기의 길이에 따라, 각각 다른 융점을 갖고 있으며, 또한 경우에 따라 2개의 열상(熱相) 전이점(轉移點)을 갖는다. 융점에 대해서는, 일본국 야나기모토(柳本) 제작소제, 핫플레이트(hot-plate)형 융점 측정기 등을 이용하여, 통상적인 방법으로 육안에 의해 측정하면 좋다. 또한, 열상 전이점에 대해서는, 일본국 세이코 인스트루먼트사제, DSC6200 등의 기기를 이용하여, 시차(示差) 열분석(熱分析)을 함으로써 측정할 수 있다.
열상 전이점을 가지지 않는 상기 식 (1)에 의해 나타내지는 화합물에 대해서 는, 열처리 온도의 상한은 그 화합물의 융해 개시 온도 이하이며, 하한은 보통 실온 이상, 바람직하게는 45℃ 이상, 더욱 바람직하게는 80℃ 이상, 특히 바람직하게는 100℃ 이상이다. 열처리 온도의 상한이, 트랜지스터에 이용하는 상기 식 (1)에 의해 나타내지는 화합물에 따라 변화하기 때문에, 일반화하는 것은 곤란하지만, 대체로 상기의 범위가 적용된다.
상기 식 (1)에 의해 나타내지는 화합물이 2개의 열상 전이점(열상 전이 온도)을 가질 경우에는, 열처리의 온도 범위는 그 2개의 열상 전이점 간의 범위, 즉, 저온 측의 열상 전이점 이상 또한 고온 측의 열상 전이점 이하 사이의 온도 범위에서 실행하는 것이 만족스럽다. 이 온도 범위가 트랜지스터에 이용하는 상기 식 (1)에 의해 나타내지는 화합물에 따라 변화하기 때문에, 일반화하는 것은 곤란하지만, 대략의 범위로서는 보통 80℃ 이상 150℃ 이하, 바람직하게는 80℃ 이상 130℃ 이하, 더욱 바람직하게는 100℃ 이상 130℃ 이하이다.
열처리에 대해서는 어느 단계에서 실행할 것인가라고 하는 것보다도, 열처리를 실행하는 온도 쪽이 더욱 중요하다. 상기한 바와 같이, 적절한 온도로 열처리하였을 경우에는, 적절하지 않은 온도로 마찬가지로 열처리하였을 경우보다도 반도체 특성이 우수하게 되는 경향이 있다. 일부 경우에는, 전하 이동도가 수 배로부터 10배 이상 향상되었다.
도핑이라고 불리는 기술에 의해, 극히 미량의 원소, 원자단(原子團), 분자, 고분자를 반도체층에 더함으로써, 반도체층의 특성을 변화시킬 수 있다. 예를 들면, 산소 및 수소 등, 염산, 황산, 술폰산 등의 산, PF5, AsF5, 및 FeCl3 등의 루이스(Lewis) 산, 요소 등의 할로겐 원자, 나트륨, 칼륨 등의 금속 원자 등을 도핑할 수 있다. 이러한 도핑은, 반도체층에 대하여, 이들 가스를 접촉시키거나, 이들 용액에 담그거나, 또는 전기 화학적인 도핑 처리를 함으로써 얻을 수 있다. 이러한 도핑은 반도체층의 제작 후에 실행할 필요는 없다. 이것은, 반도체 재료의 합성 시에 첨가하여도 좋다. 반도체 디바이스 제작용의 잉크를 이용하는 프로세스에 의해 반도체층을 제조하는 경우, 그 잉크에 이것을 첨가하여도 좋다. 대안적으로, 예를 들면 특허 문헌 2에 개시된 전구체(前驅體) 박막을 형성하는 단계 등의 공정에서 첨가할 수 있다. 또한, 증착 프로세스 중에 반도체층을 형성하는 재료에, 도핑에 이용하는 재료를 첨가해서 동시 증착하거나, 반도체층을 형성할 때의 주위의 분위기에 혼합한다(도핑 재료를 수용하는 환경 하에서 반도체층을 제작한다). 또한, 이온을 진공 하에서 가속시키고, 막에 이 가속된 이온을 충돌시켜서 도핑을 실행할 수도 있다.
이렇게 실행된 도핑의 효과는, 예를 들면, 캐리어 밀도의 증가 혹은 감소에 의한 전기 전도도의 변화, 캐리어의 극성 변화(p형, n형), 및 페르미(Fermi) 준위의 변화 등을 들 수 있다. 이러한 도핑은, 특히 실리콘 등의 무기계 재료를 이용한 반도체 소자에서 자주 이용되고 있다.
(보호층)
반도체층 위에 보호층(7)을 형성하면, 외기의 영향을 최소한으로 할 수 있고, 또한, 유기 전계 효과 트랜지스터의 전기적 특성을 안정화할 수 있다는 이점이 있다(도 2(6) 참조). 보호층 재료로서는 상기한 것을 사용할 수도 있다.
보호층(7)의 막 두께는, 그 목적에 따라 임의로 막 두께를 설정할 수 있지만, 보통은 100nm∼1mm이다.
보호층을 성막함에 있어서는 각종 방법을 채용할 수 있다. 보호층이 수지로 이루어질 경우에는, 수지를 함유하는 용액을 도포하여, 건조시켜서 수지막을 얻는 방법, 및 수지 모노머(monomer)를 도포 혹은 증착한 후, 상기 모노머를 중합하는 방법을 들 수 있다. 성막 후에, 가교 처리(crosslinking treatment)를 실행해도 좋다. 보호층이 무기물로 이루어질 경우는, 예를 들면, 스퍼터링법, 증착법 등의 진공 프로세스에서의 형성 방법이나, 졸-겔법 등의 용액 프로세스에서의 형성 방법도 이용할 수 있다.
본 발명의 전계 효과 트랜지스터에 있어서는, 반도체층 위뿐만 아니라, 각층 사이에도 필요에 따라서 보호층을 설치할 수 있다. 그러한 보호층은 유기 전계 효과 트랜지스터의 전기적 특성을 안정화시키는 데에 있어서 역할을 하는 경우가 있다.
본 발명에 있어서는, 유기 재료를 반도체 재료로서 이용하고 있기 때문에, 비교적 저온에서의 제조가 가능하다. 따라서, 고온에 노출된 조건 하에서는 사용할 수 없었던 플라스틱 플레이트, 플라스틱 필름 등 유연한 재질을 기판으로서 사용할 수 있다. 그 결과, 경량이고 유연성이 우수하며 잘 깨지지 않는 소자를 제조할 수 있어, 디스플레이의 액티브 매트릭스의 스위칭 소자 등에 이용할 수 있다. 디스플레이로서는, 예를 들면, 액정 디스플레이, 고분자 분산형 액정 디스플레이, 전기 이동형 디스플레이, EL 디스플레이, 전기 크롬형 디스플레이, 및 입자 회전형 디스플레이 등을 들 수 있다. 또한, 본 발명의 전계 효과 트랜지스터는 도포 등의 용액 프로세스에 의해 제조할 수 있으므로, 증착 등의 진공 프로세스를 이용하지 않으면 제조할 수 없었던 재료에 비해서, 큰 면적의 디스플레이의 제조에 적합하다. 종래의 것과 비교해서 매우 저비용으로 전계 효과 트랜지스터를 얻을 수 있다.
본 발명의 전계 효과 트랜지스터는, 메모리 회로 소자, 신호 드라이버(driver) 회로 소자, 및 신호 처리 회로 소자 등의 디지털 소자나, 아날로그 소자로서도 이용할 수 있다. 또한, 이들을 조합하여 IC 카드나 IC 태그(tag)를 제조한다. 또한, 본 발명의 전계 효과 트랜지스터는 화학 물질 등의 외부 자극에 의해 자극되서, 상기 트랜지스터의 특성을 변화시킬 수 있다. 그러므로, 전계 효과 트랜지스터는 FET 센서로서도 이용할 수 있다.
전계 효과 트랜지스터의 동작 특성은, 반도체층의 캐리어 이동도 및 전도도, 절연체층의 정전 용량, 및 소자의 구성(소스 및 드레인 전극 간의 거리 및 폭, 절연체층의 막 두께 등)에 의해 결정된다. 전계 효과 트랜지스터에 이용하는 반도체 재료 중, 반도체층의 재료로서는, 가능한 한 높은 캐리어 이동도를 갖는 반도체 재료를 이용하는 것이 바람직하다. 상기 식 (1)∼(3)에 의해 나타내지는 화합물, 특히, 상기 식 (1)에 의해 나타내지는 화합물은, 반도체층 재료로서 이용하였을 경우에 성막성이 좋고, 따라서 큰 면적의 전계 효과 트랜지스터에 적용할 수 있다. 또한, 상기 화합물은 저비용으로 제조할 수 있다. 또한, 예를 들면, 펜타센 유도체는, 대기 중에 함유된 수분에 의해 대기 중에서 분해된다. 마찬가지로, 불안정해서 취급이 어려운 화합물이지만, 본 발명의 상기 식 (1)∼(3)에 의해 나타내지는 화합물을 반도체층용의 재료로서 각각 이용하였을 경우에는, 반도체층의 제작 후에도 안정성이 높고 수명이 길기 때문에, 이점이 있다.
(실시예)
본 발명을 실시예에 따라 더욱 상세히 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다. 실시예 중, "부"는 특히 지정하지 않는 한 "질량부"를 나타내고, 또한 "％"는 "질량％"를 각각 나타낸다.
합성예에서 얻은 각종의 화합물은, 필요에 따라서 1H-NMR, 13C-NMR(NMR: 핵자기 공명 스펙트럼), MS(질량 분석 스펙트럼), mp(융점), 및 원소 분석의 측정을 실행함으로써 그 구조식을 결정하였다. 측정 기기는 아래와 같다.
NMR: JEOL Lambda 400 spectrometer
MS: Shimadzu QP-5050A
원소 분석: Parkin Elmer 2400 CHN형 원소 분석기
(합성예 1)
2,7-Di(1-octynyl)[1]benzothieno[3,2-b][1]benzothiophene의 합성
Figure 112009022692228-pct00009
질소 분위기 하, 2,7-디요오드벤조티에노벤조티오펜(1.0g, 2.0mmol)을 무수디이소프로필아민(15ml)과 무수 벤젠(15ml)에 용해한 후, 30분 탈기(脫氣)를 실행하였다. 이것에, 10mol％ PdCl2(PPh3)2(140mg), 20mol％ CuI(76mg), 및 1-octyne(0.81ml, 5.5mmol)을 더해 8시간 실온에서 교반(攪拌)하였다. 교반 종료 후, 물(30ml)을 더해, 클로로포름(30ml × 3)으로 추출을 실행하였다. 추출 용액을 물(100ml × 3)로 세정한 후, 무수 황산 마그네슘으로 건조하였다. 용매를 감압 하에서 증류하고, 칼럼 크로마토그래피(실리카겔, 염화 메틸렌:헥산 = 1:3, Rf = 0.6)에 의해 정제를 실행하였다. 헥산으로부터 재결정을 실행하여 상기 식 (5)에 의해 나타내진 목적 화합물을 무색 판상 결정으로 얻었다(수량(收量): 710mg, 수율(收率): 77％). 본 화합물은 상기 표 1에 있어서의 화합물 No.88의 화합물이다.
1H-NMR(400MHz, CDCl3):
δ7.94(s, 2H), 7.76(d, J = 8.2Hz, 2H), 7.47(d, J = 8.2Hz, 2H), 2.45(t, J = 7.1, 4H), 1.60-1.67(m, 4H), 1.44-1.52(m, 4H), 1.32-1.37(m, 8H), 0.92(t, J = 6.8Hz, 6H)
13C-NMR(400MHz, CDCl3):
142.1, 134.0, 131.9, 128.4, 126.9, 121.1, 120.9, 91.5, 80.4, 31.4, 28.7, 22.6, 19.5, 14.1
MS(70ev, DI)m/z = 456(M+)
mp 119-121℃
Anal. Calcd for C30H32S2: C, 78.90; H, 7.06
Found: C, 79.03; H, 6.92
(합성예 2)
2,7-Dioctyl[1]benzothieno[3,2-b][1]benzothiophene의 합성
Figure 112009022692228-pct00010
합성예 1에서 얻은 상기 식 (5)에 의해 나타내지는 화합물(300mg, 0.66mmol)과 Pd/C(70mg)를 무수 톨루엔(10mL)에 더하였다. 반응 혼합물을, 흡기기(吸氣器)에 의해 압력을 내리고 수소 퍼지(purge)를 수 회 반복한 후, 상기 반응 혼합물을 8시간 교반하였다. 반응 종료 후 용매를 증류하고, 칼럼 크로마토그래피(실리카겔, 헥산, Rf = 0.6)에 의해 정제해(수량: 286mg, 수율: 94％), 헥산으로부터 재결정하여, 상기 식 (6)에 의해 나타내진 목적 화합물을 무색 분말 고체의 형태로 얻었다(수량: 250mg, 수율: 82％). 본 화합물은 상기 표 1에 있어서의 화합물 No.16의 화합물이다.
1H-NMR(400MHz, CDCl3):
δ7.75(d, J = 8.2Hz, 2H), 7.68(d, J = 1.5Hz, 2H), 7.26(dd, J = 8.2, 1.5Hz, 2H), 2.74(t, J = 7.7, 4H), 1.69(q, 4H), 1.27-1.34(m, 20H), 0.88(t, J = 6.7Hz, 6H)
13C-NMR(400MHz, CDCl3):
142.4, 140.0, 132.5, 131.1, 125.8, 123.3, 121.0, 36.1, 31.9, 31.7, 29.5, 29.33, 29.27, 22.68, 14.1
MS(70ev, DI) m/z = 464(M+）
mp 112-113℃
Anal. Calcd for C30H40S2: C, 77.53; H, 8.67
Found: C, 77.39; H, 8.67
(합성예 3)
2,7-Di(1-dodecynyl)[1]benzothieno[3,2-b][1]benzothiophene의 합성
Figure 112009022692228-pct00011
합성예 1에 있어서의, 1-octyne 대신에 1-dodecyne을 이용하는 이외는 합성예 1과 동일한 처리를 실행하여, 상기 식 (7)에 의해 나타내진 목적 화합물을 얻었다(수량: 966mg, 수율: 85％). 본 화합물은 상기 표 1에 있어서의 화합물 No.91의 화합물이다.
1H-NMR(400MHz, CDCl3):
δ7.93(dd, J = 1.4, 0.52, 2H), 7.74(dd, J = 0.52, 8.3Hz, 2H), 7.45(d, J = 1.4, 8.3Hz, 2H), 2.44(t, J = 7.1, 4H), 1.59-1.67(m, 4H), δ1.43-1.51(m, 4H), 1.28-1.32(m, 24H), 0.88(t, J = 6.8Hz, 6H)
13C-NMR(400MHz, CDCl3):
142.2, 134.0, 132.0, 128.4, 126.9, 121.2, 121.0, 91.6, 80.4, 31.9, 29.61, 29.56, 29.3, 29.2, 29.0, 28.8, 22.7, 19.5, 14.1
MS(70ev, DI) m/z = 568(M+）
mp 96-97℃
Anal. Calcd for C38H48S2: C, 80.22; H, 8.50
Found: C, 80.12; H, 8.34
(합성예 4)
2,7-Didodecyl[1]benzothieno[3,2-b][1]benzothiophene의 합성
Figure 112009022692228-pct00012
상기의 합성예 2에 있어서, 상기 식 (5)의 화합물 대신에 상기 식 (7)의 화합물을 이용하는 이외는 동일한 처리를 실행하여, 상기 식 (8)에 의해 나타내진 목적 화합물을 얻었다(수량: 375mg, 수율: 88％). 본 화합물은 상기 표 1에 있어서의 화합물 No.20의 화합물이다.
1H-NMR(400MHz, CDCl3):
δ7.77(d, J = 8.3Hz, 2H), 7.70(d, J = 1.2, 2H), 7.27(dd, J = 1.2, 8.3Hz, 2H), 2.75(t, J = 7.8, 4H), 1.65-1.72(m, 4H), 1.25-1.34(m, 36H), 0.87(t, J = 6.8Hz, 6H)
13C-NMR(400MHz, CDCl3):
142.4, 140.0, 132.5, 131.1, 125.8, 123.3, 121.0, 36.1, 31.9, 31.7, 29.65, 29.63, 29.58, 29.51, 29.35, 29.29, 22.7, 14.1
MS(70ev, DI) m/z = 576(M+）
mp 114-115℃
Anal. Calcd for C38H56S2: C, 79.10; H, 9.78
Found: C, 79.19; H, 9.85
(합성예 5)
2,7-Di(1-dodecynyl)[1]benzoselenopheno[2,3-b]benzoselenophene의 합성
Figure 112009022692228-pct00013
합성예 1에 있어서, 2,7-디요오드벤조티에노벤조티오펜(1.0g, 2.0mmol) 대신에 2,7-디브로모벤조셀레노벤조셀레노펜(296mg, 0.5mmol)을, 또한 무수 벤젠 대신에 무수 톨루엔을 사용해서, 환류(還流) 하에서 반응을 실행하는 것 이외는 동일한 처리를 실행하여, 상기 식 (9)에 의해 나타내진 목적 화합물을 얻었다(수량: 187mg, 수율: 56％). 본 화합물은 상기 표 1에 있어서의 화합물 No.97의 화합물이다.
1H-NMR(400MHz, CDCl3):
δ7.97(s, 2H), 7.68(d, J = 8.OHz, 2H), 7.45(d, J = 8.OHz, 2H), 2.44(t, J = 6.8Hz, 4H), 1.60-1.67(m, 4H), 1.42-1.50(m, 24H), 1.20-1.39(m, 24H), 0.87(t, J = 6.4Hz, 6H）
MS(EI) m/z = 664(M+）
mp 73-74℃
(합성예 6)
2,7-Didodecyl-[1]benzoselenopheno[2,3-b]benzoselenophene의 합성
Figure 112009022692228-pct00014
상기의 합성예 2에 있어서, 상기 식 (5)의 화합물 대신에 상기 식 (9)의 화합물을 이용하는 것 이외는 동일한 처리를 실행하여, 상기 식 (10)에 의해 나타내진 목적 화합물을 얻었다(수량: 229mg, 수율: 82％). 본 화합물은 상기 표 1에 있어서의 화합물 No.51의 화합물이다.
1H-NMR(400MHz, CDCl3):
δ7.75(s, 2H), 7.68(d, J = 8.OHz, 2H), 7.25(d, J = 8.OHz, 2H), 2.72(t, J = 7.6Hz, 4H), 1.60-1.70(m, 4H), 1.18-1.33(m, 36H), 0.88(t, J = 6.8Hz, 6H）
MS(EI) m/z = 672(M+）
mp 110-111℃
(제1실시예)
상기의 합성예 2에서 얻은 화합물 No.16의 화합물을 0.4％의 농도가 얻어지도록 클로로포름에 용해시켜, 반도체 디바이스 제조용 잉크를 조제하였다.
그렇게 얻은 잉크를 200nm의 SiO2 열산화막 부착 n-도핑 실리콘 웨이퍼(면 저항 0.02 Ω·cm 이하) 위에 도포하고, 스핀 코팅법(4000rpm, 25초)을 이용해서 반도체 박막(층)을 형성하고, 또한 이 박막을 아르곤 하 80℃에서 30분 열처리를 실행하였다.
이어서, 이 기판을 진공 증착 장치 내에 설치하고, 장치 내의 진공도가 1.0 × 10-3pa 이하가 될 때까지 배기하였다. 저항 가열 증착법에 의해, 금 전극(소스 및 드레인 전극)을 40nm의 두께로 증착해 본 발명의 전계 효과 트랜지스터를 얻었다. 본 실시예에 있어서의 전계 효과 트랜지스터에 있어서는, 열산화막 부착 n-도핑 실리콘 웨이퍼에 있어서의 열산화막이 절연체층(4)의 기능을 가지고, n-도핑 실리콘 웨이퍼가 기판(6) 및 게이트층(5)의 기능을 가지고 있다(도 3을 참조).
이렇게 얻어진 전계 효과 트랜지스터를 프로버(prober) 내에 설치하고, 반도체 파라미터 분석기를 이용해서 반도체 특성을 대기 하에서 측정하였다. 반도체 특성으로서, 게이트 전압을 10V로부터 -100V까지 매 20V마다 주사(走査)하고, 또한 드레인 전압을 10V로부터 -100V까지 주사하여, 드레인 전류-드레인 전압을 측정하였다. 그 결과, 전류 포화가 관측되었다. 얻은 전압 전류 곡선에 기초하여, 본 실시예의 소자는 p형 반도체로서, 캐리어 이동도는 0.66cm2/Vs이고, 온/오프 비는 1 × 107이며, 역치는 -47V인 것을 확인하였다.
(제2실시예)
제1실시예에 있어서, 화합물 No.16의 화합물을, 상기의 합성예 4에서 얻은 화합물 No.20의 화합물로 변경한 것 이외는 제1실시예와 동일한 처리를 반복하여, 본 발명의 유기 전계 효과 트랜지스터를 얻었다. 동일한 방법으로 반도체 특성을 측정하였다. 그 결과, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 0.61cm2/Vs, 온/오프 비는 1 × 107이고, 역치는 -25V인 것을 확인하였다.
(제3실시예)
제1실시예에 있어서, 화합물 No.16의 화합물을, 상기의 합성예 1에서 얻은 화합물 No.88로 변경한 것 이외는 제1실시예와 동일한 처리를 반복하여, 본 발명의 유기 전계 효과 트랜지스터를 얻었다. 동일한 방법으로 반도체 특성을 측정한 결과, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 4 × 10-5cm2/Vs, 온/오프 비는 1 × 102이고, 역치는 -35V인 것을 확인하였다.
(제4실시예)
화합물 No.16의 화합물을, 상기의 합성예 6에서 얻은 화합물 No.51로 변경한 것 이외는 제1실시예와 동일한 처리를 반복하여, 본 발명의 유기 전계 효과 트랜지스터를 얻었다. 동일한 방법으로 반도체 특성을 측정한 결과, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 0.012cm2/Vs, 온/오프 비는 1 × 104이고, 역치는 -30V인 것을 확인하였다.
(제5실시예)
상기의 합성예 2에서 얻은 화합물 No.16의 화합물을 0.4％의 농도가 되도록 클로로포름에 용해시켜, 반도체 디바이스 제조용 잉크를 조제하였다.
이렇게 얻은 잉크를 200nm의 SiO2 열산화막 부착 n-도핑 실리콘 웨이퍼(면 저항 0.02Ω·㎝ 이하) 위에 도포하고, 스핀 코팅법(4000rpm, 25초)을 이용해서 반도체 박막(층)을 형성하였다.
이어서, 이 기판을 진공 증착 장치 내에 설치하고, 장치 내의 진공도가 1.0 × 10-3pa 이하가 될 때까지 배기하였다. 저항 가열 증착법에 의해, 금 전극(소스 및 드레인 전극)을 40nm의 두께로 증착하고, 그 후 질소 하 80℃에서 30분 열처리를 실행하여, 본 발명의 전계 효과 트랜지스터를 얻었다.
이렇게 얻어진 전계 효과 트랜지스터를 프로버 내에 설치하고, 반도체 파라미터 분석기를 이용해서 반도체 특성을 대기 하에서 측정하였다. 반도체 특성으로서, 게이트 전압을 10V로부터 -100V까지 매 20V마다 주사하고, 또한 드레인 전압을 10V로부터 -100V까지 주사하여, 드레인 전류-드레인 전압을 측정하였다. 그 결과, 전류 포화가 관측되었다. 얻은 전압 전류 곡선에 기초하여, 본 실시예의 소자는 p형 반도체를 나타내며, 그 캐리어 이동도는 0.9cm2/Vs, 온/오프 비는 1 × 107이고, 역치는 -47V인 것을 확인하였다.
(제6실시예)
제5실시예에 있어서의, 화합물 No.16의 화합물을, 상기의 합성예 4에서 얻은 화합물 No.20의 화합물로 변경한 것 이외는 제1실시예와 동일한 처리를 반복하여, 본 발명의 유기 전계 효과 트랜지스터를 얻었다. 동일한 방법으로 반도체 특성을 측정하였다. 그 결과, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 1.2cm2/Vs, 온/오프 비는 1 × 107이고, 역치는 -25V인 것을 확인하였다.
(제7실시예)
헥사메틸디실라잔 처리를 한 300nm의 SiO2 열산화막 부착 n-도핑 실리콘 웨이퍼(면 저항 0.02Ω·㎝ 이하) 위에 레지스트 재료를 도포하고, 노광하여 패터닝하고, 거기에 크롬을 1nm 두께로 증착하고, 또한 금을 40nm 두께로 증착하였다. 이어서, 레지스트를 박리하여, 소스 전극(1) 및 드레인 전극(3)을 형성시켰다(빗형 전극: 채널 길이 25㎛ × 채널 폭 2mm × 20개).
상기의 합성예 2에서 얻은 화합물 No.16의 화합물을 1％의 농도가 되도록 톨루엔에 용해시켜, 반도체 디바이스 제조용 잉크를 조제하였다.
상기의 빗형 전극을 이 반도체 디바이스 제조용 잉크에 담그고, 5mm/sec의 속도로 즉시 끌어올렸다. 이렇게 딥 코팅(dip-caoting)을 실행하여, 반도체층(막)을 형성하고, 그 결과로 얻은 이 박막을 대기 하 80℃에서 5분 열처리를 실행해서 본 발명의 보텀-콘택트형 전계 효과 트랜지스터를 얻었다. 본 실시예에 있어서의 전계 효과 트랜지스터에 있어서는, 열산화막 부착 n-도핑 실리콘 웨이퍼에 있어서의 열산화막이 절연체층(4)의 기능을 하고, n-도핑 실리콘 웨이퍼가 기판(6) 및 게이트층(5)의 기능을 하고 있다(도 1-A를 참조).
이렇게 얻은 전계 효과 트랜지스터를 프로버 내에 설치하고, 반도체 파라미터 분석기를 이용해서 반도체 특성을 대기 하에서 측정하였다. 반도체 특성으로서, 게이트 전압을 10V로부터 -100V까지 매 20V마다 주사하고, 또한 드레인 전압을 10V로부터 -100V까지 주사하여, 드레인 전류-드레인 전압을 측정하였다. 그 결과, 전류 포화가 관측되었다. 얻은 전압 전류 곡선에 기초하여, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 0.59cm2/Vs, 온/오프 비는 1 × 107이고, 역치는 -52V인 것을 확인하였다.
(제8실시예)
상기의 합성예 2에서 얻은 화합물 No.16의 화합물을 1％의 농도가 되도록 톨루엔에 용해시켜, 반도체 디바이스 제조용 잉크를 조제하였다.
이렇게 얻은 잉크를, 피에조식 헤드를 가진 프린터 시스템(기종명: 스펙트라사에 의해 제조된 아폴로 Ⅱ)에 의해 300nm의 SiO2 열산화막 첨부 n 도핑 실리콘 웨이퍼(면 저항: 0.02Ω·㎝ 이하) 위에 도포하였다. 잉크 제트 기록 방법을 이렇게 실행해서 도포되어 패터닝된 반도체 박막(층)을 얻었다. 또한 이렇게 얻은 박막을 대기 하 80℃에서 5분 열처리를 실행하였다.
이어서, 이 기판을 진공 증착 장치 내에 설치하고, 장치 내의 진공도가 1.0 × 10-3pa 이하가 될 때까지 배기하고, 저항 가열 증착법에 의해, 금 전극(소스 및 드레인 전극)을 40nm의 두께로 증착해 본 발명의 톱-콘택트형 전계 효과 트랜지스터를 얻었다. 본 실시예에 있어서의 전계 효과 트랜지스터에 있어서는, 열산화막 부착 n-도핑 실리콘 웨이퍼에 있어서의 열산화막이 절연체층(4)의 기능을 가지며, n-도핑 실리콘 웨이퍼가 기판(6) 및 게이트층(5)의 기능을 가지고 있다(도 1-B를 참조).
이렇게 얻은 전계 효과 트랜지스터를 프로버 내에 설치하고, 반도체 파라미터 분석기를 이용해서 반도체 특성을 대기 하에서 측정하였다. 반도체 특성으로서, 게이트 전압을 10V로부터 -100V까지 매 20V마다 주사하고, 또한 드레인 전압을 10V로부터 -100V까지 주사하여, 드레인 전류-드레인 전압을 측정하였다. 그 결과, 전류 포화가 관측되었다. 얻은 전압 전류 곡선에 기초하여, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 0.086cm2/Vs, 온/오프 비는 1 × 104이고, 역치는 -50V인 것을 확인하였다.
(제9실시예)
상기의 합성예 2에서 얻은 화합물 No.16의 화합물을 1％의 농도가 되도록 톨루엔에 용해시켜, 반도체 디바이스 제조용 잉크를 조제하였다.
이렇게 얻은 잉크를 이용해서, 피에조식 헤드를 가진 프린터 시스템(기종명: 스펙트라사제 아폴로 Ⅱ)에 의해, 제7실시예와 동일한 빗형 전극 상에 잉크 제트 기록 방법을 이용해서 도포 패터닝을 실행하여, 반도체 박막(층)을 형성하였다. 이 결과의 박막을 대기 하 80℃에서 5분 열처리를 실행하여, 본 발명의 보텀-콘택트형 전계 효과 트랜지스터를 얻었다. 본 실시예에 있어서의 전계 효과 트랜지스터에 있어서는, 열산화막 부착 n-도핑 실리콘 웨이퍼에 있어서의 열산화막이 절연체층(4)의 기능을 하며, n-도핑 실리콘 웨이퍼가 기판(6) 및 게이트층(5)의 기능을 하고 있다(도 1-A를 참조).
이렇게 얻은 전계 효과 트랜지스터를 프로버 내에 설치하고, 반도체 파라미터 분석기를 이용해서 반도체 특성을 대기 하에서 측정하였다. 반도체 특성으로서, 게이트 전압을 10V로부터 -100V까지 매 20V마다 주사하고, 또한 드레인 전압을 10V로부터 -100V까지 주사하여, 드레인 전류-드레인 전압을 측정하였다. 그 결과, 전류 포화가 관측되었다. 얻은 전압 전류 곡선에 기초하여, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 0.085cm2/Vs, 온/오프 비는 1 × 106이고, 역치는 -56V인 것을 확인하였다.
(제10실시예)
상기의 합성예 2에서 얻은 화합물 No.16의 화합물을 1％의 농도가 되도록 테트라히드로푸란에 용해시켜, 반도체 디바이스 제조용 잉크를 조제하였다.
이렇게 얻은 잉크를 300nm의 SiO2 열산화막 부착 n-도핑 실리콘 웨이퍼(면 저항: 0.02Ω·㎝ 이하) 위에 도포하고, 스핀 코팅법(2000rpm, 20초)을 이용해서 반도체 박막을 형성하고, 또한 이 박막을 대기 하 80℃에서 10분 열처리를 실행하였다.
이어서, 이 기판을 진공 증착 장치 내에 설치하고, 장치 내의 진공도가 1.0 × 10-3pa 이하가 될 때까지 배기하고, 저항 가열 증착법에 의해, 금 전극(소스 및 드레인 전극)을 40nm의 두께로 증착을 실행하여, 본 발명의 톱-콘택트형 전계 효과 트랜지스터를 얻었다. 본 실시예에 있어서의 전계 효과 트랜지스터에 있어서는, 열산화막 부착 n-도핑 실리콘 웨이퍼에 있어서의 열산화막이 절연체층(4)의 기능을 하고, n-도핑 실리콘 웨이퍼가 기판(6) 및 게이트층(5)의 기능을 하고 있다(도 1-B를 참조).
이렇게 얻은 전계 효과 트랜지스터를 프로버 내에 설치하고, 반도체 파라미터 분석기를 이용해서 반도체 특성을 대기 하에서 측정하였다. 반도체 특성으로서, 게이트 전압을 10V로부터 -100V까지 매 20V마다 주사하고, 또한 드레인 전압을 10V로부터 -100V까지 주사하여, 드레인 전류-드레인 전압을 측정하였다. 그 결과, 전류 포화가 관측되었다. 얻은 전압 전류 곡선에 기초하여, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 2.5cm2/Vs, 온/오프 비는 1 × 108이고, 역치는 -58V인 것을 확인하였다.
(제11실시예)
상기의 합성예 2에서 얻은 화합물 No.16의 화합물을 0.5％의 농도가 되도록 시클로펜타논에 용해시켜, 반도체 디바이스 제조용 잉크를 조제하였다.
이렇게 얻은 잉크를 300nm의 SiO2 열산화막 부착 n-도핑 실리콘 웨이퍼(면 저항: 0.02Ω·㎝ 이하) 위에 도포하고, 스핀 코팅법(2000rpm, 20초)을 이용해서 반도체 박막(층)을 형성하고, 또한 이 박막을 대기 하 80℃에서 10분 열처리를 실행하였다.
이어서, 이 기판을 진공 증착 장치 내에 설치하여, 장치 내의 진공도가 1.0 × 10-3pa 이하가 될 때까지 배기하고, 저항 가열 증착법에 의해, 금 전극(소스 및 드레인 전극)을 40nm의 두께로 증착을 실행하여, 본 발명의 톱-콘택트형 전계 효과 트랜지스터를 얻었다. 본 실시예에 있어서의 전계 효과 트랜지스터에 있어서는, 열산화막 부착 n-도핑 실리콘 웨이퍼에 있어서의 열산화막이 절연체층(4)의 기능을 하고, n-도핑 실리콘 웨이퍼가 기판(6) 및 게이트층(5)의 기능을 하고 있다(도 1-B를 참조).
이렇게 얻은 전계 효과 트랜지스터를 프로버 내에 설치하고, 반도체 파라미터 분석기를 이용해서 반도체 특성을 대기 하에서 측정하였다. 반도체 특성으로서, 게이트 전압을 10V로부터 -100V까지 매 20V마다 주사하고, 또한 드레인 전압을 10V로부터 -100V까지 주사하여, 드레인 전류-드레인 전압을 측정하였다. 그 결과, 전류 포화가 관측되었다. 얻은 전압 전류 곡선에 기초하여, 본 실시예의 소자는 p형 반도체이며, 그 캐리어 이동도는 4.5cm2/Vs, 온/오프 비는 1 × 108이고, 역치는 -64V인 것을 확인하였다.
(용해성 시험 1)
도포에 의해 제조되는 반도체의 중요한 특성의 하나인 용매에 대한 용해성을 확인하기 위해서, 톨루엔에 대한 시험 화합물의 용해도를 측정하였다. 실온 하에서 시험 화합물을 톨루엔에 소량씩 더해서 교반하였다. 용해도는, 육안으로 용해되었는가 아닌가의 여부를 판정하였다. 시험 화합물이 용해되지 않고, 잔존하였을 때에, 그 직전까지 더한 시험 화합물의 총 질량을 계산하고, 톨루엔에의 용해도를 질량 ％로서 산출하였다. 그 결과를 표 2에 나타낸다.
표 2 중의 「화합물 No.」는, 표 1에서 정의한 것과 동일하다. 또한, 비교예 1에서, 특허 문헌 3에 개시된 제15실시예의 화합물 16을 사용하여, 상기와 같은 시험 방법에 의해, 톨루엔에 대한 용해도를 산출하였다. 비교예 1에 이용한 화합물의 구조식을 하기 식 (101)에 나타낸다.
Figure 112009022692228-pct00015
[표 2] 용해성 시험 결과
화합물 No. 용해도(질량 %)
16 1.5
20 0.2
비교예 1 0.01 이하
표 2의 결과로부터 명확한 바와 같이, 제1실시예, 제7∼제11실시예 및 제2실시예에서 이용한 화합물 No.16 및 No.20의 화합물은, 비교예 1에서 이용한 아릴 유도체의 용해도와 비교하여, 톨루엔에 대한 용해도가 적어도 50배 및 20배 이상으로 큰 값을 나타낸다. 상기 화합물은 적절한 인쇄 특성을 충분히 가지고 있는 것을 확인하였다.
(용해성 시험 2)
용제에 대한 용해성을 확인하기 위해서, 클로로포름에 대한 시험 화합물의 용해도를 측정하였다. 실온 하에서 클로로포름에 시험 화합물을 소량씩 더해서 교반하였다. 용해도는, 육안으로 용해되었는가 아닌가의 여부를 판정하였다. 시험 화합물이 용해되지 않고, 잔존하였을 때에, 그 직전까지 더한 시험 화합물의 총 질량을 계산하고, 클로로포름에 대한 용해도를 질량 ％로서 나타냈다. 그 결과를 표 3에 나타낸다.
표 3의 「화합물 No.」는, 표 1에서 정의한 것과 동일한 것이다.
[표 3] 용해성 시험 결과
화합물 No. 용해도(질량 %)
8 4.1
12 4.7
14 4.7
16 5.4
17 6.1
18 1.6
20 0.6
22 0.2
표 3의 결과로부터 명확한 바와 같이, 제1실시예, 제7∼제11실시예 및 제2실시예에서 이용한 화합물 No.16 및 No.20의 화합물을 포함하는 본 발명의 화합물은, 클로로포름에 대하여도 충분한 용해성을 나타낸다. 상기 화합물은, 적절한 인쇄 특성을 충분히 가지고 있는 것을 확인하였다.
각각의 실시예에 기재한 반도체 특성, 및 표 2 및 표 3의 용해성 시험의 결과에 기초하여, 본 발명의 전계 효과 트랜지스터는 대기 중에서 안정적으로 동작하고, 반도체 특성도 높은 것이 확인되었다. 또한, 반도체층을, 특별한 설비를 필요로 하는 진공 증착법을 이용하는 일 없이, 도포법 등에 의해서 간편하고 저렴하게 제조할 수 있는 것도 확인되었다.
또한, 제1실시예와 제5실시예, 및 제2실시예와 제6실시예의 비교에 기초하여, 본 발명의 트랜지스터의 제조 과정 중의 열처리는, 반도체막을 형성하고, 또한 전극을 증착에 의해 형성한 후에 실행하는 것이 캐리어 이동도의 관점에서 더욱 바람직한 것이 확인되었다.
펜타센 유도체 등을 이용하는 종래의 유기 전계 효과 트랜지스터에 있어서는, 반도체층에 이용하는 화합물이 대기 중에 함유된 습기 등에 의해 분해하는 것이 알려져 있으며, 따라서 대기 중에서의 안정성에 문제가 있었다. 그러나, 각각의 실시예에서 제조한 본 발명의 트랜지스터는, 10일 후에 반도체 특성을 재측정하였을 경우에도, 최초에 측정한 것과 동등한 값을 나타내므로, 대기 중에서 충분한 안정성을 갖는 것이 확인되었다. 따라서, 본 발명의 전계 효과 트랜지스터는 매우 유용한 것이다.
(제12∼제22실시예)
(반도체층의 열처리 효과 시험)
상기 합성예 2에서 얻은 표 1에 나타낸 화합물 No.16을 클로로포름에 용해시켜서, 상기 화합물을 1.Owt％ 함유하는 본 발명의 반도체 디바이스 제조용 잉크를 조제하였다. 얻은 잉크(약 10㎕)를, 200nm의 SiO2 열산화막 부착 n-도핑 실리콘 웨이퍼(면 저항: 0.02Ω·㎝ 이하)에 적하(滴下) 후, 3000∼4500rpm에서 20∼30초의 스핀 코팅을 실행하여, 상기 제1실시예와 마찬가지 방법으로, 반도체 박막을 형성하였다.
상이한 열처리 조건이 트랜지스터 성능에 미치는 효과를 관측하기 위해서, 반도체 박막 형성 후 및 증착에 의한 금 전극이 형성된 n-도핑 실리콘 웨이퍼에 각각 상이한 열처리를 실행한 후, 본 발명의 전계 효과 트랜지스터의 전하 이동도 값을 분리해서 측정하였다. 본 발명의 트랜지스터에 포함되는 반도체 박막은, 대기 하에서도 충분히 안정적인 점에 주목한다. 그러므로, 열처리는 대기 하에서, n-도핑 실리콘 웨이퍼를 핫플레이트 위에 10분간 정치하는 것으로 실행하였다. 결과들을 하기 표 4에 나타낸다. 본 시험에 사용한 화합물 No.16의 융점은 129-131℃이며, 승온(昇溫) 시의 측정에서는 109℃와 128℃, 강온(降溫) 시의 측정에서는 127℃와 99℃의 2개의 열상 전이점을 갖는다.
상기의 열상 전이점의 측정값을 참조하여, 열처리는 이하의 5개 온도에서 실행하였다.
1) 열처리를 실행하지 않는다.
2) 열상 전이점의 하한 이하인 80℃에서 열처리를 실행한다.
3) 열상 전이점의 하한에 거의 상당하는 100℃에서 열처리를 실행한다.
4) 열상 전이점의 범위 내인 120℃에서 열처리를 실행한다.
5) 융해 개시 온도 이상인 130℃에서 열처리를 실행한다.
(참고예 1 및 2)
열처리 온도를 130℃로 설정하는 것 이외는 제16실시예 및 제14실시예와 마찬가지 방법으로, 참고예 1 및 2의 전계 효과 트랜지스터를 얻었다. 상기 트랜지스터의 전하 이동도 값을 측정하여 그 결과를 하기 표 4에 나타낸다.
[표 4]

열처리 온도(℃) 전하 이동도
(㎠/Vs)
반도체막 형성 후 전극 증착 후
제12실시예 120 100 1.3 - 1.8
제13실시예 120 80 0.9 - 1.8
제14실시예 120 처리하지 않음 0.7 - 1.3
제15실시예 80 120 0.6 - 0.8
제16실시예 처리하지 않음 120 0.5 - 0.8
제17실시예 80 80 0.19 - 0.24
제18실시예 처리하지 않음 100 0.09 - 0.23
제19실시예 처리하지 않음 80 0.14 - 0.2
제20실시예 80 처리하지 않음 0.12 - 0.2
제21실시예 80 100 0.16 - 0.19
제22실시예 처리하지 않음 처리하지 않음 0.08 - 0.17
참고예 1 처리하지 않음 130 검출되지 않음
참고예 2 130 처리하지 않음 검출되지 않음
표 4로부터 명확한 바와 같이, 열처리를 전혀 실행하지 않는 제22실시예의 전하 이동도는 0.08∼0.17cm2/Vs인 것에 반해서, 80℃ 또는 100℃ 이하에서 열처리를 실행한, 제17실시예∼제21실시예의 전하 이동도는 0.09∼0.24cm2/Vs이었다. 열처리를 실행한 샘플에서 전하 이동도가 향상되는 경향이 있는 것이 관찰되었다. 또한, 어느 하나의 과정에서 120℃의 열처리를 실행한 제12실시예∼제16실시예의 전하 이동도는, 0.5∼1.8cm2/Vs와 같이 대단히 높았다. 이것으로부터, 적절한 온도에서의 열처리가 더욱 바람직하다는 것이 명백하게 되었다.
반면, 100℃ 이하의 열처리가 실행된 제17실시예∼제22실시예의 전하 이동도는, 120℃에서 열처리가 실행된 제12실시예∼제16실시예의 전하 이동도보다 낮았다.
또한, 130℃에서 열처리가 실행된 참고예 1∼참고예 2에서는, 전계 효과 트랜지스터 특성이 관찰되지 않았다.
상기의 반도체층의 열처리 효과 시험에 이용한 화합물의 시차 열분석(DSC)에 따르면, 승온 처리 중에 109℃와 128℃에서 2개의 흡열(吸熱) 점이 관찰되고, 강온 처리 중에 127℃와 99℃에서 2개의 발열 점이 관찰되었다. 동일한 샘플을 반복해서 측정하여도 동일한 열점(thermal point)이 얻어졌다. 이 결과는, 상기 화합물이 2개의 상(相) 전이 온도를 가지고 있는 것을 나타낸다. 저온 측에서의 상 전이는 고체 상태로부터 액정 상태에의 전이이고, 고온 측에서의 상 전이는 액정 상태로부터 용융 상태 또는 융해 상태에의 전이라고 생각된다. 상기 재료를 120℃에서 열처리를 하는 경우, 상기 재료 상태는 분자의 배열 변화가 일어날 수 있는 액정 상태로 변화된다. 분자가 전하 이동에 적합하게 배열되어 있으므로, 전하 이동도가 향상되었다고 생각된다. 반면, 융해 개시 온도 이상인 130℃의 열처리를 실행한 참고예 1 및 참고예 2에서는, 상기 화합물이 융해함에 따라 박막이 기판 위로부터 흘러내리는 것이 육안으로 관찰되었다. 이 이유로 인하여, 트랜지스터 특성이 관찰되지 않았다고 생각된다.
또한 이러한 결과로부터, 열처리 온도를 적절하게 선택하는 것이 바람직하다고 할 수 있다.
(비교예 2)
비교예 2에서, 상기 식 (101)에 의해 나타내지는 화합물의 반도체 특성을 시험하였다.
상기 식 (101)에 의해 나타내지는 화합물의 톨루엔에 대한 용해도는 상기한 바와 같이 0.01 질량％ 이하이다. 이 용액을 사용할지라도, 도포막이 형성되지 않고, 상기 화합물이 적절한 인쇄 특성을 가지지 않은 것을 의미한다. 그러므로, 상기 화합물은 도포형 전계 효과 트랜지스터의 반도체 재료로서는 사용할 수 없었다. 그러므로, 톨루엔보다는 용해성이 높고 그 화합물의 용해도가 0.02 질량％인 클로로포름을 유기 용매로서 이용하여, 아래와 같이 반도체를 제조하였다.
상기 식 (101)에 의해 나타내지는 화합물의 클로로포름 현탁(懸濁) 용액을 조제한 후, 불용(不溶) 고체를 여과해서 여과액을 얻었다. 이 여과액에 대한 상기 식 (101)에 의해 나타내지는 화합물의 용해도는 0.02 질량％이었다.
이렇게 얻은 여과액을 반도체 디바이스 제조용 잉크로서 사용하는 것 이외는, 제1실시예와 동일한 조작을 반복하여, 비교용의 전계 효과 트랜지스터를 얻었다. 얻은 트랜지스터에서는, 반도체층의 형성은 육안으로 관찰되지 않았다. 이것을 확인하기 위해서, 제1실시예와 마찬가지 방법으로 반도체 특성을 측정하였다. 그러나, 얻은 트랜지스터를 이용하였을 경우, 전류가 흐르지 않았다. 상기 화합물은, 반도체로서의 성질을 나타내지 않았다.
상기 비교예 2로부터 명확한 바와 같이, 상기 식 (101)에 의해 나타내지는 화합물은 유기 용매에 대하여 지나치게 낮은 용해성을 가지고 있다. 그러므로, 도포에 의해 트랜지스터를 제조하는 것이 매우 곤란하다. 반대로, 본 발명의 트랜지스터에 사용하는 상기 식 (1)에 의해 나타내지는 화합물은 유기 용매에의 용해성이 충분히 높고, 따라서 도포형의 전계 효과 트랜지스터의 반도체 재료로서 사용하기에는 지극히 적합하다고 말할 수 있다.
본 발명에 의하면, 특정한 구조를 갖고 유기 용매에의 용해도가 높은 화합물을 사용함으로써, 도포나 인쇄 등의 방법에 의해 제조할 수 있고, 우수한 캐리어 이동도를 나타내는, 전계 효과 트랜지스터를 제공할 수 있다.

Claims (19)

  1. 반도체 재료로서 하기 식 (1)에 의해 나타내지는 화합물을 함유하는 것을 특징으로 하는 전계 효과 트랜지스터.
    Figure 112012068026212-pct00016
    (식 (1) 중, Ⅹ1 및 Ⅹ2는 각각 독립적으로 유황 원자, 셀렌 원자 또는 텔루륨 원자를 나타내고, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1-C36 지방족 탄화수소기를 나타낸다.)
  2. 제1항에 있어서, 식 (1)에 있어서의 Ⅹ1 및 Ⅹ2가 각각 독립적으로 유황 원자 또는 셀렌 원자인 전계 효과 트랜지스터.
  3. 제1항에 있어서, 식 (1)에 있어서의 Ⅹ1 및 Ⅹ2가 각각 유황 원자인 전계 효과 트랜지스터.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 무치환 또는 할로게노 치환 C2-C24 지방족 탄화수소기인 전계 효과 트랜지스터.
  5. 제1항 내지 제3항 중의 어느 한 항에 있어서, 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 무치환 또는 할로게노 치환 C4-C20 지방족 탄화수소기인 전계 효과 트랜지스터.
  6. 제1항 내지 제3항 중의 어느 한 항에 있어서, 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 무치환 지방족 탄화수소기인 전계 효과 트랜지스터.
  7. 제6항에 있어서, 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 포화 지방족 탄화수소기인 전계 효과 트랜지스터.
  8. 제7항에 있어서, 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 직쇄(直鎖) 지방족 탄화수소기인 전계 효과 트랜지스터.
  9. 제1항에 있어서, 게이트 전극 상에 형성된 절연체층 위에, 식 (1)에 의해 나타내지는 화합물을 함유하는 층이 구성되어 있는 것을 특징으로 하고, 또한 상기 층의 상부에 접하도록 소스 전극 및 드레인 전극이 각각 구성되어 있는 톱-콘택트형 구조를 가진, 전계 효과 트랜지스터.
  10. 제1항에 있어서, 절연체층과, 상기 절연체층에 의해 격리된 게이트 전극, 및 상기 절연체층에 접하도록 구성된 소스 전극과 드레인 전극을 갖는, 보텀-콘택트형 구조의 전극 상에, 식 (1)에 의해 나타내지는 화합물을 함유하는 층이 구성되어 있는 것을 특징으로 하는, 전계 효과 트랜지스터.
  11. 제9항 또는 제10항에 있어서, 식 (1)에 의해 나타내지는 화합물을 함유하는 층이, 잉크 제트 기록 방법에 의해서 형성되는 것을 특징으로 하는, 전계 효과 트랜지스터.
  12. 하기 식 (1)에 의해 나타내지는 화합물을 함유하는 것을 특징으로 하는 반도체 디바이스 제조용 잉크.
    Figure 112013107797010-pct00026
    (식 (1) 중, Ⅹ1 및 Ⅹ2는 각각 독립적으로 유황 원자, 셀렌 원자 또는 텔루륨 원자를 나타내고, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1-C36 지방족 탄화수소기를 나타낸다.)
  13. 제12항에 기재한 반도체 디바이스 제조용 잉크를 기판 상에 도포하여, 상기 잉크를 건조함으로써 반도체층을 형성하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  14. 제13항에 있어서, 잉크의 도포는, 잉크 제트 기록 방법을 이용해서 실행하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  15. 제13항 또는 제14항에 있어서, 대기 중에서 반도체층을 형성하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  16. 제13항에 있어서, 반도체층을 형성한 후에 열처리를 실행하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  17. 제16항에 있어서, 열처리 온도가 40-120℃인 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  18. 하기 식 (2)에 의해 나타내지는 화합물.
    Figure 112012068026212-pct00017
    (식 (2) 중, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1-C36 지방족 탄화수소기를 나타낸다.)
  19. 하기 식 (3)에 의해 나타내지는 화합물.
    Figure 112012068026212-pct00018
    (식 (3) 중, R3 및 R4는 각각 독립적으로 무치환 또는 할로게노 치환 C1-C34 지방족 탄화수소기를 나타내고, Ⅹ1 및 Ⅹ2는 각각 독립적으로 유황 원자, 셀렌 원자 또는 텔루륨 원자를 나타낸다.)
KR1020097007724A 2006-10-20 2007-10-19 전계 효과 트랜지스터 KR101410150B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2006-285872 2006-10-20
JP2006285872 2006-10-20
JPJP-P-2007-060569 2007-03-09
JP2007060569 2007-03-09
PCT/JP2007/070416 WO2008047896A1 (fr) 2006-10-20 2007-10-19 Transistor à effet de champ

Publications (2)

Publication Number Publication Date
KR20090080042A KR20090080042A (ko) 2009-07-23
KR101410150B1 true KR101410150B1 (ko) 2014-06-19

Family

ID=39314107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007724A KR101410150B1 (ko) 2006-10-20 2007-10-19 전계 효과 트랜지스터

Country Status (7)

Country Link
US (1) US8124964B2 (ko)
EP (1) EP2077590B1 (ko)
JP (1) JP4581062B2 (ko)
KR (1) KR101410150B1 (ko)
CN (1) CN101529609B (ko)
TW (1) TWI462359B (ko)
WO (1) WO2008047896A1 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138422B2 (ja) * 2008-02-29 2013-02-06 株式会社リコー ベンゾチエノ［３，２−ｂ］ベンゾチオフェン構造を含む重合体
JP5487655B2 (ja) * 2008-04-17 2014-05-07 株式会社リコー ［１］ベンゾチエノ［３，２‐ｂ］［１］ベンゾチオフェン化合物およびその製造方法、それを用いた有機電子デバイス
JP5420191B2 (ja) * 2008-04-25 2014-02-19 山本化成株式会社 有機トランジスタ
JP5428104B2 (ja) * 2008-05-23 2014-02-26 日本化薬株式会社 有機半導体組成物
JP2009302328A (ja) * 2008-06-13 2009-12-24 Nippon Kayaku Co Ltd 有機トランジスタ、およびこれが用いられた有機半導体素子
GB2467293B (en) * 2008-11-28 2013-07-10 Cambridge Display Tech Ltd Organic semiconductors
GB2465626B (en) * 2008-11-28 2013-07-31 Cambridge Display Tech Ltd Organic semiconductors
CN102333780B (zh) * 2009-02-27 2014-10-29 日本化药株式会社 场效应晶体管
JP2011032268A (ja) * 2009-07-10 2011-02-17 Sumitomo Chemical Co Ltd 置換ベンゾカルコゲノアセン化合物、該化合物を含有する薄膜及び該薄膜を含有する有機半導体デバイス
JP5733553B2 (ja) * 2010-01-12 2015-06-10 株式会社リコー 置換基脱離化合物および有機半導体材料およびその膜およびそれを用いた有機トランジスタ
US8680296B2 (en) 2009-09-11 2014-03-25 Ricoh Company, Ltd. Leaving substituent-containing compound, products produced using the same, and methods for producing the products
WO2011102390A1 (ja) * 2010-02-18 2011-08-25 住友化学株式会社 芳香族化合物、及びこれを用いた有機薄膜、並びにこの有機薄膜を備える有機薄膜素子
JP5765559B2 (ja) * 2010-06-15 2015-08-19 株式会社リコー 置換基脱離化合物とそれから得られる有機半導体材料、それを用いた有機電子デバイス、有機薄膜トランジスタおよびディスプレイ装置
US20110309415A1 (en) * 2010-06-18 2011-12-22 Palo Alto Research Center Incorporated Sensor using ferroelectric field-effect transistor
DE102010031897A1 (de) 2010-07-21 2012-01-26 Heraeus Clevios Gmbh Halbleiter auf Basis substituierter [1] Benzothieno[3,2-b][1]-benzothiophene
GB201013820D0 (en) 2010-08-18 2010-09-29 Cambridge Display Tech Ltd Low contact resistance organic thin film transistors
JP2012044109A (ja) * 2010-08-23 2012-03-01 Osaka Prefecture Univ 電界効果トランジスタ及びその製造方法
US20120313086A1 (en) 2010-09-07 2012-12-13 Nippon Kayaku Kabushiki Kaisha Organic Semiconductor Material, Organic Semiconductor Composition, Organic Thin Film, Field-Effect Transistor, And Manufacturing Method Therefor
WO2012033075A1 (ja) * 2010-09-07 2012-03-15 日本化薬株式会社 有機半導体材料及び電界効果トランジスタ並びにその製造方法
US8283659B2 (en) * 2010-12-23 2012-10-09 Xerox Corporation Tetrahydrotetraazapentacenes in thin-film transistors
JP5674916B2 (ja) * 2011-02-25 2015-02-25 日本化薬株式会社 新規複素環式化合物及びその中間体の製造方法並びにその用途
KR101819996B1 (ko) 2011-03-10 2018-01-18 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 유기반도체 재료
WO2012129511A2 (en) 2011-03-24 2012-09-27 Northwestern University Semiconducting compounds and devices incorporating same
EP2755978A1 (en) 2011-09-12 2014-07-23 Polyera Corporation Compounds having semiconducting properties and related compositions and devices
US8658805B2 (en) * 2011-11-07 2014-02-25 Samsung Electronics Co., Ltd. Fused polyheteroaromatic compound, organic thin film including the compound, and electronic device including the organic thin film
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
KR101889004B1 (ko) * 2012-04-20 2018-08-20 삼성전자주식회사 축합다환 헤테로방향족 화합물, 이를 포함하는 유기 박막 및 상기 유기 박막을 포함하는 전자 소자
WO2014027581A1 (ja) 2012-08-14 2014-02-20 国立大学法人九州大学 複素環化合物及びその利用
JP6161168B2 (ja) * 2012-08-24 2017-07-12 日本化薬株式会社 芳香族化合物の製造方法
JP5964703B2 (ja) * 2012-09-10 2016-08-03 Dic株式会社 有機半導体材料、及び有機トランジスタ
TWI535726B (zh) 2012-09-10 2016-06-01 迪愛生股份有限公司 苯并噻吩苯并噻吩衍生物、有機半導體材料及有機電晶體
TW201444852A (zh) * 2013-01-22 2014-12-01 Nippon Kayaku Kk 溶液製程用之有機半導體材料以及有機半導體元件
WO2014125990A1 (ja) 2013-02-12 2014-08-21 Dic株式会社 絶縁材料用樹脂組成物、絶縁インキ、絶縁膜及びそれを用いた有機電界効果トランジスタ
WO2014136898A1 (ja) 2013-03-07 2014-09-12 Dic株式会社 有機薄膜、これを用いた有機半導体デバイスおよび有機トランジスタ
GB201304613D0 (en) * 2013-03-14 2013-05-01 Cambridge Display Tech Ltd Blend
JP5715664B2 (ja) * 2013-08-21 2015-05-13 日本化薬株式会社 有機半導体組成物
JP6220612B2 (ja) * 2013-09-13 2017-10-25 Dic株式会社 化合物、組成物、有機半導体材料及び有機薄膜トランジスタ
US10600964B2 (en) * 2013-12-17 2020-03-24 Rohm And Haas Electronic Materials Llc Highly crystalline electrically conducting organic materials, methods of manufacture thereof and articles comprising the same
JP6247560B2 (ja) * 2014-02-20 2017-12-13 富士フイルム株式会社 有機薄膜トランジスタ、有機半導体薄膜および有機半導体材料
JP6474110B2 (ja) * 2014-02-28 2019-02-27 国立大学法人 奈良先端科学技術大学院大学 熱電変換材料および熱電変換素子
JP6302995B2 (ja) * 2014-03-03 2018-03-28 富士フイルム株式会社 有機トランジスタ
JP6331579B2 (ja) * 2014-03-28 2018-05-30 東ソー株式会社 ヘテロアセン誘導体、有機半導体層、及び有機薄膜トランジスタ
JP6295781B2 (ja) * 2014-03-28 2018-03-20 東ソー株式会社 ヘテロアセン誘導体、有機半導体層、及び有機薄膜トランジスタ
JP6742983B2 (ja) * 2014-07-24 2020-08-19 フレックステッラ・インコーポレイテッド 有機エレクトロルミネッセンストランジスタ
JP6873034B2 (ja) 2014-08-18 2021-05-19 クラップ カンパニー リミテッドＣｌａｐ Ｃｏ．， Ｌｔｄ． 結晶性有機半導体材料の製造方法
US10522771B2 (en) 2014-12-01 2019-12-31 Samsung Electronics Co., Ltd. Composition, electronic device, and thin film transistor
JP6558777B2 (ja) * 2014-12-05 2019-08-14 日本化薬株式会社 有機化合物及びその用途
JP6413863B2 (ja) * 2015-03-19 2018-10-31 東ソー株式会社 ヘテロアセン誘導体、有機半導体層、及び有機薄膜トランジスタ
JP6399956B2 (ja) * 2015-03-31 2018-10-03 東ソー株式会社 ヘテロアセン誘導体、その製造方法、有機半導体層、及び有機薄膜トランジスタ
KR102407114B1 (ko) 2015-05-29 2022-06-08 삼성전자주식회사 절연액, 절연체, 박막 트랜지스터 및 전자 소자
KR102380151B1 (ko) 2015-08-31 2022-03-28 삼성전자주식회사 박막 트랜지스터, 및 이를 포함하는 전자 장치
JP6526585B2 (ja) * 2016-02-29 2019-06-05 日本化薬株式会社 縮合多環芳香族化合物及びその用途
US11198698B2 (en) 2016-02-29 2021-12-14 National Institute Of Advanced Industrial Science And Technology Organic semiconductor composition, organic thin film comprising same, and use thereof
JP6686559B2 (ja) * 2016-03-09 2020-04-22 東ソー株式会社 ヘテロアセン誘導体、有機半導体層、及び有機薄膜トランジスタ
JP6836591B2 (ja) 2016-07-19 2021-03-03 日本化薬株式会社 撮像素子用光電変換素子用材料及びそれを含む光電変換素子
JP6747147B2 (ja) * 2016-07-29 2020-08-26 東ソー株式会社 ヘテロアセン誘導体の製造方法
JP7109208B2 (ja) * 2017-03-29 2022-07-29 東ソー株式会社 ジイミダゾロベンゾジチオフェン化合物、その製造方法及びトランジスタ素子
JP7159586B2 (ja) * 2017-03-31 2022-10-25 東ソー株式会社 芳香族化合物、有機半導体層、及び有機薄膜トランジスタ
WO2018181462A1 (ja) * 2017-03-31 2018-10-04 東ソー株式会社 芳香族化合物、有機半導体層、及び有機薄膜トランジスタ
KR102464890B1 (ko) 2017-10-18 2022-11-07 삼성전자주식회사 축합다환 헤테로방향족 화합물, 유기 박막 및 전자 소자
US11485723B2 (en) 2017-10-19 2022-11-01 Merck Patent Gmbh Dibenzofurans and dibenzothiophenes
JP7279412B2 (ja) * 2018-03-27 2023-05-23 東ソー株式会社 芳香族化合物の製造方法
US11066418B2 (en) 2018-11-26 2021-07-20 Samsung Electronics Co., Ltd. Compound and thin film transistor and electronic device
KR20200061888A (ko) 2018-11-26 2020-06-03 삼성전자주식회사 화합물, 유기 박막, 박막 트랜지스터 및 전자 소자
KR20200067039A (ko) 2018-12-03 2020-06-11 삼성전자주식회사 유기 박막, 유기 박막 트랜지스터 및 전자 소자
US20230142592A1 (en) * 2020-03-04 2023-05-11 Tosoh Corporation Aromatic compound, organic semiconductor layer and organic thin film transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006077888A1 (ja) 2005-01-19 2006-07-27 National University Of Corporation Hiroshima University 新規な縮合多環芳香族化合物およびその利用
US7368331B2 (en) 2002-12-26 2008-05-06 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2883639B2 (ja) * 1989-07-18 1999-04-19 三井化学株式会社 チエノ〔３，２―ｂ〕チエニリデンビスベンゾキノン類およびその製造方法
DE4234230C2 (de) * 1992-10-10 2003-08-14 Covion Organic Semiconductors Substituierte Thieno[3,2-b]thiophene und ihre Verwendung
US6403809B1 (en) 1997-09-05 2002-06-11 Cambridge Display Technolog Limited Compounds for electronic devices
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
TWI363768B (en) * 2003-09-12 2012-05-11 Sumitomo Chemical Co Polymeric complex compound and polymeric light emitting element using same
CN1271051C (zh) * 2003-10-30 2006-08-23 复旦大学 氮杂芳环取代的四分枝功能分子材料及其制备方法
JP4500082B2 (ja) 2004-03-29 2010-07-14 旭化成株式会社 縮合多環芳香族化合物微粒子の製造方法、並びに、縮合多環芳香族化合物薄膜の製造方法
JP2005322895A (ja) 2004-04-09 2005-11-17 Mitsubishi Chemicals Corp 有機電子デバイスの製造方法及び有機電子デバイス
KR101314998B1 (ko) * 2006-12-13 2013-10-04 삼성전자주식회사 헤테로아센 화합물, 이를 포함하는 유기 박막 및 당해 박막을 포함하는 전자 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368331B2 (en) 2002-12-26 2008-05-06 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
WO2006077888A1 (ja) 2005-01-19 2006-07-27 National University Of Corporation Hiroshima University 新規な縮合多環芳香族化合物およびその利用

Also Published As

Publication number Publication date
EP2077590B1 (en) 2013-06-19
US8124964B2 (en) 2012-02-28
TW200835011A (en) 2008-08-16
CN101529609B (zh) 2010-10-20
WO2008047896A1 (fr) 2008-04-24
US20100032655A1 (en) 2010-02-11
CN101529609A (zh) 2009-09-09
JPWO2008047896A1 (ja) 2010-02-25
JP4581062B2 (ja) 2010-11-17
EP2077590A4 (en) 2011-01-12
EP2077590A1 (en) 2009-07-08
TWI462359B (zh) 2014-11-21
KR20090080042A (ko) 2009-07-23

Similar Documents

Publication Publication Date Title
KR101410150B1 (ko) 전계 효과 트랜지스터
JP5160078B2 (ja) 電界効果トランジスタ
JP5913107B2 (ja) 有機半導体材料、有機半導体組成物、有機薄膜及び電界効果トランジスタ並びにその製造方法
JP5840197B2 (ja) 有機電界効果トランジスタ及び有機半導体材料
JP5187737B2 (ja) 電界効果トランジスタ、その製造方法及びそれに用いる化合物、並びに半導体デバイス作製用インク
JPWO2007125671A1 (ja) 電界効果トランジスタ
KR20120083498A (ko) 유기 반도체 재료, 유기 반도체 박막 및 유기 박막 트랜지스터
WO2006107591A1 (en) Semiconductor materials for thin film transistors
JP2007266411A (ja) 電界効果トランジスタ
JP5913108B2 (ja) 有機半導体材料及び電界効果トランジスタ並びにその製造方法
JP2015199716A (ja) 多環縮環化合物、有機半導体材料、有機半導体デバイス及び有機トランジスタ
JP2012044109A (ja) 電界効果トランジスタ及びその製造方法
JP4868825B2 (ja) 有機系電界効果トランジスタ
JP5428113B2 (ja) 電界効果トランジスタ
US8901543B2 (en) Organic semiconductor device and its production method, and compound
WO2014136942A1 (ja) 有機薄膜の形成方法
JP6526585B2 (ja) 縮合多環芳香族化合物及びその用途
JP6214938B2 (ja) 有機半導体及びその用途、並びに半導体層形成用インク
JP7464397B2 (ja) ペリレン誘導体化合物、該化合物を用いた有機半導体用組成物、該有機半導体用組成物を用いた有機薄膜トランジスタ
JP2007266201A (ja) 電界効果トランジスタ
JP7317301B2 (ja) 有機半導体化合物及びその用途
JP2011093827A (ja) 新規な化合物、電界効果トランジスタ、及び太陽電池

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6