JPWO2007125671A1 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JPWO2007125671A1 JPWO2007125671A1 JP2008513095A JP2008513095A JPWO2007125671A1 JP WO2007125671 A1 JPWO2007125671 A1 JP WO2007125671A1 JP 2008513095 A JP2008513095 A JP 2008513095A JP 2008513095 A JP2008513095 A JP 2008513095A JP WO2007125671 A1 JPWO2007125671 A1 JP WO2007125671A1
- Authority
- JP
- Japan
- Prior art keywords
- group
- field effect
- effect transistor
- semiconductor material
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/649—Aromatic compounds comprising a hetero atom
- H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
- H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
- H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
Abstract
本発明は、下記式（１）、（２）または（３）で表される化合物の少なくとも１種と、電子輸送型の半導体材料を有することを特徴とする電界効果トランジスタを提供する。
（式中、Ｘ１〜Ｘ６はそれぞれ独立に硫黄原子、セレン原子又はテルル原子を、Ｒ１〜Ｒ６はそれぞれ独立に置換されていてもよい芳香族基を表す。）
（式中、Ｘ１〜Ｘ６はそれぞれ独立に硫黄原子、セレン原子又はテルル原子を、Ｒ１〜Ｒ６はそれぞれ独立に置換されていてもよい芳香族基を表す。）
Description
本発明は、電界効果トランジスタに関する。更に詳しくは、本発明は、特定の有機複素環化合物と電子輸送型の半導体材料を有することを特徴とする電界効果トランジスタに関する。
電界効果トランジスタは、一般に、基板上の半導体材料にソース電極、ドレイン電極、及びこれらの電極と絶縁体層を介してのゲート電極等を設けた構造を有しており、論理回路素子として集積回路に使用されるほか、スイッチング素子などにも幅広く用いられている。現在、電界効果トランジスタにはシリコンを中心とする無機系の半導体材料が使われており、特にアモルファスシリコンを用いてガラスなどの基板上に作成された薄膜トランジスタがディスプレイ等に利用されている。このような無機の半導体材料を用いた場合、電界効果トランジスタの製造時に高温や真空で処理する必要があり、高額な設備投資や製造に多くのエネルギーを要するため、コストが非常に高いものとなっている。又、無機の半導体材料を用いた場合、電界効果トランジスタの製造時に高温に曝されるために基板にはフィルムやプラスチックのような耐熱性が十分でない基板を利用することが出来ず、その応用が制限されている。
これに対して、電界効果トランジスタの製造時に高温での処理を必要としない有機の半導体材料を用いた電界効果トランジスタの研究、開発が行われている。有機材料を用いることにより、低温プロセスでの製造が可能になり基板の選択が容易になる。その結果、フレキシブル性に優れ、且つ軽量で壊れにくい電界効果トランジスタの作成が可能になる。また電界効果トランジスタの作成工程において、溶液の塗布、インクジェットなどによる印刷等の手法を採用することにより、大面積の電界効果トランジスタを低コストで製造できる可能性がある。また有機の半導体材料用の化合物としては様々なものが選択可能であり、その特性を活かしたこれまでに無い機能の発現が期待されている。
有機化合物を半導体材料として用いた例としては、これまで各種の検討がなされており、例えばペンタセン、チオフェン又はこれらのオリゴマーやポリマーを利用したものが正孔輸送型（Ｐ型）特性を有する材料としてすでに知られている（特許文献１及び２参照）。ペンタセンは５個のベンゼン環が直線状に縮合したアセン系の芳香族炭化水素であり、これを半導体材料として用いた電界効果トランジスタは、現在実用化されているアモルファスシリコンに匹敵する電荷の移動度（キャリア移動度）を示すことが報告されている。しかしその性能は化合物の純度に大きく影響を受け、しかもその精製が困難であり、トランジスタ材料として用いるには製造コストが高いものとなっている。さらにはこの化合物を用いた電界効果トランジスタは、環境による劣化が起こり安定性に問題がある。またチオフェン系の化合物を用いた場合においても同様の問題点があり、それぞれ実用性の高い材料とは言いがたい現状である。その中で、ＤＰｈ−ＢＤＳ系化合物及びＤＰｈ−ＢＳＢＳ系化合物は優れたＰ型の半導体特性を示し、さらに安定であると報告されており、実用的な有機半導体材料として、有機電界効果トランジスタとしての期待が高い（特許文献３及び非特許文献１、非特許文献２参照）。
また電子輸送（Ｎ型）特性を有する有機半導体材料としては、フッ素化ペンタセンやフッ素化フタロシアニン、Ｃ６０、ペリレンテトラカルボン酸無水物及びそのイミド誘導体、ナフタレンテトラカルボン酸無水物及びそのイミド誘導体、ジシアノピラジノキノキサリン誘導体などが挙げられる。しかし、これらのＮ型有機半導体材料は、Ｐ型材料に比べまだ研究開発が遅れているため、その種類が限られており、また総じてキャリア移動度が低く、化合物自体のコストや安定性などにも問題が多く残っている。より良好な特性のＮ型有機半導体が得られれば、Ｐ型有機半導体との組み合わせにおいて、回路設計の自由度が向上し、より小型で低消費電力の有機電子回路（相補型集積回路：ＣＭＯＳ）の実用化の可能性が高くなるため、この開発も重要である。
有機化合物を半導体材料として用いた例としては、これまで各種の検討がなされており、例えばペンタセン、チオフェン又はこれらのオリゴマーやポリマーを利用したものが正孔輸送型（Ｐ型）特性を有する材料としてすでに知られている（特許文献１及び２参照）。ペンタセンは５個のベンゼン環が直線状に縮合したアセン系の芳香族炭化水素であり、これを半導体材料として用いた電界効果トランジスタは、現在実用化されているアモルファスシリコンに匹敵する電荷の移動度（キャリア移動度）を示すことが報告されている。しかしその性能は化合物の純度に大きく影響を受け、しかもその精製が困難であり、トランジスタ材料として用いるには製造コストが高いものとなっている。さらにはこの化合物を用いた電界効果トランジスタは、環境による劣化が起こり安定性に問題がある。またチオフェン系の化合物を用いた場合においても同様の問題点があり、それぞれ実用性の高い材料とは言いがたい現状である。その中で、ＤＰｈ−ＢＤＳ系化合物及びＤＰｈ−ＢＳＢＳ系化合物は優れたＰ型の半導体特性を示し、さらに安定であると報告されており、実用的な有機半導体材料として、有機電界効果トランジスタとしての期待が高い（特許文献３及び非特許文献１、非特許文献２参照）。
また電子輸送（Ｎ型）特性を有する有機半導体材料としては、フッ素化ペンタセンやフッ素化フタロシアニン、Ｃ６０、ペリレンテトラカルボン酸無水物及びそのイミド誘導体、ナフタレンテトラカルボン酸無水物及びそのイミド誘導体、ジシアノピラジノキノキサリン誘導体などが挙げられる。しかし、これらのＮ型有機半導体材料は、Ｐ型材料に比べまだ研究開発が遅れているため、その種類が限られており、また総じてキャリア移動度が低く、化合物自体のコストや安定性などにも問題が多く残っている。より良好な特性のＮ型有機半導体が得られれば、Ｐ型有機半導体との組み合わせにおいて、回路設計の自由度が向上し、より小型で低消費電力の有機電子回路（相補型集積回路：ＣＭＯＳ）の実用化の可能性が高くなるため、この開発も重要である。
一方、同一素子上で、ゲート電圧の極性を変えることにより、Ｎ型でもＰ型でも駆動するアンバイポーラー型電界効果トランジスタが注目されている。この実現により上記のＰ型とＮ型を別々に組み合わせるよりも、非常に簡便にＣＭＯＳ回路の作製が可能となり、その他の応用にも道が開けてくると考えられる。従来、アンバイポーラー型電界効果トランジスタの作製には、上記のペンタセンとフッ素化ペンタセンを用いたり、フタロシアニンとフッ素化フタロシアニンを用いて、それぞれを積層や混合についての技術の報告がなされている（非特許文献３及び非特許文献４、非特許文献４参照）。また単一の材料を用いて、仕事関数の低いカルシウムを電極に用いることなどにより、アンバイポーラー型電界効果トランジスタが作製出来ることが示されている。
しかしこれらの素子は、Ｎ型、Ｐ型の両極性とも、またはどちらかの極性が実用的な水準の移動度を有していないことや、大気中での測定時には特性が急激に落ちてしまうという欠点を有する。そのため、これらの欠点を克服した実用的なアンバイポーラー型電界効果トランジスタの開発が望まれている。
しかしこれらの素子は、Ｎ型、Ｐ型の両極性とも、またはどちらかの極性が実用的な水準の移動度を有していないことや、大気中での測定時には特性が急激に落ちてしまうという欠点を有する。そのため、これらの欠点を克服した実用的なアンバイポーラー型電界効果トランジスタの開発が望まれている。
本発明は実用的な水準の電荷移動度を有し、大気中での安定性に優れたアンバイポーラー型電界効果トランジスタを提供することを目的とする。
本発明者等は、上記課題を解決すべく鋭意検討の結果、特定の構造を有する複素環式化合物と電子輸送型半導体材料を構成成分として用いることにより、優れたキャリア移動度を示し、かつ安定性に優れた電界効果トランジスタが得られ、さらにその素子がアンバイポーラー特性を示すことを見出し、本発明を完成させるに至った。
即ち、本発明の構成は以下の通りである。
（１）下記式（１）、（２）または（３）で表される化合物の少なくとも１種と、電子輸送型の半導体材料を有することを特徴とする電界効果トランジスタ。
（１）下記式（１）、（２）または（３）で表される化合物の少なくとも１種と、電子輸送型の半導体材料を有することを特徴とする電界効果トランジスタ。
（式中、Ｘ１〜Ｘ６はそれぞれ独立に硫黄原子、セレン原子又はテルル原子を、Ｒ１〜Ｒ６はそれぞれ独立に置換されていてもよい芳香族基を表す。）
（２）電子輸送型の半導体材料がフラーレン、カーボンナノチューブ及びカーボンナノホーンからなる群から選ばれるかご状炭素ナノ物質である、上記（１）項に記載の電界効果トランジスタ。
（３）電子輸送型の半導体材料がフラーレンである、上記（２）項に記載の電界効果トランジスタ。
（４）式（１）、（２）または（３）で表される化合物の少なくとも１種を含む層と、電子輸送型の半導体材料を含む層が積層構造を有している、上記（１）〜（３）項のいずれか１項に記載の電界効果トランジスタ。
（５）絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極上に、式（１）、（２）または（３）で表される化合物を含む層、及び電子輸送型の半導体材料を含む層が積層されている、上記（１）〜（４）項のいずれか１項に記載の電界効果トランジスタ。
（６）ゲート電極上に設けられた絶縁体層上に、式（１）、（２）または（３）で表される化合物を含む層、及び電子輸送型の半導体材料を含む層が積層され、さらに該層の最上部に接するようにソース電極及びドレイン電極がそれぞれ設けられているトップコンタクト型の、上記（１）〜（４）項のいずれか１項に記載の電界効果トランジスタ。
（７）大気下で電子と正孔の電荷において０．０１ｃｍ２／Ｖｓ以上の移動度を示す、上記（１）〜（６）項のいずれか１項に記載のアンバイポーラー型電界効果トランジスタ。
（２）電子輸送型の半導体材料がフラーレン、カーボンナノチューブ及びカーボンナノホーンからなる群から選ばれるかご状炭素ナノ物質である、上記（１）項に記載の電界効果トランジスタ。
（３）電子輸送型の半導体材料がフラーレンである、上記（２）項に記載の電界効果トランジスタ。
（４）式（１）、（２）または（３）で表される化合物の少なくとも１種を含む層と、電子輸送型の半導体材料を含む層が積層構造を有している、上記（１）〜（３）項のいずれか１項に記載の電界効果トランジスタ。
（５）絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極上に、式（１）、（２）または（３）で表される化合物を含む層、及び電子輸送型の半導体材料を含む層が積層されている、上記（１）〜（４）項のいずれか１項に記載の電界効果トランジスタ。
（６）ゲート電極上に設けられた絶縁体層上に、式（１）、（２）または（３）で表される化合物を含む層、及び電子輸送型の半導体材料を含む層が積層され、さらに該層の最上部に接するようにソース電極及びドレイン電極がそれぞれ設けられているトップコンタクト型の、上記（１）〜（４）項のいずれか１項に記載の電界効果トランジスタ。
（７）大気下で電子と正孔の電荷において０．０１ｃｍ２／Ｖｓ以上の移動度を示す、上記（１）〜（６）項のいずれか１項に記載のアンバイポーラー型電界効果トランジスタ。
式（１）、（２）又は（３）で表される特定の構造を有する複素環式化合物と電子輸送型半導体材料を構成成分として用いることにより、優れたキャリア移動度を示し、かつ安定性に優れたアンバイポーラー型電界効果トランジスタを提供することが出来た。
本発明は特定の有機化合物と電子輸送型半導体材料を構成成分として用いた電界効果トランジスタである。該有機化合物として前記式（１）（２）又は（３）で表される複素環式化合物を使用する。これらの化合物は、これまで正孔輸送型の有機半導体として使用されてきた材料である。まず式（１）、（２）、（３）で示される化合物について説明する。
Ｘ1〜Ｘ６はそれぞれ独立に硫黄原子、セレン原子又はテルル原子であり、好ましくは硫黄原子、セレン原子である。Ｒ1〜Ｒ６はそれぞれ独立に置換されていてもよい芳香族基を示す。
置換されていてもよい芳香族基における芳香族基の例としては、フェニル基、ナフチル基、アンスリル基、フェナンスリル基、ピレニル基、ベンゾピレニル基などの芳香族炭化水素基や、ピリジル基、ピラジル基、ピリミジル基、キノリル基、イソキノリル基、ピロリル基、インドレニル基、イミダゾリル基、カルバゾリル基、チエニル基、フリル基、ピラニル基、ピリドニル基などの複素環基、ベンゾキノリル基、アントラキノリル基、ベンゾチエニル基、ベンゾフリル基のような縮合系複素環基が挙げられる。これらのうち、好ましいものとしてはフェニル基、ナフチル基、ピリジル基及びチエニル基が挙げられる。最も好ましいものとしてはフェニル基、ナフチル基が挙げられる。
置換されていてもよい芳香族基における芳香族基の例としては、フェニル基、ナフチル基、アンスリル基、フェナンスリル基、ピレニル基、ベンゾピレニル基などの芳香族炭化水素基や、ピリジル基、ピラジル基、ピリミジル基、キノリル基、イソキノリル基、ピロリル基、インドレニル基、イミダゾリル基、カルバゾリル基、チエニル基、フリル基、ピラニル基、ピリドニル基などの複素環基、ベンゾキノリル基、アントラキノリル基、ベンゾチエニル基、ベンゾフリル基のような縮合系複素環基が挙げられる。これらのうち、好ましいものとしてはフェニル基、ナフチル基、ピリジル基及びチエニル基が挙げられる。最も好ましいものとしてはフェニル基、ナフチル基が挙げられる。
置換されていてもよい芳香族基における置換基の例としては、特に制限はないが、置換基を有してもよい脂肪族炭化水素基（置換基として例えばハロゲン原子、ヒドロキシル基、メルカプト基、カルボン酸基、スルホン酸基、ニトロ基、アルコキシル基、アルキル置換アミノ基、アリール置換アミノ基、非置換アミノ基、アリール基、アシル基、アルコキシカルボニル基等）；置換基を有してもよい芳香族基（置換基として例えば、アルキル基、ハロゲン原子、ヒドロキシル基、メルカプト基、カルボン酸基、スルホン酸基、ニトロ基、アルコキシル基、アルキル置換アミノ基、アリール置換アミノ基、非置換アミノ基、アリール基、アシル基、アルコキシカルボニル基等）；シアノ基；イソシアノ基；チオシアナト基；イソチオシアナト基；ニトロ基；ニトロソ基；アシル基；アシルオキシ基；フッ素原子、塩素原子、臭素原子、ヨウ素原子等のハロゲン原子；ヒドロキシル基；メルカプト基；置換もしくは非置換アミノ基；アルコキシル基；アルコキシアルキル基；チオアルキル基；置換基を有してもよい芳香族オキシ基；スルホン酸基；スルフィニル基；スルホニル基；スルホン酸エステル基；スルファモイル基；カルボキシル基；カルバモイル基；ホルミル基；アルコキシカルボニル基等が挙げられる。このなかでも置換基を有してもよい脂肪族炭化水素基、置換基を有してもよい芳香族基、シアノ基、ニトロ基、アシル基、ハロゲン原子、ヒドロキシル基、メルカプト基、置換もしくは非置換アミノ基、アルコキシル基、置換基を有してもよい芳香族オキシ基等が好ましい。さらに好ましくは置換基を有してもよい脂肪族炭化水素基、置換基を有してもよい芳香族基、ニトロ基、ハロゲン原子、置換もしくは非置換アミノ基、アルコキシル基等が挙げられる。最も好ましくは置換基を有してもよい脂肪族炭化水素基又は置換基を有しても良い芳香族基及びハロゲン原子が挙げられる。
上記において、脂肪族炭化水素基としては飽和又は不飽和の直鎖、分岐又は環状の脂肪族炭化水素基が挙げられ、その炭素数は１〜２０が好ましい。ここで、飽和又は不飽和の直鎖、分岐の脂肪族炭化水素基の例としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｉｓｏ−ブチル基、アリル基、ｔ−ブチル基、ｎ−ペンチル基、ｎ−ヘキシル基、ｎ−オクチル基、ｎ−デシル基、ｎ−ドデシル基、ｎ−ステアリル基、ｎ−ブテニル基等が挙げられる。又、環状の脂肪族炭化水素基の例としては、シクロヘキシル基、シクロペンチル基、アダマンチル基、ノルボルニル基等の炭素数３乃至１２のシクロアルキル基が挙げられる。
また上記において、芳香族基としては、置換されていてもよい芳香族基における芳香族基の例と同様である。
また上記において、芳香族基としては、置換されていてもよい芳香族基における芳香族基の例と同様である。
化合物（１）（２）の製造方法は特許文献３及び非特許文献１に記載されている。また、化合物（３）の製造方法は非特許文献２に記載されている。
次に、式（１）で示される化合物の具体例を示す。先ず、表１には、式（１）で示される化合物のうち、下記式（４）で表されるフェニル置換された化合物の例（化合物Ｎｏ．１〜化合物Ｎｏ．８１）を示す。表１においては、フェニル基をＰｈ、４−メチルフェニル基を４−ＣＨ３Ｐｈ、４−フェニルフェニル基を４−ＰｈＰｈ、ナフチル基をＮｐ、チエニル基をＴｈ、４−ピリジル基を４−Ｐｙ、シクロヘキシル基をＣｙとそれぞれ略記する。又、特記されていないアルキル基は全て直鎖状のアルキル基である。
又、式（１）で示される化合物のうち式（４）で示されるフェニル置換された化合物以外の具体例（化合物Ｎｏ．８２〜化合物Ｎｏ．１１１）を以下に示す。
次に、式（２）で示される化合物の具体例を示す。先ず、表２には、式（２）で示される化合物のうち、下記式（５）で表されるフェニル置換された化合物の例（化合物Ｎｏ．１１２〜化合物Ｎｏ．１３７）を示す。表２においては、フェニル基をＰｈ、４−フェニルフェニル基を４−ＰｈＰｈ、ナフチル基をＮｐ、チエニル基をＴｈとそれぞれ略記する。又、特記されていないアルキル基は全て直鎖状のアルキル基である。
又、式（２）で示される化合物のうち式（５）で示されるフェニル置換された化合物以外の具体例（化合物Ｎｏ．１３８〜化合物Ｎｏ．１５１）を以下に示す。
次に、式（３）で示される化合物の具体例を示す。先ず、表３には、式（３）で示される化合物のうち、下記式（６）で表されるフェニル置換された化合物の例（化合物Ｎｏ．１５２〜化合物Ｎｏ．２２８）を示す。表３においては、フェニル基をＰｈ、４−フェニルフェニル基を４−ＰｈＰｈ、４−ピリジル基を４−Ｐｙ、ナフチル基をＮｐ、チエニル基をＴｈとそれぞれ略記する。又、特記されていないアルキル基は全て直鎖状のアルキル基である。
又、式（３）で示される化合物のうち式（６）で示されるフェニル置換された化合物以外の具体例（化合物Ｎｏ．２２９〜化合物Ｎｏ．２５０）を以下に示す。
次に電子輸送型半導体材料の説明をする。電子輸送型の半導体材料としては、有機・無機の材料が挙げられる。有機の半導体材料としては、ナフタレンテトラカルボン酸無水物やそのイミド化物、ペリレンテトラカルボン酸無水物やそのイミド化物、ペンタセンのフッ素化物、フタロシアニンのフッ素化物、オリゴチオフェンのフッ化アルキル誘導体、（Ｃ６０やＣ７０などの）フラーレン類及びカーボンナノチューブ、カーボンナノホーンなどのかご状炭素ナノ物質、無機の半導体材料としては、例えばｎ−ドープされたシリコン、ゲルマニウムなど、またＴｉＯ２、ＺｎＯ、ＳｎＯ２、Ｎｂ２Ｏ５、ＷＯ３、Ｉｎ２Ｏ３、ＳｒＴｉＯ３、Ｔａ２Ｏ５、ＺｒＯ２等の酸化物半導体、ＧａＡｓ、ＩｎＰ、ＣｄＳ、ＣｄＴｅ、Ｃｕ２Ｓ、ＣｕＩｎＳｅ２、ＣｕＩｎＳ２などの化合物系が挙げられる。
好ましくは、有機系半導体であり、更に好ましくはフラーレン類及びカーボンナノチューブ、カーボンナノホーンなどのかご状炭素ナノ物質が挙げられる。特に好ましくはＣ６０やＣ７０などのフラーレンが挙げられる。
好ましくは、有機系半導体であり、更に好ましくはフラーレン類及びカーボンナノチューブ、カーボンナノホーンなどのかご状炭素ナノ物質が挙げられる。特に好ましくはＣ６０やＣ７０などのフラーレンが挙げられる。
本発明の電界効果トランジスタ（Field effect transistor；以下ＦＥＴと略することがある）は、半導体に接して２つの電極（ソース電極及びドレイン電極）があり、その電極間に流れる電流を、ゲート電極と呼ばれるもう一つの電極に印加する電圧で制御するものである。
電界効果トランジスタとしては、ゲート電極が絶縁膜で絶縁されている構造（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＭＩＳ構造）が一般的に用いられる。絶縁膜に金属酸化膜を用いるものはＭＯＳ構造と呼ばれる。他には、ショットキー障壁を介してゲート電極が形成されている構造（ＭＥＳ）のものもあるが、有機半導体材料を用いたＦＥＴの場合、ＭＩＳ構造がよく用いられる。
以下、図を用いて本発明の電界効果トランジスタについてより詳細に説明するが、本発明はこれら構造には限られない。
図１に、本発明の電界効果トランジスタ（素子）のいくつかの態様例を示す。各例において、１がソース電極、２が半導体層、３がドレイン電極、４が絶縁体層、５がゲート電極、６が基板をそれぞれ表す。尚、各層や電極の配置は、素子の用途により適宜選択できる。Ａ〜Ｄは基板と並行方向に電流が流れるので、横型ＦＥＴと呼ばれる。Ａはボトムコンタクト型構造、Ｂはトップコンタクト型構造と呼ばれる。また、Ｃは有機単結晶のＦＥＴ作成によく用いられる構造で、半導体上にソース及びドレイン電極、絶縁体層を設け、さらにその上にゲート電極を形成している。Ｄはトップ＆ボトムコンタクト型トランジスタと呼ばれる構造である。Ｅは縦型の構造をもつＦＥＴである静電誘導トランジスタ（ＳＩＴ）の模式図である。このＳＩＴ構造によれば、電流の流れが平面状に広がるので一度に大量のキャリアが移動できる。またソース電極とドレイン電極が縦に配されているので電極間距離を小さくできるため応答が高速である。従って、大電流を流す、あるいは高速のスイッチングを行うなどの用途に好ましく適用できる。
図１に、本発明の電界効果トランジスタ（素子）のいくつかの態様例を示す。各例において、１がソース電極、２が半導体層、３がドレイン電極、４が絶縁体層、５がゲート電極、６が基板をそれぞれ表す。尚、各層や電極の配置は、素子の用途により適宜選択できる。Ａ〜Ｄは基板と並行方向に電流が流れるので、横型ＦＥＴと呼ばれる。Ａはボトムコンタクト型構造、Ｂはトップコンタクト型構造と呼ばれる。また、Ｃは有機単結晶のＦＥＴ作成によく用いられる構造で、半導体上にソース及びドレイン電極、絶縁体層を設け、さらにその上にゲート電極を形成している。Ｄはトップ＆ボトムコンタクト型トランジスタと呼ばれる構造である。Ｅは縦型の構造をもつＦＥＴである静電誘導トランジスタ（ＳＩＴ）の模式図である。このＳＩＴ構造によれば、電流の流れが平面状に広がるので一度に大量のキャリアが移動できる。またソース電極とドレイン電極が縦に配されているので電極間距離を小さくできるため応答が高速である。従って、大電流を流す、あるいは高速のスイッチングを行うなどの用途に好ましく適用できる。
各態様例における構成要素につき説明する。
基板６は、その上に形成される各層が剥離することなく保持できることが必要である。例えば樹脂フィルム、紙、ガラス、石英、セラミックなどの絶縁性材料、金属や合金などの導電性基板上にコーティング等により絶縁層を形成した物、樹脂と無機材料など各種組合せからなる材料等が使用しうる。使用しうる樹脂フィルムの例としては、例えばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリアミド、ポリイミド、ポリカーボネート、セルローストリアセテート、ポリエーテルイミドなどが挙げられる。樹脂フィルムや紙を用いると、素子に可撓性を持たせることができ、フレキシブルで、軽量となり、実用性が向上する。基板の厚さとしては、通常１μｍ〜１０ｍｍであり、好ましくは５μｍ〜５ｍｍである。
基板６は、その上に形成される各層が剥離することなく保持できることが必要である。例えば樹脂フィルム、紙、ガラス、石英、セラミックなどの絶縁性材料、金属や合金などの導電性基板上にコーティング等により絶縁層を形成した物、樹脂と無機材料など各種組合せからなる材料等が使用しうる。使用しうる樹脂フィルムの例としては、例えばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリアミド、ポリイミド、ポリカーボネート、セルローストリアセテート、ポリエーテルイミドなどが挙げられる。樹脂フィルムや紙を用いると、素子に可撓性を持たせることができ、フレキシブルで、軽量となり、実用性が向上する。基板の厚さとしては、通常１μｍ〜１０ｍｍであり、好ましくは５μｍ〜５ｍｍである。
ソース電極１、ドレイン電極３、ゲート電極５には導電性を有する材料が用いられる。例えば、白金、金、銀、アルミニウム、クロム、タングステン、タンタル、ニッケル、コバルト、銅、鉄、鉛、錫、チタン、インジウム、パラジウム、モリブデン、マグネシウム、カルシウム、バリウム、リチウム、カリウム、ナトリウム等の金属及びそれらを含む合金；ＩｎＯ2、ＺｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性酸化物；ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレン、ポリジアセチレン等の導電性高分子化合物；シリコン、ゲルマニウム、ガリウム砒素等の半導体；カーボンブラック、フラーレン、カーボンナノチューブ、グラファイト等の炭素材料等が使用されうる。また、導電性高分子化合物や半導体にはドーピングが行われていてもよい。その際のドーパントとしては、例えば、塩酸、硫酸、スルホン酸等の酸、ＰＦ5、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、リチウム、ナトリウム、カリウム等の金属原子等が用いられる。また、上記材料にカーボンブラックや金属粒子などを分散した導電性の複合材料も用いられる。これらの材料は電極の仕事関数を変化させることが出来、電子及び正孔の移動度を調整し、良好なアンバイポーラー特性を有する電界効果トランジスタを得ることが出来る。
各電極１、３、５には配線が連結されているが、配線も電極とほぼ同様の材料により作製される。
各電極１、３、５には配線が連結されているが、配線も電極とほぼ同様の材料により作製される。
絶縁体層４としては絶縁性を有する材料が用いられる。例えば、ポリパラキシリレン、ポリアクリレート、ポリメチルメタクリレート、ポリスチレン、ポリビニルフェノール、ポリアミド、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、エポキシ樹脂、フェノール樹脂等のポリマー及びこれらを組み合わせた共重合体；二酸化珪素、酸化アルミニウム、酸化チタン、酸化タンタル等の酸化物；ＳｒＴｉＯ3、ＢａＴｉＯ3等の強誘電性酸化物；窒化珪素、窒化アルミニウム等の窒化物；硫化物；フッ化物などの誘電体、あるいは、これら誘電体の粒子を分散させたポリマー等が使用しうる。絶縁体層４の膜厚は、材料によって異なるが、通常０．１ｎｍ〜１００μｍ、好ましくは０．５ｎｍ〜５０μｍ、より好ましくは５ｎｍ〜１０μｍである。
半導体層２の材料として、前記式（１）、（２）又は（３）で表される化合物の少なくとも１種と前述の電子輸送型の半導体材料が構成成分として用いられる。半導体層２の材料としては式（１）及び（３）の化合物が特に好ましい。半導体層の材料はこれらの構成成分の混合物を含んでいてもよいが、当該材料の総重量に対して、それぞれ式（１）、（２）または（３）で表される化合物と前述の電子輸送型の半導体材料を合計で５０質量％以上、好ましくは８０質量％以上、更に好ましくは９５質量％以上含むことが必要である。電界効果トランジスタの特性を改善したり他の特性を付与するために、必要に応じて他の半導体材料や各種添加剤が混合や積層されていてもよい。また半導体層２の構造としては、前記式（１）、（２）又は（３）で表される化合物と前述の電子輸送型の半導体材料が混合された状態で単層構造をとってもよいし、積層構造をとってもよい。
半導体層２の膜厚は、必要な機能を失わない範囲で、薄いほど好ましい。Ａ、Ｂ及びＤに示すような横型の電界効果トランジスタにおいては、所定以上の膜厚があれば素子の特性は膜厚に依存しない一方、膜厚が厚くなると漏れ電流が増加してくることもあるためである。必要な機能を示すために、通常、１ｎｍ〜１０μｍ、好ましくは５ｎｍ〜５μｍ、より好ましくは１０ｎｍ〜３μｍである。前記式（１）、（２）又は（３）で表される化合物と前述の電子輸送型の半導体材料が積層構造をとっている場合、トータルの膜厚は前述と同じでよい。それぞれの膜厚は必要な機能を失わない範囲で任意に調整できる。またこれらの材料の混合比率や膜厚を調整することによって、電子及び正孔の移動度が変化すると考えられ、良好なアンバイポーラー特性を有する電界効果トランジスタが得られる。
半導体層２の膜厚は、必要な機能を失わない範囲で、薄いほど好ましい。Ａ、Ｂ及びＤに示すような横型の電界効果トランジスタにおいては、所定以上の膜厚があれば素子の特性は膜厚に依存しない一方、膜厚が厚くなると漏れ電流が増加してくることもあるためである。必要な機能を示すために、通常、１ｎｍ〜１０μｍ、好ましくは５ｎｍ〜５μｍ、より好ましくは１０ｎｍ〜３μｍである。前記式（１）、（２）又は（３）で表される化合物と前述の電子輸送型の半導体材料が積層構造をとっている場合、トータルの膜厚は前述と同じでよい。それぞれの膜厚は必要な機能を失わない範囲で任意に調整できる。またこれらの材料の混合比率や膜厚を調整することによって、電子及び正孔の移動度が変化すると考えられ、良好なアンバイポーラー特性を有する電界効果トランジスタが得られる。
本発明の電界効果トランジスタには各層の間や素子の外面に必要に応じて他の層を設けることができる。例えば、半導体層上に直接または他の層を介して、保護層を形成すると、湿度や酸素などの外気の影響を小さくすることができ、また、素子のＯＮ／ＯＦＦ比を上げることが出来るなど、電気的特性を安定化できる利点もある。
保護層の材料としては特に限定されないが、例えば、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂からなる膜や、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化膜や窒化膜等の誘電体からなる膜が好ましく用いられる。特に、酸素や水分の透過率や吸水率の小さな樹脂（ポリマー）が好ましい。近年、有機ＥＬディスプレイ用に開発されている保護材料も使用が可能である。保護層の膜厚は、その目的に応じて任意の膜厚を採用できるが、通常１００ｎｍ〜１ｍｍである。
保護層の材料としては特に限定されないが、例えば、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂からなる膜や、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化膜や窒化膜等の誘電体からなる膜が好ましく用いられる。特に、酸素や水分の透過率や吸水率の小さな樹脂（ポリマー）が好ましい。近年、有機ＥＬディスプレイ用に開発されている保護材料も使用が可能である。保護層の膜厚は、その目的に応じて任意の膜厚を採用できるが、通常１００ｎｍ〜１ｍｍである。
また半導体が積層される基板または絶縁体層上などに表面処理を行うことにより、素子の特性を向上させることが可能である。例えば基板表面の親水性／疎水性の度合いを調整することにより、その上に成膜される膜の膜質を改良しうる。特に、有機半導体材料は分子の配向など膜の状態によって特性が大きく変わることがある。そのため、基板表面処理によって、基板とその後に成膜される半導体膜との界面部分の分子配向が制御され、キャリア移動度等の特性が改良されるものと考えられる。このような基板処理としては、例えば、ヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等による疎水化処理、塩酸や硫酸、酢酸等による酸処理、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等によるアルカリ処理、オゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュア・ブロジェット膜の形成処理、その他の絶縁体や半導体の薄膜の形成処理、機械的処理、コロナ放電などの電気的処理、繊維等を利用したラビング処理等が挙げられる。
これらの態様において各層を設ける方法としては、例えば真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等が適宜採用できる。
次に、本発明に係る電界効果トランジスタの製造方法について、図１の態様例Ａに示すボトムコンタクト型電界効果トランジスタ（ＦＥＴ）を例として、図２に基づき以下に説明する。
この製造方法は前記した他の態様の電界効果トランジスタ等にも同様に適用しうるものである。
この製造方法は前記した他の態様の電界効果トランジスタ等にも同様に適用しうるものである。
（基板及び基板処理）
基板６上に必要な層や電極を設けることで作製される（図２（１）参照）。基板としては上記で説明したものを用いうる。この基板上に前述の表面処理などを行うことも可能である。基板６の厚みは、必要な機能を妨げない範囲で薄い方が好ましい。材料によっても異なるが、通常１μｍ〜１０ｍｍであり、好ましくは５μｍ〜５ｍｍである。又、必要により、基板に電極の機能を持たせるようにしてもよい。
基板６上に必要な層や電極を設けることで作製される（図２（１）参照）。基板としては上記で説明したものを用いうる。この基板上に前述の表面処理などを行うことも可能である。基板６の厚みは、必要な機能を妨げない範囲で薄い方が好ましい。材料によっても異なるが、通常１μｍ〜１０ｍｍであり、好ましくは５μｍ〜５ｍｍである。又、必要により、基板に電極の機能を持たせるようにしてもよい。
（ゲート電極の形成）
基板６上にゲート電極５を形成する（図２（２）参照）。電極材料としては上記で説明したものが用いられる。電極膜を成膜する方法としては、各種の方法を用いることが出来、例えば真空蒸着法、スパッタ法、塗布法、熱転写法、印刷法、ゾルゲル法等が採用される。成膜時又は成膜後、所望の形状になるよう必要に応じてパターニングを行うのが好ましい。パターニングの方法としても各種の方法を用いうるが、例えばフォトレジストのパターニングとエッチングを組み合わせたフォトリソグラフィー法等が挙げられる。又、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれら手法を複数組み合わせた手法を利用し、パターニングすることも可能である。ゲート電極５の膜厚は、材料によっても異なるが、通常０．１ｎｍ〜１０μｍであり、好ましくは０．５ｎｍ〜５μｍであり、より好ましくは１ｎｍ〜３μｍである。又、ゲート電極と基板を兼ねる場合は上記の膜厚より大きくてもよい。
基板６上にゲート電極５を形成する（図２（２）参照）。電極材料としては上記で説明したものが用いられる。電極膜を成膜する方法としては、各種の方法を用いることが出来、例えば真空蒸着法、スパッタ法、塗布法、熱転写法、印刷法、ゾルゲル法等が採用される。成膜時又は成膜後、所望の形状になるよう必要に応じてパターニングを行うのが好ましい。パターニングの方法としても各種の方法を用いうるが、例えばフォトレジストのパターニングとエッチングを組み合わせたフォトリソグラフィー法等が挙げられる。又、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれら手法を複数組み合わせた手法を利用し、パターニングすることも可能である。ゲート電極５の膜厚は、材料によっても異なるが、通常０．１ｎｍ〜１０μｍであり、好ましくは０．５ｎｍ〜５μｍであり、より好ましくは１ｎｍ〜３μｍである。又、ゲート電極と基板を兼ねる場合は上記の膜厚より大きくてもよい。
（絶縁体層の形成）
ゲート電極５上に絶縁層４を形成する（図２（３）参照）。絶縁体材料としては上記で説明したもの等が用られる。絶縁体層４を形成するにあたっては各種の方法を用いうる。例えばスピンコーティング、スプレーコーティング、ディップコーティング、キャスト、バーコート、ブレードコーティングなどの塗布法、スクリーン印刷、オフセット印刷、インクジェット等の印刷法、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、イオンプレーティング法、スパッタリング法、大気圧プラズマ法、ＣＶＤ法などのドライプロセス法が挙げられる。その他、ゾルゲル法やアルミニウム上のアルマイト、シリコンの熱酸化膜のように金属上に酸化物膜を形成する方法等が採用される。
尚、絶縁体層と半導体層が接する部分においては、両層の界面で半導体分子を良好に配向させるために、絶縁体層に所定の表面処理を行うことができる。表面処理の手法は、基板の表面処理と同様のものが用いうる。絶縁体層４の膜厚は、その機能を損なわない範囲で薄い方が好ましい。通常０．１ｎｍ〜１００μｍであり、好ましくは０．５ｎｍ〜５０μｍであり、より好ましくは５ｎｍ〜１０μｍである。
ゲート電極５上に絶縁層４を形成する（図２（３）参照）。絶縁体材料としては上記で説明したもの等が用られる。絶縁体層４を形成するにあたっては各種の方法を用いうる。例えばスピンコーティング、スプレーコーティング、ディップコーティング、キャスト、バーコート、ブレードコーティングなどの塗布法、スクリーン印刷、オフセット印刷、インクジェット等の印刷法、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、イオンプレーティング法、スパッタリング法、大気圧プラズマ法、ＣＶＤ法などのドライプロセス法が挙げられる。その他、ゾルゲル法やアルミニウム上のアルマイト、シリコンの熱酸化膜のように金属上に酸化物膜を形成する方法等が採用される。
尚、絶縁体層と半導体層が接する部分においては、両層の界面で半導体分子を良好に配向させるために、絶縁体層に所定の表面処理を行うことができる。表面処理の手法は、基板の表面処理と同様のものが用いうる。絶縁体層４の膜厚は、その機能を損なわない範囲で薄い方が好ましい。通常０．１ｎｍ〜１００μｍであり、好ましくは０．５ｎｍ〜５０μｍであり、より好ましくは５ｎｍ〜１０μｍである。
（ソース電極及びドレイン電極の形成）
ソース電極１及びドレイン電極３の形成方法等はゲート電極５の場合に準じて形成することが出来る（図２（４）参照）。
ソース電極１及びドレイン電極３の形成方法等はゲート電極５の場合に準じて形成することが出来る（図２（４）参照）。
（半導体層の形成）
半導体材料としては上記で説明したような材料が使用される。半導体層を成膜するにあたっては、各種の方法を用いることが出来る。スパッタリング法、ＣＶＤ法、分子線エピタキシャル成長法、真空蒸着法等の真空プロセスでの形成方法と、ディップコート法、ダイコーター法、ロールコーター法、バーコーター法、スピンコート法等の塗布法、インクジェット法、スクリーン印刷法、オフセット印刷法、マイクロコンタクト印刷法などの溶液プロセスでの形成方法に大別される。以下、半導体層の形成方法について詳細に説明する。
半導体材料としては上記で説明したような材料が使用される。半導体層を成膜するにあたっては、各種の方法を用いることが出来る。スパッタリング法、ＣＶＤ法、分子線エピタキシャル成長法、真空蒸着法等の真空プロセスでの形成方法と、ディップコート法、ダイコーター法、ロールコーター法、バーコーター法、スピンコート法等の塗布法、インクジェット法、スクリーン印刷法、オフセット印刷法、マイクロコンタクト印刷法などの溶液プロセスでの形成方法に大別される。以下、半導体層の形成方法について詳細に説明する。
まず、材料を真空プロセスによって成膜し半導体層を得る方法について説明する。
前記半導体材料をルツボや金属のボート中で真空下、加熱し、蒸発した半導体材料を基板（絶縁体層、ソース電極及びドレイン電極の露出部）に付着（蒸着）させる方法（真空蒸着法）が好ましく採用される。この際、真空度は、通常１．０×１０−１Ｐａ以下、好ましくは１．０×１０−４Ｐａ以下である。また、蒸着時の基板温度によって半導体膜、ひいては電界効果トランジスタの特性が変化するので、注意深く基板温度を選択するのが好ましい。蒸着時の基板温度は通常、０〜２００℃、好ましくは１０〜１５０℃である。また、蒸着速度は、通常０．００１ｎｍ／秒〜１０ｎｍ／秒であり、好ましくは０．０１ｎｍ／秒〜１ｎｍ／秒である。半導体材料から形成される半導体層の膜厚は、通常１ｎｍ〜１０μｍ、好ましくは５ｎｍ〜１μｍである。
尚、半導体層形成のための材料を加熱、蒸発させ基板に付着させる方法に代えて、加速したアルゴン等のイオンを材料ターゲットに衝突させて材料原子を叩きだし基板に付着させるスパッタリング法を用いてもよい。特に無機系の半導体材料は沸点が高く、蒸着が困難なこともあり、様々なプロセスが使用できる。
また半導体材料を積層構造とするためには、順次に各々の材料を加熱、蒸発させ、積層させることにより得られる。混合する場合には、通常、各々の材料を同時に加熱、蒸発させる共蒸着により材料の混合した構造の半導体層を得ることが出来る。
前記半導体材料をルツボや金属のボート中で真空下、加熱し、蒸発した半導体材料を基板（絶縁体層、ソース電極及びドレイン電極の露出部）に付着（蒸着）させる方法（真空蒸着法）が好ましく採用される。この際、真空度は、通常１．０×１０−１Ｐａ以下、好ましくは１．０×１０−４Ｐａ以下である。また、蒸着時の基板温度によって半導体膜、ひいては電界効果トランジスタの特性が変化するので、注意深く基板温度を選択するのが好ましい。蒸着時の基板温度は通常、０〜２００℃、好ましくは１０〜１５０℃である。また、蒸着速度は、通常０．００１ｎｍ／秒〜１０ｎｍ／秒であり、好ましくは０．０１ｎｍ／秒〜１ｎｍ／秒である。半導体材料から形成される半導体層の膜厚は、通常１ｎｍ〜１０μｍ、好ましくは５ｎｍ〜１μｍである。
尚、半導体層形成のための材料を加熱、蒸発させ基板に付着させる方法に代えて、加速したアルゴン等のイオンを材料ターゲットに衝突させて材料原子を叩きだし基板に付着させるスパッタリング法を用いてもよい。特に無機系の半導体材料は沸点が高く、蒸着が困難なこともあり、様々なプロセスが使用できる。
また半導体材料を積層構造とするためには、順次に各々の材料を加熱、蒸発させ、積層させることにより得られる。混合する場合には、通常、各々の材料を同時に加熱、蒸発させる共蒸着により材料の混合した構造の半導体層を得ることが出来る。
本発明における有機の半導体材料は、比較的低分子化合物であるため、このような真空プロセスが好ましく用いうる。このような真空プロセスには、やや高価な設備が必要であるというものの、成膜性が良く均一な膜が得られやすいという利点がある。
次に、半導体材料を溶液プロセスによって成膜し半導体層を得る方法について説明する。この方法は一般的には溶媒に溶解する有機の半導体材料の場合に使用することが多く、無機系の材料の場合は均一な膜を作成することが通常、比較的困難である。
この方法では、前記材料を溶媒に溶解又は分散し、基板（絶縁体層、ソース電極及びドレイン電極の露出部）に塗布する。塗布の方法としては、キャスティング、スピンコーティング、ディップコーティング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング等のコーティング法や、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法等、さらにはこれらの手法を複数組み合わせた方法を採用しうる。更に、塗布方法に類似した方法として水面上に形成した単分子膜を基板に移し積層するラングミュアプロジェクト法、液晶や融液状態を２枚の基板で挟んだり毛管現象で基板間に導入する方法等も採用出来る。これらの方法により形成される半導体層の膜厚は、機能を損なわない範囲で薄い方が好ましい。膜厚が大きくなると漏れ電流が大きくなる懸念がある。半導体層の膜厚は、通常１ｎｍ〜１０μｍ、好ましくは５ｎｍ〜５μｍ、より好ましくは１０ｎｍ〜３μｍである。
また半導体材料の混合膜は、各材料を一緒に溶解させ、上記のプロセスで成膜することによって容易に得られる。しかし積層構造とするためには、それぞれの材料の溶媒への溶解度の問題や、積層時に先に出来た膜が後から成膜する材料の溶液に浸食されてしまうこともあり、成膜条件の最適化が必要となる。半導体層を形成するにあたり、このような溶液プロセスを用いると、比較的安価な設備で大面積の電界効果トランジスタを製造できるという利点がある。
この方法では、前記材料を溶媒に溶解又は分散し、基板（絶縁体層、ソース電極及びドレイン電極の露出部）に塗布する。塗布の方法としては、キャスティング、スピンコーティング、ディップコーティング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング等のコーティング法や、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法等、さらにはこれらの手法を複数組み合わせた方法を採用しうる。更に、塗布方法に類似した方法として水面上に形成した単分子膜を基板に移し積層するラングミュアプロジェクト法、液晶や融液状態を２枚の基板で挟んだり毛管現象で基板間に導入する方法等も採用出来る。これらの方法により形成される半導体層の膜厚は、機能を損なわない範囲で薄い方が好ましい。膜厚が大きくなると漏れ電流が大きくなる懸念がある。半導体層の膜厚は、通常１ｎｍ〜１０μｍ、好ましくは５ｎｍ〜５μｍ、より好ましくは１０ｎｍ〜３μｍである。
また半導体材料の混合膜は、各材料を一緒に溶解させ、上記のプロセスで成膜することによって容易に得られる。しかし積層構造とするためには、それぞれの材料の溶媒への溶解度の問題や、積層時に先に出来た膜が後から成膜する材料の溶液に浸食されてしまうこともあり、成膜条件の最適化が必要となる。半導体層を形成するにあたり、このような溶液プロセスを用いると、比較的安価な設備で大面積の電界効果トランジスタを製造できるという利点がある。
このように形成された半導体層（図２（５）参照）は、後処理によりさらに特性を改良することが可能である。例えば、加熱処理により、成膜時に生じた膜中の歪みを緩和することができ、特性の向上や安定化を図ることができる。さらに、酸素や水素等の酸化性あるいは還元性の気体や液体にさらすことにより、酸化あるいは還元による特性変化を誘起することもできる。これは、例えば膜中のキャリア密度の増加あるいは減少の目的で利用することができる。
また、ドーピングと呼ばれる手法おいて、微量の元素、原子団、分子、高分子を半導体層に加えることにより、特性を変化させることができる。例えば、酸素、水素、塩酸、硫酸、スルホン酸等の酸、ＰＦ5、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウム、カリウム等の金属原子等をドーピングすることが出来る。これは、半導体層に対して、これらのガスを接触させたり、溶液に浸したり、電気化学的なドーピング処理をすることにより達成できる。これらのドーピングは膜の形成後でなくても、材料合成時に添加したり、溶液からの作製プロセスでは、その溶液に添加したり、前駆体膜の段階で添加することができる。また蒸着時に添加する材料を共蒸着したり、膜形成時の雰囲気に混合したり、さらにはイオンを真空中で加速して膜に衝突させてドーピングすることも可能である。
これらのドーピングの効果は、キャリア密度の増加あるいは減少による電気伝導度の変化、キャリアの極性の変化（ｐ型、ｎ型）、フェルミ準位の変化等が挙げられる。この様なドーピングは半導体素子では良く利用されているものである。
（保護層）
半導体層上に保護層７を形成すると、外気の影響を最小限にでき、又、電界効果トランジスタの電気的特性を安定化できるという利点がある（図２（６）参照）。保護層材料としては前記のものが使用される。保護層７の膜厚は、その目的に応じて任意の膜厚を採用できるが、通常１００ｎｍ〜１ｍｍである。
保護層を成膜するにあたっては各種の方法を採用しうる。保護層が樹脂からなる場合は、例えば、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法などが挙げられる。成膜後に架橋処理を行ってもよい。保護層が無機物からなる場合は、例えば、スパッタリング法、蒸着法等の真空プロセスでの形成方法や、ゾルゲル法等の溶液プロセスでの形成方法も用いることができる。
本発明の電界効果トランジスタにおいては半導体層上の他、各層の間にも必要に応じて保護層を設けることが出来る。それらの層は電界効果トランジスタの電気的特性の安定化に役立つ。
半導体層上に保護層７を形成すると、外気の影響を最小限にでき、又、電界効果トランジスタの電気的特性を安定化できるという利点がある（図２（６）参照）。保護層材料としては前記のものが使用される。保護層７の膜厚は、その目的に応じて任意の膜厚を採用できるが、通常１００ｎｍ〜１ｍｍである。
保護層を成膜するにあたっては各種の方法を採用しうる。保護層が樹脂からなる場合は、例えば、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法などが挙げられる。成膜後に架橋処理を行ってもよい。保護層が無機物からなる場合は、例えば、スパッタリング法、蒸着法等の真空プロセスでの形成方法や、ゾルゲル法等の溶液プロセスでの形成方法も用いることができる。
本発明の電界効果トランジスタにおいては半導体層上の他、各層の間にも必要に応じて保護層を設けることが出来る。それらの層は電界効果トランジスタの電気的特性の安定化に役立つ。
本発明によれば、主に有機材料を半導体材料として用いているため比較的低温プロセスでの製造が可能である。従って、高温にさらされる条件下では使用できなかったプラスチック板、プラスチックフィルム等フレキシブルな材質も基板として用いることができる。その結果、軽量で柔軟性に優れた壊れにくい素子の製造が可能になり、ディスプレイのアクティブマトリクスのスイッチング素子等として利用することができる。ディスプレイとしては、例えば液晶ディスプレイ、高分子分散型液晶ディスプレイ、電気泳動型ディスプレイ、ＥＬディスプレイ、エレクトロクロミック型ディスプレイ、粒子回転型ディスプレイ等が挙げられる。また、本発明の電界効果トランジスタは塗布法あるいは印刷プロセスでの製造が可能であることから、大面積ディスプレイの製造にも適している。
本発明の電界効果トランジスタは、アンバイポーラー型であるために、簡便にＣＭＯＳ回路を形成することが可能になると期待される。通常は、Ｎ型とＰ型の半導体材料を別々にパータンニングすることでＣＭＯＳ回路の作製は可能であるが、製造プロセスが煩雑となり、コストも高いものになってしまう。しかし、本発明の電界効果トランジスタにより非常にコストを安くすることが可能となると考えられる。
また、本発明の電界効果トランジスタによって形成されたＣＭＯＳ回路は、メモリー回路素子、信号ドライバー回路素子、信号処理回路素子などのデジタル素子やアナログ素子としても利用できる。さらにこれらを組み合わせることによりＩＣカードやＩＣタグの作製が可能となる。更に、本発明の電界効果トランジスタは、化学物質等の外部刺激によりその特性に変化を起こすことができるので、ＦＥＴセンサーとしての利用も可能である。
また、本発明の電界効果トランジスタによって形成されたＣＭＯＳ回路は、メモリー回路素子、信号ドライバー回路素子、信号処理回路素子などのデジタル素子やアナログ素子としても利用できる。さらにこれらを組み合わせることによりＩＣカードやＩＣタグの作製が可能となる。更に、本発明の電界効果トランジスタは、化学物質等の外部刺激によりその特性に変化を起こすことができるので、ＦＥＴセンサーとしての利用も可能である。
電界効果トランジスタの動作特性は、半導体層のキャリア移動度、電導度、絶縁層の静電容量、素子の構成（ソース・ドレイン電極間距離及び幅、絶縁層の膜厚等）などにより決まる。電界効果トランジスタに用いる半導体用の材料としては、キャリア移動度が高いものほど好ましい。
これまでにも比較的高い移動度を真空中で示す素子の報告は幾つかあったが、大気中で安定に高移動度のアンバイポーラー特性を示す報告はされていなかった。それに対して、本発明における式（１）、式（２）または式（３）で表される化合物を少なくとも１種と電子輸送型の半導体材料を有することを特徴とする電界効果トランジスタは、大気中で高い移動度を示し、アンバイポーラー特性を有する。特に各々の材料を積層構造とすることで、単層の状態と比較して高い移動度と、大気中における高い安定性を示す。さらに、本発明の電界効果トランジスタは長期間にわたって劣化が少ない安定なアンバイポーラー特性を示す。また、本発明の電界効果トランジスタは、複雑な製造プロセスを経ずに安価な半導体回路が作製でき、さらに長期間にわたって安定な電気特性を有し、安定性が高く寿命が長い電子回路が得られるという利点がある。
これまでにも比較的高い移動度を真空中で示す素子の報告は幾つかあったが、大気中で安定に高移動度のアンバイポーラー特性を示す報告はされていなかった。それに対して、本発明における式（１）、式（２）または式（３）で表される化合物を少なくとも１種と電子輸送型の半導体材料を有することを特徴とする電界効果トランジスタは、大気中で高い移動度を示し、アンバイポーラー特性を有する。特に各々の材料を積層構造とすることで、単層の状態と比較して高い移動度と、大気中における高い安定性を示す。さらに、本発明の電界効果トランジスタは長期間にわたって劣化が少ない安定なアンバイポーラー特性を示す。また、本発明の電界効果トランジスタは、複雑な製造プロセスを経ずに安価な半導体回路が作製でき、さらに長期間にわたって安定な電気特性を有し、安定性が高く寿命が長い電子回路が得られるという利点がある。
以下、実施例を挙げて本発明を更に詳細に説明するが、本発明はこれらの例に限定されるものではない。実施例中、部は特に指定しない限り質量部を、また％は質量％をそれぞれ表す。
合成例１
J.Am.Chem.Soc.,1997,119,4578. に記載の方法に従って得られた１，４−ジブロモ−２，５−ビス（フェニルエチニル）ベンゼン１部をテトラヒドロフラン１８部に溶解し、−７８℃で１．６モルｔ−ブチルリチウム（ペンタン溶液）６部を加えてリチオ化した後、セレン粉末０．２部と反応させることにより黄色粉末を得た。得られた粉末を真空昇華精製を行い、化合物（３４）の精製物０．３ｇを得た。
合成例２
合成例１のセレン粉末の代わりに硫黄粉末を用いることで、化合物（１）の精製物０．３ｇを得た。
J.Am.Chem.Soc.,1997,119,4578. に記載の方法に従って得られた１，４−ジブロモ−２，５−ビス（フェニルエチニル）ベンゼン１部をテトラヒドロフラン１８部に溶解し、−７８℃で１．６モルｔ−ブチルリチウム（ペンタン溶液）６部を加えてリチオ化した後、セレン粉末０．２部と反応させることにより黄色粉末を得た。得られた粉末を真空昇華精製を行い、化合物（３４）の精製物０．３ｇを得た。
合成例２
合成例１のセレン粉末の代わりに硫黄粉末を用いることで、化合物（１）の精製物０．３ｇを得た。
合成例３
非特許文献 S.Y.Zherdeva et al.,Zh.Organi.Khimi,1980,16,430 を参考に、１から４の合成を以下のように行った。市販の化合物である１をクロロスルホン酸中で加熱することで２へと定量的に変換した。続いて２を酢酸中に懸濁し、５５％ヨウ化水素酸を加えて加熱し、生成した沈殿を一旦濾取後、再度、沈殿物を酢酸中に臭素とともに混合・加熱して３を黄色の沈殿物として得た。さらに、３と薄片状の錫を酢酸中に加え加熱し、濃塩酸を徐々に加えることで４を白色の沈殿として得た。
４（２ｇ）をエタノール（６０ｍＬ）、硫酸（４．０ｍＬ）と混合し、これに亜硝酸イソアミル（３．０ｍＬ）を加えた後、ヨウ化カリウム（３．６ｇ）と反応させることで、ジヨード体５（２．９ｇ）を得た。続いて、５（０．５ｇ）とフェニルボロン酸（０．３ｇ）、リン酸三カリウム（３．４ｇ）をＤＭＦ（２０ｍｌ）中で、パラジウム・テトラキストリフェニルホスフィン（０．１ｇ）存在下、反応させることでＤＰｈ−ＢＴＢＴ（０．２ｇ）を得た。
非特許文献 S.Y.Zherdeva et al.,Zh.Organi.Khimi,1980,16,430 を参考に、１から４の合成を以下のように行った。市販の化合物である１をクロロスルホン酸中で加熱することで２へと定量的に変換した。続いて２を酢酸中に懸濁し、５５％ヨウ化水素酸を加えて加熱し、生成した沈殿を一旦濾取後、再度、沈殿物を酢酸中に臭素とともに混合・加熱して３を黄色の沈殿物として得た。さらに、３と薄片状の錫を酢酸中に加え加熱し、濃塩酸を徐々に加えることで４を白色の沈殿として得た。
４（２ｇ）をエタノール（６０ｍＬ）、硫酸（４．０ｍＬ）と混合し、これに亜硝酸イソアミル（３．０ｍＬ）を加えた後、ヨウ化カリウム（３．６ｇ）と反応させることで、ジヨード体５（２．９ｇ）を得た。続いて、５（０．５ｇ）とフェニルボロン酸（０．３ｇ）、リン酸三カリウム（３．４ｇ）をＤＭＦ（２０ｍｌ）中で、パラジウム・テトラキストリフェニルホスフィン（０．１ｇ）存在下、反応させることでＤＰｈ−ＢＴＢＴ（０．２ｇ）を得た。
実施例１
ヘキサメチルジシラザン処理を行った３００ｎｍのＳｉＯ2熱酸化膜付きｎドープシリコンウェハー（面抵抗０．０２Ω・ｃｍ以下）上に、レジスト材料を塗布、露光パターニングし、ここにクロムを１ｎｍ、さらに金を４０ｎｍ蒸着した。次いでレジストを剥離して、ソース電極（１）及びドレイン電極（３）を形成させた（チャネル長２５μｍ×チャネル幅４ｍｍ×１９個であるくし型電極）。この電極の設けられたシリコンウェハーを真空蒸着装置内に設置し、装置内の真空度が１．０×１０−３Ｐａ以下になるまで排気した。抵抗加熱蒸着法によって、化合物Ｎｏ．３４（式（４）及び表1参照）を３０ｎｍの厚さに、次いでＣ６０フラーレンを３０ｎｍの厚さに室温（２５℃）にて蒸着し、半導体層（２）を形成して本発明の電界効果トランジスタを得た。本実施例の有機系電界効果トランジスタにおいては、熱酸化膜付きｎドープシリコンウェハーにおける熱酸化膜が絶縁層（４）の機能を有し、ｎドープシリコンウェハーが基板（６）及びゲート層（５）の機能を有している（図３を参照）。
ヘキサメチルジシラザン処理を行った３００ｎｍのＳｉＯ2熱酸化膜付きｎドープシリコンウェハー（面抵抗０．０２Ω・ｃｍ以下）上に、レジスト材料を塗布、露光パターニングし、ここにクロムを１ｎｍ、さらに金を４０ｎｍ蒸着した。次いでレジストを剥離して、ソース電極（１）及びドレイン電極（３）を形成させた（チャネル長２５μｍ×チャネル幅４ｍｍ×１９個であるくし型電極）。この電極の設けられたシリコンウェハーを真空蒸着装置内に設置し、装置内の真空度が１．０×１０−３Ｐａ以下になるまで排気した。抵抗加熱蒸着法によって、化合物Ｎｏ．３４（式（４）及び表1参照）を３０ｎｍの厚さに、次いでＣ６０フラーレンを３０ｎｍの厚さに室温（２５℃）にて蒸着し、半導体層（２）を形成して本発明の電界効果トランジスタを得た。本実施例の有機系電界効果トランジスタにおいては、熱酸化膜付きｎドープシリコンウェハーにおける熱酸化膜が絶縁層（４）の機能を有し、ｎドープシリコンウェハーが基板（６）及びゲート層（５）の機能を有している（図３を参照）。
得られた電界効果トランジスタを真空プローバー内に設置し、真空ポンプで約５×１０−３Ｐａに減圧し、半導体パラメーターアナライザー４１５５Ｃ（Ａｇｉｌｅｎｔ社製）を用いて半導体特性を測定した。半導体特性はゲート電圧を１０Ｖから−１００Ｖまで１０Ｖステップで走査し、又ドレイン電圧を１０Ｖから−１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は０．１０ｃｍ２／Ｖｓであった。逆にゲート電圧を−１０Ｖから１００Ｖまで１０Ｖステップで走査し、又ドレイン電圧を−１０Ｖから１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた電子移動度は０．１０ｃｍ２／Ｖｓであり、アンバイポーラー特性の発現が観測された。また、同じ素子を大気中で測定した場合の正孔移動度は１．６×１０−２ｃｍ２／Ｖ・ｓで電子移動度は５．９×１０−４ｃｍ２／Ｖ・ｓのアンバイポーラー特性を示した。
実施例２
実施例１において、化合物Ｎｏ．３４を化合物Ｎｏ．１（式（４）及び表1参照）に変更した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測された。得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は０．１０ｃｍ２／Ｖ・ｓ、電子移動度は０．１７ｃｍ２／Ｖ・ｓであった。また、同じ素子を大気中で測定した場合の正孔移動度は１．２×１０−２ｃｍ２／Ｖ・ｓで電子移動度は１．２×１０−３ｃｍ２／Ｖ・ｓのアンバイポーラー特性を示した。
実施例１において、化合物Ｎｏ．３４を化合物Ｎｏ．１（式（４）及び表1参照）に変更した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測された。得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は０．１０ｃｍ２／Ｖ・ｓ、電子移動度は０．１７ｃｍ２／Ｖ・ｓであった。また、同じ素子を大気中で測定した場合の正孔移動度は１．２×１０−２ｃｍ２／Ｖ・ｓで電子移動度は１．２×１０−３ｃｍ２／Ｖ・ｓのアンバイポーラー特性を示した。
実施例３
実施例１において、半導体層（２）として化合物Ｎｏ．３４（式（４）及び表1参照）を３０ｎｍの厚さに、次いでＣ６０フラーレンとＣｕＰｃ（１：１）の共蒸着層を１０ｎｍの厚さに、さらにＣ６０を２０ｎｍの厚さにさらに２，９−ジメチル−４，７−ジフェニル−１，１０−フェナントロリンを１０ｎｍの厚さに室温（２５℃）にて蒸着した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。大気下にて半導体特性を測定した結果、電流飽和が観測された。得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は１．２×１０−１ｃｍ２／Ｖ・ｓ、電子移動度は７．０×１０−２ｃｍ２／Ｖ・ｓであった。
実施例１において、半導体層（２）として化合物Ｎｏ．３４（式（４）及び表1参照）を３０ｎｍの厚さに、次いでＣ６０フラーレンとＣｕＰｃ（１：１）の共蒸着層を１０ｎｍの厚さに、さらにＣ６０を２０ｎｍの厚さにさらに２，９−ジメチル−４，７−ジフェニル−１，１０−フェナントロリンを１０ｎｍの厚さに室温（２５℃）にて蒸着した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。大気下にて半導体特性を測定した結果、電流飽和が観測された。得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は１．２×１０−１ｃｍ２／Ｖ・ｓ、電子移動度は７．０×１０−２ｃｍ２／Ｖ・ｓであった。
実施例４
実施例１において、半導体層（２）として化合物Ｎｏ．１（式（４）及び表１参照）を１０ｎｍの厚さに、次いでＣ６０を１０ｎｍの厚さに、さらに化合物Ｎｏ．１を６０ｎｍの厚さに室温（２５℃）にて蒸着した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は５．８×１０−２ｃｍ２／Ｖ・ｓ、電子移動度は０．２５ｃｍ２／Ｖ・ｓであった。
実施例１において、半導体層（２）として化合物Ｎｏ．１（式（４）及び表１参照）を１０ｎｍの厚さに、次いでＣ６０を１０ｎｍの厚さに、さらに化合物Ｎｏ．１を６０ｎｍの厚さに室温（２５℃）にて蒸着した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は５．８×１０−２ｃｍ２／Ｖ・ｓ、電子移動度は０．２５ｃｍ２／Ｖ・ｓであった。
実施例５
実施例１において、化合物Ｎｏ．３４を化合物Ｎｏ．１５２（式（６）及び表３参照）に変更した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は８．５×１０−４ｃｍ２／Ｖ・ｓ、電子移動度は６．６×１０−２ｃｍ２／Ｖ・ｓであった。また同じ素子を大気中で測定した場合の正孔移動度は２．５×１０−４ｃｍ２／Ｖ・ｓで電子移動度は６．１×１０−４ｃｍ２／Ｖ・ｓのアンバイポーラー特性を示した。
実施例１において、化合物Ｎｏ．３４を化合物Ｎｏ．１５２（式（６）及び表３参照）に変更した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は８．５×１０−４ｃｍ２／Ｖ・ｓ、電子移動度は６．６×１０−２ｃｍ２／Ｖ・ｓであった。また同じ素子を大気中で測定した場合の正孔移動度は２．５×１０−４ｃｍ２／Ｖ・ｓで電子移動度は６．１×１０−４ｃｍ２／Ｖ・ｓのアンバイポーラー特性を示した。
実施例６
実施例１において、半導体層（２）として化合物Ｎｏ．３４（式（４）及び表１参照）を３０ｎｍの厚さに、次いでＣ６０を３０ｎｍの厚さに、さらに２，９−ジメチル−４，７−ジフェニル−１，１０−フェナントロリンを３０ｎｍの厚さに室温（２５℃）にて蒸着した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は９．４×１０−２ｃｍ２／Ｖ・ｓ、電子移動度は０．１４ｃｍ２／Ｖ・ｓであった。また同じ素子を大気中で測定した場合の正孔移動度は２．０×１０−２ｃｍ２／Ｖ・ｓで電子移動度は２．０×１０−２ｃｍ２／Ｖ・ｓのアンバイポーラー特性を示した。
実施例１において、半導体層（２）として化合物Ｎｏ．３４（式（４）及び表１参照）を３０ｎｍの厚さに、次いでＣ６０を３０ｎｍの厚さに、さらに２，９−ジメチル−４，７−ジフェニル−１，１０−フェナントロリンを３０ｎｍの厚さに室温（２５℃）にて蒸着した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本素子はアンバイポーラー型の特性を示し、その正孔移動度は９．４×１０−２ｃｍ２／Ｖ・ｓ、電子移動度は０．１４ｃｍ２／Ｖ・ｓであった。また同じ素子を大気中で測定した場合の正孔移動度は２．０×１０−２ｃｍ２／Ｖ・ｓで電子移動度は２．０×１０−２ｃｍ２／Ｖ・ｓのアンバイポーラー特性を示した。
実施例７
３００ｎｍのＳｉＯ２熱酸化膜付きｎドープシリコンウェハー（面抵抗０．０２Ω・ｃｍ以下）を真空蒸着装置内に設置し、装置内の真空度が１．０×１０−３Ｐａ以下になるまで排気した。抵抗加熱蒸着法によって、化合物Ｎｏ．３４（式（４）及び表1参照）を１５ｎｍの厚さに、次いでＣ６０フラーレンを４０ｎｍの厚さに室温(２５℃)にて蒸着し、半導体層（２）を形成した。引き続き電極作製の為、マスクを設置した後、抵抗加熱蒸着法によって、金の電極（ソース及びドレイン電極：チャネル長１００μｍ×チャネル幅２ｍｍ）を４０ｎｍの厚さに蒸着し、本発明の電界効果トランジスタを得た。本実施例における電界効果トランジスタはトップコンタクト型であり、熱酸化膜付きｎドープシリコンウェハーにおける熱酸化膜が絶縁体層（４）の機能を有し、ｎドープシリコンウェハーが基板（６）及びゲート電極（５）の機能を有している（図１−Ｂを参照）。
得られた電界効果トランジスタを真空プローバー内に設置し、真空ポンプで約５×１０−３Ｐａに減圧し、半導体パラメーターアナライザー４１５５Ｃ（Ａｇｉｌｅｎｔ社製）を用いて半導体特性を測定した。半導体特性はゲート電圧を１０Ｖから−６０Ｖまで１０Ｖステップで走査し、又ドレイン電圧を１０Ｖから−６０Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は０．１３ｃｍ２／Ｖｓ、閾値電圧は−３３Ｖであった。逆にゲート電圧を−１０Ｖから６０Ｖまで１０Ｖステップで走査し、又ドレイン電圧を−１０Ｖから６０Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた電子移動度は２．９５ｃｍ２／Ｖｓ、閾値電圧は３７Ｖであり、アンバイポーラー特性の発現が観測された。
３００ｎｍのＳｉＯ２熱酸化膜付きｎドープシリコンウェハー（面抵抗０．０２Ω・ｃｍ以下）を真空蒸着装置内に設置し、装置内の真空度が１．０×１０−３Ｐａ以下になるまで排気した。抵抗加熱蒸着法によって、化合物Ｎｏ．３４（式（４）及び表1参照）を１５ｎｍの厚さに、次いでＣ６０フラーレンを４０ｎｍの厚さに室温(２５℃)にて蒸着し、半導体層（２）を形成した。引き続き電極作製の為、マスクを設置した後、抵抗加熱蒸着法によって、金の電極（ソース及びドレイン電極：チャネル長１００μｍ×チャネル幅２ｍｍ）を４０ｎｍの厚さに蒸着し、本発明の電界効果トランジスタを得た。本実施例における電界効果トランジスタはトップコンタクト型であり、熱酸化膜付きｎドープシリコンウェハーにおける熱酸化膜が絶縁体層（４）の機能を有し、ｎドープシリコンウェハーが基板（６）及びゲート電極（５）の機能を有している（図１−Ｂを参照）。
得られた電界効果トランジスタを真空プローバー内に設置し、真空ポンプで約５×１０−３Ｐａに減圧し、半導体パラメーターアナライザー４１５５Ｃ（Ａｇｉｌｅｎｔ社製）を用いて半導体特性を測定した。半導体特性はゲート電圧を１０Ｖから−６０Ｖまで１０Ｖステップで走査し、又ドレイン電圧を１０Ｖから−６０Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は０．１３ｃｍ２／Ｖｓ、閾値電圧は−３３Ｖであった。逆にゲート電圧を−１０Ｖから６０Ｖまで１０Ｖステップで走査し、又ドレイン電圧を−１０Ｖから６０Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた電子移動度は２．９５ｃｍ２／Ｖｓ、閾値電圧は３７Ｖであり、アンバイポーラー特性の発現が観測された。
実施例８
実施例７において、化合物Ｎｏ．３４の膜厚を６０ｎｍに変更した以外は実施例７と同様にして、本発明の電界効果トランジスタを作製した。得られた電界効果トランジスタを真空プローバー内に設置し、同様に半導体特性を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は０．１５ｃｍ２／Ｖｓ、電子移動度は１．０３ｃｍ２／Ｖｓでありアンバイポーラー特性の発現が観測された。
実施例７において、化合物Ｎｏ．３４の膜厚を６０ｎｍに変更した以外は実施例７と同様にして、本発明の電界効果トランジスタを作製した。得られた電界効果トランジスタを真空プローバー内に設置し、同様に半導体特性を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は０．１５ｃｍ２／Ｖｓ、電子移動度は１．０３ｃｍ２／Ｖｓでありアンバイポーラー特性の発現が観測された。
実施例９
ヘキサメチルジシラザン処理を行った３００ｎｍのＳｉＯ２熱酸化膜付きｎドープシリコンウェハー（面抵抗０．０２Ω・ｃｍ以下）を真空蒸着装置内に設置し、装置内の真空度が１．０×１０−３Ｐａ以下になるまで排気した。抵抗加熱蒸着法によって、化合物Ｎｏ．１５２（式（６）及び表３参照）を４０ｎｍの厚さに、次いでＣ６０フラーレンを４０ｎｍの厚さに室温(２５℃)にて蒸着し、半導体層（２）を形成した。引き続き電極作製の為、マスクを設置した後、抵抗加熱蒸着法によって、金の電極（ソース及びドレイン電極：チャネル長５０μｍ×チャネル幅２ｍｍ）を４０ｎｍの厚さに蒸着し、本発明の電界効果トランジスタを得た。本実施例における電界効果トランジスタはトップコンタクト型であり、熱酸化膜付きｎドープシリコンウェハーにおける熱酸化膜が絶縁体層（４）の機能を有し、ｎドープシリコンウェハーが基板（６）及びゲート電極（５）の機能を有している（図１−Ｂを参照）。
得られた電界効果トランジスタを真空プローバー内に設置し、大気下における半導体特性を測定した。半導体特性はゲート電圧を１０Ｖから−１００Ｖまで２０Ｖステップで走査し、又ドレイン電圧を１０Ｖから−１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は０．２３ｃｍ２／Ｖｓ、閾値電圧は−４５Ｖであった。逆にゲート電圧を−１０Ｖから１００Ｖまで２０Ｖステップで走査し、又ドレイン電圧を−１０Ｖから１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた電子移動度は０．２１ｃｍ２／Ｖｓ、閾値電圧は３４Ｖであり、アンバイポーラー特性の発現が観測された。
ヘキサメチルジシラザン処理を行った３００ｎｍのＳｉＯ２熱酸化膜付きｎドープシリコンウェハー（面抵抗０．０２Ω・ｃｍ以下）を真空蒸着装置内に設置し、装置内の真空度が１．０×１０−３Ｐａ以下になるまで排気した。抵抗加熱蒸着法によって、化合物Ｎｏ．１５２（式（６）及び表３参照）を４０ｎｍの厚さに、次いでＣ６０フラーレンを４０ｎｍの厚さに室温(２５℃)にて蒸着し、半導体層（２）を形成した。引き続き電極作製の為、マスクを設置した後、抵抗加熱蒸着法によって、金の電極（ソース及びドレイン電極：チャネル長５０μｍ×チャネル幅２ｍｍ）を４０ｎｍの厚さに蒸着し、本発明の電界効果トランジスタを得た。本実施例における電界効果トランジスタはトップコンタクト型であり、熱酸化膜付きｎドープシリコンウェハーにおける熱酸化膜が絶縁体層（４）の機能を有し、ｎドープシリコンウェハーが基板（６）及びゲート電極（５）の機能を有している（図１−Ｂを参照）。
得られた電界効果トランジスタを真空プローバー内に設置し、大気下における半導体特性を測定した。半導体特性はゲート電圧を１０Ｖから−１００Ｖまで２０Ｖステップで走査し、又ドレイン電圧を１０Ｖから−１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は０．２３ｃｍ２／Ｖｓ、閾値電圧は−４５Ｖであった。逆にゲート電圧を−１０Ｖから１００Ｖまで２０Ｖステップで走査し、又ドレイン電圧を−１０Ｖから１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた電子移動度は０．２１ｃｍ２／Ｖｓ、閾値電圧は３４Ｖであり、アンバイポーラー特性の発現が観測された。
本発明による特定の有機複素環化合物と電子輸送型の半導体材料を有する電界効果トランジスタは、実用的な水準の電荷移動度を有し、大気中での安定性に優れたアンバイポーラー型電界効果トランジスタとして広く使用されうる。
１ソース電極
２半導体層
３ドレイン電極
４絶縁体層
５ゲート電極
６基板
７保護層
２半導体層
３ドレイン電極
４絶縁体層
５ゲート電極
６基板
７保護層
Claims (7)
- 下記式（１）、（２）または（３）で表される化合物の少なくとも１種と、電子輸送型の半導体材料を有することを特徴とする電界効果トランジスタ。
（式中、Ｘ１〜Ｘ６はそれぞれ独立に硫黄原子、セレン原子又はテルル原子を、Ｒ１〜Ｒ６はそれぞれ独立に置換されていてもよい芳香族基を表す。） - 電子輸送型の半導体材料がフラーレン、カーボンナノチューブ及びカーボンナノホーンからなる群から選ばれるかご状炭素ナノ物質である、請求項１に記載の電界効果トランジスタ。
- 電子輸送型の半導体材料がフラーレンである、請求項２に記載の電界効果トランジスタ。
- 式（１）、（２）または（３）で表される化合物の少なくとも１種を含む層と、電子輸送型の半導体材料を含む層が積層構造を有している、請求項１〜３のいずれか１項に記載の電界効果トランジスタ。
- 絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極上に、式（１）、（２）または（３）で表される化合物を含む層、及び電子輸送型の半導体材料を含む層が積層されている、請求項１〜４のいずれか１項に記載の電界効果トランジスタ。
- ゲート電極上に設けられた絶縁体層上に、式（１）、（２）または（３）で表される化合物を含む層、及び電子輸送型の半導体材料を含む層が積層され、さらに該層の最上部に接するようにソース電極及びドレイン電極がそれぞれ設けられているトップコンタクト型の、請求項１〜４のいずれか１項に記載の電界効果トランジスタ。
- 大気下で電子と正孔の電荷において０．０１ｃｍ２／Ｖｓ以上の移動度を示す、請求項１〜６のいずれか１項に記載のアンバイポーラー型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008513095A JP5167560B2 (ja) | 2006-03-31 | 2007-02-20 | 電界効果トランジスタ |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006099683 | 2006-03-31 | ||
| JP2006099683 | 2006-03-31 | ||
| JP2008513095A JP5167560B2 (ja) | 2006-03-31 | 2007-02-20 | 電界効果トランジスタ |
| PCT/JP2007/053092 WO2007125671A1 (ja) | 2006-03-31 | 2007-02-20 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2007125671A1 true JPWO2007125671A1 (ja) | 2009-09-10 |
| JP5167560B2 JP5167560B2 (ja) | 2013-03-21 |
Family
ID=38655211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008513095A Active JP5167560B2 (ja) | 2006-03-31 | 2007-02-20 | 電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5167560B2 (ja) |
| TW (1) | TW200802864A (ja) |
| WO (1) | WO2007125671A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2516688B2 (ja) * | 1989-08-02 | 1996-07-24 | シャープ株式会社 | 液晶表示装置 |
| JP5370771B2 (ja) * | 2007-05-24 | 2013-12-18 | 日本化薬株式会社 | 芳香族化合物の製造方法 |
| JP5252482B2 (ja) * | 2008-03-31 | 2013-07-31 | 国立大学法人広島大学 | 発光素子 |
| JP5487655B2 (ja) * | 2008-04-17 | 2014-05-07 | 株式会社リコー | ［１］ベンゾチエノ［３，２‐ｂ］［１］ベンゾチオフェン化合物およびその製造方法、それを用いた有機電子デバイス |
| EP2269244B1 (en) * | 2008-04-24 | 2015-05-27 | Merck Patent GmbH | Top gate organic field effect transistor |
| JP5420191B2 (ja) * | 2008-04-25 | 2014-02-19 | 山本化成株式会社 | 有機トランジスタ |
| JP2010010549A (ja) * | 2008-06-30 | 2010-01-14 | Konica Minolta Holdings Inc | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP2010016037A (ja) * | 2008-07-01 | 2010-01-21 | Konica Minolta Holdings Inc | 薄膜トランジスタの製造方法 |
| US7812346B2 (en) * | 2008-07-16 | 2010-10-12 | Cbrite, Inc. | Metal oxide TFT with improved carrier mobility |
| TWI394306B (zh) * | 2008-08-26 | 2013-04-21 | Univ Nat Chiao Tung | 光電記憶體元件、其製造以及量測方法 |
| EP2361915B1 (en) * | 2008-11-21 | 2015-01-28 | Nippon Kayaku Kabushiki Kaisha | Novel heterocyclic compound and use thereof |
| KR101829309B1 (ko) * | 2010-01-22 | 2018-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9496405B2 (en) * | 2010-05-20 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer |
| DE102010031897A1 (de) | 2010-07-21 | 2012-01-26 | Heraeus Clevios Gmbh | Halbleiter auf Basis substituierter [1] Benzothieno[3,2-b][1]-benzothiophene |
| WO2012121393A1 (ja) | 2011-03-10 | 2012-09-13 | 国立大学法人東京工業大学 | 有機半導体材料 |
| KR20140009023A (ko) * | 2012-07-13 | 2014-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2017159025A1 (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 光電変換素子および固体撮像装置 |
| KR102631401B1 (ko) | 2018-08-28 | 2024-01-29 | 삼성전자주식회사 | 화합물, 박막 트랜지스터 및 전자 소자 |
| US11066418B2 (en) | 2018-11-26 | 2021-07-20 | Samsung Electronics Co., Ltd. | Compound and thin film transistor and electronic device |
| KR20240027597A (ko) | 2021-06-30 | 2024-03-04 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 소자 및 반도체 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278127B1 (en) * | 1994-12-09 | 2001-08-21 | Agere Systems Guardian Corp. | Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor |
| JP4157463B2 (ja) * | 2003-11-27 | 2008-10-01 | 独立行政法人科学技術振興機構 | 新規なベンゾジカルコゲノフェン誘導体、その製造方法およびそれを用いた有機半導体デバイス |
| JP2007273594A (ja) * | 2006-03-30 | 2007-10-18 | Nippon Kayaku Co Ltd | 電界効果トランジスタ |
-
2007
- 2007-02-20 JP JP2008513095A patent/JP5167560B2/ja active Active
- 2007-02-20 WO PCT/JP2007/053092 patent/WO2007125671A1/ja active Application Filing
- 2007-02-27 TW TW096106876A patent/TW200802864A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007125671A1 (ja) | 2007-11-08 |
| TW200802864A (en) | 2008-01-01 |
| JP5167560B2 (ja) | 2013-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5167560B2 (ja) | 電界効果トランジスタ | |
| JP5160078B2 (ja) | 電界効果トランジスタ | |
| JP2007266285A (ja) | 電界効果トランジスタ | |
| JP6170488B2 (ja) | 新規縮合多環芳香族化合物及びその用途 | |
| JP5840197B2 (ja) | 有機電界効果トランジスタ及び有機半導体材料 | |
| JP6208133B2 (ja) | 複素環化合物及びその利用 | |
| JP6558777B2 (ja) | 有機化合物及びその用途 | |
| JP2007266411A (ja) | 電界効果トランジスタ | |
| KR101462526B1 (ko) | 유기 반도체 재료 및 전계 효과 트랜지스터 그리고 그의 제조 방법 | |
| JP2007273594A (ja) | 電界効果トランジスタ | |
| WO2012115218A1 (ja) | ジアントラ［２，３－ｂ：２'，３'－ｆ］チエノ［３，２－ｂ］チオフェンの製造方法並びにその用途 | |
| JP2016050207A (ja) | 新規な縮合多環芳香族化合物及びその用途 | |
| WO2013031468A1 (ja) | 複素環式化合物及びその利用 | |
| JP4868825B2 (ja) | 有機系電界効果トランジスタ | |
| JP6425646B2 (ja) | 新規縮合多環芳香族化合物及びその用途 | |
| JP5428113B2 (ja) | 電界効果トランジスタ | |
| JP6917106B2 (ja) | 縮合多環芳香族化合物及びその用途 | |
| JP4506228B2 (ja) | 有機電界効果トランジスタ、表示素子及び電子ペーパー | |
| JP6497560B2 (ja) | 新規縮合多環芳香族化合物及びその用途 | |
| JP6572473B2 (ja) | 有機化合物及びその用途 | |
| JP4736352B2 (ja) | 電界効果トランジスタ | |
| JP6526585B2 (ja) | 縮合多環芳香族化合物及びその用途 | |
| JP6592863B2 (ja) | 有機化合物及びその用途 | |
| JP2007266201A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5167560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |