KR20240027597A - 반도체 소자 및 반도체 장치 - Google Patents

반도체 소자 및 반도체 장치 Download PDF

Info

Publication number
KR20240027597A
KR20240027597A KR1020237043285A KR20237043285A KR20240027597A KR 20240027597 A KR20240027597 A KR 20240027597A KR 1020237043285 A KR1020237043285 A KR 1020237043285A KR 20237043285 A KR20237043285 A KR 20237043285A KR 20240027597 A KR20240027597 A KR 20240027597A
Authority
KR
South Korea
Prior art keywords
group
layer
electrode
photoelectric conversion
light
Prior art date
Application number
KR1020237043285A
Other languages
English (en)
Inventor
야스하루 우지이에
유키 네기시
요스케 사이토
마리 이치무라
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤, 소니그룹주식회사 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20240027597A publication Critical patent/KR20240027597A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/60Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation in which radiation controls flow of current through the devices, e.g. photoresistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18Carrier blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/657Polycyclic condensed heteroaromatic hydrocarbons
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/657Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6572Polycyclic condensed heteroaromatic hydrocarbons comprising only nitrogen in the heteroaromatic polycondensed ring system, e.g. phenanthroline or carbazole
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/657Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00Properties of the organic materials covered by group H10K85/00
    • H10K2101/40Interrelation of parameters between multiple constituent active layers or sublayers, e.g. HOMO values in adjacent layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 개시의 일 실시 형태의 제1 반도체 소자는, 제1 전극과, 제1 전극에 대향 배치된 제2 전극과, 제1 전극과 제2 전극의 사이에 마련됨과 함께, X선 구조 해석에 의한 분체의 결정 밀도가 1.26g/㎤보다도 크고, 1.50g/㎤보다도 작으며, 분자량이 1200 이하이고, 진공 증착 성막이 가능한 유기 반도체 재료를 포함하는 유기 반도체층을 구비한다.

Description

반도체 소자 및 반도체 장치
본 개시는, 유기 반도체를 사용한 반도체 소자 및 이것을 구비한 반도체 장치에 관한 것이다.
근년, 무기 반도체 대신에 유기 반도체를 사용한 전자 기기의 개발이 진행되고 있다. 예를 들어, 비특허문헌 1 및 특허문헌 1에서는, 플루오렌과 카르바졸을 조합한 유기 반도체가 예시되어 있다. 이들 유기 반도체는, 유기 전계 발광 소자의 홀 주입층 혹은 홀 수송층에 사용되고, 홀 수송성이 우수한 재료로서 알려져 있다. 또한, 비특허문헌 2 및 특허문헌 2에서는, 벤조디티오펜 유도체를 사용한 유기 TFT(thin film transistor) 소자가 개시되어 있다.
유럽 특허 출원 공개 제2881446호 명세서 국제 공개 제2007/125671호
Molecular Crystals and Liquid Crystals(2006), 444, 185-190 J. AM. CHEM. SOC. 2004. 126. 5084-5085
그런데, 유기 반도체를 사용하여 다양한 반도체 소자를 제작하는 경우, 사용 용도에 따라서는 새로운 개량이 요구된다. 예를 들어, 광전 변환 소자(특히, 촬상 소자)에서는, 광전 변환 특성에 더하여 암전류 특성 및 잔상 특성이 중요한 소자 특성이 된다. 그러나, 단순히 유기 반도체를 사용한 경우, 상기 소자 특성을 높은 수준으로 밸런스 좋게 얻는 것이 어렵다는 과제가 있다. 또한, 발광 소자에서는 저전압으로 고효율로 발광하는 특성이 중요하다. 이 경우도 각 특성을 밸런스 좋게 얻는 것은 어렵다.
우수한 소자 특성을 갖는 반도체 소자 및 반도체 장치를 제공하는 것이 바람직하다.
본 개시의 일 실시 형태의 제1 반도체 소자는, 제1 전극과, 제1 전극에 대향 배치된 제2 전극과, 제1 전극과 제2 전극의 사이에 마련됨과 함께, X선 구조 해석에 의한 분체의 결정 밀도가 1.26g/㎤보다도 크고, 1.50g/㎤보다도 작으며, 분자량이 1200 이하이고, 진공 증착 성막이 가능한 유기 반도체 재료를 포함하는 유기 반도체층을 구비한 것이다.
본 개시의 일 실시 형태의 반도체 장치는, 1개 또는 복수의 반도체 소자를 구비한 것이며, 반도체 소자로서, 상기 본 개시의 일 실시 형태의 제1 반도체 소자를 갖는 것이다.
본 개시의 일 실시 형태의 제2 반도체 소자는, 제1 전극과, 제1 전극에 대향 배치된 제2 전극과, 제1 전극과 제2 전극의 사이에 마련되고, 하기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 하기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 포함하는 유기 반도체층을 구비한 것이다.
Figure pct00001
(R1 내지 R12는, 각각 독립적으로, 수소 원자, 할로겐 원자, 직쇄상 또는 분지형의 알킬기, 직쇄상 또는 분지형의 알콕시기, 아릴기, 아릴옥시기, 헤테로아릴기, 헤테로아릴옥시기, 또는 그들의 유도체이다. 상기 아릴기 및 상기 아릴옥시기의 아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 페닐기, 비페닐기, 나프틸기, 나프틸페닐기, 페닐나프틸기, 톨릴기, 크실릴기, 터페닐기 및 페난트릴기 중 어느 것이다. 상기 헤테로아릴기 및 상기 헤테로아릴옥시기의 헤테로아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 티에닐기, 티아졸릴기, 이소티아졸릴기, 푸라닐기, 옥사졸릴기, 옥사디아졸릴기, 이소옥사졸릴기, 벤조티에닐기, 벤조푸라닐기, 피리디닐기, 퀴놀리닐기, 이소퀴놀릴기, 아크리디닐기, 인돌기, 이미다졸기, 벤즈이미다졸기, 카르바졸릴기, 디벤조푸라닐기 및 디벤조티오페닐기 중 어느 것이다.)
본 개시의 일 실시 형태의 제1 반도체 소자 및 일 실시 형태의 반도체 장치에서는, X선 구조 해석에 의한 결정 밀도가 1.26g/㎤보다도 크고, 1.5g/㎤보다도 작으며, 분자량이 1200 이하이고, 진공 증착 성막이 가능한 유기 반도체 재료를 포함하는 유기 반도체층을 형성하도록 하였다. 본 개시의 일 실시 형태의 제2 반도체 소자에서는, 제1 전극과 제2 전극의 사이에 마련되는 유기 반도체 재료로서, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하도록 하였다. 이에 의해, 적당한 분자간 상호 작용을 갖는 유기 반도체층을 형성한다.
도 1은 본 개시의 제1 실시 형태에 관한 광전 변환 소자의 구성의 일례를 나타내는 단면 모식도이다.
도 2는 도 1에 도시한 광전 변환 소자의 각 층을 구성하는 재료의 에너지 준위의 일례를 나타내는 도면이다.
도 3은 도 1에 도시한 광전 변환 소자에서 발생한 캐리어의 이동을 설명하는 도면이다.
도 4는 도 1에 도시한 광전 변환 소자를 사용한 촬상 소자의 구성의 일례를 나타내는 단면 모식도이다.
도 5는 도 1에 도시한 촬상 소자를 갖는 촬상 장치의 화소 구성의 일례를 나타내는 평면 모식도이다.
도 6은 도 4에 도시한 촬상 소자의 등가 회로도이다.
도 7은 도 4에 도시한 촬상 소자의 하부 전극 및 제어부를 구성하는 트랜지스터의 배치를 나타내는 모식도이다.
도 8은 도 4에 도시한 촬상 소자의 제조 방법을 설명하기 위한 단면도이다.
도 9는 도 8에 이은 공정을 나타내는 단면도이다.
도 10은 도 9에 이은 공정을 나타내는 단면도이다.
도 11은 도 10에 이은 공정을 나타내는 단면도이다.
도 12는 도 11에 이은 공정을 나타내는 단면도이다.
도 13은 도 12에 이은 공정을 나타내는 단면도이다.
도 14는 도 4에 도시한 촬상 소자의 일 동작예를 나타내는 타이밍도이다.
도 15는 본 개시의 변형예 1에 관한 촬상 소자의 구성의 일례를 나타내는 단면 모식도이다.
도 16은 본 개시의 변형예 2에 관한 촬상 소자의 구성의 일례를 나타내는 단면 모식도이다.
도 17a는 본 개시의 변형예 3에 관한 촬상 소자의 구성의 일례를 나타내는 단면 모식도이다.
도 17b는 도 17a에 도시한 촬상 소자의 평면 구성을 나타내는 모식도이다.
도 18a는 본 개시의 변형예 4에 관한 촬상 소자의 구성의 일례를 나타내는 단면 모식도이다.
도 18b는 도 18a에 도시한 촬상 소자의 평면 구성을 나타내는 모식도이다.
도 19는 본 개시의 제2 실시 형태에 관한 발광 소자의 구성의 일례를 나타내는 단면 모식도이다.
도 20은 도 19에 도시한 발광 소자의 발광 원리를 설명하는 도면이다.
도 21은 도 19에 도시한 발광 소자의 각 층을 구성하는 재료의 에너지 준위의 일례를 나타내는 도면이다.
도 22는 도 19 등에 도시한 발광 소자를 사용한 표시 장치의 구성의 일례를 나타내는 평면도이다.
도 23은 도 22에 도시한 화소 구동 회로의 일례를 나타내는 도면이다.
도 24는 도 4 등에 도시한 촬상 소자의 전체 구성을 나타내는 블록도이다.
도 25는 도 24에 도시한 촬상 소자를 사용한 전자 기기(카메라)의 일례를 나타내는 기능 블록도이다.
도 26은 상기 표시 장치를 포함하는 모듈의 개략 구성을 나타내는 평면도이다.
도 27a는 본 개시의 적용예 3의 스마트폰을 표측에서 본 외관을 나타내는 사시도이다.
도 27b는 도 27a에 도시한 스마트폰을 이측에서 본 외관을 나타내는 사시도이다.
도 28a는 본 개시의 적용예 4의 태블릿 외관의 일례를 나타내는 사시도이다.
도 28b는 본 개시의 적용예 4의 태블릿 외관의 다른 예를 나타내는 사시도이다.
도 29는 본 개시의 적용예 5의 외관을 나타내는 사시도이다.
도 30은 적용예 6의 외관을 나타내는 사시도이다.
도 31a는 적용예 7의 표측에서 본 외관을 나타내는 사시도이다.
도 31b는 적용예 7의 이측에서 본 외관을 나타내는 사시도이다.
도 32는 적용예 8의 외관을 나타내는 사시도이다.
도 33은 내시경 수술 시스템의 개략적인 구성의 일례를 도시하는 도면이다.
도 34는 카메라 헤드 및 CCU의 기능 구성의 일례를 도시하는 블록도이다.
도 35는 차량 제어 시스템의 개략적인 구성의 일례를 도시하는 블록도이다.
도 36은 차밖 정보 검출부 및 촬상부의 설치 위치의 일례를 도시하는 설명도이다.
도 37은 실험예 1 등에서의 평가용 소자의 구조를 나타내는 모식도이다.
도 38은 실험예 1 내지 실험예 5에서 형성한 평가용 소자의 각 층을 구성하는 재료의 에너지 준위를 나타내는 도면이다.
도 39는 실험 3에서 제작한 평가용 소자의 구조를 나타내는 단면 모식도이다.
도 40은 실험 3에서 제작한 평가용 소자(발광 소자)의 각 부를 구성하는 재료의 에너지 준위를 나타내는 도면이다.
도 41은 광전 변환 소자와 발광 소자를 조합한 장치를 설명하는 도면이다.
이하, 본 개시에서의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 이하의 설명은 본 개시의 일 구체예이며, 본 개시는 이하의 양태에 한정되는 것은 아니다. 또한, 본 개시는, 각 도면에 도시하는 각 구성 요소의 배치나 치수, 치수비 등에 대해서도, 그것들에 한정되는 것은 아니다. 또한, 설명하는 순서는, 하기와 같다.
1. 제1 실시 형태(소정의 분자 구조를 갖는 벤조디티오펜 유도체 및 나프토디티오펜 유도체 중 적어도 한쪽을 포함하여 형성된 유기 반도체층을 갖는 광전 변환 소자의 예)
1-1. 광전 변환 소자의 구성
1-2. 촬상 소자의 구성
1-3. 촬상 소자의 제조 방법
1-4. 촬상 소자의 신호 취득 동작
1-5. 작용·효과
2. 변형예
2-1. 변형예 1(복수의 유기 광전 변환부가 적층된 촬상 소자의 예)
2-2. 변형예 2(복수의 유기 광전 변환부가 적층된 촬상 소자의 예)
2-3. 변형예 3(컬러 필터를 사용하여 유기 광전 변환부의 분광을 행하는 촬상 소자의 예)
2-4. 변형예 4(컬러 필터를 사용하여 무기 광전 변환부의 분광을 행하는 촬상 소자의 예)
3. 제2 실시 형태(소정의 분자 구조를 갖는 벤조디티오펜 유도체 및 나프토디티오펜 유도체 중 적어도 한쪽을 포함하여 형성된 유기 반도체층을 갖는 발광 소자의 예)
3-1. 발광 소자의 구성
3-2. 표시 장치의 구성
3-3. 작용·효과
4. 적용예
5. 응용예
6. 실시예
<1. 제1 실시 형태>
도 1은, 본 개시의 제1 실시 형태의 광전 변환 소자(광전 변환 소자(10))의 단면 구성의 일례를 모식적으로 나타낸 것이다. 광전 변환 소자(10)는 예를 들어, 디지털 스틸카메라, 비디오 카메라 등의 전자 기기에 사용되는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 촬상 장치(촬상 장치(100), 예를 들어 도 24 참조)에 있어서 하나의 화소(단위 화소(P))를 구성하는 촬상 소자(촬상 소자(1A), 예를 들어 도 4 참조)로서 사용되는 것이다. 본 실시 형태의 광전 변환 소자(10)는, 본 개시의 「반도체 소자」의 일 구체예에 상당하는 것이며, 후술하는 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 포함하여 형성된 유기 반도체층(p버퍼층(14))을 갖는 것이다.
(1-1. 광전 변환 소자의 구성)
광전 변환 소자(10)는, 선택적인 파장 영역(예를 들어, 400㎚ 이상 1300㎚ 미만의 가시광 영역 및 근적외 영역)의 파장의 일부 또는 전부에 대응하는 광을 흡수하여 여기자(전자 정공쌍)를 발생시키는 것이다. 광전 변환 소자(10)는 예를 들어, 하부 전극(11), n버퍼층(12), 광전 변환층(13), p버퍼층(14), 일함수 조정층(15) 및 상부 전극(16)이 이 순으로 적층된 구성을 갖고 있다. 광전 변환 소자(10)는, 후술하는 촬상 소자(예를 들어, 촬상 소자(1A))에서는, 광전 변환에 의해 생기는 전자 정공쌍 중, 예를 들어, 전자가 신호 전하로서 하부 전극(11)측으로부터 판독된다. 이하에서는, 신호 전하로서 전자를 하부 전극(11)측으로부터 판독하는 경우를 예로, 각 부의 구성이나 재료 등에 대하여 설명한다. 또한, 본 실시 형태에서는 하부 전극이 음극, 상부 전극이 양극인 경우를 설명하지만, 그 역의 경우도 있을 수 있다.
하부 전극(11)(음극)은 예를 들어, 광투과성을 갖는 도전막에 의해 구성되어 있다. 하부 전극(11)의 구성 재료로서는, 예를 들어, 도펀트로서 주석(Sn)을 첨가한 In2O3인 인듐주석 산화물(ITO)을 들 수 있다. 그 ITO 박막의 결정성은, 결정성이 높아도, 낮아도(아몰퍼스에 가까워짐) 된다. 하부 전극(11)의 구성 재료로서는, 상기 이외에도, 도펀트를 첨가한 산화주석(SnO2)계 재료, 예를 들어, 도펀트로서 Sb를 첨가한 ATO, 도펀트로서 불소를 첨가한 FTO를 들 수 있다. 또한, 산화아연(ZnO) 혹은 도펀트를 첨가하여 이루어지는 산화아연계 재료를 사용해도 된다. ZnO계 재료로서는, 예를 들어, 도펀트로서 알루미늄(Al)을 첨가한 알루미늄아연 산화물(AZO), 갈륨(Ga)을 첨가한 갈륨아연 산화물(GZO), 붕소(B)를 첨가한 붕소아연 산화물 및 인듐(In)을 첨가한 인듐아연 산화물(IZO)을 들 수 있다. 또한, 도펀트로서 인듐과 갈륨을 첨가한 아연 산화물(IGZO, In-GaZnO4)을 사용해도 된다. 이에 더하여, 하부 전극(11)의 구성 재료로서는, CuI, InSbO4, ZnMgO, CuInO2, MgIN2O4, CdO, ZnSnO3 또는 TiO2 등을 사용해도 되고, 스피넬형 산화물이나 YbFe2O4 구조를 갖는 산화물을 사용해도 된다.
또한, 하부 전극(11)에 광투과성이 불필요한 경우(예를 들어, 상부 전극(16)측으로부터 광이 입사하는 경우)에는, 낮은 일함수(예를 들어, φ=3.5eV 내지 4.5eV)를 갖는 단금속 또는 합금을 사용할 수 있다. 구체적으로는, 알칼리 금속(예를 들어, 리튬(Li), 나트륨(Na) 및 칼륨(K) 등) 및 그 불화물 또는 산화물, 알칼리 토류 금속(예를 들어, 마그네슘(Mg) 및 칼슘(Ca) 등) 및 그 불화물 또는 산화물을 들 수 있다. 이밖에, 알루미늄(Al), Al-Si-Cu 합금, 아연(Zn), 주석(Sn), 탈륨(Tl), Na-K 합금, Al-Li 합금, Mg-Ag 합금, In 및 이터븀(Yb) 등의 희토류 금속, 또는 그들의 합금을 들 수 있다.
또한, 하부 전극(11)을 구성하는 재료로서는, 백금(Pt), 금(Au), 팔라듐(Pd), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 은 (Ag), 탄탈(Ta), 텅스텐(W), 구리(Cu), 티타늄(Ti), 인듐(In), 주석(Sn), 철(Fe), 코발트(Co) 및 몰리브덴(Mo) 등의 금속, 또는 그들 금속 원소를 포함하는 합금, 혹은 그들 금속을 포함하는 도전성 입자, 그들 금속을 포함하는 합금의 도전성 입자, 불순물을 함유한 폴리실리콘, 탄소계 재료, 산화물 반도체, 카본 나노 튜브, 그래핀 등의 도전성 물질을 들 수 있다. 이밖에, 하부 전극(11)을 구성하는 재료로서는, 폴리(3,4-에틸렌디옥시티오펜)/폴리스티렌술폰산[PEDOT/PSS]과 같은 유기 재료(도전성 고분자)를 들 수 있다. 또한, 상기 재료를 바인더(고분자)에 혼합하여 페이스트 또는 잉크로 한 것을 경화시켜, 전극으로서 사용해도 된다.
하부 전극(11)은, 상기 재료를 포함하는 단층막 혹은 적층막으로서 형성할 수 있다. 하부 전극(11)의 적층 방향의 막 두께(이하, 간단히 두께로 함)는, 예를 들어 20㎚ 이상 200㎚ 이하이며, 바람직하게는 30㎚ 이상 150㎚ 이하이다.
n버퍼층(12)은, 광전 변환층(13)에서 발생한 전하 중, 전자를 선택적으로 하부 전극(11)에 수송함과 함께, 정공의 하부 전극(11)측으로의 이동을 저해하는, 소위 정공 블록층이다. n버퍼층(12)을 구성하는 재료로서는, p버퍼층(14)에 사용되는 재료의 일함수보다도 큰, 환언하면, p버퍼층(14)에 사용되는 재료의 Highest Occupied Molecular Orbital(HOMO) 준위 및 Lowest Unoccupied Molecular Orbital(LUMO) 준위보다도 깊은 재료를 사용하는 것이 바람직하다. 그러한 재료로서는, 예를 들어, 피리딘, 피라진, 피리미딘, 트리아진, 퀴놀린, 퀴녹살린, 이소퀴놀린, 아크리딘, 페나진, 인돌, 이미다졸, 벤즈이미다졸, 페난트롤린, 테트라졸, 나프탈렌테트라카르복실산디이미드, 나프탈렌디카르복실산모노이미드, 헥사아자트리페닐렌 및 헥사아자트리나프틸렌과 같은 질소(N)를 포함하는 복소환을 분자 골격의 일부로 하는 유기 분자 및 유기 금속 착체를 들 수 있다. 그 중에서도, 가시광 영역 및 근적외 영역의 흡수가 적은 재료를 사용하는 것이 바람직하다.
또한, 하부 전극(11)과 n버퍼층(12)의 사이에, 예를 들어 5㎚ 이상 20㎚ 이하 정도의 정공 블로킹층을 별도 형성하는 경우에는, 가시광 영역에 흡수를 갖는 풀러렌 및 그의 유도체를 사용하여 n버퍼층(12)을 형성하도록 해도 된다.
n버퍼층(12)의 두께는, 예를 들어 5㎚ 이상 500㎚ 이하이며, 바람직하게는 5㎚ 이상 100㎚ 이하이다.
광전 변환층(13)은 적어도 가시광 영역으로부터 근적외 영역에 포함되는 소정의 파장을, 예를 들어 60% 이상 흡수하여 전하 분리하는 것이다. 광전 변환층(13)은 예를 들어, 400㎚ 이상 1300㎚ 미만의 가시광 영역 및 근적외 영역의 일부 또는 모든 파장의 광을 흡수한다. 광전 변환층(13)은 예를 들어, p형 반도체 또는 n형 반도체로서 기능하는 유기 재료를 2종 이상 포함하여 구성되어 있고, 층 내에, p형 반도체와 n형 반도체의 접합면(p/n 접합면)을 갖고 있다. 이밖에, 광전 변환층(13)은, p형 반도체를 포함하는 층(p형 반도체층)과 n형 반도체를 포함하는 층(n형 반도체층)의 적층 구조(p형 반도체층/n형 반도체층)나, p형 반도체층과, p형 반도체와 n형 반도체의 혼합층(벌크 헤테로층)의 적층 구조(p형 반도체층/벌크 헤테로층), 혹은 n형 반도체층과 벌크 헤테로층의 적층 구조(n형 반도체층/벌크 헤테로층)로 해도 된다. 또한, p형 반도체와 n형 반도체의 혼합층(벌크 헤테로층)만으로 형성해도 된다.
p형 반도체는, 상대적으로 전자 공여체로서 기능하는 정공 수송 재료이며, n형 반도체는, 상대적으로 전자 수용체로서 기능하는 전자 수송 재료이다. 광전 변환층(13)은, 광을 흡수했을 때 생기는 여기자(전자 정공쌍)가 전자와 정공으로 분리되는 장소를 제공하는 것이며, 구체적으로는, 전자 정공쌍은, 전자 공여체와 전자 수용체의 계면(p/n 접합면)에서 전자와 정공으로 분리된다.
p형 반도체로서는, 예를 들어, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 퀴나크리돈 유도체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 벤조티에노 벤조티오펜(BTBT) 유도체, 디나프토티에노티오펜(DNTT) 유도체, 디안트라세노티에노티오펜(DATT) 유도체, 벤조비스벤조티오펜(BBBT) 유도체, 티에노비스벤조티오펜(TBBT) 유도체, 디벤조티에노비스벤조티오펜(DBTBT) 유도체, 디티에노벤조디티오펜(DTBDT) 유도체, 디벤조티에노디티오펜(DBTDT) 유도체, 벤조디티오펜(BDT) 유도체, 나프토디티오펜(NDT) 유도체, 안트라세노디티오펜(ADT) 유도체, 테트라세노디티오펜(TDT) 유도체 및 펜타세노디티오펜(PDT) 유도체로 대표되는 티에노아센계 재료를 들 수 있다. 이밖에, p형 반도체로서는, 트리아릴아민 유도체, 카르바졸 유도체, 피센 유도체, 크리센 유도체, 예를 들어, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 서브포르피라진 유도체, 복소환 화합물을 배위자로 하는 금속 착체, 폴리티오펜 유도체, 폴리벤조티아디아졸 유도체 및 폴리플루오렌 유도체 등을 들 수 있다.
n형 반도체로서는, 예를 들어, 풀러렌 C60, 풀러렌 C70, 풀러렌 C74 등의 고차 풀러렌이나 내포 풀러렌 등으로 대표되는 풀러렌 및 그의 유도체를 들 수 있다. 풀러렌 유도체에 포함되는 치환기로서는, 예를 들어, 할로겐 원자, 직쇄 또는 분지 혹은 환상의 알킬기 또는 페닐기, 직쇄 또는 축환한 방향족 화합물을 갖는 기, 할로겐화물을 갖는 기, 파셜 플루오로알킬기, 퍼플루오로알킬기, 실릴알킬기, 실릴알콕시기, 아릴실릴기, 아릴술파닐기, 알킬술파닐기, 아릴술포닐기, 알킬술포닐기, 아릴술피드기, 알킬술피드기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 카르보닐기, 카르복시기, 카르복사미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기, 니트로기, 칼코겐화물을 갖는 기, 포스핀기, 포스폰기 및 이들의 유도체를 들 수 있다. 구체적인 풀러렌 유도체로서는, 예를 들어, 풀러렌 불화물이나 PCBM 풀러렌 화합물, 풀러렌 다량체 등을 들 수 있다. 이밖에, n형 반도체로서는, p형 반도체보다도 HOMO 준위 및 LUMO 준위가 큰(깊은) 유기 반도체나 광투과성을 갖는 무기 금속 산화물을 들 수 있다.
n형 유기 반도체로서는, 예를 들어, 질소 원자, 산소 원자 또는 황 원자를 함유하는 복소환 화합물을 들 수 있다. 구체적으로는, 예를 들어, 피리딘 유도체, 피라진 유도체, 피리미딘 유도체, 트리아진 유도체, 퀴놀린 유도체, 퀴녹살린 유도체, 이소퀴놀린 유도체, 아크리딘 유도체, 페나진 유도체, 페난트롤린 유도체, 테트라졸 유도체, 피라졸 유도체, 이미다졸 유도체, 티아졸 유도체, 옥사졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 벤조트리아졸 유도체, 벤즈옥사졸 유도체, 벤즈옥사졸 유도체, 카르바졸 유도체, 벤조푸란 유도체, 디벤조푸란 유도체, 서브포르피라진 유도체, 폴리페닐렌비닐렌 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 분자 골격의 일부에 갖는 유기 분자, 유기 금속 착체나 서브프탈로시아닌 유도체, 퀴나크리돈 유도체, 시아닌 유도체 및 멜로시아닌 유도체를 들 수 있다.
광전 변환층(13)은, p형 반도체 및 n형 반도체 이외에, 또한, 소정의 파장 영역의 광을 흡수하는 한편, 다른 파장 영역의 광을 투과시키는 유기 재료, 소위 색소 재료를 포함하여 구성되어 있어도 된다. 광전 변환층(13)을 p형 반도체, n형 반도체 및 색소 재료의 3종류의 유기 재료를 사용하여 형성하는 경우에는, p형 반도체 및 n형 반도체는, 가시광 영역에서 광투과성을 갖는 재료인 것이 바람직하다. 이에 의해, 광전 변환층(13)에서는, 색소 재료가 흡수하는 파장 영역의 광이 선택적으로 광전 변환되도록 된다.
광전 변환층(13)의 두께는, 예를 들어 10㎚ 이상 500㎚ 이하이며, 바람직하게는 25㎚ 이상 300㎚ 이하이다. 보다 바람직하게는 25㎚ 이상 200㎚ 이하이며, 더욱 바람직하게는 100㎚ 이상 180㎚ 이하이다.
p버퍼층(14)은, 광전 변환층(13)에서 발생한 전하 중, 정공을 선택적으로 상부 전극(16)에 수송함과 함께, 전자의 상부 전극(16)측으로의 이동을 저해하는, 소위 전자 블록층이다. 또한, p버퍼층(14)은, 광전 변환층(13)과 상부 전극(16)의 전기적인 접합성을 향상시킴과 함께, 광전 변환 소자(10)의 전기 용량을 조정하는 것이다. 본 실시 형태에서는, p버퍼층(14)은, 하기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 하기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하여 형성할 수 있다.
Figure pct00002
(R1 내지 R12는, 각각 독립적으로, 수소 원자, 할로겐 원자, 직쇄상 또는 분지형의 알킬기, 직쇄상 또는 분지형의 알콕시기, 아릴기, 아릴옥시기, 헤테로아릴기, 헤테로아릴옥시기, 또는 그들의 유도체이다. 상기 아릴기 및 상기 아릴옥시기의 아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 페닐기, 비페닐기, 나프틸기, 나프틸페닐기, 페닐나프틸기, 톨릴기, 크실릴기, 터페닐기 및 페난트릴기 중 어느 것이다. 상기 헤테로아릴기 및 상기 헤테로아릴옥시기의 헤테로아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 티에닐기, 티아졸릴기, 이소티아졸릴기, 푸라닐기, 옥사졸릴기, 옥사디아졸릴기, 이소옥사졸릴기, 벤조티에닐기, 벤조푸라닐기, 피리디닐기, 퀴놀리닐기, 이소퀴놀릴기, 아크리디닐기, 인돌기, 이미다졸기, 벤즈이미다졸기, 카르바졸릴기, 디벤조푸라닐기 및 디벤조티오페닐기 중 어느 것이다.)
상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 그 분체를 X선 구조 해석한 경우에, 결정 밀도가 1.26g/㎤보다도 크고, 1.50g/㎤보다도 작은 것이다. 보다 바람직하게는, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 그 분체를 X선 구조 해석한 경우에, 결정 밀도가 1.30g/㎤보다도 크고, 1.40g/㎤보다도 작은 것이다. 또한, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 그 분체를 X선 구조 해석한 경우에, 해당 분체를 포함하는 유기막을 Cu Kα선을 사용하여 X선 회절 측정한 경우에, 반값폭이 1°보다도 큰 브로드한 피크를 갖고 있다. 보다 바람직하게는, 해당 분체를 포함하는 유기막을 Cu Kα선을 사용하여 X선 회절 측정한 경우에, 반값폭이 3°보다도 큰 브로드한 피크를 갖고 있다. 혹은, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 상기 결정 밀도 및 해당 분체를 포함하는 유기막을 X선 회절 측정한 경우의 피크 양쪽을 충족하는 것이다. 또한, p버퍼층(14)은 예를 들어, 1.20g/㎤ 이상의 막 밀도를 갖는다. p버퍼층(14)의 HOMO 준위와 광전 변환층(13)의 HOMO 준위의 차는, 예를 들어, ±0.4eV의 범위 내인 것이 바람직하다.
또한, 일반적으로, 결정성이 높은 재료일수록 입자경이 커지는 경향이 있고, 하기 식 (1)(쉐러의 식)로부터 생각하면, 반값폭이 큰 재료일수록 입자경이 작아지는 경향이 있어, 결정성이 저하되었다고 할 수 있다.
(수 1) D=Kλ/Bcosθ … (1)
(D: 결정자 크기, K: 쉐러 상수, λ: X선의 파장, B: 반값폭, θ: 브래그각)
상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 또한, 6.0±0.5eV의 HOMO 준위를 갖고 있는 것이 바람직하다. 또한, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 보다 바람직하게는 6.0±0.2eV, 더욱 바람직하게는 6.0±0.1eV이다. 이에 의해, 광전 변환층(13)과 일함수 조정층(15)의 에너지 준위 차에 의한 소자 특성의 변화가 완화된다.
상기 조건을 충족하는 일반식 (1)로 표시되는 벤조디티오펜 유도체로서는, 예를 들어, 하기 식 (1-1)로 표시되는 화합물(3,7-비스[4-(9H-카르바졸-9-일)페닐]-2,6-디페닐벤조[1,2-b:4,5-b']디티오펜: Cz-BDT)을 들 수 있다. 상기 조건을 충족하는 일반식 (2)로 표시되는 나프토디티오펜 유도체로서는, 예를 들어, 하기 식 (2-1)로 표시되는 화합물(2,5-비스([1,1'-비페닐]-4-일)나프토[1,2-b:4,3-b']디티오펜)을 들 수 있다.
Figure pct00003
p버퍼층(14)은, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 일반식 (2)로 표시되는 나프토디티오펜 유도체만으로 형성할 수 있지만, 그에 한정되지 않는다. p버퍼층(14)은, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 일반식 (2)로 표시되는 나프토디티오펜 유도체와 함께, 이하에 예시하는 재료를 1종 또는 2종 이상 사용한 단층막으로 해도 되고, 적층막으로 해도 된다. p버퍼층(14)을 구성하는 다른 재료로서는, 예를 들어, 방향족 아민계 재료, 카르바졸 유도체, 인돌로카르바졸 유도체, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 페릴렌 유도체, 피센 유도체, 크리센 유도체, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 헥사아자트리페닐렌 유도체, 복소환 화합물을 배위자로 하는 금속 착체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 티에노아센계 재료, 폴리(3,4-에틸렌디옥시티오펜)/폴리스티렌술폰산[PEDOT/PSS] 및 폴리아닐린을 들 수 있다. 이밖에, p버퍼층(14)을 구성하는 다른 재료로서는, 산화몰리브덴(MoOx), 산화루테늄(RuOx), 산화바나듐(VOx) 및 산화텅스텐(WOx) 등의 금속 산화물을 들 수 있다. 방향족 아민계 재료로서는, 예를 들어, 트리아릴아민 화합물, 벤지딘 화합물 및 스티릴아민 화합물을 들 수 있다. 티에노아센계 재료로서는, 예를 들어, 벤조티에노벤조티오펜(BTBT) 유도체, 디나프토티에노티오펜(DNTT) 유도체, 디안트라세노티에노티오펜(DATT) 유도체, 벤조비스벤조티오펜(BBBT) 유도체, 티에노비스벤조티오펜(TBBT) 유도체, 디벤조티에노비스벤조티오펜(DBTBT) 유도체, 디티에노벤조디티오펜(DTBDT) 유도체, 디벤조티에노디티오펜(DBTDT) 유도체, 벤조디티오펜(BDT) 유도체, 나프토디티오펜(NDT) 유도체, 안트라세노디티오펜(ADT) 유도체, 테트라세노디티오펜(TDT) 유도체 및 펜타세노디티오펜(PDT) 유도체를 들 수 있다. 상기 재료 중에서도, p버퍼층(14)을 구성하는 다른 재료로서는 티에노아센계 재료를 사용하는 것이 바람직하다. 이에 의해, p버퍼층(14)을 후막화하여 광전 변환 소자(10)의 전기 용량을 저감시키는 것이 가능하게 된다. 또한 그 중에서도, 가시광 영역 및 근적외 영역의 흡수가 적은 재료를 사용하는 것이 바람직하다.
p버퍼층(14)은, 상기 재료를 포함하는 단층막에 한하지 않고, 2층 이상의 적층막으로서 형성하도록 해도 된다. p버퍼층(14)의 두께는, 예를 들어 5㎚ 이상 500㎚ 이하이며, 바람직하게는 5㎚ 이상 200㎚ 이하이다. 보다 바람직하게는 5㎚ 이상 100㎚ 이하이다.
일함수 조정층(15)은, 하부 전극(11) 및 상부 전극(16)의 일함수보다도 큰 전자 친화력 또는 일함수를 갖는 것이며, p버퍼층(14)과 상부 전극(16)의 전기적인 접합성을 향상시키는 것이다. 일함수 조정층(15)을 구성하는 재료로서는, 예를 들어, 하기 식 (3)으로 표시되는 디피라지노[2,3-f:2',3'v-h]퀴녹살린-2,3,6,7,10,11-헥사카르보니트릴(HAT-CN)을 들 수 있다. 이밖에, 일함수 조정층(15)을 구성하는 재료로서는, PEDOT/PSS 및 폴리아닐린이나, MoOx, RuOx, VOx 및 WOx 등의 금속 산화물을 들 수 있다. 예를 들어, 하부 전극(11) 및 상부 전극(16)으로서 사용되는 ITO 박막의 일함수는 약 4.6 내지 4.8eV인 것에 반해, HAT-CN의 전자 친화력은 약 5.2eV, MoO3의 일함수는 약 6.9eV로, 각각 보다 큰 값을 나타낸다.
상부 전극(16)(양극)은 하부 전극(11)과 마찬가지로, 예를 들어, 광투과성을 갖는 도전막에 의해 구성되어 있다. 상부 전극(16)의 구성 재료로서는, 예를 들어, 도펀트로서 주석(Sn)을 첨가한 In2O3인 인듐주석 산화물(ITO)을 들 수 있다. 그 ITO 박막의 결정성은, 결정성이 높아도, 낮아도(아몰퍼스에 가까워짐) 된다. 하부 전극(11)의 구성 재료로서는, 상기 이외에도, 도펀트를 첨가한 산화주석(SnO2)계 재료, 예를 들어, 도펀트로서 Sb를 첨가한 ATO, 도펀트로서 불소를 첨가한 FTO를 들 수 있다. 또한, 산화아연(ZnO) 혹은 도펀트를 첨가하여 이루어지는 산화아연계 재료를 사용해도 된다. ZnO계 재료로서는, 예를 들어, 도펀트로서 알루미늄(Al)을 첨가한 알루미늄아연 산화물(AZO), 갈륨(Ga)을 첨가한 갈륨아연 산화물(GZO), 붕소(B)을 첨가한 붕소아연 산화물 및 인듐(In)을 첨가한 인듐아연 산화물(IZO)을 들 수 있다. 또한 도펀트로서 인듐과 갈륨을 첨가한 아연 산화물(IGZO, In-GaZnO4)을 사용해도 된다. 이에 더하여, 하부 전극(11)의 구성 재료로서는, CuI, InSbO4, ZnMgO, CuInO2, MgIN2O4, CdO, ZnSnO3 또는 TiO2 등을 사용해도 되고, 스피넬형 산화물이나 YbFe2O4 구조를 갖는 산화물을 사용해도 된다.
또한, 상부 전극(16)에 광투과성이 불필요한 경우에는, 높은 일함수(예를 들어, φ=4.5eV 내지 5.5eV)를 갖는 단금속 또는 합금을 사용할 수 있다. 구체적으로는, 예를 들어, Au, Ag, Cr, Ni, Pd, Pt, Fe, 이리듐(Ir), 게르마늄(Ge), 오스뮴(Os), 레늄(Re), 텔루륨(Te) 및 그들의 합금을 들 수 있다.
또한, 상부 전극(16)을 구성하는 재료로서는, Pt, Au, Pd, Cr, Ni, Al, Ag, Ta, W, Cu, Ti, In, Sn, Fe, Co 및 Mo 등의 금속, 또는 그들 금속 원소를 포함하는 합금, 혹은 그들 금속을 포함하는 도전성 입자, 그들 금속을 포함하는 합금의 도전성 입자, 불순물을 함유한 폴리실리콘, 탄소계 재료, 산화물 반도체, 카본 나노 튜브, 그래핀 등의 도전성 물질을 들 수 있다. 이밖에, 상부 전극(16)을 구성하는 재료로서는, PEDOT/PSS와 같은 유기 재료(도전성 고분자)를 들 수 있다. 또한, 상기 재료를 바인더(고분자)에 혼합하여 페이스트 또는 잉크로 한 것을 경화시켜, 전극으로서 사용해도 된다.
상부 전극(16)은, 상기 재료를 포함하는 단층막 혹은 적층막으로서 형성할 수 있다. 상부 전극(16)의 두께는, 예를 들어 20㎚ 이상 200㎚ 이하이며, 바람직하게는 30㎚ 이상 150㎚ 이하이다.
또한, 하부 전극(11)과 상부 전극(16)의 사이에는, n버퍼층(12), 광전 변환층(13), p버퍼층(14) 및 일함수 조정층(15) 이외에 다른 층이 더 마련되어 있어도 된다. 예를 들어, 하부 전극(11)과 광전 변환층(13)의 사이에는, n버퍼층(12) 이외에 언더코팅층을 마련하도록 해도 된다.
도 2는, 도 1에 도시한 광전 변환 소자(10)의 각 층(하부 전극(11), n버퍼층(12), 광전 변환층(13), p버퍼층(14), 일함수 조정층(15) 및 상부 전극(16))을 구성하는 재료의 에너지 준위의 일례를 나타낸 것이다. 도 3은, 예를 들어, 도 2에 도시한 에너지 준위를 갖는 재료를 포함하는 광전 변환 소자(10)에서의 캐리어의 이동을 나타낸 것이다. 광전 변환 소자(10)에 입사한 광은, 광전 변환층(13)에서 흡수된다. 이에 의해 생긴 여기자(전자 정공쌍)는, 광전 변환층(13)을 구성하는 p형 반도체와 n형 반도체의 계면(p/n 접합면)에서 여기자 분리, 즉, 전자와 정공으로 해리한다. 여기서 발생한 캐리어(전자 및 정공)는, 캐리어의 농도차에 의한 확산이나, 양극과 음극의 일함수의 차에 의한 내부 전계에 의해, 각각 다른 전극으로 운반되어, 광 전류로서 검출된다. 구체적으로는, p/n 접합면에서 분리된 전자는, n버퍼층(12)을 통해서 하부 전극(11)으로부터 취출된다. p/n 접합면에서 분리된 정공은, p버퍼층(14) 및 일함수 조정층(15)을 통해서 상부 전극(16)으로부터 취출된다. 또한, 전자 및 정공의 수송 방향은, 하부 전극(11)과 상부 전극(16)의 사이에 전위를 인가함으로써도 제어할 수 있다.
(1-2. 촬상 소자의 구성)
도 4는, 상술한 광전 변환 소자(10)를 사용한 촬상 소자(촬상 소자(1A))의 단면 구성의 일례를 모식적으로 나타낸 것이다. 도 5는, 도 4에 도시한 촬상 소자(1A)의 평면 구성의 일례를 모식적으로 나타낸 것이며, 도 4는, 도 5에 도시한 I-I선에서의 단면을 나타내고 있다. 촬상 소자(1A)는 예를 들어, 도 24에 도시한 촬상 장치(100)의 화소부(100A)에 있어서 어레이상으로 반복 배치되는 하나의 화소(단위 화소(P))를 구성하는 것이다. 화소부(100A)에서는, 도 5에 도시한 바와 같이, 예를 들어 2행×2열로 배치된 4개의 화소를 포함하는 화소 유닛(1a)이 반복 단위로 되어, 행방향과 열방향을 포함하는 어레이상으로 반복 배치되어 있다.
촬상 소자(1A)는, 서로 다른 파장 영역의 광을 선택적으로 검출하여 광전 변환을 행하는 하나의 유기 광전 변환부와, 2개의 무기 광전 변환부(32B, 32R)가 세로 방향으로 적층된, 소위 세로 방향 분광형의 것이다. 상술한 광전 변환 소자(10)는 유기 광전 변환부로서 사용할 수 있다. 이하에서는, 유기 광전 변환부는, 상술한 광전 변환 소자(10)와 마찬가지의 구성을 갖는 것으로서 동일 부호 10을 부여하여 설명한다.
촬상 소자(1A)에서는, 유기 광전 변환부(10)는, 반도체 기판(30)의 이면(제1면(30S1))측에 마련되어 있다. 무기 광전 변환부(32B, 32R)는, 반도체 기판(30) 내에 매립 형성되어 있고, 반도체 기판(30)의 두께 방향으로 적층되어 있다.
유기 광전 변환부(10)와, 무기 광전 변환부(32B, 32R)는, 서로 다른 파장 영역의 광을 선택적으로 검출하여 광전 변환을 행하는 것이다. 예를 들어, 유기 광전 변환부(10)에서는, 녹(G)의 색 신호를 취득한다. 무기 광전 변환부(32B, 32R)에서는, 흡수 계수의 차이에 의해, 각각 청(B) 및 적(R)의 색 신호를 취득한다. 이에 의해, 촬상 소자(1A)에서는, 컬러 필터를 사용하지 않고 하나의 화소에 있어서 복수 종류의 색 신호를 취득 가능하게 되어 있다.
또한, 촬상 소자(1A)에서는, 광전 변환에 의해 생기는 전자 정공쌍 중, 전자를 신호 전하로서 판독하는 경우에 대하여 설명한다. 또한, 도면 중에서, 「p」 「n」에 부여한 「+(플러스)」는, p형 또는 n형의 불순물 농도가 높은 것을 나타내고 있다.
반도체 기판(30)은 예를 들어, n형의 실리콘(Si) 기판에 의해 구성되고, 소정 영역에 p웰(31)을 갖고 있다. p웰(31)의 제2면(반도체 기판(30)의 표면)(30S2)에는, 예를 들어, 각종 플로팅 디퓨전(부유 확산층)(FD)(예를 들어, FD1, FD2, FD3)과, 각종 트랜지스터(Tr)(예를 들어, 종형 트랜지스터(전송 트랜지스터)(Tr2), 전송 트랜지스터(Tr3), 앰프 트랜지스터(변조 소자)(AMP) 및 리셋 트랜지스터(RST))가 마련되어 있다. 반도체 기판(30)의 제2면(30S2)에는, 또한, 게이트 절연층(33)을 개재하여 다층 배선층(40)이 마련되어 있다. 다층 배선층(40)이 마련되어 있다. 다층 배선층(40)은 예를 들어, 배선층(41, 42, 43)을 절연층(44) 내에 적층한 구성을 갖고 있다. 또한, 반도체 기판(30)의 주변부에는, 로직 회로 등을 포함하는 주변 회로(도시하지 않음)가 마련되어 있다.
유기 광전 변환부(10)의 상방에는, 보호층(51)이 마련되어 있다. 보호층(51) 내에는, 예를 들어, 차광막(53)이나 화소부(100A)의 주위에서 상부 전극(16)과 주변 회로부를 전기적으로 접속하는 배선이 마련되어 있다. 보호층(51)의 상방에는 또한, 평탄화층(도시하지 않음)이나 온 칩 렌즈(52L) 등의 광학 부재가 배치되어 있다.
또한, 도 4에서는, 반도체 기판(30)의 제1면(30S1)측을 광 입사면(S1), 제2면(30S2)측을 배선층측(S2)으로 나타내고 있다.
이하, 각 부의 구성이나 재료 등에 대하여 상세하게 설명한다.
유기 광전 변환부(10)는, 대향 배치된 하부 전극(11)과 상부 전극(16)의 사이에, n버퍼층(12), 광전 변환층(13), p버퍼층(14) 및 일함수 조정층(15)이 이 순으로 적층되어 있다. 촬상 소자(1A)에서는, 하부 전극(11)은, 복수의 전극(예를 들어, 판독 전극(11A) 및 축적 전극(11B)의 2개)을 포함하고, 하부 전극(11)과 n버퍼층(12)의 사이에는, 예를 들어, 절연층(17) 및 반도체층(18)이 이 순으로 적층되어 있다. 하부 전극(11) 중, 판독 전극(11A)은 절연층(17)에 마련된 개구(17H)를 통해서 반도체층(18)과 전기적으로 접속되어 있다.
판독 전극(11A)은, 광전 변환층(13) 내에서 발생한 전하를 플로팅 디퓨전(FD1)에 전송하기 위한 것이며, 예를 들어, 상부 제2 콘택트(24B), 패드부(39B), 상부 제1 콘택트(29A), 패드부(39A), 관통 전극(34), 접속부(41A) 및 하부 제2 콘택트(46)를 통해서 플로팅 디퓨전(FD1)에 접속되어 있다. 축적 전극(11B)은, 광전 변환층(13) 내에서 발생한 전하 중, 전자를 신호 전하로서 반도체층(18) 내에 축적하기 위한 것이다. 축적 전극(11B)은, 반도체 기판(30) 내에 형성된 무기 광전 변환부(32B, 32R)의 수광면과 정면으로 대향하여, 이들 수광면을 덮는 영역에 마련되어 있다. 축적 전극(11B)은, 판독 전극(11A)보다도 큰 것이 바람직하고, 이에 의해 많은 전하를 축적할 수 있다. 축적 전극(11B)에는, 도 7에 도시한 바와 같이, 예를 들어 상부 제3 콘택트(24C) 및 패드부(39C) 등의 배선을 통해서 전압 인가 회로(54)가 접속되어 있다.
절연층(17)은, 축적 전극(11B)과 반도체층(18)을 전기적으로 분리하기 위한 것이다. 절연층(17)은 하부 전극(11)을 덮도록, 예를 들어, 층간 절연층(23) 상에 마련되어 있다. 절연층(17)은 예를 들어, 산화실리콘(SiOx), 질화실리콘(SiNx) 및 산질화실리콘(SiOxNy) 등 중 1종을 포함하는 단층막이거나, 혹은 이들 중 2종 이상을 포함하는 적층막에 의해 구성되어 있다. 절연층(17)의 두께는, 예를 들어 20㎚ 이상 500㎚ 이하이다.
반도체층(18)은, 광전 변환층(13)에서 발생한 신호 전하를 축적하기 위한 것이다. 반도체층(18)은, 광전 변환층(13)보다도 전하의 이동도가 높고, 또한, 밴드 갭이 큰 재료를 사용하여 형성되어 있는 것이 바람직하다. 예를 들어, 반도체층(18)의 구성 재료의 밴드 갭은, 3.0eV 이상인 것이 바람직하다. 이러한 재료로서는, 예를 들어, IGZO 등의 산화물 반도체 및 유기 반도체 등을 들 수 있다. 유기 반도체로서는, 예를 들어, 전이 금속 다이칼코게나이드, 실리콘 카바이드, 다이아몬드, 그래핀, 카본 나노 튜브, 축합 다환 탄화수소 화합물 및 축합 복소환 화합물 등을 들 수 있다. 반도체층(18)의 두께는, 예를 들어 10㎚ 이상 300㎚ 이하이다. 상기 재료에 의해 구성된 반도체층(18)을 하부 전극(11)과 광전 변환층(13)의 사이에 마련함으로써, 전하 축적 시에 있어서의 전하의 재결합을 방지하여, 전송 효율을 향상시키는 것이 가능하게 된다.
또한, 도 4에서는, 반도체층(18), n버퍼층(12), 광전 변환층(13), p버퍼층(14), 일함수 조정층(15) 및 상부 전극(16)이 복수의 화소(단위 화소(P), 도 24 참조)에 공통된 연속층으로서 마련한 예를 나타냈지만, 그에 한정되지 않는다. 반도체층(18), n버퍼층(12), 광전 변환층(13), p버퍼층(14), 일함수 조정층(15) 및 상부 전극(16)은 예를 들어, 단위 화소(P)마다 분리 형성되어 있어도 된다.
반도체 기판(30)과 하부 전극(11)의 사이에는, 예를 들어, 고정 전하를 갖는 층(고정 전하층)(21)과, 절연성을 갖는 유전체층(22)과, 층간 절연층(23)이 반도체 기판(30)의 제1면(30S1)측으로부터 이 순으로 마련되어 있다.
고정 전하층(21)은, 정의 고정 전하를 갖는 막이어도 되고, 부의 고정 전하를 갖는 막이어도 된다. 고정 전하층(21)의 구성 재료로서는, 반도체 기판(30)보다도 밴드 갭이 넓은 반도체 또는 도전 재료를 사용하여 형성하는 것이 바람직하다. 이에 의해, 반도체 기판(30)의 계면에서의 암전류의 발생을 억제할 수 있다. 고정 전하층(21)의 구성 재료로서는, 예를 들어, 산화하프늄(HfOx), 산화알루미늄(AlOx), 산화지르코늄(ZrOx), 산화탄탈(TaOx), 산화티타늄(TiOx), 산화란탄(LaOx), 산화프라세오디뮴(PrOx), 산화세륨(CeOx), 산화네오디뮴(NdOx), 산화프로메튬(PmOx), 산화사마륨(SmOx), 산화유로퓸(EuOx), 산화가돌리늄(GdOx), 산화테르븀(TbOx), 산화디스프로슘(DyOx), 산화홀뮴(HoOx), 산화툴륨(TmOx), 산화이테르븀(YbOx), 산화루테튬(LuOx), 산화이트륨(YOx), 질화하프늄(HfNx), 질화알루미늄(AlNx), 산질화하프늄(HfOxNy) 및 산질화알루미늄(AlOxNy) 등을 들 수 있다.
유전체층(22)은, 반도체 기판(30)과 층간 절연층(23)의 사이의 굴절률 차에 의해 생기는 광의 반사를 방지하기 위한 것이다. 유전체층(22)의 구성 재료로서는, 반도체 기판(30)의 굴절률과 층간 절연층(23)의 굴절률의 사이의 굴절률을 갖는 재료인 것이 바람직하다. 유전체층(22)의 구성 재료로서는, 예를 들어, SiOx, TEOS, SiNx 및 SiOxNy 등을 들 수 있다.
층간 절연층(23)은 예를 들어, SiOx, SiNx 및 SiOxNy 등 중 1종을 포함하는 단층막이거나, 혹은 이들 중 2종 이상을 포함하는 적층막에 의해 구성되어 있다.
무기 광전 변환부(32B, 32R)는, 예를 들어 PIN(Positive Intrinsic Negative)형의 포토다이오드에 의해 구성되어 있고, 각각 반도체 기판(30)의 소정 영역에 pn 접합을 갖는다. 무기 광전 변환부(32B, 32R)는, 실리콘 기판에 있어서 광의 입사 깊이에 따라 흡수되는 파장 영역이 다른 것을 이용하여 세로 방향으로 광을 분광하는 것을 가능하게 한 것이다.
무기 광전 변환부(32B)는, 청색광을 선택적으로 검출하여 청색에 대응하는 신호 전하를 축적시키는 것이며, 청색광을 효율적으로 광전 변환 가능한 깊이로 형성되어 있다. 무기 광전 변환부(32R)는, 적색광을 선택적으로 검출하여 적색에 대응하는 신호 전하를 축적시키는 것이며, 적색광을 효율적으로 광전 변환 가능한 깊이로 형성되어 있다. 또한, 청(B)은 예를 들어 400㎚ 이상 495㎚ 미만의 파장 영역, 적(R)은 예를 들어 620㎚ 이상 750㎚ 미만의 파장 영역에 대응하는 색이다. 무기 광전 변환부(32B, 32R)는 각각, 각 파장 영역 중 일부 또는 전부의 파장 영역의 광을 검출 가능하게 되어 있으면 된다.
무기 광전 변환부(32B) 및 무기 광전 변환부(32R)는, 구체적으로는, 도 4에 도시한 바와 같이, 각각 예를 들어, 정공 축적층이 되는 p+ 영역과, 전자 축적층이 되는 n 영역을 갖는다(p-n-p의 적층 구조를 갖는다). 무기 광전 변환부(32B)의 n 영역은, 종형 트랜지스터(Tr2)에 접속되어 있다. 무기 광전 변환부(32B)의 p+ 영역은, 종형 트랜지스터(Tr2)를 따라 굴곡되어, 무기 광전 변환부(32R)의 p+ 영역에 연결되어 있다.
게이트 절연층(33)은 예를 들어, SiOx, SiNx 및 SiOxNy 등 중 1종을 포함하는 단층막이거나, 혹은 이들 중 2종 이상을 포함하는 적층막에 의해 구성되어 있다.
반도체 기판(30)의 제1면(30S1)과 제2면(30S2)의 사이에는, 관통 전극(34)이 마련되어 있다. 관통 전극(34)은, 유기 광전 변환부(10)와 앰프 트랜지스터(AMP)의 게이트(Gamp) 및 플로팅 디퓨전(FD1)의 커넥터로서의 기능을 가짐과 함께, 유기 광전 변환부(10)에서 생긴 전하의 전송 경로가 되는 것이다. 플로팅 디퓨전(FD1)(리셋 트랜지스터(RST)의 한쪽의 소스/드레인 영역(36B))의 이웃에는 리셋 트랜지스터(RST)의 리셋 게이트(Grst)가 배치되어 있다. 이에 의해, 플로팅 디퓨전(FD1)에 축적된 전하를, 리셋 트랜지스터(RST)에 의해 리셋하는 것이 가능하게 된다.
관통 전극(34)의 상단은, 예를 들어, 층간 절연층(23) 내에 마련된 패드부(39A), 상부 제1 콘택트(24A), 패드 전극(38B) 및 상부 제2 콘택트(24B)를 통해서 판독 전극(11A)에 접속되어 있다. 관통 전극(34)의 하단은, 배선층(41) 내의 접속부(41A)에 접속되어 있고, 접속부(41A)와, 앰프 트랜지스터(AMP)의 게이트(Gamp)는, 하부 제1 콘택트(45)를 통해서 접속되어 있다. 접속부(41A)와, 플로팅 디퓨전(FD1)(영역(36B))은, 예를 들어, 하부 제2 콘택트(46)를 통해서 접속되어 있다.
상부 제1 콘택트(24A), 상부 제2 콘택트(24B), 상부 제3 콘택트(24C), 패드부(39A, 39B, 39C), 배선층(41, 42, 43), 하부 제1 콘택트(45), 하부 제2 콘택트(46) 및 게이트 배선층(47)은 예를 들어, PDAS(Phosphorus Doped Amorphous Silicon) 등이 도핑된 실리콘 재료, 또는 Al, W, Ti, Co, Hf 및 Ta 등의 금속 재료를 사용하여 형성할 수 있다.
절연층(44)은 예를 들어, SiOx, SiNx 및 SiOxNy 등 중 1종을 포함하는 단층막이거나, 혹은 이들 중 2종 이상을 포함하는 적층막에 의해 구성되어 있다.
보호층(51) 및 온 칩 렌즈(52L)는, 광투과성을 갖는 재료에 의해 구성되며, 예를 들어, 예를 들어, SiOx, SiNx 및 SiOxNy 등 중 1종을 포함하는 단층막이거나, 혹은 이들 중 2종 이상을 포함하는 적층막에 의해 구성되어 있다. 보호층(51)의 두께는, 예를 들어 100㎚ 이상 30000㎚ 이하이다.
차광막(53)은 예를 들어, 적어도 축적 전극(11B)에는 걸치지 않고, 반도체층(18)과 직접 접하고 있는 판독 전극(21A)의 영역을 덮도록 마련되어 있다. 차광막(53)은 예를 들어, W, Al 및 Al과 Cu의 합금 등을 사용하여 형성할 수 있다.
도 6은, 도 4에 도시한 촬상 소자(1A)의 등가 회로도이다. 도 7은, 도 4에 도시한 촬상 소자(1A)의 하부 전극(11) 및 제어부를 구성하는 트랜지스터의 배치를 모식적으로 나타낸 것이다.
리셋 트랜지스터(RST)(리셋 트랜지스터(TR1rst))는, 유기 광전 변환부(10)로부터 플로팅 디퓨전(FD1)에 전송된 전하를 리셋하기 위한 것이며, 예를 들어 MOS 트랜지스터에 의해 구성되어 있다. 구체적으로는, 리셋 트랜지스터(TR1rst)는, 리셋 게이트(Grst)와, 채널 형성 영역(36A)과, 소스/드레인 영역(36B, 36C)으로 구성되어 있다. 리셋 게이트(Grst)는, 리셋선(RST1)에 접속되고, 리셋 트랜지스터(TR1rst)의 한쪽의 소스/드레인 영역(36B)은 플로팅 디퓨전(FD1)을 겸하고 있다. 리셋 트랜지스터(TR1rst)를 구성하는 다른 쪽의 소스/드레인 영역(36C)은 전원선(VDD)에 접속되어 있다.
앰프 트랜지스터(AMP)는, 유기 광전 변환부(10)에서 생긴 전하량을 전압으로 변조하는 변조 소자이며, 예를 들어 MOS 트랜지스터에 의해 구성되어 있다. 구체적으로는, 앰프 트랜지스터(AMP)는, 게이트(Gamp)와, 채널 형성 영역(35A)과, 소스/드레인 영역(35B, 35C)으로 구성되어 있다. 게이트(Gamp)는, 하부 제1 콘택트(45), 접속부(41A), 하부 제2 콘택트(46) 및 관통 전극(34) 등을 통해서, 판독 전극(11A) 및 리셋 트랜지스터(TR1rst)의 한쪽의 소스/드레인 영역(36B)(플로팅 디퓨전(FD1))에 접속되어 있다. 또한, 한쪽의 소스/드레인 영역(35B)은, 리셋 트랜지스터(TR1rst)를 구성하는 다른 쪽의 소스/드레인 영역(36C)과, 영역을 공유하고 있으며, 전원선(VDD)에 접속되어 있다.
선택 트랜지스터(SEL)(선택 트랜지스터(TR1sel))는, 게이트(Gsel)와, 채널 형성 영역(34A)과, 소스/드레인 영역(34B, 34C)으로 구성되어 있다. 게이트(Gsel)는, 선택선(SEL1)에 접속되어 있다. 한쪽의 소스/드레인 영역(34B)은, 앰프 트랜지스터(AMP)를 구성하는 다른 쪽의 소스/드레인 영역(35C)과, 영역을 공유하고 있고, 다른 쪽의 소스/드레인 영역(34C)은, 신호선(데이터 출력선)(VSL1)에 접속되어 있다.
전송 트랜지스터(TR2)(전송 트랜지스터(TR2trs))는, 무기 광전 변환부(32B)에서 발생하여, 축적된, 청색에 대응하는 신호 전하를, 플로팅 디퓨전(FD2)에 전송하기 위한 것이다. 무기 광전 변환부(32B)는, 반도체 기판(30)의 제2면(30S2)으로부터 깊은 위치에 형성되어 있으므로, 무기 광전 변환부(32B)의 전송 트랜지스터(TR2trs)는, 종형의 트랜지스터에 의해 구성되어 있는 것이 바람직하다. 전송 트랜지스터(TR2trs)는, 전송 게이트선(TG2)에 접속되어 있다. 전송 트랜지스터(TR2trs)의 게이트(Gtrs2)의 근방 영역(37C)에는, 플로팅 디퓨전(FD2)이 마련되어 있다. 무기 광전 변환부(32B)에 축적된 전하는, 게이트(Gtrs2)를 따라 형성되는 전송 채널을 통해서 플로팅 디퓨전(FD2)에 판독된다.
전송 트랜지스터(TR3)(전송 트랜지스터(TR3trs))는, 무기 광전 변환부(32R)에서 발생하여, 축적된 적색에 대응하는 신호 전하를, 플로팅 디퓨전(FD3)에 전송하기 위한 것이며, 예를 들어 MOS 트랜지스터에 의해 구성되어 있다. 전송 트랜지스터(TR3trs)는, 전송 게이트선(TG3)에 접속되어 있다. 전송 트랜지스터(TR3trs)의 게이트(Gtrs3)의 근방 영역(38C)에는, 플로팅 디퓨전(FD3)이 마련되어 있다. 무기 광전 변환부(32R)에 축적된 전하는, 게이트(Gtrs3)를 따라 형성되는 전송 채널을 통해서 플로팅 디퓨전(FD3)에 판독된다.
반도체 기판(30)의 제2면(30S2)측에는 또한, 무기 광전 변환부(32B)의 제어부를 구성하는 리셋 트랜지스터(TR2rst)와, 앰프 트랜지스터(TR2amp)와, 선택 트랜지스터(TR2sel)가 마련되어 있다. 또한, 무기 광전 변환부(32R)의 제어부를 구성하는 리셋 트랜지스터(TR3rst)와, 앰프 트랜지스터(TR3amp) 및 선택 트랜지스터(TR3sel)가 마련되어 있다.
리셋 트랜지스터(TR2rst)는, 게이트, 채널 형성 영역 및 소스/드레인 영역으로 구성되어 있다. 리셋 트랜지스터(TR2rst)의 게이트는 리셋선(RST2)에 접속되고, 리셋 트랜지스터(TR2rst)의 한쪽의 소스/드레인 영역은 전원선(VDD)에 접속되어 있다. 리셋 트랜지스터(TR2rst)의 다른 쪽의 소스/드레인 영역은, 플로팅 디퓨전(FD2)을 겸하고 있다.
앰프 트랜지스터(TR2amp)는, 게이트, 채널 형성 영역 및 소스/드레인 영역으로 구성되어 있다. 게이트는, 리셋 트랜지스터(TR2rst)의 다른 쪽의 소스/드레인 영역(플로팅 디퓨전(FD2))에 접속되어 있다. 앰프 트랜지스터(TR2amp)를 구성하는 한쪽의 소스/드레인 영역은, 리셋 트랜지스터(TR2rst)를 구성하는 한쪽의 소스/드레인 영역과 영역을 공유하고 있고, 전원선(VDD)에 접속되어 있다.
선택 트랜지스터(TR2sel)는, 게이트, 채널 형성 영역 및 소스/드레인 영역으로 구성되어 있다. 게이트는, 선택선(SEL2)에 접속되어 있다. 선택 트랜지스터(TR2sel)를 구성하는 한쪽의 소스/드레인 영역은, 앰프 트랜지스터(TR2amp)를 구성하는 다른 쪽의 소스/드레인 영역과 영역을 공유하고 있다. 선택 트랜지스터(TR2sel)를 구성하는 다른 쪽의 소스/드레인 영역은, 신호선(데이터 출력선)(VSL2)에 접속되어 있다.
리셋 트랜지스터(TR3rst)는, 게이트, 채널 형성 영역 및 소스/드레인 영역으로 구성되어 있다. 리셋 트랜지스터(TR3rst)의 게이트는 리셋선(RST3)에 접속되고, 리셋 트랜지스터(TR3rst)를 구성하는 한쪽의 소스/드레인 영역은 전원선(VDD)에 접속되어 있다. 리셋 트랜지스터(TR3rst)를 구성하는 다른 쪽의 소스/드레인 영역은, 플로팅 디퓨전(FD3)을 겸하고 있다.
앰프 트랜지스터(TR3amp)는, 게이트, 채널 형성 영역 및 소스/드레인 영역으로 구성되어 있다. 게이트는, 리셋 트랜지스터(TR3rst)를 구성하는 다른 쪽의 소스/드레인 영역(플로팅 디퓨전(FD3))에 접속되어 있다. 앰프 트랜지스터(TR3amp)를 구성하는 한쪽의 소스/드레인 영역은, 리셋 트랜지스터(TR3rst)를 구성하는 한쪽의 소스/드레인 영역과 영역을 공유하고 있고, 전원선(VDD)에 접속되어 있다.
선택 트랜지스터(TR3sel)는, 게이트, 채널 형성 영역 및 소스/드레인 영역으로 구성되어 있다. 게이트는, 선택선(SEL3)에 접속되어 있다. 선택 트랜지스터(TR3sel)를 구성하는 한쪽의 소스/드레인 영역은, 앰프 트랜지스터(TR3amp)를 구성하는 다른 쪽의 소스/드레인 영역과 영역을 공유하고 있다. 선택 트랜지스터(TR3sel)를 구성하는 다른 쪽의 소스/드레인 영역은, 신호선(데이터 출력선)(VSL3)에 접속되어 있다.
리셋선(RST1, RST2, RST3), 선택선(SEL1, SEL2, SEL3), 전송 게이트선(TG2, TG3)은 각각, 구동 회로를 구성하는 수직 구동 회로에 접속되어 있다. 신호선(데이터 출력선)(VSL1, VSL2, VSL3)은, 구동 회로를 구성하는 칼럼 신호 처리 회로(112)에 접속되어 있다.
(1-3. 촬상 소자의 제조 방법)
본 실시 형태의 촬상 소자(1A)는, 예를 들어 다음과 같이 하여 제조할 수 있다.
도 8 내지 도 13은, 촬상 소자(1A)의 제조 방법을 공정순으로 나타낸 것이다. 먼저, 도 8에 도시한 바와 같이, 반도체 기판(30) 내에 예를 들어 p웰(31)을 형성하고, 이 p웰(31) 내에 예를 들어 n형의 무기 광전 변환부(32B, 32R)를 형성한다. 반도체 기판(30)의 제1면(30S1) 근방에는 p+ 영역을 형성한다.
반도체 기판(30)의 제2면(30S2)에는, 동일하게 도 8에 도시한 바와 같이, 예를 들어 플로팅 디퓨전(FD1 내지 FD3)이 되는 n+ 영역을 형성한 뒤, 게이트 절연층(33)과, 전송 트랜지스터(Tr2), 전송 트랜지스터(Tr3), 선택 트랜지스터(SEL), 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)의 각 게이트를 포함하는 게이트 배선층(47)을 형성한다. 이에 의해, 전송 트랜지스터(Tr2), 전송 트랜지스터(Tr3), 선택 트랜지스터(SEL), 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)를 형성한다. 또한, 반도체 기판(30)의 제2면(30S2) 상에 하부 제1 콘택트(45), 하부 제2 콘택트(46) 및 접속부(41A)를 포함하는 배선층(41 내지 43) 및 절연층(44)을 포함하는 다층 배선층(40)을 형성한다.
반도체 기판(30)의 기체로서는, 예를 들어, 반도체 기판(30)과, 매립 산화막(도시하지 않음)과, 보유 지지 기판(도시하지 않음)을 적층한 SOI(Silicon on Insulator) 기판을 사용한다. 매립 산화막 및 보유 지지 기판은, 도 8에는 도시하지 않지만, 반도체 기판(30)의 제1면(30S1)에 접합되어 있다. 이온 주입 후, 어닐 처리를 행한다.
이어서, 반도체 기판(30)의 제2면(30S2)측에 마련된 다층 배선층(40) 상에 지지 기판(도시하지 않음) 또는 다른 반도체 기체 등을 접합하여, 상하 반전시킨다. 계속해서, 반도체 기판(30)을 SOI 기판의 매립 산화막 및 보유 지지 기판으로부터 분리하여, 반도체 기판(30)의 제1면(30S1)을 노출시킨다. 이상의 공정은, 이온 주입 및 CVD(Chemical Vapor Deposition)법 등, 통상의 CMOS 프로세스에서 사용되고 있는 기술로 행하는 것이 가능하다.
이어서, 도 9에 도시한 바와 같이, 예를 들어 건식 에칭에 의해 반도체 기판(30)을 제1면(30S1)측으로부터 가공하여, 예를 들어 환상의 개구(34H)를 형성한다. 개구(34H)의 깊이는, 도 10에 도시한 바와 같이, 반도체 기판(30)의 제1면(30S1)으로부터 제2면(30S2)까지 관통함과 함께, 예를 들어, 접속부(41A)까지 달하는 것이다.
계속해서, 반도체 기판(30)의 제1면(30S1) 및 개구(34H)의 측면에, 예를 들어 부의 고정 전하층(21) 및 유전체층(22)을 차례로 형성한다. 고정 전하층(21)은 예를 들어, 원자층 퇴적법(ALD법)을 사용하여 HfOx막을 성막함으로써 형성할 수 있다. 유전체층(22)은 예를 들어, 플라스마 CVD법을 사용하여 SiOx막을 제막함으로써 형성할 수 있다. 이어서, 유전체층(22) 상의 소정의 위치에, 예를 들어, 티타늄과 질화티타늄의 적층막(Ti/TiN막)을 포함하는 배리어 메탈과 W막이 적층된 패드부(39A)를 형성한다. 그 후, 유전체층(22) 및 패드부(39A) 상에 층간 절연층(23)을 형성하고, CMP(Chemical Mechanical Polishing)법을 사용하여 층간 절연층(23)의 표면을 평탄화한다.
계속해서, 도 10에 도시한 바와 같이, 패드부(39A) 상에 개구(23H1)를 형성한 후, 이 개구(23H1)에, 예를 들어 Al 등의 도전 재료를 매립하여, 상부 제1 콘택트(24A)를 형성한다. 이어서, 도 10에 도시한 바와 같이, 패드부(39A)와 마찬가지로 하여, 패드부(39B, 39C)로 한 후, 층간 절연층(23) 및 상부 제2 콘택트(24B), 상부 제3 콘택트(24C)를 차례로 형성한다.
계속해서, 도 11에 도시한 바와 같이 층간 절연층(23) 상에, 예를 들어, 스퍼터링법을 사용하여 도전막(11X)을 성막한 후, 포토리소그래피 기술을 사용하여 패터닝을 행한다. 구체적으로는, 도전막(11X)의 소정의 위치에 포토레지스트(PR)를 형성한 후, 건식 에칭 또는 습식 에칭을 사용하여 도전막(11X)을 가공한다. 그 후, 포토레지스트(PR)를 제거함으로써, 도 12에 도시한 바와 같이, 판독 전극(11A) 및 축적 전극(11B)이 형성된다.
이어서, 도 13에 도시한 바와 같이, 절연층(17), 반도체층(18), n버퍼층(12), 광전 변환층(13), p버퍼층(14), 일함수 조정층(15) 및 상부 전극(16)을 차례로 성막한다. 절연층(17)은 예를 들어, ALD법을 사용하여 SiOx막을 제막한 후, CMP법을 사용하여 절연층(17)의 표면을 평탄화한다. 그 후, 판독 전극(11A) 상에 예를 들어, 습식 에칭을 사용하여 개구(17H)를 형성한다. 반도체층(18)은 예를 들어, 스퍼터링법을 사용하여 형성할 수 있다. n버퍼층(12), 광전 변환층(13), p버퍼층(14) 및 일함수 조정층(15)은 예를 들어, 진공 증착법을 사용하여 형성한다. 상부 전극(16)은 하부 전극(11)과 마찬가지로, 예를 들어, 스퍼터링법을 사용하여 형성한다. 마지막으로, 상부 전극(16) 상에 보호층(51), 차광막(53) 및 온 칩 렌즈(52L)를 배치한다. 이상에 의해, 도 4에 도시한 촬상 소자(1A)가 완성된다.
또한, n버퍼층(12), 광전 변환층(13), p버퍼층(14) 및 일함수 조정층(15)은, 각 층을 진공 공정에서 연속적으로(진공 일관 프로세스로) 형성하는 것이 바람직하다. 또한, n버퍼층(12), 광전 변환층(13), p버퍼층(14) 및 일함수 조정층(15) 등의 유기층이나 하부 전극(11) 및 상부 전극(16) 등의 도전막은, 건식 성막법 또는 습식 성막법을 사용하여 형성할 수 있다. 건식 성막법으로서는, 저항 가열 혹은 고주파 가열을 사용한 진공 증착법 외에, 전자 빔(EB) 증착법, 각종 스퍼터링법(마그네트론 스퍼터링법, RF-DC 결합형 바이어스 스퍼터링법, ECR 스퍼터링법, 대향 타깃 스퍼터링법, 고주파 스퍼터링법), 이온 플레이팅법, 레이저 어블레이션법, 분자선 에피택시법 및 레이저 전사법을 들 수 있다. 이밖에, 건식 성막법으로서는, 플라스마 CVD법, 열 CVD법, MOCVD법 및 광 CVD법 등의 화학적 기상 성장법을 들 수 있다. 습식 성막법으로서는, 스핀 코팅법, 잉크젯법, 스프레이 코팅법, 스탬프법, 마이크로콘택트 프린트법, 플렉소 인쇄법, 오프셋 인쇄법, 그라비아 인쇄법 및 침지법 등을 들 수 있다.
패터닝에 대해서는, 포토리소그래피 기술 외에, 쉐도우 마스크 및 레이저 전사 등의 화학적 에칭, 자외선이나 레이저 등에 의한 물리적 에칭 등을 사용할 수 있다. 평탄화 기술로서는, CMP법 외에, 레이저 평탄화법이나 리플로우법 등을 사용할 수 있다.
(1-4. 촬상 소자의 신호 취득 동작)
촬상 소자(1A)에서는, 유기 광전 변환부(10)에, 온 칩 렌즈(52L)를 통해서 광이 입사하면, 그 광은, 유기 광전 변환부(10), 무기 광전 변환부(32B, 32R)의 순으로 통과하고, 그 통과 과정에서 녹, 청, 적의 색광마다 광전 변환된다. 이하, 각 색의 신호 취득 동작에 대하여 설명한다.
(유기 광전 변환부(10)에 의한 녹색 신호의 취득)
촬상 소자(1A)에 입사한 광 중, 먼저, 녹색광(G)이 유기 광전 변환부(10)에서 선택적으로 검출(흡수)되어, 광전 변환된다.
유기 광전 변환부(10)는, 관통 전극(34)을 통해서, 앰프 트랜지스터(AMP)의 게이트(Gamp)와 플로팅 디퓨전(FD1)에 접속되어 있다. 따라서, 유기 광전 변환부(10)에서 발생한 여기자 중 전자가 하부 전극(11)측으로부터 취출되고, 관통 전극(34)을 통해서 반도체 기판(30)의 제2면(30S2)측으로 전송되어, 플로팅 디퓨전(FD1)에 축적된다. 이와 동시에, 앰프 트랜지스터(AMP)에 의해, 유기 광전 변환부(10)에서 생긴 전하량이 전압으로 변조된다.
또한, 플로팅 디퓨전(FD1)의 이웃에는, 리셋 트랜지스터(RST)의 리셋 게이트(Grst)가 배치되어 있다. 이에 의해, 플로팅 디퓨전(FD1)에 축적된 전하는, 리셋 트랜지스터(RST)에 의해 리셋된다.
유기 광전 변환부(10)는, 관통 전극(34)을 통해서, 앰프 트랜지스터(AMP)뿐만 아니라 플로팅 디퓨전(FD1)에도 접속되어 있으므로, 플로팅 디퓨전(FD1)에 축적된 전하를 리셋 트랜지스터(RST)에 의해 용이하게 리셋하는 것이 가능하게 된다.
이에 반해, 관통 전극(34)과 플로팅 디퓨전(FD1)이 접속되어 있지 않은 경우에는, 플로팅 디퓨전(FD1)에 축적된 전하를 리셋하는 것이 곤란해져서, 큰 전압을 걸어 상부 전극(16)측으로 빼내게 된다. 그 때문에, 광전 변환층(24)이 대미지를 받을 우려가 있다. 또한, 단시간에 리셋을 가능하게 하는 구조는 암시(暗時) 노이즈의 증대를 초래하여, 트레이드오프가 되기 때문에, 이 구조는 곤란하다.
도 14는 촬상 소자(1A)의 일 동작예를 나타낸 것이다. (A)는 축적 전극(11B)에서의 전위를 나타내고, (B)는 플로팅 디퓨전(FD1)(판독 전극(11A))에서의 전위를 나타내고, (C)는 리셋 트랜지스터(TR1rst)의 게이트(Gsel)에서의 전위를 나타낸 것이다. 촬상 소자(1A)에서는, 판독 전극(11A) 및 축적 전극(11B)은, 각각 개별로 전압이 인가되도록 되어 있다.
촬상 소자(1A)에서는, 축적 기간에 있어서, 구동 회로로부터 판독 전극(11A)에 전위(V1)가 인가되고, 축적 전극(11B)에 전위(V2)가 인가된다. 여기서, 전위(V1, V2)는, V2>V1로 한다. 이에 의해, 광전 변환에 의해 생긴 전하(신호 전하; 전자)는, 축적 전극(11B)에 끌어 당겨져서, 축적 전극(11B)과 대향하는 반도체층(18)의 영역에 축적된다(축적 기간). 이와 관련하여, 축적 전극(11B)과 대향하는 반도체층(18)의 영역의 전위는, 광전 변환의 시간 경과에 수반하여, 보다 마이너스측의 값이 된다. 또한, 정공은, 상부 전극(16)으로부터 구동 회로로 송출된다.
촬상 소자(1A)에서는, 축적 기간의 후기에 리셋 동작이 이루어진다. 구체적으로는, 타이밍(t1)에서, 주사부는, 리셋 신호(RST)의 전압을 저레벨에서 고레벨로 변화시킨다. 이에 의해, 단위 화소(P)에서는, 리셋 트랜지스터(TR1rst)가 온 상태로 되고, 그 결과, 플로팅 디퓨전(FD1)의 전압이 전원 전압으로 설정되고, 플로팅 디퓨전(FD1)의 전압이 리셋된다(리셋 기간).
리셋 동작의 완료 후, 전하의 판독이 행해진다. 구체적으로는, 타이밍(t2)에서, 구동 회로로부터 판독 전극(11A)에는 전위(V3)가 인가되고, 축적 전극(11B)에는 전위(V4)가 인가된다. 여기서, 전위(V3, V4)는, V3<V4로 한다. 이에 의해, 축적 전극(11B)에 대응하는 영역에 축적되어 있던 전하는, 판독 전극(11A)으로부터 플로팅 디퓨전(FD1)에 판독된다. 즉, 반도체층(18)에 축적된 전하가 제어부에 판독된다(전송 기간).
판독 동작 완료 후, 다시, 구동 회로로부터 판독 전극(11A)에 전위(V1)가 인가되고, 축적 전극(11B)에 전위(V2)가 인가된다. 이에 의해, 광전 변환에 의해 생긴 전하는, 축적 전극(11B)에 끌어 당겨져서, 축적 전극(11B)과 대향하는 광전 변환층(24)의 영역에 축적된다(축적 기간).
(무기 광전 변환부(32B, 32R)에 의한 청색 신호, 적색 신호의 취득)
계속해서, 유기 광전 변환부(10)를 투과한 광 중, 청색광(B)은 무기 광전 변환부(32B), 적색광(R)은 무기 광전 변환부(32R)에서 각각 차례로 흡수되어, 광전 변환된다. 무기 광전 변환부(32B)에서는, 입사한 청색광(B)에 대응한 전자가 무기 광전 변환부(32B)의 n영역에 축적되고, 축적된 전자는, 전송 트랜지스터(Tr2)에 의해 플로팅 디퓨전(FD2)으로 전송된다. 마찬가지로, 무기 광전 변환부(32R)에서는, 입사한 적색광(R)에 대응한 전자가 무기 광전 변환부(32R)의 n영역에 축적되고, 축적된 전자는, 전송 트랜지스터(Tr3)에 의해 플로팅 디퓨전(FD3)으로 전송된다.
(1-5. 작용·효과)
본 실시 형태의 광전 변환 소자(10)에서는, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하여 p버퍼층(14)을 형성하도록 하였다. 이에 의해, 적당한 분자 간 상호 작용을 갖는 p버퍼층(14)이 형성된다. 이하, 이것에 대하여 설명한다.
지금까지, 무기 반도체가 발견되고, 트랜지스터가 발명된 이래, 전자 기기는 크게 발전하여, 사람들에게 많은 혜택을 부여해 왔다. 무기 반도체의 우수한 점은, 매우 작은 면적 및 체적 중에 전기 회로를 형성하여, 발광, 발전, 촬상 또는 기록 등의 다양한 기능 발현을 가능하게 하고 있는 것이다.
근년, 상술한 바와 같이, 무기 반도체 대신에 유기 반도체를 사용한 전자 기기의 개발이 진행되고 있다. 유기 반도체를 사용하여 다양한 반도체 소자를 제작하는 경우, 사용 용도에 따라서는 새로운 개량, 예를 들어, 전자 기기를 실용화함에 있어서, 광전 변환 소자(특히, 촬상 소자) 및 발광 소자로 대표되는 반도체 소자는 복수의 특성을 제품의 요구에 맞춰서 최적화할 것이 요구된다. 일례로서, 광전 변환 소자(특히, 촬상 소자)에서는, 광전 변환 특성에 더하여 암전류 특성 및 잔상 특성이 중요한 소자 특성이 된다. 그러나, 단순히 유기 반도체를 사용한 경우, 상기 소자 특성을 높은 수준으로 밸런스 좋게 얻는 것이 어렵다는 과제가 있다. 또한, 발광 소자에서는 저전압으로 고효율로 발광하는 특성이 중요하다. 이 경우도 각 특성을 밸런스 좋게 얻는 것은 어렵다는 과제가 있다.
예를 들어, 결정성이 높은 유기 반도체는 분자간 상호 작용이 높아, 전하 수송성에 대하여 우수한 포텐셜을 갖고 있다. 그러나, 결정성이 높은 유기 반도체를 단독, 혹은 다른 재료와 혼합해서 박막을 형성하면 응집하여, 양질의 박막을 형성하는 것이 어려워, 그 포텐셜을 충분히 살릴 수 없다. 그 결과, 결정성이 높은 유기 반도체를 포함하는 박막을 사용한 반도체 소자에서는, 양호한 전기 특성이 얻어지지 않는다는 과제가 생긴다.
한편, 분자간 상호 작용이 낮은 유기 반도체는, 평탄성이 우수한 양질의 박막을 형성할 수 있기는 하지만, 전하의 이동도가 낮다. 그 때문에, 분자간 상호 작용이 낮은 유기 반도체를 사용한 반도체 소자에서는, 기대한 전기 특성이 얻어지지 않는 경우가 많다.
이에 반해, 본 실시 형태에서는, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하여 p버퍼층(14)을 형성하도록 하였다. 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 그 박막을 형성하는 유기 반도체의 분체를 X선 구조 해석한 경우에, 적당한 결정 밀도를 갖고 있어, 그러한 단일 재료로 성막된 박막을 XRD 측정한 경우에는 브로드한 피크를 갖는다. 이에 의해, 적당한 분자간 상호 작용을 갖는 p버퍼층(14)이 형성되어, 응집이 적고, 막 결함이 적은 양호한 박막을 형성할 수 있다. 이것은, 박막 중의 캐리어(정공)의 이동도를 향상시키는 것으로 이어진다.
이상, 본 실시 형태의 광전 변환 소자(10)에서는, 층 내에서 적절하게 분자끼리 상호 작용을 갖는 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하여 p버퍼층(14)을 형성하도록 했으므로, p버퍼층(14)에서의 캐리어(정공)의 이동도가 향상된다. 따라서, 예를 들어, 외부 양자 효율 및 잔상 특성 등의 소자 특성을 향상시키는 것이 가능하게 된다.
또한, 본 실시 형태의 광전 변환 소자(10)에서는, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중에서도, 6.0±0.5eV의 HOMO 준위, 보다 바람직하게는 6.0±0.2eV의 HOMO 준위, 더욱 바람직하게는 6.0±0.1eV의 HOMO 준위를 갖는 것을 사용함으로써, 광전 변환층(13)과 일함수 조정층(15)의 사이의 캐리어의 수송이 보다 원활하게 행해지게 된다. 따라서, 소자 특성을 더욱 향상시키는 것이 가능하게 된다.
이어서, 상기 제1 실시 형태의 변형예 1 내지 4 및 제2 실시 형태에 대하여 설명한다. 또한, 상기 제1 실시 형태의 광전 변환 소자(10) 및 촬상 소자(1A)에 대응하는 구성 요소에는 동일한 부호를 부여하고 설명을 생략한다.
<2. 변형예>
(2-1. 변형예 1)
도 15는, 본 개시의 변형예 1에 관한 촬상 소자(1B)의 단면 구성을 모식적으로 나타낸 것이다. 촬상 소자(1B)는, 상기 제1 실시 형태의 촬상 소자(1A)와 마찬가지로, 예를 들어, 디지털 스틸카메라, 비디오 카메라 등의 전자 기기에 사용되는 CMOS 이미지 센서 등의 촬상 소자이다. 본 변형예의 촬상 소자(1B)는, 2개의 유기 광전 변환부(10, 80)와, 하나의 무기 광전 변환부(32)가 세로 방향으로 적층된 것이다.
유기 광전 변환부(10, 80)와, 무기 광전 변환부(32)는, 서로 다른 파장 영역의 광을 선택적으로 검출하여 광전 변환을 행하는 것이다. 예를 들어, 유기 광전 변환부(10)에서는 녹(G)의 색 신호를 취득한다. 예를 들어, 유기 광전 변환부(80)에서는 청(B)의 색 신호를 취득한다. 예를 들어, 무기 광전 변환부(32)에서는 적(R)의 색 신호를 취득한다. 이에 의해, 촬상 소자(1B)에서는, 컬러 필터를 사용하지 않고 하나의 화소에 있어서 복수 종류의 색 신호를 취득 가능하게 되어 있다.
유기 광전 변환부(10, 80)는, 상기 제1 실시 형태의 촬상 소자(1A)와 마찬가지의 구성을 갖고 있다. 구체적으로는, 유기 광전 변환부(10)는 촬상 소자(1A)와 마찬가지로, 하부 전극(11), n버퍼층(12), 광전 변환층(13), p버퍼층(14), 일함수 조정층(15) 및 상부 전극(16)이 이 순으로 적층되어 있다. 하부 전극(11)은 복수의 전극(예를 들어, 판독 전극(11A) 및 축적 전극(11B))을 포함하고, 하부 전극(11)과 n버퍼층(12)의 사이에는, 절연층(17) 및 반도체층(18)이 이 순으로 적층되어 있다. 하부 전극(11) 중, 판독 전극(11A)은, 절연층(17)에 마련된 개구(17H)를 통해서 반도체층(18)과 전기적으로 접속되어 있다. 유기 광전 변환부(80)도 유기 광전 변환부(10)와 마찬가지로, 하부 전극(81), n버퍼층(82), 광전 변환층(83), p버퍼층(84), 일함수 조정층(85) 및 상부 전극(86)이 이 순으로 적층되어 있다. 하부 전극(81)은, 복수의 전극(예를 들어, 판독 전극(81A) 및 축적 전극(81B))을 포함하고, 하부 전극(81)과 n버퍼층(82)의 사이에는, 절연층(87) 및 반도체층(88)이 이 순으로 적층되어 있다. 하부 전극(81) 중, 판독 전극(81A)은 절연층(87)에 마련된 개구(87H)를 통해서 반도체층(88)과 전기적으로 접속되어 있다.
판독 전극(81A)에는, 층간 절연층(89) 및 유기 광전 변환부(10)를 관통하여, 유기 광전 변환부(10)의 판독 전극(11A)과 전기적으로 접속된 관통 전극(34Y)이 접속되어 있다. 또한, 판독 전극(81A)은, 관통 전극(34X, 34Y)을 통해서, 반도체 기판(30)에 마련된 플로팅 디퓨전(FD)과 전기적으로 접속되어 있어, 광전 변환층(83)에서 생성된 전하를 일시적으로 축적할 수 있다. 또한, 판독 전극(81A)은, 관통 전극(34X, 34Y)을 통해서, 반도체 기판(30)에 마련된 앰프 트랜지스터(AMP) 등과 전기적으로 접속되어 있다.
(2-2. 변형예 2)
도 16은, 본 개시의 변형예 2에 관한 촬상 소자(1C)의 단면 구성을 나타낸 것이다. 촬상 소자(1C)는 상기 제1 실시 형태의 촬상 소자(1A)와 마찬가지로, 예를 들어, 디지털 스틸카메라, 비디오 카메라 등의 전자 기기에 사용되는 CMOS 이미지 센서 등의 촬상 소자이다. 본 변형예의 촬상 소자(1C)는, 반도체 기판(30)의 상방에 적색 광전 변환부(70R), 녹색 광전 변환부(70G) 및 청색 광전 변환부(70B)가 이 순으로 적층된 구성을 갖는다.
적색 광전 변환부(70R), 녹색 광전 변환부(70G) 및 청색 광전 변환부(70B)는 각각, 상기 제1 실시 형태의 유기 광전 변환부(10)와 마찬가지의 구성을 갖고 있다. 구체적으로는, 적색 광전 변환부(70R), 녹색 광전 변환부(70G) 및 청색 광전 변환부(70B)는 각각, 한 쌍의 전극간, 구체적으로는, 하부 전극(71R)과 상부 전극(76R)의 사이, 하부 전극(71G)과 상부 전극(76G)의 사이, 하부 전극(71B)과 상부 전극(76B)의 사이에, 각각 광전 변환층(73R, 73G, 73B)을 갖고 있다. 하부 전극(71R)과 광전 변환층(73R)의 사이, 하부 전극(71G)과 광전 변환층(73G)의 사이, 하부 전극(71B)과 광전 변환층(73B)의 사이에, 상기 제1 실시 형태와 마찬가지로, 각각 n버퍼층(72R, 72G, 72B)을 갖고 있다. 상부 전극(76R)과 광전 변환층(73R)의 사이, 상부 전극(76G)과 광전 변환층(73G)의 사이, 상부 전극(76B)과 광전 변환층(73B)의 사이에, 상기 제1 실시 형태와 마찬가지로, 각각 p버퍼층(74R, 74G, 74B) 및 일함수 조정층(75R, 75G, 75B)을 갖고 있다.
촬상 소자(1C)는, 상기한 바와 같이 반도체 기판(30)의 상방에 적색 광전 변환부(70R), 녹색 광전 변환부(70G) 및 청색 광전 변환부(70B)가 이 순으로 적층되어 있다. 이에 의해, 더 짧은 파장의 광이 입사 표면에서 효율적으로 흡수되도록 된다.
적색 광전 변환부(70R)는, 절연층(77)을 개재해서 반도체 기판(30) 상에 적층되어 있다. 녹색 광전 변환부(70G)는, 절연층(78)을 개재해서 적색 광전 변환부(70R) 상에 적층되어 있다. 청색 광전 변환부(70B)는, 절연층(79)을 개재해서 녹색 광전 변환부(70G) 상에 적층되어 있다. 청색 광전 변환부(70B) 상에는, 보호층(51) 및 온 칩 렌즈(52L)를 갖는 온 칩 렌즈층(52)이 이 순으로 마련되어 있다.
반도체 기판(30) 내에는, 적색 축전층(310R), 녹색 축전층(310G) 및 청색 축전층(310B)이 마련되어 있다. 온 칩 렌즈(52L)에 입사한 광은, 적색 광전 변환부(70R), 녹색 광전 변환부(70G) 및 청색 광전 변환부(70B)에서 광전 변환되어, 적색 광전 변환부(70R)로부터 적색 축전층(310R)에, 녹색 광전 변환부(70G)로부터 녹색 축전층(310G)에, 청색 광전 변환부(70B)로부터 청색 축전층(310B)에 각각 신호 전하가 보내지도록 되어 있다.
반도체 기판(30)은, 예를 들어 p형 실리콘 기판에 의해 구성되어 있다. 이 반도체 기판(30)에 마련된 적색 축전층(310R), 녹색 축전층(310G) 및 청색 축전층(310B)은, 각각 n형 반도체 영역을 포함하고 있고, 이 n형 반도체 영역에 적색 광전 변환부(70R), 녹색 광전 변환부(70G) 및 청색 광전 변환부(70B)로부터 공급된 신호 전하(전자)가 축적되도록 되어 있다. 적색 축전층(310R), 녹색 축전층(310G) 및 청색 축전층(310B)의 n형 반도체 영역은, 예를 들어, 반도체 기판(30)에, 인(P) 또는 비소(As) 등의 n형 불순물을 도핑함으로써 형성된다. 또한, 반도체 기판(30)은, 유리 등을 포함하는 지지 기판(도시하지 않음) 상에 마련하도록 해도 된다.
반도체 기판(30)에는, 적색 축전층(310R), 녹색 축전층(310G) 및 청색 축전층(310B) 각각으로부터 전자를 판독하여, 예를 들어 수직 신호선(후술하는 도 24의 수직 신호선(Lsig))에 전송하기 위한 화소 트랜지스터가 마련되어 있다. 이 화소 트랜지스터의 플로팅 디퓨전이 반도체 기판(30) 내에 마련되어 있고, 이 플로팅 디퓨전이 적색 축전층(310R), 녹색 축전층(310G) 및 청색 축전층(310B)에 접속되어 있다. 플로팅 디퓨전은, n형 반도체 영역에 의해 구성되어 있다.
절연층(77, 78, 79)은, 예를 들어, 산화실리콘, 질화실리콘, 산질화실리콘 및 산화하프늄 등에 의해 구성되어 있다. 절연층(77, 78, 79)은, 복수 종류의 절연막이 적층된 적층막으로 해도 된다. 절연층(77)은 유기 절연 재료를 사용하여 형성되어 있어도 된다. 절연층(77)에는, 적색 축전층(310R)과 적색 광전 변환부(70R), 녹색 축전층(310G)과 녹색 광전 변환부(70G), 청색 축전층(310B)과 청색 광전 변환부(70B)를 각각 접속하기 위한 플러그 및 전극이 마련되어 있다. 절연층(78, 79)은, 상기 재료 외에, 금속 산화물, 금속 황화물 혹은 유기물을 사용하여 형성해도 된다. 금속 산화물로서는, 예를 들어, 산화알루미늄, 산화지르코늄, 산화티타늄, 산화아연, 산화텅스텐, 산화마그네슘, 산화니오븀, 산화주석 및 산화갈륨 등을 들 수 있다. 금속 황화물로서는, 황화아연 및 황화마그네슘 등을 들 수 있다. 절연층(78, 79)의 구성 재료의 밴드 갭은 3.0eV 이상인 것이 바람직하다.
이상과 같이 본 기술은, 상기 제1 실시 형태의 촬상 소자(1A)와 같이, 하나의 유기 광전 변환부(10)와, 2개의 무기 광전 변환부(32B, 32R)가 세로 방향으로 적층된 소자 구조에 한정되는 것은 아니다. 본 기술은, 상기 변형예 1, 2와 같이, 2개의 유기 광전 변환부(10, 80)와, 하나의 무기 광전 변환부(32)가 세로 방향으로 적층된 촬상 소자(1B)나, 3개의 유기 광전 변환부(적색 광전 변환부(70R), 녹색 광전 변환부(70G), 청색 광전 변환부(70B))가 세로 방향으로 적층된 촬상 소자(1C)에도 적용할 수 있으며, 상기 제1 실시 형태의 마찬가지의 효과를 얻을 수 있다.
(2-2. 변형예 3)
도 17a는, 본 개시의 변형예 3에 관한 촬상 소자(1D)의 단면 구성을 모식적으로 나타낸 것이다. 도 17b는, 도 17a에 도시한 촬상 소자(1D)의 평면 구성의 일례를 모식적으로 나타낸 것이고, 도 17a는, 도 17b에 도시한 II-II선에서의 단면을 나타내고 있다. 촬상 소자(1D)는 예를 들어, 무기 광전 변환부(32)와, 유기 광전 변환부(60)가 적층된 적층형 촬상 소자이다. 이 촬상 소자(1D)를 구비한 촬상 장치(예를 들어, 촬상 장치(100))의 화소부(100A)에서는, 예를 들어 도 17b에 도시한 바와 같이, 예를 들어 2행×2열로 배치된 4개의 화소를 포함하는 화소 유닛(1a)이 반복 단위가 되어, 행방향과 열방향을 포함하는 어레이상으로 반복 배치되어 있다.
본 변형의 촬상 소자(1D)에서는, 유기 광전 변환부(60)의 상방(광 입사측(S1))에는, 적색광(R), 녹색광(G) 및 청색광(B)을 선택적으로 투과시키는 컬러 필터(55)가, 각각 단위 화소(P)마다 마련되어 있다. 구체적으로는, 2행×2열로 배치된 4개의 화소를 포함하는 화소 유닛(1a)에 있어서, 녹색광(G)을 선택적으로 투과시키는 컬러 필터가 대각선 상에 2개 배치되고, 적색광(R) 및 청색광(B)을 선택적으로 투과시키는 컬러 필터가, 직교하는 대각선 상에 하나씩 배치되어 있다. 각 컬러 필터가 마련된 단위 화소(Pr, Pg, Pb)에서는, 예를 들어, 유기 광전 변환부(60)에 있어서, 각각 대응하는 색광이 검출되도록 되어 있다. 즉, 화소부(100A)에서는, 각각 적색광(R), 녹색광(G) 및 청색광(B)을 검출하는 화소(Pr, Pg, Pb)가 베이어 형상으로 배치되어 있다.
유기 광전 변환부(60)는, 예를 들어, 400㎚ 이상 750㎚ 미만의 가시광 영역의 파장의 일부 또는 전부에 대응하는 광을 흡수하여 여기자(전자 정공쌍)를 발생시키는 것이며, 하부 전극(61), 절연층(층간 절연층(67)), 반도체층(68), n버퍼층(62), 광전 변환층(63), p버퍼층(64), 일함수 조정층(65) 및 상부 전극(66)이 이 순으로 적층되어 있다. 하부 전극(61), 층간 절연층(67), 반도체층(68), n버퍼층(62), 광전 변환층(63), p버퍼층(64), 일함수 조정층(65) 및 상부 전극(66)은 각각, 상기 제1 실시 형태에서의 촬상 소자(1A)의 하부 전극(11), 절연층(17), 반도체층(18), n버퍼층(12), 광전 변환층(13), p버퍼층(14), 일함수 조정층(15) 및 상부 전극(16)과 마찬가지의 구성을 갖고 있다. 하부 전극(61)은 예를 들어, 서로 독립된 판독 전극(61A) 및 축적 전극(61B)을 갖고, 판독 전극(61A)은 예를 들어 4개의 화소에 의해 공유되어 있다.
무기 광전 변환부(32)는 예를 들어, 750㎚ 이상 1300㎚ 이하의 적외 영역을 검출한다.
촬상 소자(1D)에서는, 컬러 필터(55)를 투과한 광 중, 가시광 영역의 광(적색광(R), 녹색광(G) 및 청색광(B))은 각각, 각 컬러 필터가 마련된 단위 화소(Pr, Pg, Pb)의 유기 광전 변환부(60)에서 흡수되고, 그 이외의 광, 예를 들어, 적외 영역(예를 들어, 750㎚ 이상 1000㎚ 이하)의 광(적외광(IR))은 유기 광전 변환부(60)를 투과한다. 이 유기 광전 변환부(60)를 투과한 적외광(IR)은, 각 단위 화소(Pr, Pg, Pb)의 무기 광전 변환부(32)에서 검출되고, 각 단위 화소(Pr, Pg, Pb)에서는 적외광(IR)에 대응하는 신호 전하가 생성된다. 즉, 촬상 소자(1D)를 구비한 촬상 장치(100)에서는, 가시광 화상 및 적외광 화상의 양쪽을 동시에 생성 가능하게 되어 있다.
또한, 촬상 소자(1D)에서는, 적색광(R), 녹색광(G) 및 청색광(B)을 검출하는 화소(Pr, Pg, Pb)를 베이어 형상으로 배열하도록 했으므로, 예를 들어, 상기 제1 실시 형태 등의 촬상 소자(예를 들어, 촬상 소자(1A, 1B, 1C))와 같은 세로 방향 분광형의 촬상 소자와 비교하여, 각 광전 변환부에 요구되는 적색광(R), 녹색광(G) 및 청색광(B)의 분광 특성을 완화할 수 있다. 따라서, 양산성을 향상시킬 수 있다.
(2-4. 변형예 4)
도 18a는, 본 개시의 변형예 4에 관한 촬상 소자(1E)의 단면 구성을 모식적으로 나타낸 것이다. 도 18b는, 도 18a에 도시한 촬상 소자(1E)의 평면 구성의 일례를 모식적으로 나타낸 것이며, 도 18a는, 도 18b에 도시한 III-III선에서의 단면을 나타내고 있다. 상기 변형예 3에서는, 컬러 필터(55)가 유기 광전 변환부(60)의 상방(광 입사측(S1))에 마련된 예를 나타냈지만, 컬러 필터(55)는 예를 들어, 도 18a에 도시한 바와 같이, 무기 광전 변환부(32)와 유기 광전 변환부(60)의 사이에 마련하도록 해도 된다.
촬상 소자(1E)에서는, 예를 들어, 컬러 필터(55)는 화소 유닛(1a) 내에서, 적어도 적색광(R)을 선택적으로 투과시키는 컬러 필터(컬러 필터(55R)) 및 적어도 청색광(B)을 선택적으로 투과시키는 컬러 필터(컬러 필터(55B))가 서로 대각선 상에 배치된 구성을 갖고 있다. 유기 광전 변환부(60)(광전 변환층(63))는, 예를 들어 녹색광(G)에 대응하는 파장을 선택적으로 흡수하도록 구성되어 있다. 이에 의해, 유기 광전 변환부(60) 및 컬러 필터(55R, 55B)의 하방에 각각 배치된 무기 광전 변환부(32)(무기 광전 변환부(32R, 32G))에 있어서 적색광(R), 녹색광(G) 또는 청색광(B)에 대응하는 신호를 취득하는 것이 가능하게 된다. 본 변형예의 촬상 소자(1E)에서는, 일반적인 베이어 배열을 갖는 광전 변환 소자보다도 RGB 각각의 광전 변환부의 면적을 확대할 수 있기 때문에, S/N비를 향상시키는 것이 가능하게 된다.
또한, 상기 변형예 3, 4에서는, 유기 광전 변환부(60)를 구성하는 하부 전극(61)이 복수의 전극(판독 전극(61A) 및 축적 전극(61B))을 포함하는 예를 나타냈지만, 본 변형예는, 하부 전극이 단위 화소(P)마다 하나의 전극을 포함하는 경우에도 적용할 수 있으며, 본 변형예와 마찬가지의 효과를 얻을 수 있다.
<3. 제2 실시 형태>
도 19는, 본 개시의 제2 실시 형태의 발광 소자(발광 소자(90))의 단면 구성의 일례를 모식적으로 나타낸 것이다. 발광 소자(90)는 예를 들어, 유기 EL 텔레비전 장치 등에 있어서 광원으로서 사용되는, 소위 유기 전계 발광 소자(유기 EL 소자)이다. 본 실시 형태의 발광 소자(90)는, 본 개시의 「반도체 소자」의 일 구체예에 상당하는 것이며, 상기 제1 실시 형태에서 예시한 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 포함하여 형성된 유기 반도체층(정공 수송층(92) 또는 발광층(93) 혹은 그 양쪽)을 갖는 것이다.
(3-1. 발광 소자의 구성)
발광 소자(90)는, 예를 들어 도 20에 도시한 바와 같이, 발광층(93)을 포함하는 유기 적층막을 대향하는 한 쌍의 전극 사이에 끼우고, 전압을 인가함으로써 발광층(93) 내에서 정공과 전자를 재결합시켜서 발광시키는 것이다. 발광 소자(90)는 예를 들어, 양극(91), 정공 수송층(92), 발광층(93), 전자 수송층(94), 전자 주입층(95) 및 음극(96)이 이 순으로 적층된 구성을 갖고 있다.
양극(91)은 발광층(93)에 대하여 정공을 주입하는 것이다. 양극(91)은 예를 들어, 광투과성을 갖는 도전막에 의해 구성되어 있다. 양극(91)의 구성 재료로서는, 예를 들어, 도펀트로서 주석(Sn)을 첨가한 In2O3인 인듐주석 산화물(ITO)을 들 수 있다. 그 ITO 박막의 결정성은, 결정성이 높아도, 낮아도(아몰퍼스에 가까워짐) 된다. 양극(91)의 구성 재료로서는, 상기 이외에도, 도펀트를 첨가한 산화주석(SnO2)계 재료, 예를 들어 도펀트로서 Sb를 첨가한 ATO, 도펀트로서 불소를 첨가한 FTO를 들 수 있다. 또한, 산화아연(ZnO) 혹은 도펀트를 첨가하여 이루어지는 산화아연계 재료를 사용해도 된다. ZnO계 재료로서는, 예를 들어, 도펀트로서 알루미늄(Al)을 첨가한 알루미늄아연 산화물(AZO), 갈륨(Ga)을 첨가한 갈륨아연 산화물(GZO), 붕소(B)를 첨가한 붕소아연 산화물 및 인듐(In)을 첨가한 인듐아연 산화물(IZO)을 들 수 있다. 또한, 도펀트로서 인듐과 갈륨을 첨가한 아연 산화물(IGZO, In-GaZnO4)을 사용해도 된다. 이에 더하여, 양극(91)의 구성 재료로서는, CuI, InSbO4, ZnMgO, CuInO2, MgIN2O4, CdO, ZnSnO3 또는 TiO2 등을 사용해도 되고, 스피넬형 산화물이나 YbFe2O4 구조를 갖는 산화물을 사용해도 된다. 이밖에, 양극(91)의 구성 재료로서는, 갈륨 산화물, 티타늄 산화물, 니오븀 산화물 또는 니켈 산화물 등을 주성분으로 하는 도전 재료를 들 수 있다.
또한, 양극(91)에 광투과성이 불필요한 경우(예를 들어, 음극(96)측으로부터 광이 취출되는 경우)에는, 높은 일함수(예를 들어, φ=4.5eV 내지 5.5eV)를 갖는 단금속 또는 합금을 사용할 수 있다. 구체적으로는, Al-Nd(알루미늄과 네오디뮴의 합금)나 ASC(알루미늄, 사마륨 및 구리의 합금)를 들 수 있다. 이밖에, 양극(91)을 구성하는 재료로서는, 예를 들어, Au, Ag, Cr, Ni, Pd, Pt, Fe, Ir, Ge, Os, Re, Te 및 그들의 합금을 들 수 있다.
또한, 양극(91)을 구성하는 재료로서는, Pt, Au, Pd, Cr, Ni, Al, Ag, Ta, W, Cu, Ti, In, Sn, Fe, Co 및 Mo 등의 금속, 또는 그들 금속 원소를 포함하는 합금, 혹은 그들 금속을 포함하는 도전성 입자, 그들 금속을 포함하는 합금의 도전성 입자, 불순물을 함유한 폴리실리콘, 탄소계 재료, 산화물 반도체, 카본 나노 튜브, 그래핀 등의 도전성 물질을 들 수 있다.
양극(91)의 두께는, 예를 들어, 2×10-8m 이상 2×10-7m 이하이며, 바람직하게는 3×10-8m 이상 1.5×10-7m 이하이다.
정공 수송층(92)은, 양극(91)과 발광층(93)의 전기적인 접합성을 향상시키기 위한 것이다. 또한, 정공 수송층(92)은, 발광 소자(90)의 광 간섭을 조정하기 위한 것이다. 정공 수송층(92)은 예를 들어, 상기 제1 실시 형태에서 예시한 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하여 형성할 수 있다.
정공 수송층(92)은, 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체와 함께, 이하에 예시하는 재료를 1종 또는 2종 이상 사용한 단층막으로 해도 되고, 적층막으로 해도 된다. 정공 수송층(92)을 구성하는 다른 재료로서는, 예를 들어, 방향족 아민계 재료, 카르바졸 유도체, 인돌로카르바졸 유도체, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 페릴렌 유도체, 피센 유도체, 크리센 유도체, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 헥사아자트리페닐렌 유도체, 복소환 화합물을 배위자로 하는 금속 착체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 티에노아센계 재료, 폴리(3,4-에틸렌디옥시티오펜)/폴리스티렌술폰산[PEDOT/PSS] 및 폴리아닐린을 들 수 있다. 이밖에, 정공 수송층(92)을 구성하는 다른 재료로서는, 산화몰리브덴(MoOx), 산화루테늄(RuOx), 산화바나듐(VOx) 및 산화텅스텐(WOx) 등의 금속 산화물을 들 수 있다. 방향족 아민계 재료로서는, 예를 들어, 트리아릴아민 화합물, 벤지딘 화합물 및 스티릴아민 화합물을 들 수 있다. 티에노아센계 재료로서는, 예를 들어, 벤조티에노벤조티오펜(BTBT) 유도체, 디나프토티에노티오펜(DNTT) 유도체, 디안트라세노티에노티오펜(DATT) 유도체, 벤조비스벤조티오펜(BBBT) 유도체, 티에노비스벤조티오펜(TBBT) 유도체, 디벤조티에노비스벤조티오펜(DBTBT) 유도체, 디티에노벤조디티오펜(DTBDT) 유도체, 디벤조티에노디티오펜(DBTDT) 유도체, 벤조디티오펜(BDT) 유도체, 나프토디티오펜(NDT) 유도체, 안트라세노디티오펜(ADT) 유도체, 테트라세노디티오펜(TDT) 유도체 및 펜타세노디티오펜(PDT) 유도체를 들 수 있다. 상기 재료 중에서도, 정공 수송층(92)을 구성하는 다른 재료로서는 티에노아센계 재료를 사용하는 것이 바람직하다.
또한, 정공 수송층(92)은, 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체 이외의 재료를 사용하여 형성해도 된다. 그 때는, 상기 다른 재료로서 예시한 것을 사용하는 것이 바람직하다.
정공 수송층(92)의 두께는, 예를 들어, 5×10-9m 이상 5×10-7m 이하이며, 바람직하게는 5×10-9m 이상 2×10-7m 이하이다. 더욱 바람직하게는 5×10-9m 이상 1×10-7m 이하이다.
발광층(93)은, 양극(91)과 음극(96)에 대한 전계 인가 시에, 양극(91)으로부터 주입되는 정공과, 음극(96)으로부터 주입되는 전자가 재결합하는 영역이다. 발광층(93)은 예를 들어 1종류의 재료로 구성해도 되고, 2종류 이상의 재료를 조합한 구성으로 해도 된다. 발광층(93)을 구성하는 2종류는 호스트 재료 및 도펀트 재료라고 불린다. 일반적인 발광층(93)에서는, 호스트 재료로 정공과 전자의 재결합을 행하고, 그 때 생긴 에너지를 도펀트 재료에 이동시킴으로써, 원하는 발광을 얻을 수 있다. 발광층(93)은 예를 들어, 1.20g/㎤ 이상의 막 밀도를 갖는다.
구체적인 호스트 재료로서는, 예를 들어, 상기 제1 실시 형태에서 예시한 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체를 들 수 있다. 그 중에서도, 식 (1-1)로 표시되는 화합물 및 식 (2-1)로 표시되는 화합물을 사용하는 것이 바람직하다.
이밖에, 호스트 재료로서는, p형의 유기 반도체(이하, p형 반도체라고 칭함)를 사용할 수 있다. p형 반도체로서는, 예를 들어, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 퀴나크리돈 유도체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 벤조티에노벤조티오펜(BTBT) 유도체, 디나프토티에노티오펜(DNTT) 유도체, 디안트라세노티에노티오펜(DATT) 유도체, 벤조비스벤조티오펜(BBBT) 유도체, 티에노비스벤조티오펜(TBBT) 유도체, 디벤조티에노비스벤조티오펜(DBTBT) 유도체, 디티에노벤조디티오펜(DTBDT) 유도체, 디벤조티에노디티오펜(DBTDT) 유도체, 벤조디티오펜(BDT) 유도체, 나프토디티오펜(NDT) 유도체, 안트라세노디티오펜(ADT) 유도체, 테트라세노디티오펜(TDT) 유도체 및 펜타세노디티오펜(PDT) 유도체로 대표되는 티에노아센계 재료를 들 수 있다. 이밖에, p형 반도체로서는, 트리아릴아민 유도체, 카르바졸 유도체, 피센 유도체, 크리센 유도체, 예를 들어, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 서브포르피라진 유도체, 복소환 화합물을 배위자로 하는 금속 착체, 폴리티오펜 유도체, 폴리벤조티아디아졸 유도체 및 폴리플루오렌 유도체 등을 들 수 있다.
이밖에, 호스트 재료로서는, n형의 유기 반도체(이하, n형 반도체라고 칭함)를 사용할 수 있다. n형 반도체로서는, 예를 들어, 풀러렌 C60, 풀러렌 C70, 풀러렌 C74 등의 고차 풀러렌이나 내포 풀러렌 등으로 대표되는 풀러렌 및 그의 유도체를 들 수 있다. 풀러렌 유도체에 포함되는 치환기로서는, 예를 들어, 할로겐 원자, 직쇄 또는 분지 혹은 환상의 알킬기 또는 페닐기, 직쇄 또는 축환한 방향족 화합물을 갖는 기, 할로겐화물을 갖는 기, 파셜 플루오로알킬기, 퍼플루오로알킬기, 실릴알킬기, 실릴알콕시기, 아릴실릴기, 아릴술파닐기, 알킬술파닐기, 아릴술포닐기, 알킬술포닐기, 아릴술피드기, 알킬술피드기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 카르보닐기, 카르복시기, 카르복사미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기, 니트로기, 칼코겐화물을 갖는 기, 포스핀기, 포스폰기 및 이들의 유도체를 들 수 있다. 구체적인 풀러렌 유도체로서는, 예를 들어, 풀러렌 불화물이나 PCBM 풀러렌 화합물, 풀러렌 다량체 등을 들 수 있다. 이밖에, n형 반도체로서는, p형 반도체보다도 HOMO 준위 및 LUMO 준위가 큰(깊은) 유기 반도체나 광투과성을 갖는 무기 금속 산화물을 들 수 있다.
n형 반도체로서는, 예를 들어, 질소 원자, 산소 원자 또는 황 원자를 함유하는 복소환 화합물을 들 수 있다. 구체적으로는, 예를 들어, 피리딘 유도체, 피라진 유도체, 피리미딘 유도체, 트리아진 유도체, 퀴놀린 유도체, 퀴녹살린 유도체, 이소퀴놀린 유도체, 아크리딘 유도체, 페나진 유도체, 페난트롤린 유도체, 테트라졸 유도체, 피라졸 유도체, 이미다졸 유도체, 티아졸 유도체, 옥사졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 벤조트리아졸 유도체, 벤즈옥사졸 유도체, 벤즈옥사졸 유도체, 카르바졸 유도체, 벤조푸란 유도체, 디벤조푸란 유도체, 서브포르피라진 유도체, 폴리페닐렌비닐렌 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 분자 골격의 일부에 갖는 유기 분자, 유기 금속 착체나 서브프탈로시아닌 유도체, 퀴나크리돈 유도체, 시아닌 유도체 및 멜로시아닌 유도체를 들 수 있다.
또한, 유기 반도체는, p형 및 n형으로 분류되는 경우가 많은데, p형이란 정공을 수송하기 쉽다는 의미이며, n형이란 전자를 수송하기 쉽다는 의미이다. 이 때문에, 상술한 p형 반도체 및 n형 반도체는, 무기 반도체와 같이 열여기의 다수 캐리어로서 정공 또는 전자를 갖고 있다는 해석에 한정되는 것은 아니다.
또한, 도펀트 재료에 대해서는, 분자 구조를 바꿈으로써, 가시광 영역부터 근적외 영역까지 다양한 파장으로 발광시킬 수 있다. 도펀트 재료로서는, 예를 들어, 스티릴벤젠 유도체, 옥사졸 유도체, 페릴렌 유도체, 쿠마린 유도체, 아크리딘 유도체, 안트라센 유도체, 나프타센 유도체, 펜타센 유도체, 크리센 유도체, 디케토피롤로피롤 유도체, 피로메텐 골격 화합물, 금속 착체, 퀴나크리돈 유도체, 시아노메틸렌피란계 유도체(DCM, DCJTB), 벤조티아졸 유도체, 벤즈이미다졸 유도체, 금속 킬레이트화 옥시노이드 화합물 등을 들 수 있다. 이밖에, 도펀트 재료로서는, 인광 발광성 화합물(인광 발광성의 도펀트)을 들 수 있다. 인광 발광성 화합물은, 삼중항 여기자로부터 발광할 수 있는 화합물이다. 인광 발광성 화합물로서는, 삼중항 여기자로부터 발광하는 한 특별히 한정되지 않지만, Ir, Ru, Pd, Pt, Os 및 Re로 이루어지는 군에서 선택되는 적어도 1종의 금속을 포함하는 금속 착체인 것이 바람직하다. 구체적으로는, 포르피린 금속 착체 또는 오르토메탈화 금속 착체가 보다 바람직하다. 포르피린 금속 착체로서는, 예를 들어, 포르피린 백금 착체를 들 수 있다. 인광 발광성 화합물은 단독으로 사용해도 되고, 2종류 이상을 조합하여 사용해도 된다.
발광층(93)의 두께는, 예를 들어, 1×10-8m 이상 2×10-7m 이하이며, 바람직하게는 1×10-8m 이상 1×10-7m 이하이다. 더욱 바람직하게는 2.5×10-8m 이상 1×10-7m 이하이다.
발광층(93)과 음극(96)의 사이에는, 전자 수송층(94)을 마련하도록 해도 된다. 전자 수송층(94)을 구성하는 재료로서는, 정공 수송층(92)에 사용되는 재료의 일함수보다도 큰(깊은) 재료인 것이 바람직하다. 이러한 재료로서는, 예를 들어, 피리딘, 퀴놀린, 아크리딘, 인돌, 이미다졸, 벤즈이미다졸, 페난트롤린, 나프탈렌테트라카르복실산디이미드, 나프탈렌디카르복실산모노이미드, 헥사아자트리페닐렌, 헥사아자트리나프틸렌 등의 질소(N)를 포함하는 복소환을 분자 골격의 일부에 갖는 유기 분자 및 유기 금속 착체이며, 또한, 가시광 영역의 흡수가 적은 재료가 바람직하다. 또한, 전자 수송층(94)을 5×10-9m 이상 2×10-8m 이하 정도의 박막으로 형성하는 경우에는, 400㎚ 이상 700㎚ 이하의 가시광 영역에 흡수를 갖는 풀러렌 C60이나 풀러렌 C70 등으로 대표되는 풀러렌 및 그의 유도체를 사용할 수 있다.
전자 수송층(94)의 두께는, 예를 들어, 5×10-9m 이상 5×10-7m 이하이며, 바람직하게는 5×10-9m 이상 2×10-7m 이하이다. 더욱 바람직하게는 5×10-9m 이상 1×10-7m 이하이다.
전자 주입층(95)은, 전자 수송층(94)과 음극(96)의 전기적인 접합성을 향상시키기 위한 것이다. 전자 주입층(95)을 구성하는 재료로서는, 폴리(3,4-에틸렌디옥시티오펜)/폴리스티렌술폰산[PEDOT/PSS], 폴리아닐린, MoOx, RuOx, VOx 및 WOx 등의 금속 산화물을 들 수 있다.
음극(96)은 발광층(93)에 대하여 전자를 주입하는 것이다. 음극(96)은 양극(91)과 마찬가지로, 예를 들어, 광투과성을 갖는 도전막에 의해 구성되어 있다. 음극(96)의 구성 재료로서는, 예를 들어, 도펀트로서 주석(Sn)을 첨가한 In2O3인 인듐주석 산화물(ITO)을 들 수 있다. 그 ITO 박막의 결정성은, 결정성이 높아도, 낮아도(아몰퍼스에 가까워짐) 된다. 음극(96)의 구성 재료로서는, 상기 이외에도, 도펀트를 첨가한 산화주석(SnO2)계 재료, 예를 들어 도펀트로서 Sb를 첨가한 ATO, 도펀트로서 불소를 첨가한 FTO를 들 수 있다. 또한, 산화아연(ZnO) 혹은 도펀트를 첨가하여 이루어지는 산화아연계 재료를 사용해도 된다. ZnO계 재료로서는, 예를 들어, 도펀트로서 알루미늄(Al)을 첨가한 알루미늄아연 산화물(AZO), 갈륨(Ga)을 첨가한 갈륨아연 산화물(GZO), 붕소(B)를 첨가한 붕소아연 산화물 및 인듐(In)을 첨가한 인듐아연 산화물(IZO)을 들 수 있다. 또한, 도펀트로서 인듐과 갈륨을 첨가한 아연 산화물(IGZO, In-GaZnO4)을 사용해도 된다. 이에 더하여, 음극(96)의 구성 재료로서는, CuI, InSbO4, ZnMgO, CuInO2, MgIN2O4, CdO, ZnSnO3 또는 TiO2 등을 사용해도 되고, 스피넬형 산화물이나 YbFe2O4 구조를 갖는 산화물을 사용해도 된다. 이밖에, 음극(96)의 구성 재료로서는, 갈륨 산화물, 티타늄 산화물, 니오븀 산화물 또는 니켈 산화물 등을 주성분으로 하는 도전 재료를 들 수 있다. 음극(96)의 두께는, 예를 들어, 2×10-8m 이상 2×10-7m 이하이며, 바람직하게는 3×10-8m 이상 1.5×10-7m 이하이다.
또한, 음극(96)에 광투과성이 불필요한 경우(예를 들어, 양극(91)측으로부터 광이 취출되는 경우)에는, 낮은 일함수(예를 들어, φ=3.5eV 내지 4.5eV)를 갖는 단금속 또는 합금을 사용할 수 있다. 구체적으로는, 알칼리 금속(예를 들어, Li, Na, K 등) 및 그 불화물 또는 산화물, 알칼리 토류 금속(예를 들어, Mg, Ca 등) 및 그 불화물 또는 산화물을 들 수 있다. 이밖에, Al, Al-Si-Cu 합금, Zn, Sn, Tl, Na-K 합금, Al-Li 합금, Mg-Ag 합금, In 및 이터븀(Yb) 등의 희토류 금속, 또는 그들의 합금을 들 수 있다.
또한, 음극(96)을 구성하는 재료로서는, Pt, Au, Pd, Cr, Ni, Al, Ag, Ta, W, Cu, Ti, In, Sn, Fe, Co 및 Mo 등의 금속, 또는 그들 금속 원소를 포함하는 합금, 혹은 그들 금속을 포함하는 도전성 입자, 그들 금속을 포함하는 합금의 도전성 입자, 불순물을 함유한 폴리실리콘, 탄소계 재료, 산화물 반도체, 카본 나노 튜브, 그래핀 등의 도전성 물질을 들 수 있다.
상술한 발광 소자(90)를 구성하는 유기층(정공 수송층(92), 발광층(93), 전자 수송층(94) 및 전자 주입층(95))은, 예를 들어, 건식 성막법 및 습식 성막법을 사용하여 형성할 수 있다. 건식 성막법으로서는, 예를 들어, 저항 가열 혹은 고주파 가열을 사용한 진공 증착법 및 이온빔(EB) 증착법을 들 수 있다. 이밖에, 건식 성막법으로서는, 마그네트론 스퍼터링법, RF-DC 결합형 바이어스 스퍼터링법, ECR 스퍼터링법, 대향 타깃 스퍼터링법 및 고주파 스퍼터링법 등의 각종 스퍼터링법, 이온 플레이팅법, 레이저 어블레이션법, 분자선 에피택시법, 레이저 전사법을 들 수 있다. 또한, 건식 성막법으로서는, 플라스마 CVD법, 열 CVD법, MOCVD법, 광 CVD법 등의 CVD법을 들 수 있다. 습식 성막법으로서는, 예를 들어, 스핀 코팅법, 잉크젯법, 스프레이 코팅법, 스탬프법, 마이크로콘택트 프린트법, 플렉소 인쇄법, 오프셋 인쇄법, 그라비아 인쇄법, 침지법 등을 들 수 있다. 패터닝에 대해서는, 쉐도우 마스크, 레이저 전사, 포토리소그래피 등의 화학적 에칭, 자외선이나 레이저 등에 의한 물리적 에칭 등을 사용할 수 있다. 평탄화 기술로서는, 레이저 평탄화법 및 리플로우법 등을 사용할 수 있다.
상술한 발광 소자(90)를 구성하는 전극(양극(91) 및 음극(96))은, 예를 들어 건식 성막법 혹은 습식 성막법을 사용하는 것이 가능하다. 건식 성막법으로서는, 예를 들어, PVD법 및 CVD법을 들 수 있다. PVD법의 원리를 사용한 성막법으로서는, 진공 증착법, EB 증착법, 상기 각종 스퍼터링법, 이온 플레이팅법, 레이저 어블레이션법, 분자선 에피택시법, 레이저 전사법 등을 들 수 있다. 이밖에, 상기 각종 CVD법을 들 수 있다. 습식 성막법으로서는, 상기 방법 외에, 전해 도금법이나 무전해 도금법을 들 수 있다. 패터닝 및 평탄화 기술에 대해서는, 상기 이외에, 예를 들어 CMP법 등을 사용할 수 있다.
또한, 양극(91)과 발광층(93)의 사이 및 발광층(93)과 음극(96)의 사이에는, 정공 수송층(92), 전자 수송층(94) 및 전자 주입층(95) 이외에, 다른 층이 마련되어 있어도 된다. 예를 들어, 양극(91)과 정공 수송층(92)의 사이에는, 양극(91)으로부터 정공 수송층(92)에 정공을 주입하기 쉽게 하기 위한 정공 주입층을 마련하도록 해도 된다. 또한, 양극(91)과 발광층(93)의 사이 및 발광층(93)과 음극(96)의 사이에는, 각각 2층째의 정공 수송층 및 전자 수송층을 마련하도록 해도 된다.
도 21은, 도 19에 도시한 발광 소자(90)의 각 층(양극(91), 정공 수송층(92), 발광층(93), 전자 수송층(94), 전자 주입층(95) 및 음극(96))을 구성하는 재료의 에너지 준위의 일례를 나타낸 것이다. 발광 소자(90)에서는, 양극(91) 및 음극(96)에 전압을 인가함으로써 각각으로부터 정공 및 전자가 발광층(93)에 주입되고, 발광층(93) 내에서 정공과 전자를 재결합할 때 발광한다.
발광층(93)과 양극(91) 및 음극(96)의 전기적인 접합 및 발광층(93)에 주입되는 정공 및 전자의 캐리어 밸런스를 조정하기 위해서는, 양극(91)과 발광층(93)의 사이 및 음극(96)과 발광층(93)의 사이에, 각각 정공 수송층(92) 및 전자 수송층(94)을 마련하는 것이 바람직하다. 캐리어 밸런스의 조정에는, 전자 수송층(94)의 HOMO 준위를 깊게 함으로써 음극(96)측으로의 정공의 이동을 방지할 수 있다. 또한, 정공 수송층(92)의 LUMO 준위를 얕게 함으로써 양극(91)측으로의 전자의 이동을 방지할 수 있다. 이에 의해, 발광층(93) 내에 정공 및 전자의 가두기를 행하여 재결합율을 높이고, 발광 효율을 향상시킬 수 있다.
(3-2. 표시 장치의 구성)
도 22는, 상술한 발광 소자(90)를 사용한 표시 장치(표시 장치(2))의 평면 구성의 일례를 모식적으로 나타낸 것이다. 표시 장치(2)는 예를 들어, 유기 EL 텔레비전 장치이며, 발광층(93)에서 생긴 발광 광을 구동 기판(211)과는 반대측으로부터 취출하는 상면 발광 방식(톱 에미션 방식)의 표시 장치이다. 표시 장치(2)는 예를 들어 백색광을 발하는 발광 소자(90)와 컬러 필터를 사용함으로써, R(적), G(녹), B(청)의 어느 것의 색광을 취출할 수 있다.
표시 장치(2)는 예를 들어, 구동 기판(211) 상에, 표시 영역(110)으로서 복수의 발광 소자(90)가 매트릭스상으로 배치된 것이다. 표시 영역(110)의 주변에는, 영상 표시용 드라이버인 신호선 구동 회로(212) 및 주사선 구동 회로(213)가 마련되어 있다.
표시 영역(110) 내에는 화소 구동 회로(214)가 마련되어 있다. 도 23은, 화소 구동 회로(214)의 일례를 나타낸 것이다. 화소 구동 회로(214)는 양극(91)의 하층에 형성된 액티브형 구동 회로이다. 즉, 이 화소 구동 회로(214)는, 구동 트랜지스터(Tr1) 및 기입 트랜지스터(Tr2)와, 이들 트랜지스터(Tr1, Tr2)의 사이의 캐패시터(보유 용량)(Cs)와, 제1 전원 라인(Vcc) 및 제2 전원 라인(GND)의 사이에서 구동 트랜지스터(Tr1)에 직렬로 접속된 발광 소자(90)를 갖는다. 구동 트랜지스터(Tr1) 및 기입 트랜지스터(Tr2)는, 일반적인 박막 트랜지스터(TFT)에 의해 구성되고, 그 구성은 예를 들어 역 스태거 구조(소위 보텀 게이트형)이어도 되고 스태거 구조(톱 게이트형)이어도 되며, 특별히 한정되지 않는다.
화소 구동 회로(214)에 있어서, 열방향으로는 신호선(212A)이 복수 배치되고, 행방향으로는 주사선(213A)이 복수 배치되어 있다. 각 신호선(212A)과 각 주사선(213A)의 교차점이, 각 발광 소자(90)의 어느 하나(서브 픽셀)에 대응하고 있다. 각 신호선(212A)은 신호선 구동 회로(212)에 접속되어, 이 신호선 구동 회로(212)로부터 신호선(212A)을 통해서 기입 트랜지스터(Tr2)의 소스 전극에 화상 신호가 공급되도록 되어 있다. 각 주사선(213A)은 주사선 구동 회로(213)에 접속되어, 이 주사선 구동 회로(213)로부터 주사선(213A)을 통해서 기입 트랜지스터(Tr2)의 게이트 전극에 주사 신호가 순차 공급되도록 되어 있다.
이 표시 장치(2)에서는, 각 화소에 대하여 주사선 구동 회로(213)로부터 기입 트랜지스터(Tr2)의 게이트 전극을 통해서 주사 신호가 공급됨과 함께, 신호선 구동 회로(212)로부터 화상 신호가 기입 트랜지스터(Tr2)를 통해서 보유 용량(Cs)에 보유된다. 즉, 이 보유 용량(Cs)에 보유된 신호에 따라서 구동 트랜지스터(Tr1)가 온/오프 제어되고, 이에 의해, 발광 소자(90)에 구동 전류(Id)가 주입되어, 정공과 전자가 재결합하여 발광이 일어난다. 이 광은, 하면 발광(보텀 에미션)의 경우에는 양극(91) 및 구동 기판(211)을 투과하고, 상면 발광(톱 에미션)의 경우에는 음극(96), 컬러 필터 및 대향 기판을 투과하여 취출된다.
(2-3. 작용·효과)
본 실시 형태의 발광 소자(90)에서는, 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하여 정공 수송층(92) 및 발광층(93)의 한쪽 또는 양쪽을 형성하도록 하였다. 이에 의해, 적당한 분자간 상호 작용을 갖는 정공 수송층(92) 및 발광층(93)이 형성된다. 이하, 이것에 대하여 설명한다.
근년, 결정성이 높은 유기 반도체를 사용한 전자 디바이스의 연구 개발이 진행되고 있다. 결정성이 높은 재료는 분자간 상호 작용이 높아, 캐리어 수송성이 우수한 포텐셜을 갖는다. 그러나, 단독 혹은 다른 재료와 혼합하여 박막을 형성하면, 응집하여, 양질의 박막이 형성되는 것이 어렵다. 그 결과, 그 박막을 사용한 소자는, 그 포텐셜을 살릴 수 없어, 양호한 전기 특성이 얻어지지 않는다는 과제가 있다. 한편, 분자간 상호 작용이 약한 재료는 평탄성이 우수한 양질의 박막을 형성할 수 있기는 하지만, 이동도가 낮아, 그 박막을 사용하여 소자를 형성한 경우, 기대한 전기 특성은 얻어지지 않았다.
이에 반해, 본 실시 형태에서는, 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하여 정공 수송층(92) 및 발광층(93)의 한쪽 또는 양쪽을 형성하도록 하였다. 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 상술한 바와 같이, 그 박막을 형성하는 유기 반도체의 분체를 X선 구조 해석한 경우에, 적당한 결정 밀도를 갖고 있어, 그러한 단일 재료로 성막된 박막을 XRD 측정한 경우에는 브로드한 피크를 갖는다. 이에 의해, 적당한 분자간 상호 작용을 갖는 정공 수송층(92) 및 발광층(93)이 형성되고, 응집이 적어, 막 결함이 적은 양호한 박막을 형성할 수 있다. 이것은, 박막 중의 캐리어의 이동도를 향상시키는 것으로 이어진다.
이상, 본 실시 형태의 발광 소자(90)에서는, 층 내에서 적절하게 분자끼리 상호 작용을 갖는 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 사용하여 p버퍼층(14)을 형성하도록 했으므로, 정공 수송층(92) 및 발광층(93)에서의 캐리어(정공)의 이동도가 향상된다. 따라서, 예를 들어, 발광 외부 양자 효율 및 발광 전력 효율 등의 소자 특성을 향상시키는 것이 가능하게 된다.
또한 본 기술은, 상기 실시 형태에서 나타낸 발광 소자(90)의 구조에 한정되는 것은 아니며, 발광층이 2층 이상 적층된, 소위 탠덤 구조의 발광 소자에도 적용할 수 있다.
<4. 적용예>
(적용예 1)
도 24는, 도 4 등에 도시한 촬상 소자(예를 들어, 촬상 소자(1A))를 구비한 촬상 장치(촬상 장치(100))의 전체 구성의 일례를 나타낸 것이다.
촬상 장치(100)는 예를 들어, CMOS 이미지 센서이며, 광학 렌즈계(도시하지 않음)를 통해서 피사체로부터의 입사광(상광(像光))을 도입하고, 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력하는 것이다. 촬상 장치(100)는 반도체 기판(30) 상에 촬상 에어리어로서의 화소부(100A)를 가짐과 함께, 이 화소부(100A)의 주변 영역에, 예를 들어, 수직 구동 회로(111), 칼럼 신호 처리 회로(112), 수평 구동 회로(113), 출력 회로(114), 제어 회로(115) 및 입출력 단자(116)를 갖고 있다.
화소부(100A)에는, 예를 들어, 행렬상으로 2차원 배치된 복수의 단위 화소(P)를 갖고 있다. 이 단위 화소(P)에는, 예를 들어, 화소 행마다 화소 구동선(Lread)(구체적으로는 행 선택선 및 리셋 제어선)이 배선되고, 화소 열마다 수직 신호선(Lsig)이 배선되어 있다. 화소 구동선(Lread)은, 화소로부터의 신호 판독을 위한 구동 신호를 전송하는 것이다. 화소 구동선(Lread)의 일단은, 수직 구동 회로(111)의 각 행에 대응한 출력단에 접속되어 있다.
수직 구동 회로(111)는 시프트 레지스터나 어드레스 디코더 등으로 구성되고, 화소부(100A)의 각 단위 화소(P)를, 예를 들어, 행 단위로 구동하는 화소 구동부이다. 수직 구동 회로(111)에 의해 선택 주사된 화소 행의 각 단위 화소(P)로부터 출력되는 신호는, 수직 신호선(Lsig) 각각을 통해서 칼럼 신호 처리 회로(112)에 공급된다. 칼럼 신호 처리 회로(112)는 수직 신호선(Lsig)마다 마련된 앰프나 수평 선택 스위치 등으로 구성되어 있다.
수평 구동 회로(113)는 시프트 레지스터나 어드레스 디코더 등으로 구성되고, 칼럼 신호 처리 회로(112)의 각 수평 선택 스위치를 주사하면서 차례로 구동하는 것이다. 이 수평 구동 회로(113)에 의한 선택 주사에 의해, 수직 신호선(Lsig) 각각을 통해서 전송되는 각 화소의 신호가 차례로 수평 신호선(121)에 출력되고, 당해 수평 신호선(121)을 통해서 반도체 기판(30)의 외부로 전송된다.
출력 회로(114)는, 칼럼 신호 처리 회로(112) 각각으로부터 수평 신호선(121)을 통해서 순차 공급되는 신호에 대하여 신호 처리를 행하여 출력하는 것이다. 출력 회로(114)는 예를 들어, 버퍼링만을 행하는 경우도 있고, 흑색 레벨 조정, 열 변동 보정 및 각종 디지털 신호 처리 등이 행하여지는 경우도 있다.
수직 구동 회로(111), 칼럼 신호 처리 회로(112), 수평 구동 회로(113), 수평 신호선(121) 및 출력 회로(114)를 포함하는 회로 부분은, 반도체 기판(30) 상에 직접 형성되어 있어도 되고, 혹은 외부 제어 IC에 배치된 것이어도 된다. 또한, 그들 회로 부분은, 케이블 등에 의해 접속된 다른 기판에 형성되어 있어도 된다.
제어 회로(115)는, 반도체 기판(30)의 외부로부터 부여되는 클럭이나, 동작 모드를 지령하는 데이터 등을 수취하고, 또한, 촬상 장치(100)의 내부 정보 등의 데이터를 출력하는 것이다. 제어 회로(115)는 또한, 각종 타이밍 신호를 생성하는 타이밍 제너레이터를 갖고, 당해 타이밍 제너레이터로 생성된 각종 타이밍 신호를 기초로 수직 구동 회로(111), 칼럼 신호 처리 회로(112) 및 수평 구동 회로(113) 등의 주변 회로의 구동 제어를 행한다.
입출력 단자(116)는 외부와의 신호 교환을 행하는 것이다.
(적용예 2)
상기 촬상 장치(100) 등은, 예를 들어, 디지털 스틸카메라나 비디오 카메라 등의 카메라 시스템이나, 촬상 기능을 갖는 휴대 전화 등, 촬상 기능을 구비한 모든 타입의 전자 기기에 적용할 수 있다. 도 25는, 전자 기기(1000)의 개략 구성을 나타낸 것이다.
전자 기기(1000)는 예를 들어, 렌즈군(1001)과, 촬상 장치(100)와, DSP(Digital Signal Processor) 회로(1002)와, 프레임 메모리(1003)와, 표시부(1004)와, 기록부(1005)와, 조작부(1006)와, 전원부(1007)를 갖고, 버스 라인(1008)을 통해서 서로 접속되어 있다.
렌즈군(1001)은, 피사체로부터의 입사광(상광)을 도입하여 촬상 장치(100)의 촬상면 상에 결상하는 것이다. 촬상 장치(100)는, 렌즈군(1001)에 의해 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 DSP 회로(1002)에 공급한다.
DSP 회로(1002)는, 촬상 장치(100)로부터 공급되는 신호를 처리하는 신호 처리 회로이다. DSP 회로(1002)는, 촬상 장치(100)로부터의 신호를 처리하여 얻어지는 화상 데이터를 출력한다. 프레임 메모리(1003)는, DSP 회로(1002)에 의해 처리된 화상 데이터를 프레임 단위로 일시적으로 보유하는 것이다.
표시부(1004)는 예를 들어, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치를 포함하고, 촬상 장치(100)로 촬상된 동화상 또는 정지 화상의 화상 데이터를, 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다.
조작부(1006)는, 유저에 의한 조작에 따라서, 전자 기기(1000)가 소유하는 각종 기능에 관한 조작 신호를 출력한다. 전원부(1007)는, DSP 회로(1002), 프레임 메모리(1003), 표시부(1004), 기록부(1005) 및 조작부(1006)의 동작 전원이 되는 각종 전원을, 이들 공급 대상에 대하여 적절히 공급하는 것이다.
(모듈)
상기 제2 실시 형태의 표시 장치(2)는, 예를 들어, 도 26에 도시한 바와 같은 모듈(200)로서, 후술하는 적용예 3 내지 9 등의 다양한 전자 기기에 내장된다. 이 모듈(200)은 예를 들어, 구동 기판(210)의 한 변에, 밀봉용 기판(220)으로부터 노출된 영역(240)을 마련하고, 이 노출된 영역(240)에, 신호선 구동 회로(212) 및 주사선 구동 회로(213)의 배선을 연장하여 외부 접속 단자(도시하지 않음)를 형성한 것이다. 외부 접속 단자에는, 신호의 입출력 위한 플렉시블 프린트 배선 기판(FPC; Flexible Printed Circuit)(250)이 마련되어 있어도 된다.
(적용예 3)
도 27a 및 도 27b는, 적용예 3에 관한 스마트폰의 외관을 나타낸 것이다. 이 스마트폰은, 예를 들어, 표측에 표시부(310) 및 조작부(320)를 갖고, 이측에 카메라(330)를 갖고 있다. 상기 제2 실시 형태의 표시 장치(2)는 표시부(310)에 탑재되어 있다.
(적용예 4)
도 28a 및 도 28b는, 태블릿의 외관 구성을 나타내고 있다. 이 태블릿은, 예를 들어, 표시부(410)(표시 장치(2)) 및 비표시부(하우징)(420)와, 조작부(430)를 구비하고 있다. 조작부(430)는, 도 28a에 도시한 바와 같이 비표시부(420)의 전방면에 마련되어 있어도 되고, 도 28b에 도시한 바와 같이 상면에 마련되어 있어도 된다.
(적용예 5)
도 29는, 노트북형 퍼스널 컴퓨터의 외관 구성을 나타내고 있다. 이 퍼스널 컴퓨터는, 예를 들어, 본체(510)와, 문자 등의 입력 조작용 키보드(520)와, 화상을 표시하는 표시부(530)(표시 장치(2))를 구비하고 있다.
(적용예 6)
도 30은 텔레비전 장치의 외관 구성을 나타내고 있다. 이 텔레비전 장치는, 예를 들어, 프론트 패널(610) 및 필터 유리(620)를 포함하는 영상 표시 화면부(630)(표시 장치(2))를 구비하고 있다.
(적용예 7)
도 31a 및 도 31b는, 디지털 스틸카메라의 외관 구성을 나타내고 있고, 각각 전방면 및 후방면을 나타내고 있다. 이 디지털 스틸카메라는, 예를 들어, 플래시용 발광부(710)와, 표시부(720)(표시 장치(2))와, 메뉴 스위치(730)와, 셔터 버튼(740)을 구비하고 있다.
(적용예 8)
도 32는, 비디오 카메라의 외관 구성을 나타내고 있다. 이 비디오 카메라는, 예를 들어, 본체부(810)와, 그 본체부(810)의 전방측면에 마련된 피사체 촬영용 렌즈(820)와, 촬영 시의 스타트/스톱 스위치(830)와, 표시부(840)(표시 장치(2))를 구비하고 있다.
<5. 응용예>
(내시경 수술 시스템에의 응용예)
본 개시에 관한 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 된다.
도 33은, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일례를 도시하는 도면이다.
도 33에서는, 시술자(의사)(11131)가, 내시경 수술 시스템(11000)을 사용하여, 환자 베드(11133) 상의 환자(11132)에게 수술을 행하고 있는 모습이 도시되어 있다. 도시한 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의 기타 수술 도구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경 하 수술을 위한 각종 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 소위 경성경으로서 구성되는 내시경(11100)을 도시하고 있지만, 내시경(11100)은 연성의 경통을 갖는 소위 연성경으로서 구성되어도 된다.
경통(11101)의 선단에는, 대물 렌즈가 끼워 넣어진 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연장 설치되는 라이트가이드에 의해 당해 경통의 선단까지 도광되어, 대물 렌즈를 통해서 환자(11132)의 체강 내의 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은 직시경이어도 되고, 사시경 또는 측시경이어도 된다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있어, 관찰 대상으로부터의 반사광(관찰광)은, 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전 변환되어, 관찰광에 대응하는 전기 신호, 즉 관찰 상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 콘트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등으로 구성되어, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대하여 예를 들어 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 기초하는 화상을 표시하기 위한 각종 화상 처리를 실시한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 실시된 화상 신호에 기초하는 화상을 표시한다.
광원 장치(11203)는, 예를 들어 LED(light emitting diode) 등의 광원으로 구성되어, 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통해서, 내시경 수술 시스템(11000)에 대하여 각종 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들어, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경한다는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작, 절개 또는 혈관의 밀봉 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야 확보 및 시술자의 작업 공간 확보를 목적으로, 환자(11132)의 체강을 부풀리기 위해서, 기복 튜브(11111)를 통하여 당해 체강 내에 가스를 송입한다. 레코더(11207)는, 수술에 관한 각종 정보를 기록 가능한 장치이다. 프린터(11208)는 수술에 관한 각종 정보를, 텍스트, 화상 또는 그래프 등 각종 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들어 LED, 레이저 광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서 촬상 화상의 화이트 밸런스 조정을 행할 수 있다. 또한, 이 경우에는, RGB 레이저 광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정 시간마다 변경하도록 그 구동이 제어되어도 된다. 그 광의 강도의 변경 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함으로써, 소위 쉐도우 및 하이라이트가 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수 광 관찰에 대응한 소정의 파장 영역의 광을 공급 가능하게 구성되어도 된다. 특수 광 관찰에서는, 예를 들어, 체조직에서의 광 흡수의 파장 의존성을 이용하여, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비하여 협대역의 광을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 소위 협대역 광 관찰(Narrow Band Imaging)이 행해진다. 혹은, 특수 광 관찰에서는, 여기광을 조사함으로써 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행해져도 된다. 형광 관찰에서는, 체조직에 여기광을 조사해서 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌 그린(ICG) 등의 시약을 체조직에 국소 주사함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사해서 형광 상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는, 이러한 특수 광 관찰에 대응한 협대역 광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 34는, 도 33에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일례를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단으로부터 도입된 관찰광은, 카메라 헤드(11102)까지 도광되어, 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌 렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)를 구성하는 촬상 소자는, 하나(소위 단판식)이어도 되고, 복수(소위 다판식)이어도 된다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들어 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그들이 합성됨으로써 컬러 화상이 얻어져도 된다. 혹은, 촬상부(11402)는, 3D(dimensional) 표시에 대응하는 우안용 및 좌안용 화상 신호를 각각 취득하기 위한 1대의 촬상 소자를 갖도록 구성되어도 된다. 3D 표시가 행해짐으로써, 시술자(11131)는 수술부에서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는 반드시 카메라 헤드(11102)에 마련되지는 않아도 된다. 예를 들어, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈 바로 뒤에 마련되어도 된다.
구동부(11403)는 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌 렌즈 및 포커스 렌즈를 광축을 따라 소정 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통해서 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하여, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들어, 촬상 화상의 프레임 레이트를 지정한다는 취지의 정보, 촬상 시의 노출값을 지정한다는 취지의 정보, 그리고/또는 촬상 화상의 배율 및 초점을 지정한다는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기 프레임 레이트나 노출값, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 되고, 취득된 화상 신호에 기초하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 된다. 후자의 경우에는, 소위 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통해서 수신한 CCU(11201)로부터의 제어 신호에 기초하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터 전송 케이블(11400)을 통해서 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대하여 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기 통신이나 광 통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대하여 각종 화상 처리를 실시한다.
제어부(11413)는, 내시경(11100)에 의한 수술부 등의 촬상 및 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종 제어를 행한다. 예를 들어, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 실시된 화상 신호에 기초하여, 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종 화상 인식 기술을 사용하여 촬상 화상 내에서의 각종 물체를 인식해도 된다. 예를 들어, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지 형상이나 색 등을 검출함으로써, 겸자 등의 수술 도구, 특정 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때, 그 인식 결과를 사용하여, 각종 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 된다. 수술 지원 정보가 중첩 표시되어, 시술자(11131)에게 제시됨으로써, 시술자(11131)의 부담을 경감하는 것이나, 시술자(11131)가 확실하게 수술을 진행시키는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광 통신에 대응한 광 파이버, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 사용하여 유선으로 통신이 행해지고 있었지만, 카메라 헤드(11102)와 CCU(11201)의 사이의 통신은 무선으로 행해져도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 일례에 대하여 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(11402)에 적용될 수 있다. 촬상부(11402)에 본 개시에 관한 기술을 적용함으로써, 검출 정밀도가 향상된다.
또한, 여기에서는, 일례로서 내시경 수술 시스템에 대하여 설명했지만, 본 개시에 관한 기술은, 그 밖에, 예를 들어 현미경 수술 시스템 등에 적용되어도 된다.
(이동체에 대한 응용예)
본 개시에 관한 기술은, 다양한 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇, 건설 기계, 농업 기계(트랙터) 등의 어느 것의 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 35는, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통해서 접속된 복수의 전자 제어 유닛을 구비한다. 도 35에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차밖 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라서 차량의 구동계에 관련된 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은, 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은 헤드 램프, 백 램프, 브레이크 램프, 방향 지시등 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차밖 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부 정보를 검출한다. 예를 들어, 차밖 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차밖 정보 검출 유닛(12030)은, 촬상부(12031)에 차밖의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차밖 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은 차 내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않는지 여부를 판별해도 된다.
마이크로컴퓨터(12051)는, 차밖 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차밖 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차밖 정보 검출 유닛(12030)에서 취득되는 차밖의 정보에 기초하여, 보디계 제어 유닛(12020)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차밖 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 따라서 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차밖에 대하여, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 35의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는 예를 들어, 온보드 디스플레이 및 헤드업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 36은 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 36에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어, 차량(12100)의 프론트 노즈, 사이드미러, 리어 범퍼, 백 도어 및 차실 내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차실 내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방 화상을 취득한다. 사이드미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방 화상을 취득한다. 차실 내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량, 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 36에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방에서 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자를 포함하는 스테레오 카메라이어도 되고, 위상차 검출용 화소를 갖는 촬상 소자이어도 된다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물이고, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차의 직전에 미리 확보해야 하는 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 기타 입체물로 분류해서 추출하여, 장애물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량(12100)의 주변 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상이어서 충돌 가능성이 있는 상황일 때는, 오디오 스피커(12061)나 표시부(12062)를 통해서 드라이버에게 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해서 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라이어도 된다. 예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례에 대하여 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 상기 실시 형태 및 그 변형예에 관한 촬상 소자(예를 들어, 촬상 소자(1A))는 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함으로써, 노이즈가 적은 고정밀의 촬영 화상을 얻을 수 있으므로, 이동체 제어 시스템에 있어서 촬영 화상을 이용한 고정밀도의 제어를 행할 수 있다.
<6. 실시예>
이어서, 본 개시의 실시예에 대하여 설명한다.
(실험 1)
실험 1에서는, 상술한 광전 변환 소자(10)와 마찬가지의 구성을 갖는 평가용 소자를 제작하여, 어닐 후의 암전류 특성, 외부 양자 효율 및 잔상 특성을 평가하였다. 도 37은, 평가용 소자의 구조를 모식적으로 나타낸 것이다.
(실험예 1)
먼저, 스퍼터 장치를 사용하여 석영 기판에 막 두께 120㎚의 ITO막을 성막하였다. 이것을, 포토마스크를 사용한 리소그래피 기술에 의해 가공하여 하부 전극(11)을 형성하였다. 이어서, 석영 기판 및 하부 전극(11) 상에 절연막을 성막하고, 리소그래피 기술에 의해 하부 전극(11)이 노출되는 한 변이 1㎜인 정사각형의 개구를 형성하였다. 계속해서, 그 표면을 중성 세제, 아세톤 및 에탄올을 사용하여 순차, 초음파 세정하였다. 이어서, 건조 후, 또한 10분간 UV/오존 처리한 후, 석영 기판을 증착 장치에 옮기고, 증착 조를 5.5×10-5Pa 이하로 감압하였다. 계속해서, 쉐도우 마스크를 사용한 진공 증착 성막으로, n버퍼층(12), 광전 변환층(13), p버퍼층(14) 및 일함수 조정층(15)을 순차 성막하였다. 구체적으로는, 하기 식 (4)에 나타낸 나프탈렌디이미드(NDI) 유도체를 막 두께 10㎚로 성막하여, 이것을 n버퍼층(12)으로 하였다. 이어서, 하기 식 (5)에 나타낸 2Ph-BTBT, 하기 식 (6)에 나타낸 서브프탈로시아닌 유도체 및 하기 식 (7)에 나타낸 풀러렌 C60을 증착 속도비 4:4:2로 공증착하여, 막 두께 170㎚로 성막하고, 이것을 광전 변환층(13)으로 하였다. 계속해서, 하기 식 (8)에 나타낸 BDT 유도체(2,6-비스[4-(피리딘-4-일)페닐]벤조[1,2-b:4,5-b']디티오펜: PyP-BDT)를 막 두께 10㎚로 성막하여, 이것을 p버퍼층(14)으로 하였다. 이어서, 상기 식 (3)에 나타낸 HAT-CN을 막 두께 10㎚로 성막하고, 이것을 일함수 조정층(15)으로 하였다. 계속해서, 석영 기판을 불활성 분위기 중에서 반송할 수 있는 용기에 넣어 스퍼터 장치에 옮기고, 일함수 조정층(15) 상에 막 두께 50㎚의 ITO막을 성막하여, 이것을 상부 전극(16)으로 하였다. 그 후, 질소 분위기 하에서, 석영 기판을 150℃, 3.5h의 어닐 처리하여, 이것을 평가용 소자로 하였다.
Figure pct00005
(실험예 2)
실험예 1에서 행한 어닐 처리를 생략한 것 이외에는, 실험예 1과 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
(실험예 3)
실험예 1에서 사용한 식 (8)에 나타낸 PyP-BDT 대신에, 하기 식 (9)에 나타낸 화합물(9,9'-(9,9-디메틸-9H-플루오렌-2,7-디일)비스(9H-카르바졸): DMFL-CBP)을 사용한 것 이외에는, 실험예 1과 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
Figure pct00006
(실험예 4)
실험예 1에서 사용한 식 (8)에 나타낸 PyP-BDT 대신에, 상기 식 (1-1)에 나타낸 BDT 유도체를 사용한 것 이외에는, 실험예 1과 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
(실험예 5)
실험예 1에서 사용한 식 (8)에 나타낸 PyP-BDT 대신에, 상기 식 (2-1)에 나타낸 NDT 유도체를 사용한 것 이외에는, 실험예 1과 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
(실험예 6)
실험예 1에서 사용한 식 (8)에 나타낸 PyP-BDT 대신에, 하기 식 (1-2)에 나타낸 BDT 유도체를 사용한 것 이외에는, 실험예 1과 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
Figure pct00007
(유기 반도체의 물성값 평가)
식 (1-1), 식 (1-2), 식 (8) 및 식 (9)의 각 HOMO 준위(이온화 포텐셜)는, 상기 유기 반도체를 각각 Si 기판에 막 두께 20㎚로 성막하고, 그 박막 표면을 자외선광 전자 분광법(UPS)에 의해 측정하여 구하였다. LUMO 준위는, 각 유기 반도체의 박막의 흡수 스펙트럼의 흡수단으로부터 광학적인 에너지 갭을 산출하고, HOMO와 에너지 갭의 차분으로부터 산출했다(LUMO=-1*|HOMO-에너지 갭|).
(광전 변환 소자의 평가: 외부 양자 효율 및 암전류)
평가용 소자를 60℃로 온도 제어한 프로버 스테이지에 놓고, 하부 전극(11)과 상부 전극(16)의 사이에 2.6V의 전압을 인가하면서, 파장 560㎚, 2μW/㎠의 조건에서 광 조사를 행하여, 명전류를 측정하였다. 그 후, 광 조사를 정지하고 암전류를 측정하였다. 이어서, 명전류 및 암전류로부터 이하의 식에 따라서, 외부 양자 효율(EQE=((명전류-암전류)×100/(2×10-6))×(1240/560)×100)을 구하였다.
(광전 변환 소자의 평가: 잔상 평가 1)
잔상 평가 1에 대해서는, 하부 전극(11)과 상부 전극(16)의 사이에 2.6V의 전압을 인가하면서, 파장 560㎚, 1.62μW/㎠의 광을 조사하고, 이어서, 광의 조사를 정지했을 때, 광 조사 정지 직전에 하부 전극(11)과 상부 전극(16)의 사이에 흐르는 전류량을 I0이라 하고, 광 조사 중지로부터 전류량이 (0.03×I0)으로 될 때까지의 시간을 잔상 시간(T0)이라 하였다.
(광전 변환 소자의 평가: 잔상 평가 2)
녹색 발광 다이오드(LED) 광원으로부터 대역 통과 필터를 통해서 광전 변환 소자에 파장 560㎚, 162μW/㎠의 광을 조사하고, LED 드라이버에 인가하는 전압을 함수 발생기로 제어하여, 펄스 광을 평가용 소자의 상부 전극(16)측으로부터 조사하였다. 평가용 소자의 전극간에 인가되는 바이어스 전압을 상부 전극(16)에 대하여 하부 전극(11)에 2.6V의 전압을 인가한 상태에서 펄스 광을 조사하고, 오실로스코프를 사용하여 전류의 감쇠 파형을 관측하였다. 광 펄스 조사 직후 1ms 내지 110ms 후에 전류가 감쇠하는 과정에서의 쿨롱양을 측정하여, 이것을 잔상량의 지표로 하였다.
하기 표 1은, 실험예 1 내지 실험예 6에서 p버퍼층(14)에 사용한 유기 반도체 및 그 HOMO 준위 그리고 그 분체의 X선 구조 해석 시의 결정 밀도 및 단층 박막의 XRD 반값폭, 단층 박막의 막 밀도, 어닐 조건, 실험예 1 내지 실험예 6의 소자 특성(암전류, 외부 양자 효율, 잔상 평가 1, 2)을 정리한 것이다. 도 38은, 실험예 1 내지 실험예 6에서 제작한 평가용 소자에 사용한 각 재료의 에너지 준위를 나타낸 것이다. 또한, 표 1에 정리한 암전류, 외부 양자 효율 및 잔상 평가 1, 2의 값은, 실험예 3의 값을 기준값(1.0)으로 한 경우의 상대값으로서 기재한 것이다.
Figure pct00008
실험예 1에서는, 어닐 처리에 의해 소자 내부에서 쇼트되어, 소자 특성을 측정할 수 없는 상태가 되었다. 실험예 1과 마찬가지의 구성을 갖고, 어닐 미처리의 상태에서 소자 특성을 측정한 실험예 2에서는, 암전류가 매우 커서, 외부 양자 효율 및 잔상 평가 1, 2는 정확한 평가가 되지 않기 때문에 평가를 행하지 않았다. 본 기술인 일반식 (1)로 표시되는 BDT 유도체(구체적으로는, 식 (1-1))를 사용한 실험예 4에서는, 실험예 3과 비교하여 암전류가 약 2할 저감되고, 외부 양자 효율은 약 2할 향상되었다. 또한, 잔상 평가 2에 대해서는 10배 양호한 결과가 얻어졌다. 본 기술인 일반식 (2)로 표시되는 NDT 유도체(구체적으로는, 식 (2-1))를 사용한 실험예 5에서는, 실험예 3과 비교하여 암전류가 3.7배 증가하긴 했지만, 외부 양자 효율은 약 1할 향상되었다. 또한, 잔상 평가 1은 약 2할 개선되고, 잔상 평가 2에 대해서는 5배 양호한 결과가 얻어졌다. 본 기술인 일반식 (1)로 표시되는 BDT 유도체(구체적으로는, 식 (1-2))를 사용한 실험예 6에서는, 실험예 3과 비교하여 암전류가 490배 악화되었다.
실험예 1 내지 실험예 6의 결과는 이하의 이유를 생각할 수 있다. 먼저, 식 (8)에 나타낸 PyP-BDT를 사용한 실험예 1, 2는, 어닐 전후의 결과로부터, 어닐 미처리의 상태에서도 PyP-BDT는 p버퍼층(14) 내에서 응집하여, 광전 변환층(13)과, 일함수 조정층(15)을 형성하는 HAT-CN이 직접 접하고 있는 부분이 있었던 것으로 추측된다. 또한, 어닐 처리에 의해 p버퍼층(14) 내에서의 PyP-BDT의 응집이 더욱 가속되어, 소자 파괴가 진행되었다고 추측된다. 한편, 실험예 3에서 사용한 식 (9)에 나타낸 DMFL-CBP는, 그 단층 박막의 X선 회절(XRD)을 측정한 결과 피크를 거의 확인할 수 없었고, 또한, 분체 시의 결정 밀도도 작았던 점에서, 분자간 상호 작용이 매우 낮은 재료라고 생각된다. 그 때문에, 실험예 3에서는, p버퍼층(14) 내에서 DMFL-CBP는 응집하지 않아, 소자 파괴가 일어나지 않았다고 추측된다. 실험예 3보다도 우수한 소자 특성이 얻어진 실험예 4, 5에서 사용한 식 (1-1)에 나타낸 BDT 유도체 및 식 (2-1)에 나타낸 NDT 유도체는, XRD의 피크는 브로드하긴 했지만, 분체 시의 결정 밀도는 PyP-BDT와 DMFL-CBP의 중간 값이었다. 이것으로부터, 식 (1-1)에 나타낸 BDT 유도체 및 식 (2-1)에 나타낸 NDT 유도체는, 적당한 분자간 상호 작용을 갖고 있는 것으로 생각된다. 그 때문에, 양호한 암전류 특성 외에, 실험예 3과 비교하여, 외부 양자 효율 및 잔상 평가 1, 2가 개선되었다고 추측된다. 한편, 실험예 6에서는, 본 기술인 일반식 (1)로 표시되는 BDT 유도체(구체적으로는, 식 (1-2))를 사용하고 있음에도 불구하고, 대폭적인 암전류의 악화가 보였다. 이것은, 다른 실험예 1 내지 5와 비교하여 단층 박막의 막 밀도가 1.18g/㎠로 저패킹의 나쁜 막이기 때문에, 광전 변환층(13)과 HAT-CN을 포함하는 일함수 조정층(15)이 직접 접하고 있는 부분이 있었던 것으로 추측된다.
(실험 2)
실험 2에서는, 상술한 발광 소자(90)와 마찬가지의 구성을 갖는 평가용 소자를 제작하여, 인가 전압, 발광 외부 양자 효율 및 발광 전력 효율을 평가하였다.
(실험예 7)
먼저, 스퍼터 장치에서, 무알칼리 유리 기판 상에 막 두께 100㎚의 ITO막을 성막하였다. 이것을, 포토리소그래피 마스크를 사용한 리소그래피 기술에 의해 가공하여 양극을 형성하였다. 계속해서, 무알칼리 유리 기판 및 양극 상에 절연막을 성막하고, 리소그래피 기술에 의해 한 변이 2㎜인 정사각형의 양극이 노출되도록 절연막을 가공하여, 화소를 형성하였다. 이어서, 표면을 중성 세제, 아세톤 및 에탄올을 사용하여 순차, 초음파 세정하였다. 계속해서, 건조 후, 또한 10분간 UV/오존 처리한 후, 무알칼리 유리 기판을 증착 장치에 옮기고, 증착 조를 5.5×10-5Pa 이하로 감압하였다. 계속해서, 쉐도우 마스크를 사용한 진공 증착 성막으로, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층을 순차 성막하였다. 구체적으로는, 하기 식 (10)에 나타낸 α-NPD를 막 두께 40㎚로 성막하여, 이것을 정공 수송층으로 하였다. 이어서, 상기 식 (9)에 나타낸 DMFL-CBP 및 하기 식 (11)에 나타낸 Pt(TPBP)를 증착 속도비 96:4로 공증착하여, 막 두께 25㎚로 성막하고, 이것을 발광층으로 하였다. 계속해서, 하기 식 (12)에 나타낸 BCP를 막 두께 40㎚로 성막하고, 이것을 전자 수송층으로 하였다. 이어서, 불화리튬(LiF)을 막 두께 0.5㎚로 성막하고, 이것을 전자 주입층으로 하였다. 계속해서, AlSiCu를 막 두께 100㎚로 성막하고, 이것을 음극으로 하였다. 그 후, 질소 분위기 하에서, 건조재를 설치한 밀봉 유리를, 자외선 경화 수지를 사용해서 표면에 접착하고, 이것을 평가용 소자로 하였다.
Figure pct00009
(실험예 8)
실험예 7에서 사용한 식 (9)에 나타낸 DMFL-CBP 대신에, 상기 식 (2-1)에 나타낸 NDT 유도체를 사용한 것 이외에는, 실험예 7과 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
(유기 반도체의 물성값 평가)
식 (9)에 나타낸 DMFL-CBP 및 상기 식 (2-1)에 나타낸 NDT 유도체의 각 HOMO 준위(이온화 포텐셜)는, 상기 유기 반도체를 각각 Si 기판에 막 두께 20㎚로 성막하고, 그 박막 표면을 자외선광 전자 분광법(UPS)에 의해 측정하여 구하였다. LUMO 준위는, 각 유기 반도체의 박막의 흡수 스펙트럼의 흡수단으로부터 광학적인 에너지 갭을 산출하고, HOMO와 에너지 갭의 차분으로부터 산출했다(LUMO=-1*|HOMO-에너지 갭|).
(발광 소자의 평가: 발광 외부 양자 효율)
소스 미터를 사용하여 평가용 소자를 100mA/㎠로 직류 구동하고, 적분구를 통한 파이버 분광기를 사용하여 그 발광의 스펙트럼을 측정하였다. 계속해서, 파워 미터를 사용하여 동 발광의 방사 다발을 측정하여, 발광의 총 광자수를 산출하였다. 그 후, 하기의 수식 (2)를 사용해서 발광 외부 양자 효율을 산출하였다.
(수 2) 발광 외부 양자 효율(%)=(소자 발광의 총 광자수/전류값으로부터 구해지는 소자에 대한 주입 캐리어수)×100 … (2)
(발광 소자의 평가: 발광 전력 효율)
소스 미터를 사용하여 평가용 소자를 100mA/㎠로 직류 구동하여, 평가용 소자에 인가되는 전압을 측정하였다. 계속해서, 파워 미터를 사용하여 동 발광의 방사 다발을 측정하였다. 그 후, 하기의 수식 (3)을 사용하여 발광 전력 효율을 산출하였다.
(수 3) 발광 전력 효율(%)={소자 발광의 방사 다발/(소자에 흐르는 전류×소자에 인가되는 전압)}×100 … (3)
하기 표 2는, 실험예 7 및 실험예 8에서 발광층에 사용한 유기 반도체, 인가 전압, 발광 외부 양자 효율 및 발광 전력 효율을 정리한 것이다. 또한, 표 2에 정리한 발광 외부 양자 효율 및 발광 전력 효율의 값은, 실험예 7의 값을 기준값(1.0)으로 한 경우의 상대값으로서 기재한 것이다.
Figure pct00010
실험예 7 및 실험예 8에서 제작한 평가용 소자는, 모두 약 770㎚를 피크로 하는 근적외 파장 영역에서의 발광을 나타냈다. 측정된 인가 전압에 대해서는, 식 (9)에 나타낸 DMFL-CBP를 사용한 실험예 7은 10.4V, 식 (2-1)에 나타낸 NDT 유도체를 사용한 실험예 8은 9.1V를 나타내어, 실험예 8쪽이 1.3V 저전압화되어 있었다. 또한, 발광 외부 양자 효율 및 발광 전력 효율에 대해서는, 실험예 7과 비교하여, 실험예 8에서는 모두 2.3배로 향상된 결과가 얻어졌다.
이들 결과로부터, 식 (2-1)에 나타낸 NDT 유도체는, 발광 소자의 저전압화와 발광 효율의 향상을 양립시킬 수 있음을 알았다. 또한, 식 (2-1)에 나타낸 NDT 유도체 및 식 (9)에 나타낸 DMFL-CBP의 HOMO 준위 및 LUMO 준위에는 큰 차는 없는 점에서, 에너지 준위에 의한 소자 특성에 대한 영향은 작다고 추측된다. 한편, 실험 1에서 설명한 바와 같이, 식 (9)에 나타낸 DMFL-CBP는, 그 단층 박막의 X선 회절(XRD)을 측정한 결과 피크를 거의 확인할 수 없고, 또한, 분체 시의 결정 밀도도 작았던 것에 반해, 식 (2-1)에 나타낸 NDT 유도체는, XRD의 피크는 브로드하기는 했지만, 분체 시의 결정 밀도는 PyP-BDT와 DMFL-CBP의 중간 값이었다. 이것으로부터, 실험예 8에서 양호한 소자 특성이 얻어진 이유는, 발광층 내에서의 분자끼리가 적절하게 상호 작용했기 때문이라고 추측된다.
(실험 3)
실험 3에서는, 도 39에 도시한 구성을 갖는 평가용 소자(발광 소자(90A))를 제작하여, 유기 반도체 재료의 물성값(HOMO, 분체의 X선 구조 해석 시의 결정 밀도 및 단층 박막의 XRD 반값폭)을 측정함과 함께, 인가 전압, 발광 외부 양자 효율 및 발광 전력 효율을 평가하였다.
(실험예 9)
먼저, 스퍼터 장치로, 무알칼리 유리 기판 상에 막 두께 100㎚의 ITO막을 성막하였다. 이것을, 포토리소그래피 마스크를 사용한 리소그래피 기술에 의해 가공하여 양극(91)을 형성하였다. 계속해서, 무알칼리 유리 기판 및 양극(91) 상에 절연막을 성막하고, 리소그래피 기술에 의해 한 변이 2㎜인 정사각형의 양극이 노출되도록 절연막을 가공하여, 화소를 형성하였다. 이어서, 표면을 중성 세제, 아세톤 및 에탄올을 사용하여 순차, 초음파 세정하였다. 계속해서, 건조 후, 또한 10분간 UV/오존 처리한 후, 무알칼리 유리 기판을 증착 장치에 옮기고, 증착 조를 5.5×10-5Pa 이하로 감압하였다. 계속해서, 쉐도우 마스크를 사용한 진공 증착 성막으로, 정공 주입층(97), 정공 수송층(92), 발광층(93), 전자 수송층(94) 및 전자 주입층(95)을 순차 성막하였다. 구체적으로는, 상기 식 (3)에 나타낸 HAT-CN을 막 두께 10㎚로 성막하고, 이것을 정공 주입층(97)으로 하였다. 이어서, 하기 식 (14)에 나타낸 HG-17을 막 두께 30㎚로 성막하고, 이것을 정공 수송층(92)으로 하였다. 계속해서, 상기 식 (2-1)에 나타낸 NDT 유도체 및 상기 식 (11)에 나타낸 Pt(TPBP)를 증착 속도비 99:1로 공증착하여, 막 두께 45㎚로 성막하고, 이것을 발광층(93)으로 하였다. 이어서, 하기 식 (15)에 나타낸 NBPhen을 막 두께 20㎚로 성막하고, 이것을 전자 수송층(94)으로 하였다. 이어서, 불화리튬(LiF)을 막 두께 0.5㎚로 성막하고, 이것을 전자 주입층(95)으로 하였다. 계속해서, AlSiCu를 막 두께 100㎚로 성막하고, 이것을 음극(96)으로 하였다. 그 후, 질소 분위기 하에서, 건조재를 설치한 밀봉 유리를, 자외선 경화 수지를 사용하여 발광 소자(90A)를 덮도록 해서 무알칼리 유리 기판 상에 접착하고, 이것을 평가용 소자로 하였다.
Figure pct00011
(실험예 10)
실험예 9에서 사용한 식 (2-1)에 나타낸 NDT 유도체 대신에, 하기 식 (13)에 나타낸 안트라센 유도체를 사용한 것 이외에는, 실험예 9와 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
Figure pct00012
(실험예 11)
실험예 9에서 사용한 식 (2-1)에 나타낸 NDT 유도체 대신에, 하기 식 (16)에 나타낸 피렌 유도체를 사용한 것 이외에는, 실험예 9와 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
Figure pct00013
(실험예 12)
실험예 9에서 사용한 식 (2-1)에 나타낸 NDT 유도체 대신에, 상기 식 (9)에 나타낸 DMFL-CBP를 사용한 것 이외에는, 실험예 9와 마찬가지의 방법을 사용하여 평가용 소자를 제작하였다.
(유기 반도체의 물성값 평가)
실험 2와 마찬가지의 방법을 사용하여 산출하였다.
(발광 소자의 평가: 발광 외부 양자 효율)
소스 미터를 사용하여 평가용 소자를 2.5mA/㎠로 직류 구동하고, 적분구를 통한 파이버 분광기를 사용하여 그 발광의 스펙트럼을 측정하였다. 계속해서, 분광 전방사 다발 표준 LED(니치아가가쿠고교 가부시키가이샤제)를 사용하여 소자 발광의 방사 다발을 산출하여, 발광의 총 광자수를 산출하였다. 그 후, 상기 수식 (2)를 사용하여 발광 외부 양자 효율을 산출하였다.
(발광 소자의 평가: 발광 전력 효율)
소스 미터를 사용하여 평가용 소자를 2.5mA/㎠로 직류 구동하여, 평가용 소자에 인가되는 전압을 측정하였다. 계속해서, 적분구를 통한 파이버 분광기를 사용하여 발광 스펙트럼을 측정하고, 분광 전방사 다발 표준 LED(니치아가가쿠고교 가부시키가이샤제)를 사용하여 소자 발광의 방사 다발을 산출하였다. 그 후, 상기 수식 (3)을 사용하여 발광 전력 효율을 산출하였다.
표 3은, 실험예 9 내지 실험예 12에서 발광층(93)에 사용한 유기 반도체 재료(호스트 재료), 유기 반도체 재료의 물성값(HOMO 준위, 분체의 X선 구조 해석 시의 결정 밀도 및 단층 박막의 XRD 반값폭), 인가 전압 및 발광 외부 양자 효율 그리고 발광 전력 효율을 정리한 것이다. 또한, 발광 외부 양자 수율 및 발광 전력 효율의 값은, 실험예 12의 값을 기준값(1.0)으로 한 경우의 상대값으로서 기재하고 있다. 도 10은, 실험예 9 내지 실험예 12에서 제작한 발광 소자의 에너지 준위를 나타낸 것이다. 도 40은, 본 실험에서 제작한 평가용 소자의 각 부 91 내지 97을 구성하는 재료의 에너지 준위를 나타낸 것이다.
Figure pct00014
실험예 9 내지 실험예 12의 모든 평가용 소자는, 약 770㎚를 피크로 하는 근적외 파장 영역에서 발광을 나타냈다. 각 평가용 소자에 2.5mA/㎠를 흘린 조건에서 비교하면, 식 (9)에 나타낸 DMFL-CBP를 사용한 실험예 12의 구동 전압은 10.6V이었던 것에 반해, 식 (2-1)에 나타낸 NDT 유도체, 식 (13)에 나타낸 안트라센 유도체, 식 (16)에 나타낸 피렌 유도체를 사용한 실험예 9 내지 실험예 11의 구동 전압은, 각각 5.8V, 4.5V 및 3.7V이었다. 또한, 식 (9)에 나타낸 DMFL-CBP를 사용한 실험예 12의 발광 외부 양자 효율을 1.0으로 했을 경우, 식 (2-1)에 나타낸 NDT 유도체, 식 (13)에 나타낸 안트라센 유도체 및 식 (16)에 나타낸 피렌 유도체를 각각 사용한 실험예 9 내지 실험예 11의 발광 외부 양자 효율은 1.4, 1.3 및 1.8이었다. 또한, 식 (9)에 나타낸 DMFL-CBP를 사용한 실험예 12의 발광 전력 효율을 1.0으로 했을 경우, 식 (2-1)에 나타낸 NDT 유도체, 식 (13)에 나타낸 안트라센 유도체 및 식 (16)에 나타낸 피렌 유도체를 각각 사용한 실험예 9 내지 실험예 11의 발광 전력 효율은 2.5, 3.3 및 5.3이었다.
즉, 호스트 재료로서 식 (2-1)에 나타낸 NDT 유도체를 사용한 실험예 9는, 식 (9)에 나타낸 DMFL-CBP를 사용한 실험예 12와 비교하여 4.8V 저전압화되고, 발광 외부 양자 효율은 1.4배, 발광 전력 효율은 2.5배가 되었다. 또한, 호스트 재료로서 식 (13)에 나타낸 안트라센 유도체를 사용한 실험예 10은, 식 (9)에 나타낸 DMFL-CBP를 사용한 실험예 12와 비교하여 6.1V 저전압화되고, 발광 외부 양자 효율은 1.3배, 발광 전력 효율은 3.3배가 되었다. 또한, 호스트 재료로서 식 (16)에 나타낸 피렌 유도체를 사용한 실험예 11은, 식 (9)에 나타낸 DMFL-CBP를 사용한 실험예 12와 비교하여 6.9V 저전압화되고, 발광 외부 양자 효율은 1.8배, 발광 전력 효율은 5.3배가 되었다. 이상으로부터, 본 발명의 NDT 유도체(실험예 9), 안트라센 유도체(실험예 10), 피렌 유도체(실험예 11)는, 저전압화와 발광의 고효율화를 양립시킬 수 있는 우수한 발광층의 호스트 재료인 것을 알았다.
또한, 도 40에 도시한 바와 같이, 식 (2-1)에 나타낸 NDT 유도체, 식 (13)에 나타낸 안트라센 유도체 및 식 (16)에 나타낸 피렌 유도체 및 식 (9)에 나타낸 DMFL-CBP의 HOMO 준위 및 LUMO 준위에는 큰 차는 없는 점에서, 에너지 준위에 의한 소자 특성에 대한 영향은 작다고 추측된다. 한편, 표 3에 나타낸 바와 같이, 식 (9)에 나타낸 DMFL-CBP는, 그 단층 박막의 X선 회절(XRD)을 측정한 결과 피크를 거의 확인할 수 없었고, 또한, 분체 시의 결정 밀도도 작았던 것에 반해, 식 (2-1)에 나타낸 NDT 유도체는, XRD의 피크는 브로드하고, 또한 분체 시의 결정 밀도는 식 (8)에 나타낸 PyP-BDT와 식 (9)에 나타낸 DMFL-CBP의 중간 값이었다. 이 NDT 유도체와 마찬가지의 성질을, 식 (13)에 나타낸 안트라센 유도체 및 식 (16)에 나타낸 피렌 유도체도 갖고 있다. 이것으로부터, 실험예 9 내지 실험예 11에서 양호한 소자 특성이 얻어진 이유는, 발광층(93) 내에서의 분자끼리가 적절하게 상호 작용했기 때문이라고 추측된다.
이상, 제1, 제2 실시 형태, 변형예 1 내지 4 및 실시예 그리고 적용예 및 응용예를 들어 본 기술을 설명했지만, 본 개시 내용은 상기 실시 형태 등에 한정되는 것은 아니고, 다양하게 변형이 가능하다. 예를 들어, 상기 실시 형태 등에서는, 신호 전하로서 전자가 하부 전극(11)측으로부터 판독되는 예를 나타냈지만, 이에 한정하지 않고, 정공을 신호 전하로서 하부 전극(11)측으로부터 판독하도록 해도 된다. 그 경우에는, 하부 전극(11)과 광전 변환층(13)의 사이에, 일함수 조정층(15) 및 p버퍼층(14)이 하부 전극(11)측으로부터 이 순으로 적층되고, 상부 전극(16)과 광전 변환층(13)의 사이에 n버퍼층(12)이 형성된다.
또한, 상기 실시 형태에서는, 촬상 소자(1A)로서, 녹색광(G)을 검출하는 유기 광전 변환부(광전 변환 소자(10))와, 청색광(B) 및 적색광(R)을 각각 검출하는 무기 광전 변환부(32B) 및 무기 광전 변환부(332R)를 적층시킨 구성으로 했지만, 본 개시 내용은 이러한 구조에 한정되는 것은 아니다. 즉, 유기 광전 변환부에서 적색광(R) 혹은 청색광(B)을 검출하도록 해도 되고, 무기 광전 변환부에서 녹색광(G)을 검출하도록 해도 된다.
또한, 이들 유기 광전 변환부 및 무기 광전 변환부의 수나 그 비율도 한정되는 것은 아니다. 또한, 유기 광전 변환부 및 무기 광전 변환부를 세로 방향으로 적층시키는 구조에 한하지 않고, 기판면을 따라 병렬시켜도 된다.
또한, 상기 실시 형태 등에서는, 무기 광전 변환부(32R, 32B)를 Si 기판(반도체 기판(30))에 형성한 예를 나타냈지만 이것에 한정되는 것이다. 예를 들어, 무기 광전 변환부(32R, 32B)는, 결정 실리콘 외에, 예를 들어, 아몰퍼스 실리콘, 비결정 실리콘, 결정 셀레늄 또는 아몰퍼스 셀레늄을 사용하여 형성하도록 해도 된다. 이밖에, 무기 광전 변환부(32R, 32B)는, CIGS(CuInGaSe), CIS(CuInSe2), CuInS2, CuAlS2, CuAlSe2, CuGaS2, CuGaSe2, AgAlS2, AgAlSe2, AgInS2 및 AgInSe2 등의 칼코파이라이트계 화합물, GaAs, InP, AlGaAs, InGaP, AlGaInP 및 InGaAsP 등의 III-V족 화합물, CdSe, CdS, In2Se3, In2S3, Bi2Se3, Bi2S3, ZnSe, ZnS, PbSe, PbS 등의 화합물 반도체를 사용하여 형성하도록 해도 된다. 또한, 무기 광전 변환부(32R, 32B)는, 이들 재료를 포함하는 양자 도트를 사용하여 형성할 수도 있다.
또한, 상기 실시 형태 등에서는, 이면 조사형 촬상 소자의 구성을 예시했지만, 본 개시 내용은 표면 조사형 촬상 소자에도 적용 가능하다.
또한, 본 개시의 광전 변환 소자(10), 촬상 소자(1A) 등 및 촬상 장치(100)에서는, 상기 실시 형태에서 설명한 각 구성 요소를 모두 구비하고 있을 필요는 없으며, 또한 반대로 다른 구성 요소를 구비하고 있어도 된다. 예를 들어, 촬상 장치(100)에는, 촬상 소자(1A)에의 광의 입사를 제어하기 위한 셔터를 배치해도 되고, 촬상 장치의 목적에 따라서 광학 커트 필터를 구비해도 된다. 또한, 적색광(R), 녹색광(G) 및 청색광(B)을 검출하는 화소(Pr, Pg, Pb)의 배열은, 베이어 배열 외에, 인터 라인 배열, G 스트라이프 RB 바둑판 배열, G 스트라이프 RB 완전 바둑판 배열, 바둑판 보색 배열, 스트라이프 배열, 경사 스트라이프 배열, 원색 색차 배열, 필드 색차 순차 배열, 프레임 색차 순차 배열, MOS형 배열, 개량 MOS형 배열, 프레임 인터리브 배열, 필드 인터리브 배열로 해도 된다.
또한, 상기 실시 형태 등에서는, 광전 변환 소자(10)를 촬상 소자로서 사용하여 예를 나타냈지만, 본 개시의 광전 변환 소자(10)는 태양 전지에 적용해도 된다. 태양 전지에 적용하는 경우에는, 광전 변환층은, 예를 들어, 400㎚ 내지 800㎚의 파장을 브로드하게 흡수하도록 설계하는 것이 바람직하다.
또한, 상기 제1 실시 형태의 광전 변환 소자(예를 들어, 광전 변환 소자(10))와, 상기 제2 실시 형태의 발광 소자(90)는 조합해도 된다. 예를 들어, 가시광을 발하는 발광 소자와 가시광을 수광하는 수광 소자를 조합함으로써, 시트형 스캐너, 지문 촬상으로 대표되는 생체 인증 장치, 맥파 계측으로 대표되는 바이탈 센싱 장치나, 예를 들어, 살결 등의 피부의 상태를 검출하는 미용 센서 등에도 응용할 수 있다. 또한, 근적외광을 발하는 발광 소자와 근적외광을 수광하는 수광 소자를 조합함으로써, 광학식 터치리스 센서, 인체 감지 센서, 산소 포화량 계측으로 대표되는 바이탈 센싱 장치에 응용할 수 있다. 또한, 손가락, 팔, 귓불, 코, 전두(이마)의 정맥 촬상 장치 등에 이용할 수 있다. 이에 더하여, 홍채, 얼굴의 촬상에 의한 인증이나 림프나 한선의 촬상, 그 밖에도 X선 건판, 유방 촬영술, 나이트 비전, 보안용 센서, 차량 탑재용 센서, 항공기용 센서, 공장 자동화용 센서, 가스 센서, 바이오 센서, 임플란트 장치(혈류계, 광선 역학적 치료 등)에도 응용 가능하다.
또한, 도 41에 도시한 바와 같이, 예를 들어 발광 파장이 다른 발광 소자(90A, 90B)와 광전 변환 소자(10)를 조합함으로써, 상기 기능을 동일 기판이면서 또한 동일 장치에서 발현시키는 것도 가능하게 된다. 그 경우, 예를 들어 유기 재료를 사용한 유기 전계 발광 소자와 유기 광전 변환 소자를 선택함으로써, 발광층이나 광전 변환층과 같은 기능층만을 바꿈으로써, 프로세스의 추가를 억제한 장치의 제조가 가능하게 된다. 또한, 기능층은 유기 재료에 한정되는 것은 아니고, 양자 도트 재료나 페로브스카이트 재료 등의 재료종을 바꿈으로써 다양한 기능을 발현할 수 있다.
이상, 본 명세서 중에 기재된 효과는 어디까지나 예시이며 한정되는 것은 아니고, 또한, 다른 효과가 있어도 된다.
또한, 본 기술은 이하와 같은 구성을 취하는 것도 가능하다. 이하의 구성의 본 기술에 의하면, X선 구조 해석에 의한 결정 밀도가 1.26g/㎤보다도 크고, 1.5g/㎤보다도 작으며, 분자량이 1200 이하이고, 진공 증착 성막이 가능한 유기 반도체 재료를 포함하는 유기 반도체층을 형성하도록 하였다. 또한, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체를 사용하여 유기 반도체층을 형성하도록 하였다. 이에 의해, 적당한 분자간 상호 작용을 갖는 유기 반도체층이 형성되기 때문에, 소자 특성을 향상시키는 것이 가능하게 된다.
[1] 제1 전극과,
상기 제1 전극에 대향 배치된 제2 전극과,
상기 제1 전극과 상기 제2 전극의 사이에 마련됨과 함께, X선 구조 해석에 의한 분체의 결정 밀도가 1.26g/㎤보다도 크고, 1.50g/㎤보다도 작으며, 분자량이 1200 이하이고, 진공 증착 성막이 가능한 유기 반도체 재료를 포함하는 유기 반도체층
을 구비한 반도체 소자.
[2] 상기 유기 반도체 재료는, 하기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 하기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽인, 상기 [1]에 기재된 반도체 소자.
Figure pct00015
(R1 내지 R12는, 각각 독립적으로, 수소 원자, 할로겐 원자, 직쇄상 또는 분지형의 알킬기, 직쇄상 또는 분지형의 알콕시기, 아릴기, 아릴옥시기, 헤테로아릴기, 헤테로아릴옥시기, 또는 그들의 유도체이다. 상기 아릴기 및 상기 아릴옥시기의 아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 페닐기, 비페닐기, 나프틸기, 나프틸페닐기, 페닐나프틸기, 톨릴기, 크실릴기, 터페닐기 및 페난트릴기 중 어느 것이다. 상기 헤테로아릴기 및 상기 헤테로아릴옥시기의 헤테로아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 티에닐기, 티아졸릴기, 이소티아졸릴기, 푸라닐기, 옥사졸릴기, 옥사디아졸릴기, 이소옥사졸릴기, 벤조티에닐기, 벤조푸라닐기, 피리디닐기, 퀴놀리닐기, 이소퀴놀릴기, 아크리디닐기, 인돌기, 이미다졸기, 벤즈이미다졸기, 카르바졸릴기, 디벤조푸라닐기 및 디벤조티오페닐기 중 어느 것이다.)
[3] 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 그 분체로부터 진공 증착법으로 성막된 유기막을 Cu Kα선을 사용하여 X선 회절 측정한 경우에 반값폭이 1°보다도 큰 브로드한 피크를 갖는, 상기 [2]에 기재된 반도체 소자.
[4] 상기 벤조디티오펜 유도체는, 하기 식 (1-1)로 표시되는 화합물인, 상기 [2] 또는 [3]에 기재된 반도체 소자.
[5] 상기 나프토디티오펜 유도체는, 하기 식 (2-1)로 표시되는 화합물인, 상기 [2] 또는 [3]에 기재된 반도체 소자.
[6] 상기 유기 반도체층은, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체의 단일 재료를 포함하는, 상기 [2] 또는 [3]에 기재된 반도체 소자.
[7] 상기 유기 반도체층은, 하기 식 (1-1)로 표시되는 벤조디티오펜 유도체 또는 상기 하기 식 (2-1)로 표시되는 나프토디티오펜 유도체의 단일 재료에 의해 형성되어 있는, 상기 [1] 내지 [6] 중 어느 하나에 기재된 반도체 소자.
Figure pct00018
[8] 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 6.0±0.5eV의 Highest Occupied Molecular Orbital 준위를 갖는, 상기 [2] 내지 [7]의 어느 한 항에 기재된 반도체 소자.
[9] 상기 유기 반도체층은 발광층인, 상기 [1] 내지 [8] 중 어느 하나에 기재된 반도체 소자.
[10] 상기 유기 반도체층은 발광층이며, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체를 포함하는, 상기 [2] 내지 [9] 중 어느 하나에 기재된 반도체 소자.
[11] 상기 유기 반도체층은 캐리어 수송층 또는 캐리어 블로킹층인, 상기 [1] 내지 [8] 중 어느 하나에 기재된 반도체 소자.
[12] 상기 유기 반도체층은 캐리어 수송층 또는 캐리어 블로킹층이며, 상기 식 (1-1)로 표시되는 화합물 또는 상기 식 (2-1)로 표시되는 화합물을 포함하는, 상기 [7] 내지 [11] 중 어느 하나에 기재된 반도체 소자.
[13] 상기 유기 반도체 재료는, 진공 증착법으로 성막한 유기막을 Cu Kα선을 사용하여 X선 회절 측정한 경우에 반값폭이 1°보다도 큰 브로드한 피크를 갖는, 상기 [1] 내지 [12] 중 어느 하나에 기재된 반도체 소자.
[14] 상기 제1 전극과 상기 제2 전극의 사이에 일함수 조정층 또는 정공 주입층과, 광전 변환층 또는 발광층을 더 갖고,
상기 일함수 조정층 및 상기 정공 주입층은, 상기 제1 전극 및 상기 제2 전극의 일함수보다도 큰 전자 친화력 또는 일함수를 갖고,
상기 유기 반도체층과, 상기 일함수 조정층 또는 상기 정공 주입층과, 상기 광전 변환층 또는 상기 발광층은, 상기 제1 전극측으로부터, 상기 광전 변환층 또는 상기 발광층, 상기 유기 반도체층, 상기 일함수 조정층 또는 상기 정공 주입층의 순으로 적층되어 있는, 상기 [1] 내지 [13] 중 어느 하나에 기재된 반도체 소자.
[15] 상기 유기 반도체층은, 1.20g/㎤ 이상의 막 밀도를 갖는, 상기 [14]에 기재된 반도체 소자.
[16] 상기 광전 변환층에 포함되는 재료의 Highest Occupied Molecular Orbital 준위와, 상기 유기 반도체층에 포함되는 재료의 Highest Occupied Molecular Orbital 준위의 차는, ±0.4eV의 범위 내인, 상기 [14] 또는 [15]에 기재된 반도체 소자.
[17] 상기 제1 전극, 상기 광전 변환층, 상기 유기 반도체층, 상기 일함수 조정층 및 상기 제2 전극은, 이 순으로 적층되어 있는, 상기 [14] 내지 [16] 중 어느 하나에 기재된 반도체 소자.
[18] 상기 유기 반도체 재료는, 하기 일반식 (3)으로 표시되는 안트라센 유도체 및 하기 일반식 (4)로 표시되는 피렌 유도체 중 적어도 한쪽인, 상기 [1]에 기재된 반도체 소자.
Figure pct00019
(R13 내지 R20은, 각각 독립적으로, 수소 원자, 할로겐 원자, 직쇄상 또는 분지형의 알킬기, 직쇄상 또는 분지형의 알콕시기, 아릴기, 아릴옥시기, 헤테로아릴기, 헤테로아릴옥시기, 또는 그들의 유도체이다. 상기 아릴기 및 상기 아릴옥시기의 아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 페닐기, 비페닐기, 나프틸기, 나프틸페닐기, 페닐나프틸기, 톨릴기, 크실릴기, 터페닐기 및 페난트릴기 중 어느 것이다. 상기 헤테로아릴기 및 상기 헤테로아릴옥시기의 헤테로아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 티에닐기, 티아졸릴기, 이소티아졸릴기, 푸라닐기, 옥사졸릴기, 옥사디아졸릴기, 이소옥사졸릴기, 벤조티에닐기, 벤조푸라닐기, 피리디닐기, 퀴놀리닐기, 이소퀴놀릴기, 아크리디닐기, 인돌기, 이미다졸기, 벤즈이미다졸기, 카르바졸릴기, 디벤조푸라닐기 및 디벤조티오페닐기 중 어느 것이다. R21 내지 R27은, 각각 독립적으로, 수소 원자, 할로겐 원자, 직쇄상 또는 분지형의 알킬기, 직쇄상 또는 분지형의 알콕시기, 아릴기, 아릴옥시기, 헤테로아릴기, 헤테로아릴옥시기, 또는 그들의 유도체이다. 상기 아릴기 및 상기 아릴옥시기의 아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 페닐기, 비페닐기, 나프틸기, 나프틸페닐기, 페닐나프틸기, 톨릴기, 크실릴기, 터페닐기 및 페난트릴기 중 어느 것이다. 상기 헤테로아릴기 및 상기 헤테로아릴옥시기의 헤테로아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 티에닐기, 티아졸릴기, 이소티아졸릴기, 푸라닐기, 옥사졸릴기, 옥사디아졸릴기, 이소옥사졸릴기, 벤조티에닐기, 벤조푸라닐기, 피리디닐기, 퀴놀리닐기, 이소퀴놀릴기, 아크리디닐기, 인돌기, 이미다졸기, 벤즈이미다졸기, 카르바졸릴기, 디벤조푸라닐기 및 디벤조티오페닐기 중 어느 것이다.)
[19] 1개 또는 복수의 반도체 소자를 구비하고,
상기 반도체 소자는,
제1 전극과,
상기 제1 전극에 대향 배치된 제2 전극과,
상기 제1 전극과 상기 제2 전극의 사이에 마련됨과 함께, X선 구조 해석에 의한 분체의 결정 밀도가 1.26g/㎤보다도 크고, 1.50g/㎤보다도 작으며, 분자량이 1200 이하이고, 진공 증착 성막이 가능한 유기 반도체 재료를 포함하는 유기 반도체층
을 갖는 반도체 장치.
[20] 상기 1개 또는 복수의 반도체 소자는, 발광 소자 및 광전 변환 소자의 적어도 한쪽을 포함하는, 상기 [18]에 기재된 반도체 장치.
[21] 제1 전극과,
상기 제1 전극에 대향 배치된 제2 전극과,
상기 제1 전극과 상기 제2 전극의 사이에 마련되고, 하기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 하기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 포함하는 유기 반도체층
을 구비한 반도체 소자.
Figure pct00020
(R1 내지 R12는, 각각 독립적으로, 수소 원자, 할로겐 원자, 직쇄상 또는 분지형의 알킬기, 직쇄상 또는 분지형의 알콕시기, 아릴기, 아릴옥시기, 헤테로아릴기, 헤테로아릴옥시기, 또는 그들의 유도체이다. 상기 아릴기 및 상기 아릴옥시기의 아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 페닐기, 비페닐기, 나프틸기, 나프틸페닐기, 페닐나프틸기, 톨릴기, 크실릴기, 터페닐기 및 페난트릴기 중 어느 것이다. 상기 헤테로아릴기 및 상기 헤테로아릴옥시기의 헤테로아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 티에닐기, 티아졸릴기, 이소티아졸릴기, 푸라닐기, 옥사졸릴기, 옥사디아졸릴기, 이소옥사졸릴기, 벤조티에닐기, 벤조푸라닐기, 피리디닐기, 퀴놀리닐기, 이소퀴놀릴기, 아크리디닐기, 인돌기, 이미다졸기, 벤즈이미다졸기, 카르바졸릴기, 디벤조푸라닐기 및 디벤조티오페닐기 중 어느 것이다.)
본 출원은, 일본 특허청에서 2021년 6월 30일에 출원된 일본 특허 출원 번호 2021-109551호를 기초로 해서 우선권을 주장하는 것이며, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면 설계 상의 요건이나 다른 요인에 따라, 다양한 수정, 콤비네이션, 서브콤비네이션 및 변경을 상도할 수 있지만, 그것들은 첨부의 청구범위나 그 균등물의 범위에 포함되는 것인 것이 이해된다.

Claims (20)

  1. 제1 전극과,
    상기 제1 전극에 대향 배치된 제2 전극과,
    상기 제1 전극과 상기 제2 전극의 사이에 마련됨과 함께, X선 구조 해석에 의한 분체의 결정 밀도가 1.26g/㎤보다도 크고, 1.50g/㎤보다도 작으며, 분자량이 1200 이하이고, 진공 증착 성막이 가능한 유기 반도체 재료를 포함하는 유기 반도체층
    을 구비한 반도체 소자.
  2. 제1항에 있어서, 상기 유기 반도체 재료는, 하기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 하기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽인, 반도체 소자.
    Figure pct00021

    (R1 내지 R12는, 각각 독립적으로, 수소 원자, 할로겐 원자, 직쇄상 또는 분지형의 알킬기, 직쇄상 또는 분지형의 알콕시기, 아릴기, 아릴옥시기, 헤테로아릴기, 헤테로아릴옥시기, 또는 그들의 유도체이다. 상기 아릴기 및 상기 아릴옥시기의 아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 페닐기, 비페닐기, 나프틸기, 나프틸페닐기, 페닐나프틸기, 톨릴기, 크실릴기, 터페닐기 및 페난트릴기 중 어느 것이다. 상기 헤테로아릴기 및 상기 헤테로아릴옥시기의 헤테로아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 티에닐기, 티아졸릴기, 이소티아졸릴기, 푸라닐기, 옥사졸릴기, 옥사디아졸릴기, 이소옥사졸릴기, 벤조티에닐기, 벤조푸라닐기, 피리디닐기, 퀴놀리닐기, 이소퀴놀릴기, 아크리디닐기, 인돌기, 이미다졸기, 벤즈이미다졸기, 카르바졸릴기, 디벤조푸라닐기 및 디벤조티오페닐기 중 어느 것이다.)
  3. 제2항에 있어서, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 그 분체로부터 진공 증착법으로 성막된 유기막을 Cu Kα선을 사용하여 X선 회절 측정한 경우에 반값폭이 1°보다도 큰 브로드한 피크를 갖는, 반도체 소자.
  4. 제2항에 있어서, 상기 벤조디티오펜 유도체는, 하기 식 (1-1)로 표시되는 화합물인, 반도체 소자.
    Figure pct00022
  5. 제2항에 있어서, 상기 나프토디티오펜 유도체는, 하기 식 (2-1)로 표시되는 화합물인, 반도체 소자.
    Figure pct00023
  6. 제2항에 있어서, 상기 유기 반도체층은, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체의 단일 재료를 포함하는, 반도체 소자.
  7. 제1항에 있어서, 상기 유기 반도체층은, 하기 식 (1-1)로 표시되는 벤조디티오펜 유도체 또는 상기 하기 식 (2-1)로 표시되는 나프토디티오펜 유도체의 단일 재료에 의해 형성되어 있는, 반도체 소자.
    Figure pct00024
  8. 제2항에 있어서, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체는, 6.0±0.5eV의 Highest Occupied Molecular Orbital 준위를 갖는, 반도체 소자.
  9. 제1항에 있어서, 상기 유기 반도체층은 발광층인, 반도체 소자.
  10. 제2항에 있어서, 상기 유기 반도체층은 발광층이며, 상기 일반식 (1)로 표시되는 벤조디티오펜 유도체 또는 상기 일반식 (2)로 표시되는 나프토디티오펜 유도체를 포함하는, 반도체 소자.
  11. 제1항에 있어서, 상기 유기 반도체층은 캐리어 수송층 또는 캐리어 블로킹층인, 반도체 소자.
  12. 제7항에 있어서, 상기 유기 반도체층은 캐리어 수송층 또는 캐리어 블로킹층이며, 상기 식 (1-1)로 표시되는 화합물 또는 상기 식 (2-1)로 표시되는 화합물을 포함하는, 반도체 소자.
  13. 제1항에 있어서, 상기 유기 반도체 재료는, 진공 증착법으로 성막한 유기막을 Cu Kα선을 사용하여 X선 회절 측정한 경우에 반값폭이 1°보다도 큰 브로드한 피크를 갖는, 반도체 소자.
  14. 제1항에 있어서, 상기 제1 전극과 상기 제2 전극의 사이에 일함수 조정층 또는 정공 주입층과, 광전 변환층 또는 발광층을 더 갖고,
    상기 일함수 조정층 및 상기 정공 주입층은, 상기 제1 전극 및 상기 제2 전극의 일함수보다도 큰 전자 친화력 또는 일함수를 갖고,
    상기 유기 반도체층과, 상기 일함수 조정층 또는 상기 정공 주입층과, 상기 광전 변환층 또는 상기 발광층은, 상기 제1 전극측으로부터, 상기 광전 변환층 또는 상기 발광층, 상기 유기 반도체층, 상기 일함수 조정층 또는 상기 정공 주입층의 순으로 적층되어 있는, 반도체 소자.
  15. 제14항에 있어서, 상기 유기 반도체층은, 1.20g/㎤ 이상의 막 밀도를 갖는, 반도체 소자.
  16. 제14항에 있어서, 상기 광전 변환층에 포함되는 재료의 Highest Occupied Molecular Orbital 준위와, 상기 유기 반도체층에 포함되는 재료의 Highest Occupied Molecular Orbital 준위의 차는, ±0.4eV의 범위 내인, 반도체 소자.
  17. 제14항에 있어서, 상기 제1 전극, 상기 광전 변환층, 상기 유기 반도체층, 상기 일함수 조정층 및 상기 제2 전극은, 이 순으로 적층되어 있는, 반도체 소자.
  18. 1개 또는 복수의 반도체 소자를 구비하고,
    상기 반도체 소자는,
    제1 전극과,
    상기 제1 전극에 대향 배치된 제2 전극과,
    상기 제1 전극과 상기 제2 전극의 사이에 마련됨과 함께, X선 구조 해석에 의한 분체의 결정 밀도가 1.26g/㎤보다도 크고, 1.50g/㎤보다도 작으며, 분자량이 1200 이하이고, 진공 증착 성막이 가능한 유기 반도체 재료를 포함하는 유기 반도체층
    을 갖는 반도체 장치.
  19. 제18항에 있어서, 상기 1개 또는 복수의 반도체 소자는, 발광 소자 및 광전 변환 소자의 적어도 한쪽을 포함하는, 반도체 장치.
  20. 제1 전극과,
    상기 제1 전극에 대향 배치된 제2 전극과,
    상기 제1 전극과 상기 제2 전극의 사이에 마련되고, 하기 일반식 (1)로 표시되는 벤조디티오펜 유도체 및 하기 일반식 (2)로 표시되는 나프토디티오펜 유도체 중 적어도 한쪽을 포함하는 유기 반도체층
    을 구비한 반도체 소자.
    Figure pct00025

    (R1 내지 R12는, 각각 독립적으로, 수소 원자, 할로겐 원자, 직쇄상 또는 분지형의 알킬기, 직쇄상 또는 분지형의 알콕시기, 아릴기, 아릴옥시기, 헤테로아릴기, 헤테로아릴옥시기, 또는 그들의 유도체이다. 상기 아릴기 및 상기 아릴옥시기의 아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 페닐기, 비페닐기, 나프틸기, 나프틸페닐기, 페닐나프틸기, 톨릴기, 크실릴기, 터페닐기 및 페난트릴기 중 어느 것이다. 상기 헤테로아릴기 및 상기 헤테로아릴옥시기의 헤테로아릴 부위는, 비치환 또는 알킬기, 할로겐 원자 및 트리플루오로메틸기의 어느 것에 의해 치환된, 티에닐기, 티아졸릴기, 이소티아졸릴기, 푸라닐기, 옥사졸릴기, 옥사디아졸릴기, 이소옥사졸릴기, 벤조티에닐기, 벤조푸라닐기, 피리디닐기, 퀴놀리닐기, 이소퀴놀릴기, 아크리디닐기, 인돌기, 이미다졸기, 벤즈이미다졸기, 카르바졸릴기, 디벤조푸라닐기 및 디벤조티오페닐기 중 어느 것이다.)
KR1020237043285A 2021-06-30 2022-06-22 반도체 소자 및 반도체 장치 KR20240027597A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021109551 2021-06-30
JPJP-P-2021-109551 2021-06-30
PCT/JP2022/024919 WO2023276827A1 (ja) 2021-06-30 2022-06-22 半導体素子および半導体装置

Publications (1)

Publication Number Publication Date
KR20240027597A true KR20240027597A (ko) 2024-03-04

Family

ID=84691812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237043285A KR20240027597A (ko) 2021-06-30 2022-06-22 반도체 소자 및 반도체 장치

Country Status (4)

Country Link
JP (1) JPWO2023276827A1 (ko)
KR (1) KR20240027597A (ko)
CN (1) CN117546627A (ko)
WO (1) WO2023276827A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125671A1 (ja) 2006-03-31 2007-11-08 Nippon Kayaku Kabushiki Kaisha 電界効果トランジスタ
EP2881446B1 (en) 2013-12-05 2019-01-09 LG Display Co., Ltd. Organic compound and organic light emitting diode using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003202819A (ja) * 2001-12-28 2003-07-18 Ricoh Co Ltd 電界発光素子及び光波長変換方法
US20090218933A1 (en) * 2008-03-03 2009-09-03 Idemitsu Kosan Co., Ltd Organic electroluminescent device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125671A1 (ja) 2006-03-31 2007-11-08 Nippon Kayaku Kabushiki Kaisha 電界効果トランジスタ
EP2881446B1 (en) 2013-12-05 2019-01-09 LG Display Co., Ltd. Organic compound and organic light emitting diode using the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. AM. CHEM. SOC. 2004. 126. 5084-5085
Molecular Crystals and Liquid Crystals(2006), 444, 185-190

Also Published As

Publication number Publication date
JPWO2023276827A1 (ko) 2023-01-05
CN117546627A (zh) 2024-02-09
WO2023276827A1 (ja) 2023-01-05

Similar Documents

Publication Publication Date Title
JP7208148B2 (ja) 光電変換素子および撮像装置
KR102595957B1 (ko) 고체 촬상 소자 및 고체 촬상 장치
WO2017159684A1 (ja) 光電変換素子および固体撮像装置
CN112424939A (zh) 固态摄像元件、固态摄像装置和固态摄像元件的读取方法
JP7117110B2 (ja) 光電変換素子および撮像装置
JP2024045201A (ja) 固体撮像素子
KR102663945B1 (ko) 고체 촬상 소자 및 그 제조 방법
WO2023276827A1 (ja) 半導体素子および半導体装置
KR20220092495A (ko) 광전 변환 소자 및 촬상 소자
CN114846609A (zh) 固态成像元件和电子设备
CN113557614A (zh) 固态摄像元件、固态摄像元件的制造方法、光电转换元件、摄像装置和电子设备
WO2022249595A1 (ja) 光電変換素子および撮像装置
WO2023127603A1 (ja) 光電変換素子および撮像装置ならびに電子機器
WO2023112595A1 (ja) 光電変換素子および撮像装置
JPWO2020022119A1 (ja) 固体撮像装置
WO2023085188A1 (ja) 有機半導体膜および光電変換素子ならびに撮像装置
WO2023162982A1 (ja) 光電変換素子および光検出装置ならびに電子機器
WO2023176852A1 (ja) 光電変換素子および光検出装置ならびに光検出システム
US12027542B2 (en) Solid-state imaging element including a plurality of photoelectric conversion units
KR102677626B1 (ko) 광전변환소자 및 고체촬상장치
KR20210144689A (ko) 광전 변환 소자 및 촬상 장치
CN114556574A (zh) 固态成像装置和固态成像装置的制造方法
CN113950823A (zh) 摄像元件和摄像装置
CN117652031A (zh) 摄像元件和摄像装置
KR20240097973A (ko) 광전변환소자 및 고체촬상장치