CN110911541B - 发光二极管封装结构及其制造方法 - Google Patents
发光二极管封装结构及其制造方法 Download PDFInfo
- Publication number
- CN110911541B CN110911541B CN201811080311.8A CN201811080311A CN110911541B CN 110911541 B CN110911541 B CN 110911541B CN 201811080311 A CN201811080311 A CN 201811080311A CN 110911541 B CN110911541 B CN 110911541B
- Authority
- CN
- China
- Prior art keywords
- emitting diode
- light emitting
- self
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 238000001338 self-assembly Methods 0.000 claims abstract description 117
- 229910000679 solder Inorganic materials 0.000 claims abstract description 82
- 239000000463 material Substances 0.000 claims abstract description 62
- 239000010410 layer Substances 0.000 claims description 196
- 239000000758 substrate Substances 0.000 claims description 48
- 239000002335 surface treatment layer Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 34
- 239000008393 encapsulating agent Substances 0.000 claims description 16
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 239000000696 magnetic material Substances 0.000 claims description 9
- 239000000084 colloidal system Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 description 6
- 239000003086 colorant Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910006913 SnSb Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910001325 element alloy Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种发光二极管封装结构及其制造方法，所述发光二极管封装结构包括载板、至少一自组装材料层、第一防焊层以及至少一发光二极管。载板包括第一增层线路。自组装材料层配置于第一增层线路上。第一防焊层配置于第一增层线路上。第一防焊层具有至少一开口，以暴露出部分自组装材料层。发光二极管配置于第一增层线路上。发光二极管具有自组装图案。发光二极管通过自组装图案与自组装材料层之间的作用力而自组装于第一防焊层的开口内。
Description
技术领域
本发明涉及一种封装结构及其制造方法，尤其涉及一种可自组装的发光二极管封装结构及其制造方法。
背景技术
目前，次毫米发光二极管(mini LED)或微型发光二极管(Micro LED，μLED)的背板结构多使用非防焊层定义(Non-Solder Mask Define,NSMD)结构。而为了提升画面的精细度及解析能力，需要以高密度的矩阵排列来进行组装，且需进行巨量转移的作业。虽然组装的过程可利用机台的对准系统进行对位、取件置件、热压接合等制程来进行LED晶粒与背板的结合，但由于晶粒尺寸微小且转移量非常大，因此，若互相结合的过程仅仰赖机台对准系统的精准度，则易产生对位不佳，进而导致良率的损失。
发明内容
本发明提供一种发光二极管封装结构，可改善发光二极管于转移时对位不佳的问题，并提升转移的良率。
本发明提供一种发光二极管封装结构的制造方法，可制造上述的发光二极管封装结构。
本发明的发光二极管封装结构包括载板、至少一自组装材料层、第一防焊层以及至少一发光二极管。载板包括第一增层线路。自组装材料层配置于第一增层线路上。第一防焊层配置于第一增层线路上。第一防焊层具有至少一开口，以暴露出部分自组装材料层。发光二极管配置于第一增层线路上。发光二极管具有自组装图案。发光二极管通过自组装图案与自组装材料层之间的作用力而自组装于第一防焊层的开口内。
在本发明的一实施例中，上述的至少一开口包括至少一第一开口、至少一第二开口以及至少一第三开口。其中，第一开口的尺寸大于第二开口的尺寸，且第二开口的尺寸大于第三开口的尺寸。
在本发明的一实施例中，上述的至少一发光二极管包括至少一第一发光二极管、至少一第二发光二极管以及至少一第三发光二极管。第一发光二极管具有第一自组装图案、第二发光二极管具有第二自组装图案以及第三发光二极管具有第三自组装图案。其中，第一开口、第二开口以及第三开口的尺寸分别对应于第一自组装图案、第二自组装图案以及第三自组装图案的尺寸设置。
在本发明的一实施例中，上述的第一开口、第二开口以及第三开口的形状分别对应于第一自组装图案、第二自组装图案以及第三自组装图案的形状设置。
在本发明的一实施例中，上述的自组装图案包括磁性材料，且自组装材料层包括磁性材料。
在本发明的一实施例中，上述的发光二极管封装结构还包括至少一第一表面处理层、黏着层以及透光层。第一表面处理层配置于第一防焊层的开口内。黏着层配置于第一防焊层上，且包覆发光二极管。透光层配置于黏着层上。透光层与第一防焊层分别位于黏着层的相对两侧。其中，上述的载板还包括至少一芯片以及封装胶体。芯片具有主动表面。封装胶体包覆芯片。发光二极管与芯片分别位于第一增层线路的相对两侧。
在本发明的一实施例中，上述的载板还包括第二增层线路、至少一第二表面处理层以及至少一导电通孔。第二增层线路配置于芯片上。第二表面处理层配置于第二增层线路与芯片的主动表面之间。导电通孔电性连接第一增层线路与第二增层线路。
在本发明的一实施例中，上述的载板还包括基板、多个凸块以及第二防焊层。基板配置于第一增层线路与第二增层线路之间。凸块配置于芯片的主动表面上，以电性连接第二增层线路与芯片。第二防焊层配置于第二增层线路与封装胶体之间，并暴露出部分第二增层线路。第二表面处理层配置于第二防焊层暴露出的部分第二增层线路与凸块之间。导电通孔贯穿基板。主动表面朝向发光二极管。
在本发明的一实施例中，上述的导电通孔贯穿封装胶体，且主动表面背向发光二极管。上述的载板还包括基板。基板配置于第二增层线路上。发光二极管与基板分别位于芯片的相对两侧。
在本发明的一实施例中，上述的载板还包括至少一第二表面处理层。第二表面处理层配置于第一增层线路与芯片的主动表面之间。主动表面朝向发光二极管。
本发明的发光二极管封装结构的制造方法包括以下步骤。形成载板，且载板包括第一增层线路。形成至少一自组装材料层于第一增层线路上。形成第一防焊层于第一增层线路上。其中，第一防焊层具有至少一开口，以暴露出部分自组装材料层。配置至少一发光二极管于第一增层线路上。其中，发光二极管具有自组装图案。发光二极管通过自组装图案与自组装材料层之间的作用力而自组装于第一防焊层的开口内。
在本发明的一实施例中，上述的发光二极管封装结构的制造方法还包括以下步骤。在形成第一防焊层于第一增层线路上之后，形成至少一第一表面处理层于第一防焊层的开口内。在配置发光二极管于第一增层线路上之后，形成黏着层于第一防焊层上，以包覆发光二极管。配置透光层于黏着层上。透光层与第一防焊层分别位于黏着层的相对两侧。上述形成载板的步骤包括以下步骤。提供一基板。形成一第一增层线路于基板上。
在本发明的一实施例中，上述形成载板的步骤还包括以下步骤。形成第二增层线路于基板上。形成至少一导电通孔，以电性连接第一增层线路与第二增层线路。形成至少一第二表面处理层于第二增层线路上。配置至少一芯片于第二增层线路上，以使第二表面处理层位于第二增层线路与芯片之间。形成封装胶体以包覆芯片。其中，发光二极管与芯片分别位于第一增层线路的相对两侧。
在本发明的一实施例中，上述的芯片具有多个凸块，且凸块位于芯片的主动表面上，以电性连接第二增层线路与芯片。而形成载板的步骤还包括：形成第二防焊层于第二增层线路与封装胶体之间，以暴露出部分第二增层线路。其中，基板位于第一增层线路与第二增层线路之间。导电通孔贯穿基板，且主动表面朝向发光二极管。
在本发明的一实施例中，上述的发光二极管与基板分别位于芯片的相对两侧。导电通孔贯穿封装胶体。芯片的主动表面背向发光二极管。
在本发明的一实施例中，上述在形成第一防焊层于第一增层线路上之后，还包括以下步骤。分离基板。形成至少一第二表面处理层于第一增层线路上，以使第二表面处理层与第一表面处理层分别位于第一增层线路的相对两侧。配置至少一芯片于第二表面处理层上。形成封装胶体，以包覆芯片。其中，发光二极管与芯片分别位于第一增层线路的相对两侧。芯片的主动表面朝向发光二极管。
基于上述，在本发明的发光二极管封装结构中，发光二极管封装结构包括载板、自组装材料层、第一防焊层以及具有自组装图案的发光二极管。其中，发光二极管通过自组装图案与自组装材料层之间的作用力而自组装于第一防焊层的开口内，进而将发光二极管配置于载板上。藉此设计，使得本发明的发光二极管封装结构，具有可改善发光二极管于转移时对位不佳的问题，并提升转移的良率的效果。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1E示出为本发明一实施例的一种发光二极管封装结构的制造方法的剖面示意图；
图2A与图2B示出为图1C中区域A的俯视图；
图2C示出为图1D的发光二极管的另一剖面图；
图3A至图3E示出为本发明另一实施例的一种发光二极管封装结构的制造方法的剖面示意图；
图3F示出为图3E的发光二极管封装结构于基板分离后的剖面示意图；
图4A至图4D示出为本发明另一实施例的一种发光二极管封装结构的制造方法的剖面示意图。
具体实施方式
图1A至图1E示出为本发明一实施例的一种发光二极管封装结构的制造方法的剖面示意图。
请参照图1A，形成载板100，且载板100至少包括第一增层线路110。详细来说，在本实施例中，先提供基板120，并例如是以激光方式，对基板120进行钻孔，以形成贯穿基板120的开孔。接着，在开孔内填入导电材料以形成导电通孔140，在基板120的上表面121形成第一增层线路110，并在基板120的下表面122形成第二增层线路130。其中，第一增层线路110包括第一导电层111、第一介电层112、第二导电层113以及贯穿第一介电层112的第一导电孔114。第二增层线路130包括第三导电层131、第二介电层132、第四导电层133以及贯穿第二介电层132的第二导电孔134。其中，第一导电孔114电性连接第一导电层111与第二导电层113，且第二导电孔134电性连接第三导电层131与第四导电层133。于是，基板120位于第一增层线路110与第二增层线路130之间。导电通孔140贯穿基板120，且电性连接第一增层线路110与第二增层线路130。此处，基板120可例如是玻璃基板、陶瓷基板、硅基板或高分子玻璃纤维复合基板。第一导电层111、第二导电层113、第一导电孔114、第三导电层131、第四导电层133以及第二导电孔134的材料可例如是铜、银、金或其他高导电度材料。第一介电层112以及第二介电层132的材料可例如是感光型介电材料、聚酰亚胺、ABF(AjinomotoBuild-up Film)或树脂或高分子玻纤复合材料。
此外，在一些实施例中，第一增层线路110的第二导电层113还包括第一接垫1131、第二接垫1132以及第三接垫1133。其中，第一接垫1131的尺寸大于第二接垫1132的尺寸，且第二接垫1132的尺寸大于第三接垫1133的尺寸。
接着，请参照图1B，形成至少一自组装材料层200(图1B示意地示出为6个)于第一增层线路110上。详细来说，在本实施例中，例如是以溅镀(sputter)、等离子体辅助化学气相沉积(PECVD)或压贴合等方式搭配微影、蚀刻等制程，形成对应于第一接垫1131的尺寸大小的第一自组装材料层210、形成对应于第二接垫1132的尺寸大小的第二自组装材料层220、形成对应于第三接垫1133的尺寸大小的第三自组装材料层230。因此，第一自组装材料层210的尺寸大于第二自组装材料层220的尺寸，且第二自组装材料层220的尺寸大于第三自组装材料层230的尺寸。
然后，请参照图1C与图2A，先形成第一防焊层300于第一增层线路110上，并形成第二防焊层300a于第二增层线路130上。接着，形成至少一第一表面处理层320(图1C示意地示出为6个)于第一防焊层300的开口310内，并形成至少一第二表面处理层320a(图1C示意地示出为6个)于第二防焊层300a的开口310a内。其中，图2A与图2B示出为图1C中区域A的俯视图，并省略示出第一防焊层300以及第一增层线路110。
详细来说，在本实施例中，先形成第一防焊层300以覆盖第一增层线路110的第一介电层112以及第二导电层113，并形成第二防焊层300a以覆盖第二增层线路130的第二介电层132以及第四导电层133。其中，第一防焊层300具有至少一开口310(图1C示意地示出为6个)，以暴露出部分自组装材料层220以及第二导电层113。第二防焊层300a具有至少一开口310a(图1C示意地示出为6个)，以暴露出部分第四导电层133。此处，第一防焊层300与第二防焊层300a的材料可例如是感光高分子材料，但不以此为限。
接着，在形成第一防焊层300于第一增层线路110上之后，形成第一表面处理层320于第一防焊层300的开口310内，以覆盖由第一防焊层300暴露出的第二导电层113。在形成第二防焊层300a于第二增层线路130上之后，形成第二表面处理层320a于第二防焊层300a的开口310a内，以覆盖由第二防焊层300a暴露出的第四导电层133。此处，第一表面处理层320与第二表面处理层320a的材质可例如是SAC、SnBe、SnSb或其他适合的合金材质。
需要说明的是，请再同时参照图1C与图2A，在一些实施例中，第一防焊层300的开口310还包括第一开口311、第二开口312以及第三开口313。其中，第一开口311的尺寸大于第二开口312的尺寸，且第二开口312的尺寸大于第三开口313的尺寸，但不以此为限。也就是说，在其他实施例中，第一开口、第二开口以及第三开口的尺寸也可以相同。因此，在一些实施例中，可利用第一防焊层300的制程来定义出尺寸大小不同或相同的第一开口311、第二开口312以及第三开口313。
此外，在本实施例中，第一开口311、第二开口312以及第三开口313的形状可例如是矩形，但不以此为限。在其他实施例中，第一开口311a、第二开口312a以及第三开口313a的形状也可以是椭圆形(如图2B所示)或其他适合封装连接的形状。另外，虽然本实施例的第一开口311、第二开口312以及第三开口313的形状皆为相似的矩形，但其他实施例中，第一开口、第二开口以及第三开口的形状也可以彼此不同(未示出)。
然后，请参照图1D，配置至少一发光二极管400(图1C示意地示出为6个)于第一增层线路110上。其中，发光二极管400具有自组装图案400a。详细来说，在本实施例中，发光二极管400可为mini LED或μLED。其中，mini LED的尺寸大于125μm，μLED的尺寸小于125μm。在本实施例中，发光二极管400可包括第一发光二极管410、第二发光二极管420以及第三发光二极管430。其中，第一发光二极管410、第二发光二极管420以及第三发光二极管430的颜色可分别对应于三原色。因此，第一发光二极管410可为红色、第二发光二极管420可为绿色且第三发光二极管430可为蓝色，但不以此为限。也就是说，在其他实施例中，第一发光二极管410可为红色以外的其他三原色、第二发光二极管420可为绿色以外的其他三原色且第三发光二极管430可为蓝色以外的其他三原色。
在本实施例中，自组装图案400a可包括第一自组装图案410a、第二自组装图案420a以及第三自组装图案430a。也就是说，第一发光二极管410具有第一自组装图案410a、第二发光二极管420具有第二自组装图案420a、第三发光二极管430具有第三自组装图案430a。在本实施例中，例如是利用溅镀、微影、蚀刻等制程形成第一自组装图案410a、第二自组装图案420a以及第三自组装图案430a。其中，第一开口311的尺寸与形状对应于第一自组装图案410a的尺寸与形状设置，第二开口312的尺寸与形状对应于第二自组装图案420a的尺寸与形状设置，且第三开口313的尺寸与形状对应于第三自组装图案430a的尺寸与形状设置。
值得说明的是，由于自组装图案410与自组装材料层200之间具有互相吸引的作用力，可使自组装图案410与自组装材料层200进行较精准的对位并自组装。因此，在本实施例中，第一发光二极管410可通过第一自组装图案410a与第一自组装材料层210之间的作用力而自组装于第一防焊层300的第一开口311内，其中第一自组装图案410a的尺寸与形状可对应于第一开口311的尺寸与形状。第二发光二极管420可通过第二自组装图案420a与第二自组装材料层220之间的作用力而自组装于第一防焊层300的第二开口312内，其中第二自组装图案420a的尺寸与形状可对应于第二开口312的尺寸与形状。第三发光二极管430可通过第三自组装图案430a与第三自组装材料层230之间的作用力而自组装于第一防焊层300的第三开口313内，其中第三自组装图案430a的尺寸与形状可对应于第三开口313的尺寸与形状。藉此设计，使得本实施例的发光二极管封装结构10，可利用自组装的方式改善发光二极管于转移时对位不佳的问题，并可提升转移的良率。此处，自组装图案400a包括磁性材料，自组装材料层200包括磁性材料，且自组装图案400a与自组装材料层200之间具有磁性吸引力，但不以此为限。其中，磁性材料可例如是铁、钴、镍等双元或多元合金的可产生磁性的材料。
此外，请参照图2C，图2C示出为图1D的发光二极管的另一剖面图。其中，发光二极管400具有发光二极管晶粒401以及自组装图案400a。自组装图案400a包括封装基座400a1、吸附层400a2、导电接点层400a3以及第三表面处理层400a4。其中，发光二极管晶粒401固定在封装基座400a1上，吸附层400a2内埋于封装基座400a1内或于封装基座400a1上，但不以此为限，导电接点层400a3设置于封装基座400a1远离发光二极管晶粒401的一侧，第三表面处理层400a4设置于导电接点层400a3的表面。此处，第三表面处理层400a4的材质可例如是SAC、SnBe、SnSb或其他适合的合金材质。
而后，请参照图1E，在配置发光二极管400于第一增层线路110上之后，形成黏着层500于第一防焊层300上，以包覆发光二极管400。接着，配置透光层510于黏着层500上，使透光层510与第一防焊层300分别位于黏着层500的相对两侧。此处，黏着层500的材料可例如是透明高分子材料、聚酰亚胺、苯并环丁烯(Benzocyclobutene，BCB)、感光型介电材料(Photoimageable Dielectric，PID)或其他可供光线穿过且具有黏着力的材料。透光层510的材质可例如是玻璃、石英或透明PET或可供光线穿过并达到保护封装发光二极管晶粒的硬质材料或者如高透光度的树脂材料、聚酰亚胺(PI)等软性的材料，但不以此为限。
然后，配置至少一芯片150(图1E示意地示出为2个)于第二增层线路130上，以使第二表面处理层320a位于第二增层线路130与芯片150之间，并使芯片150的主动表面151朝向发光二极管400。其中，芯片150具有多个凸块152，且凸块152位于芯片150的主动表面151上，以电性连接第二增层线路130与芯片150。接着，形成封装胶体160以包覆芯片150以及凸块152。其中，第二表面处理层320a配置于第二防焊层300a暴露出的部分第二增层线路130与凸块152之间，第二防焊层300a位于第二增层线路130与封装胶体160之间，且发光二极管400与芯片150分别位于第一增层线路110的相对两侧。此处，凸块152的材质可例如是SAC、SnBe、SnSb或其他适合的合金材质。封装胶体160的材料可例如是树脂或高分子玻璃填充物复合材料。至此，已制造完成发光二极管封装结构10。
需要说明的是，虽然在本实施例的发光二极管封装结构的制造方法中，是先配置发光二极管400于第一增层线路110上，再配置芯片150于第二增层线路130上，但本发明并不对此顺序加以限制。也就是说，在其他实施例中，也可以是先配置芯片150于第二增层线路130上，再配置发光二极管400于第一增层线路110上。
需要说明的是，虽然本实施例的发光二极管封装结构10的载板100包括第一增层线路110、基板120、导电通孔140、第二增层线路130、第二防焊层300a、第二表面处理层320a、凸块152、芯片150以及封装胶体160，但本发明并不对载板的构件及其配置方式加以限制。也就是说，在其他实施例中，载板也可以不包括导电通孔或基板，或其构件以不同的配置方式呈现。
基于上述，本实施例的发光二极管封装结构10包括载板100、至少一自组装材料层200、第一防焊层300以及至少一发光二极管400。载板100包括第一增层线路110。自组装材料层200配置于第一增层线路110上。第一防焊层300配置于第一增层线路110上。第一防焊层300具有至少一开口310，以暴露出部分自组装材料层200。发光二极管400配置于第一增层线路110上。发光二极管400具有自组装图案400a。发光二极管400通过自组装图案400a与自组装材料层200之间的作用力而自组装于第一防焊层300的开口310内。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图3A至图3E示出为本发明另一实施例的一种发光二极管封装结构的制造方法的剖面示意图。请同时参考图1A至图1E与图3A至图3E，本实施例的发光二极管封装结构的制造方法与图1A至图1E的发光二极管封装结构的制造方法相似，惟二者主要差异之处在于：在本实施例的发光二极管封装结构10a的制造方法中，不需要对基板120进行钻孔。此外，本实施例的发光二极管封装结构10a的载板100a的结构与发光二极管封装结构10的载板100的结构不同。
详细来说，请参照图3A，在本实施例的发光二极管封装结构的制造方法中，先在基板120的上表面121形成第二增层线路130，并在第二增层线路130上形成第二表面处理层320a。接着，请参照图3B，配置芯片150于第二增层线路130上，以使第二表面处理层320a位于第二增层线路130与芯片150之间。接着，形成封装胶体160以包覆芯片150、第二表面处理层320a以及第二增层线路130。接着，请参照图3C，对封装胶体160进行钻孔，并填入导电材料后形成贯穿封装胶体160的导电通孔140a。在封装胶体160上形成第一增层线路110，以使芯片150位于第一增层线路110与第二增层线路130之间。至此，已制造完成发光二极管封装结构10a的载板100a。其中，本实施例的发光二极管封装结构10a的载板100a包括第一增层线路110、导电通孔140a、第二增层线路130、封装胶体160、芯片150、第二表面处理层320a以及基板120。
然后，请参照图3D，形成自组装材料层200于第一增层线路110上，形成第一防焊层300于第一增层线路110上，并形成第一表面处理层320于第一防焊层300的开口310内。
而后，请参照图3E，配置发光二极管400于第一增层线路110上。发光二极管400可通过自组装图案400a与自组装材料层200之间的作用力而自组装于第一防焊层300的开口310内，其中自组装图案400a的尺寸与形状可对应于开口310的尺寸与形状。其中，芯片150的主动表面151背向发光二极管400，且发光二极管400与基板120分别位于芯片150的相对两侧。接着，形成黏着层500于第一防焊层300上，以包覆发光二极管400。接着，配置透光层510于黏着层500上，使透光层510与第一防焊层300分别位于黏着层500的相对两侧。至此，已制造完成发光二极管封装结构10a。
需要说明的是，在其他实施例中，也可再对上述的发光二极管封装结构10a进行一拆板程序，以分离基板120，并得到无基板的发光二极管封装结构10b，如图3F所示。
图4A至图4D示出为本发明另一实施例的一种发光二极管封装结构的制造方法的剖面示意图。请同时参考图1A至图1E与图3A至图3E，本实施例的发光二极管封装结构的制造方法与图1A至图1E的发光二极管封装结构的制造方法相似，惟二者主要差异之处在于：在本实施例的发光二极管封装结构的制造方法中，不需要对基板120进行钻孔。此外，本实施例的发光二极管封装结构10c的载板100b的结构与发光二极管封装结构10的载板100的结构不同。
详细来说，请参照图4A，在本实施例的发光二极管封装结构的制造方法中，先在基板120的上表面121形成第一增层线路110a。其中，第一增层线路110a包括第一导电层111a、第一介电层112a、第二导电层113a、贯穿第一介电层112a的第一导电孔114a、第五导电层115、第三介电层116以及贯穿第三介电层116的第三导电孔117。
接着，请参照图4B，形成自组装材料层200于第一增层线路110a上，形成第一防焊层300于第一增层线路110a上，并形成第一表面处理层320于第一防焊层300的开口310内。
接着，请参照图4C，进行一拆板程序，以分离基板120。然后，形成第二表面处理层320a于第一增层线路110a上，以使第二表面处理层320a与第一表面处理层320分别位于第一增层线路110a的相对两侧。
而后，请参照图4D，配置发光二极管400于第一增层线路110a上。发光二极管400可通过自组装图案400a与自组装材料层200之间的作用力而自组装于第一防焊层300的开口310内，其中自组装图案400a的尺寸与形状可对应于开口310的尺寸与形状。接着，形成黏着层500于第一防焊层300上，以包覆发光二极管400。配置透光层510于黏着层500上，使透光层510与第一防焊层300分别位于黏着层500的相对两侧。配置芯片150于第一增层线路110a上，以使发光二极管400与芯片150分别位于第一增层线路110a的相对两侧。接着，形成封装胶体160以包覆芯片150、第二表面处理层320a以及第一增层线路110a。至此，已制造完成发光二极管封装结构10c。其中，本实施例的发光二极管封装结构10c的载板100b包括第一增层线路110a、第二表面处理层320a、芯片150以及封装胶体160。
综上所述，在本发明的发光二极管封装结构中，发光二极管封装结构包括载板、自组装材料层、第一防焊层以及具有自组装图案的发光二极管。其中，发光二极管通过自组装图案与自组装材料层之间的作用力而自组装于第一防焊层的开口内，进而将发光二极管配置于载板上。藉此设计，使得本发明的发光二极管封装结构，具有可改善发光二极管于转移时对位不佳的问题，并提升转移的良率的效果。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (18)
1.一种发光二极管封装结构，包括：
载板，包括第一增层线路；
至少一自组装材料层，配置于所述第一增层线路上；
第一防焊层，配置于所述第一增层线路上，具有至少一开口，以暴露出部分所述自组装材料层；以及
至少一发光二极管，配置于所述第一增层线路上，具有发光二极管晶粒与自组装图案，其中所述自组装图案包括磁性材料，且所述自组装材料层包括磁性材料，其中所述发光二极管通过所述自组装图案与所述自组装材料层之间的作用力而自组装于所述第一防焊层的所述开口内，
其中所述自组装图案包括封装基座与导电接点层，所述导电接点层设置于所述封装基座远离所述发光二极管晶粒的一侧，且所述导电接点层对应于暴露出部分所述自组装材料层的所述开口设置。
2.根据权利要求1所述的发光二极管封装结构，其中所述至少一开口包括至少一第一开口、至少一第二开口以及至少一第三开口，其中所述第一开口的尺寸大于所述第二开口的尺寸，且所述第二开口的尺寸大于所述第三开口的尺寸。
3.根据权利要求2所述的发光二极管封装结构，其中所述至少一发光二极管包括至少一第一发光二极管、至少一第二发光二极管以及至少一第三发光二极管，所述第一发光二极管具有第一自组装图案、所述第二发光二极管具有第二自组装图案以及所述第三发光二极管具有第三自组装图案，其中所述第一开口、所述第二开口以及所述第三开口的尺寸分别对应于所述第一自组装图案、所述第二自组装图案以及所述第三自组装图案的尺寸设置。
4.根据权利要求3所述的发光二极管封装结构，其中所述第一开口、所述第二开口以及所述第三开口的形状分别对应于所述第一自组装图案、所述第二自组装图案以及所述第三自组装图案的形状设置。
5.根据权利要求1所述的发光二极管封装结构，还包括：
至少一第一表面处理层，配置于所述第一防焊层的所述开口内；
黏着层，配置于所述第一防焊层上，且包覆所述发光二极管；以及
透光层，配置于所述黏着层上，且所述透光层与所述第一防焊层分别位于所述黏着层的相对两侧，
其中所述载板还包括：
至少一芯片，具有主动表面；以及
封装胶体，包覆所述芯片，其中所述发光二极管与所述芯片分别位于所述第一增层线路的相对两侧。
6.根据权利要求5所述的发光二极管封装结构，其中所述载板还包括：
第二增层线路，配置于所述芯片上；
至少一第二表面处理层，配置于所述第二增层线路与所述芯片的所述主动表面之间；以及
至少一导电通孔，电性连接所述第一增层线路与所述第二增层线路。
7.根据权利要求6所述的发光二极管封装结构，其中所述载板还包括：
基板，配置于所述第一增层线路与所述第二增层线路之间；
多个凸块，配置于所述芯片的所述主动表面上，以电性连接所述第二增层线路与所述芯片；以及
第二防焊层，配置于所述第二增层线路与所述封装胶体之间，并暴露出部分所述第二增层线路，其中所述第二表面处理层配置于所述第二防焊层暴露出的部分所述第二增层线路与所述多个凸块之间，所述导电通孔贯穿所述基板，且所述主动表面朝向所述发光二极管。
8.根据权利要求6所述的发光二极管封装结构，其中所述导电通孔贯穿所述封装胶体，所述主动表面背向所述发光二极管，且所述载板还包括：
基板，配置于所述第二增层线路上，且所述发光二极管与所述基板分别位于所述芯片的相对两侧。
9.根据权利要求5所述的发光二极管封装结构，其中所述载板还包括：
至少一第二表面处理层，配置于所述第一增层线路与所述芯片的所述主动表面之间，其中所述主动表面朝向所述发光二极管。
10.一种发光二极管封装结构的制造方法，包括：
形成一载板，且所述载板包括第一增层线路；
形成至少一自组装材料层于所述第一增层线路上；
形成第一防焊层于所述第一增层线路上，其中所述第一防焊层具有至少一开口，以暴露出部分所述自组装材料层；以及
配置至少一发光二极管于所述第一增层线路上，其中所述发光二极管具有发光二极管晶粒与自组装图案，所述自组装图案包括磁性材料，所述自组装材料层包括磁性材料，且所述发光二极管通过所述自组装图案与所述自组装材料层之间的作用力而自组装于所述第一防焊层的所述开口内，
其中所述自组装图案包括封装基座与导电接点层，所述导电接点层设置于所述封装基座远离所述发光二极管晶粒的一侧，且所述导电接点层对应于暴露出部分所述自组装材料层的所述开口设置。
11.根据权利要求10所述的发光二极管封装结构的制造方法，其中所述至少一开口包括至少一第一开口、至少一第二开口以及至少一第三开口，所述第一开口的尺寸大于所述第二开口的尺寸，且所述第二开口的尺寸大于所述第三开口的尺寸。
12.根据权利要求11所述的发光二极管封装结构的制造方法，其中所述至少一发光二极管包括至少一第一发光二极管、至少一第二发光二极管以及至少一第三发光二极管，所述第一发光二极管具有第一自组装图案、所述第二发光二极管具有第二自组装图案以及所述第三发光二极管具有第三自组装图案，其中所述第一开口、所述第二开口以及所述第三开口的尺寸分别对应于所述第一自组装图案、所述第二自组装图案以及所述第三自组装图案的尺寸设置。
13.根据权利要求12所述的发光二极管封装结构的制造方法，其中所述第一开口、所述第二开口以及所述第三开口的形状分别对应于所述第一自组装图案、所述第二自组装图案以及所述第三自组装图案的尺寸设置。
14.根据权利要求10所述的发光二极管封装结构的制造方法，还包括：
在形成所述第一防焊层于所述第一增层线路上之后，形成至少一第一表面处理层于所述第一防焊层的所述开口内；
在配置所述发光二极管于所述第一增层线路上之后，形成黏着层于所述第一防焊层上，以包覆所述发光二极管，以及配置透光层于所述黏着层上，且所述透光层与所述第一防焊层分别位于所述黏着层的相对两侧，其中形成所述载板的步骤包括：
提供基板；以及
形成所述第一增层线路于所述基板上。
15.根据权利要求14所述的发光二极管封装结构的制造方法，其中形成所述载板的步骤还包括：
形成第二增层线路于所述基板上；
形成至少一导电通孔，以电性连接所述第一增层线路与所述第二增层线路；
形成至少一第二表面处理层于所述第二增层线路上；
配置至少一芯片于所述第二增层线路上，以使所述第二表面处理层位于所述第二增层线路与所述芯片之间；以及
形成封装胶体以包覆所述芯片，其中所述发光二极管与所述芯片分别位于所述第一增层线路的相对两侧。
16.根据权利要求15所述的发光二极管封装结构的制造方法，其中所述芯片具有多个凸块，且所述多个凸块位于所述芯片的主动表面上，以电性连接所述第二增层线路与所述芯片，而形成所述载板的步骤还包括：
形成第二防焊层于所述第二增层线路与所述封装胶体之间，以暴露出部分所述第二增层线路，其中所述基板位于所述第一增层线路与所述第二增层线路之间，所述导电通孔贯穿所述基板，且所述主动表面朝向所述发光二极管。
17.根据权利要求15所述的发光二极管封装结构的制造方法，其中所述发光二极管与所述基板分别位于所述芯片的相对两侧，所述导电通孔贯穿所述封装胶体，且所述芯片的主动表面背向所述发光二极管。
18.根据权利要求14所述的发光二极管封装结构的制造方法，在形成所述第一防焊层于所述第一增层线路上之后，还包括：
分离所述基板；
形成至少一第二表面处理层于所述第一增层线路上，以使所述第二表面处理层与所述第一表面处理层分别位于所述第一增层线路的相对两侧；
配置至少一芯片于所述第二表面处理层上；以及
形成封装胶体，以包覆所述芯片，其中所述发光二极管与所述芯片分别位于所述第一增层线路的相对两侧，且所述芯片的主动表面朝向所述发光二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811080311.8A CN110911541B (zh) | 2018-09-17 | 2018-09-17 | 发光二极管封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811080311.8A CN110911541B (zh) | 2018-09-17 | 2018-09-17 | 发光二极管封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110911541A CN110911541A (zh) | 2020-03-24 |
| CN110911541B true CN110911541B (zh) | 2021-10-08 |
Family
ID=69812657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811080311.8A Active CN110911541B (zh) | 2018-09-17 | 2018-09-17 | 发光二极管封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110911541B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI711192B (zh) * | 2020-04-21 | 2020-11-21 | 欣興電子股份有限公司 | 發光二極體封裝結構及其製作方法 |
| CN113555491B (zh) * | 2020-04-24 | 2023-04-18 | 欣兴电子股份有限公司 | 发光二极管封装结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444560B1 (en) * | 2000-09-26 | 2002-09-03 | International Business Machines Corporation | Process for making fine pitch connections between devices and structure made by the process |
| WO2007023327A1 (en) * | 2005-08-24 | 2007-03-01 | Infineon Technologies Ag | Magnetically alignable semiconductor chip and rewiring substrate and a method for magnetically aligning the semiconductor chip and the rewiring substrate |
| CN101322243A (zh) * | 2005-03-07 | 2008-12-10 | 传感电子公司 | 用于集成电路封装的磁性自组装 |
| CN108012562A (zh) * | 2015-06-26 | 2018-05-08 | 英特尔公司 | 用于减法式地图案化的自对准互连件、插塞和过孔的织物式图案化 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235923A (ja) * | 2004-02-18 | 2005-09-02 | Nippon Hoso Kyokai <Nhk> | 有機薄膜トランジスタ及びその製造方法並びに有機薄膜デバイス |
| JP5067038B2 (ja) * | 2007-06-22 | 2012-11-07 | ソニー株式会社 | 半導体装置 |
| TWI413223B (zh) * | 2008-09-02 | 2013-10-21 | Unimicron Technology Corp | 嵌埋有半導體元件之封裝基板及其製法 |
| US9147667B2 (en) * | 2013-10-25 | 2015-09-29 | Bridge Semiconductor Corporation | Semiconductor device with face-to-face chips on interposer and method of manufacturing the same |
| US9711443B2 (en) * | 2015-11-14 | 2017-07-18 | Intel Corporation | Magnetic alignment for flip chip microelectronic devices |
-
2018
- 2018-09-17 CN CN201811080311.8A patent/CN110911541B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444560B1 (en) * | 2000-09-26 | 2002-09-03 | International Business Machines Corporation | Process for making fine pitch connections between devices and structure made by the process |
| CN101322243A (zh) * | 2005-03-07 | 2008-12-10 | 传感电子公司 | 用于集成电路封装的磁性自组装 |
| WO2007023327A1 (en) * | 2005-08-24 | 2007-03-01 | Infineon Technologies Ag | Magnetically alignable semiconductor chip and rewiring substrate and a method for magnetically aligning the semiconductor chip and the rewiring substrate |
| CN108012562A (zh) * | 2015-06-26 | 2018-05-08 | 英特尔公司 | 用于减法式地图案化的自对准互连件、插塞和过孔的织物式图案化 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110911541A (zh) | 2020-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10886264B2 (en) | Manufacturing method of light-emitting diode package structure | |
| TWI772672B (zh) | 晶片封裝方法及晶片結構 | |
| TWI751944B (zh) | 晶片封裝結構 | |
| CN107978583B (zh) | 封装结构及其制造方法 | |
| US8399776B2 (en) | Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package | |
| JP5340789B2 (ja) | 電子装置及びその製造方法 | |
| JP4659660B2 (ja) | 半導体装置の製造方法 | |
| CN100569051C (zh) | 电路基板制造方法 | |
| TWI576928B (zh) | 模封互連基板及其製造方法 | |
| US11114315B2 (en) | Chip packaging method and package structure | |
| US20210159142A1 (en) | Manufacturing method of chip package structure | |
| US20070020812A1 (en) | Circuit board structure integrated with semiconductor chip and method of fabricating the same | |
| KR20210157787A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| CN110911541B (zh) | 发光二极管封装结构及其制造方法 | |
| JP2010245157A (ja) | 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
| KR20170120752A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN111211116B (zh) | 发光二极管封装及其制作方法 | |
| TWI779917B (zh) | 半導體封裝及其製作方法 | |
| TWI806275B (zh) | 發光二極體封裝及其製作方法 | |
| JP2003133480A (ja) | 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法 | |
| US20230136778A1 (en) | Semiconductor substrate structure and manufacturing method thereof | |
| JP4214968B2 (ja) | 半導体装置及びその製造方法 | |
| TW202322327A (zh) | 晶片封裝結構及其製作方法 | |
| CN116153867A (zh) | 芯片封装结构及其制作方法 | |
| TW202005029A (zh) | 封裝件基板及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |