KR101824651B1 - 산화물 반도체 박막트랜지스터 및 그 제조 방법 - Google Patents

산화물 반도체 박막트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101824651B1
KR101824651B1 KR1020110087114A KR20110087114A KR101824651B1 KR 101824651 B1 KR101824651 B1 KR 101824651B1 KR 1020110087114 A KR1020110087114 A KR 1020110087114A KR 20110087114 A KR20110087114 A KR 20110087114A KR 101824651 B1 KR101824651 B1 KR 101824651B1
Authority
KR
South Korea
Prior art keywords
layer
total reflection
oxide semiconductor
thin film
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110087114A
Other languages
English (en)
Other versions
KR20130023980A (ko
Inventor
박세희
이슬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110087114A priority Critical patent/KR101824651B1/ko
Publication of KR20130023980A publication Critical patent/KR20130023980A/ko
Application granted granted Critical
Publication of KR101824651B1 publication Critical patent/KR101824651B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판과; 상기 기판 상부에 형성되는 게이트전극과; 상기 게이트전극 상부에 제 1 물질로 형성되는 게이트절연막과; 상기 게이트절연막 상부에 상기 제 1 물질의 굴절률보다 작은 굴절률을 갖는 제 2 물질로 형성되는 전반사층과; 상기 전반사층 상부에 산화물 반도체 물질로 형성되는 액티브층과; 상기 액티브층 상부에 서로 이격하여 형성되는 소스전극 및 드레인전극을 포함하는 산화물 반도체 박막트랜지스터를 제공한다.

Description

산화물 반도체 박막트랜지스터 및 그 제조 방법{oxide semiconductor thin film transistor and method of manufacturing of the same}
본 발명은 산화물 반도체 박막트랜지스터에 관한 것으로, 더욱 상세하게는 산화물 반도체 박막트랜지스터 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: liquid crystal display), 플라즈마표시장치(PDP: plasma display panel), 유기발광다이오드 (OLED: organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이러한 평판표시장치는 박막트랜지스터를 포함하는 다수의 화소를 정의하는 표시패널과, 표시패널을 구동하는 구동부로 구성된다.
여기서 박막트랜지스터는 게이트전극과, 액티브층과, 소스전극 및 드레인전극으로 구성된다. 여기서, 액티브층은 주로 비정질 실리콘과 같은 반도체 물질을 이용하여 제작되었으나, 이러한 반도체 물질은 이동도(mobility)가 1 이하의 수준이라 구동회로 내장 등에 어려움이 있었다.
최근에는 이동도 개선을 위하여 ZO, IGZO, ZIO, ZGO와 같은 산화물 반도체 물질을 이용하여 제작되기도 한다.
그런데, 산화물 반도체 물질로 이루어지는 액티브층은 빛에 노출되는 경우 열화되기도 하는데, 이를 도면을 참조하여 설명한다.
이하, 도 1a 및 도 1b를 참조하여 일반적인 산화물 반도체 박막트랜지스터의 문제점에 대해서 살펴본다.
도 1a는 광원으로부터 출사된 빛이 산화물 반도체물질의 액티브층으로 도달함으로써 액티브층이 열화 되는 것을 보여주는 박막트랜지스터의 단면도이고, 도 1b는 광원으로부터 출사된 빛이 산화물 반도체물질의 액티브층으로 도달되지 않도록 하기 위하여, 게이트전극과 드레인전극의 중첩영역이 넓게 형성된 박막트랜지스터의 단면도이다.
먼저, 빛은 매질이 서로 다른 물질의 경계 면에서 일부는 통과되나, 일부는 반사된다.
이에 따라 도 1a에 도시된 바와 같이, 게이트절연막(GI)을 통과하여 드레인전극(DE)에 도달한 빛 중, 일부는 통과하나(L1), 일부는 반사되어 게이트전극(GE)에 도달한다(L2). 또한, 게이트전극(GE)에 도달한 빛 중 일부는 다시 반사되어 액티브층(AC)에 도달한다.
즉, 광원으로부터 출사된 빛은 박막트랜지스터의 서로 매질이 다른 다수 층에 의한 다반사에 의하여 액티브층(AC)에 도달하게 된다(L2). 이에 따라, 액티브층(AC)의 산화물 반도체 물질은 액티브층(AC)에 도달한 빛에 의하여 열화 되고, 또한 열화 현상에 의하여 액티브층(AC)의 수명이 단축되는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여, 도 1b에 도시된 바와 같이, 게이트전극(GE)을 액티브층(AC)보다 넓은 폭으로 형성한다.
다시 말하면, 드레인전극(DE)에 의하여 반사된 빛이 게이트전극(GE)에 의해서 다시 반사되더라도 액티브층(AC)에 도달하지 않도록, 액티브층(AC)의 끝단과 게이트전극(GE)의 끝단을 멀리 형성한다. 이와 같이 액티브층(AC)의 끝단과 게이트전극(GE)의 끝단 사이의 간격을 크게 형성함으로써, 다수 층에 의한 다반사 횟수를 증가시켜 빛이 게이트전극(GE)에 도달하지 못하도록 한다(L3).
그러나 이와 같은 구조는 소스전극(SE) 및 드레인전극(DE)이 게이트전극(GE)과의 중첩되는 영역 즉 오버랩(overlap) 영역이 증가하는 문제점이 있다. 즉, 게이트전극(GE)과 소스전극(SE) 및 드레인전극(DE)과의 중첩 영역의 폭이 각각 3um이상이 된다.
이에 따라, 이와 같은 구조는 게이트전극(GE)과 드레인전극(DE) 및 소스전극(SE)의 중첩 영역에 의해서 발생하는 기생용량 커패시턴스를 증가시키게 되는 문제점이 있다.
본 발명은, 박막트랜지스터를 구성하는 액티브층의 열화 현상을 방지하는 표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은, 기판과; 상기 기판 상부에 형성되는 게이트전극과; 상기 게이트전극 상부에 제 1 물질로 형성되는 게이트절연막과; 상기 게이트절연막 상부에 상기 제 1 물질의 굴절률보다 작은 굴절률을 갖는 제 2 물질로 형성되는 전반사층과; 상기 전반사층 상부에 산화물 반도체 물질로 형성되는 액티브층과; 상기 액티브층 상부에 서로 이격하여 형성되는 소스전극 및 드레인전극을 포함하는 산화물 반도체 박막트랜지스터를 제공한다.
상기 제 1 물질의 굴절률은 2보다 크거나 같고, 상기 제 2 물질의 굴절률은 2보다 작다.
상기 제 1 물질은 실리콘질화막(SiNx), 이산화티타늄(TiO2) 및 징크-옥사이드(ZnO) 중 하나이고, 상기 제 2 물질은 이산화규소(SiO2) 및 산화알류미늄(Al2O3) 중 하나이다.
상기 전반사층은, 상기 액티브층과 동일한 폭으로 형성되거나, 상기 기판 전면에 형성된다.
상기 산화물 반도체 물질은 갈륨(Ga), 인듐(In), 아연(zinc, Zn) 금속으로 형성된다.
기판 상부에 게이트전극을 형성하는 제 1 단계와; 상기 게이트전극을 덮도록 상기 기판 전면에 제 1 물질로 게이트절연막을 형성하는 제 2 단계와; 상기 게이트절연막 상부에 상기 제 1 물질의 굴절률보다 작은 굴절률을 가진 제 2 물질로 전반사층을 형성하는 제 3 단계와; 상기 전반사층 상부에 산화물 반도체 물질의 액티브층을 형성하는 제 4 단계와; 상기 액티브층 상부에 서로 이격하여 형성되는 소스전극 및 드레인전극을 형성하는 제 5 단계를 포함하는 산화물 반도체 박막트랜지스터 제조방법을 제공한다.
상기 제 1 물질의 굴절률은 2보다 크거나 같고, 상기 제 2 물질의 굴절률은 2보다 작다.
상기 제 3 단계 및 상기 제 4 단계는, 상기 게이트절연막 상부에 제 2 물질층과 액티브물질층을 순차적으로 형성하는 단계와; 상기 제 2 물질층 및 상기 액티브물질층을 연속적으로 패터닝하여 상기 전반사층과 상기 액티브층을 형성하는 단계를 포함한다.
상기 제 3 단계 및 상기 제 4 단계는, 상기 게이트절연막 상부에 제 2 물질층과 액티브물질층을 순차적으로 형성하는 단계와; 상기 액티브물질층을 패터닝하여 상기 액티브층을 형성하는 단계를 포함한다.
본 발명에서는, 박막트랜지스터를 구성하는 액티브층의 열화 현상을 방지하여 박막트랜지스터의 수명을 연장 할 뿐만 아니라, 박막트랜지스터 내에 발생하는 기생용량 커패시턴스를 줄이는 효과를 제공한다.
도 1a 및 도 1b는 일반적인 박막트랜지스터의 문제점을 보여주는 박막트랜지스터의 단면도.
도 2는 본발명의 실시예에 따른 표시패널의 단면도.
도 3은 본발명의 실시예에 따른 박막트랜지스터의 층 구조를 보여주는 단면도.
도 4는 본발명의 실시예에 따른 박막트랜지스터에 적용되는 층 구조를 개략적으로 보여주는 단면도.
도 5는 매질이 서로 다른 두 물질의 굴절률 비에 따른 전반사의 임계각을 보여주는 그래프.
도 6a 내지 도 6e는 본발명의 실시예에 따른 박막트랜지스터의 제조 공정을 보여주는 도면.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본발명의 실시예에 따른 표시패널(10)의 단면도이다.
먼저, 표시패널(10)은 영상을 표시하는 부분으로서 CRT(cathode ray tube), 플라즈마표시패널(plasma display panel: PDP), 액정패널(liquid crystal display panel), 유기발광다이오드패널(organic light emitting diode panel) 등이 이용될 수 있다. 여기서 설명의 편의를 위하여 액정패널을 일예로서 설명한다.
도 2에 도시한 바와 같이, 표시패널(10)은, 서로 마주보며 이격 된 제 1 및 제 2 기판(22, 40)과, 제 1 및 제 2 기판(22, 40) 사이에 형성된 액정층(48)을 포함한다.
제1기판(22) 상부에는 게이트배선(도시하지 않음)과 게이트배선에 연결되는 게이트전극(24)이 형성되고, 게이트배선 및 게이트전극(24) 상부에는 고굴절률 물질로 구성된 게이트절연막(26)이 형성된다.
게이트절연막(26) 상부에는 저굴절률 물질로 구성된 전반사층(27)이 형성된다. 이때, 전반사층(27)은 예를 들면 게이트전극(24) 및 액티브층(28)에 대응되도록 형성될 수 있다. 이에 대해서는 차후에 보다 상세하게 설명한다.
전반사층(27) 상부에는 산화물 반도체(oxide semiconductor) 물질의 액티브층(28)이 형성되고, 액티브층(28) 상부에는 서로 이격하는 소스 전극(32) 및 드레인 전극(34)과, 소스 전극(32)에 연결되는 데이터 배선(도시하지 않음)이 형성된다.
여기서, 산화물 반도체는 금속의 산화물로, 금속은 주로 갈륨(Ga), 인듐(In), 아연(zinc, Zn) 등이고, 본발명의 실시예에서는 예를 들면, 징크-옥사이드(zinc onxide: ZnO) 계열의 산화물(oxide) 재료로 형성 될 수 있다.
또한, 도시하지는 않았으나, 액티브층(28) 상부에는 소스 및 드레인 전극(32,34)과 액티브층(28)의 접촉 저항을 감소시키기 위한 오믹콘택층이 형성될 수 있으며, 오믹콘택층은 소스 및 드레인 전극(32, 34)과 동일한 모양을 가질 수 있다.
소스전극(32)에 연결되는 데이터 배선(미도시)은 게이트배선과 교차하여 화소영역(P)을 정의한다.
여기서, 게이트 전극(24), 액티브층(28), 소스 전극(32) 및 드레인 전극(34)은 박막트랜지스터(T)를 구성한다.
소스 전극(32), 드레인 전극(34) 및 데이터 배선 상부에는 보호층(36)이 형성되는데, 보호층(36)은 드레인 전극(34)을 노출하는 드레인 콘택홀(36a)을 포함한다.
보호층(36) 상부에는 드레인 콘택홀(36a)을 통하여 드레인 전극(34)에 연결되는 화소 전극(38)이 화소영역 각각에 형성된다.
제2기판(40) 하부에는 제1기판(22)의 각 화소영역에 대응되는 개구부를 가지며 게이트배선, 데이터 배선 및 박막트랜지스터(T)에 대응되는 블랙매트릭스(42)가 형성된다. 즉, 블랙매트릭스(42)는 제1기판(22)의 각 화소영역 경계부에 형성된다.
블랙매트릭스(42) 하부와 블랙매트릭스(42)의 개구부를 통하여 노출된 제2기판(40) 하부에는 컬러필터층(44)이 형성된다.
컬러필터층(44)은 제1기판(22)의 화소영역에 각각 대응되는 적, 녹, 청 컬러필터(R, G, B)를 포함한다.
그리고, 표시패널(10)이 수직 전계 모드로 구동되는 경우를 예로 들면 컬러필터층(44) 하부에는 투명한 공통 전극(46)이 더욱 형성될 수 있다. 여기서 수평 전계 모드로 표시패널(10)이 구동되는 경우, 공통 전극은 제1기판(22)에 형성될 수 있다.
액정층(48)은 제1기판(22)의 화소 전극(38)과 제2기판(40)의 공통 전극(46) 사이에 위치한다.
한편, 제1기판(22) 및 제2기판(40)의 외면에는 각각 제 1 및 제 2 편광필름(52,50)이 위치한다. 제1 및 제2편광필름(50, 52)은 광투과축에 평행한 선편광만을 투과시키며, 제2편광필름(52)의 광투과축은 제1편광필름(50)의 광투과축과 수직으로 배치될 수 있다.
이하, 도 3을 더욱 참조하여 본발명의 실시예에 따른 박막트랜지스터의 층 구조에 대해서 더욱 상세하게 살펴본다.
도 3은 본발명의 실시예에 따른 박막트랜지스터의 전체 단면도이다.
도 3에 도시한 바와 같이, 박막트랜지스터(T)는 게이트전극(24), 액티브층(28), 소스전극(32) 및 드레인전극(34)을 포함할 수 있다.
구체적으로, 제 1 기판(22) 상부에 게이트전극(24)이 형성된다. 이때 게이트전극(24)은 예를 들면 알루미늄(Al) 또는 알루미늄 합금과 같은 도전성 금속물질로 이루어질 수 있다.
게이트전극(24) 상부에는 상대적으로 고굴절률 물질인 제 1 물질을 이용하여 게이트절연막(26)이 형성된다.
게이트절연막(26) 상부에는 상대적으로 저굴절률 물질인 제 2 물질을 이용하여 전반사층(27)이 형성된다. 제 1 물질과 제 2 물질의 굴절률은 차후에 보다 상세하게 설명한다.
여기서, 전반사층(27)은 예를 들면 게이트전극(24) 및 액티브층(28)에 대응되게 형성할 수 있다. 다시 말하면, 전반사층(27)은 게이트절연막(26)과 액티브층(28) 사이에 형성되고, 전반사층(27)의 x축 방향의 너비는 액티브층(28)의 너비에 대응하여 형성된다. 예를 들면, 액티브층(28)의 너비는 전반사층(27)의 너비보다 작거나 같을 수 있는데, 보다 구체적으로 예를 들면, 액티브층(28)의 너비는 전반사층(27)의 너비의 약 85% 내지 100% 값을 가질 수 있다.
또한, 전반사층(27) 및 액티브층(28) 각각의 폭은 게이트전극(24)의 폭보다 작게 형성될 수 있다.
한편, 전반사층(27)은 예를 들면 게이트절연막(26)의 전면을 덮도록 형성 될 수도 있다.
전반사층(27) 상부에는 액티브층(28)이 형성되고, 액티브층(28) 상부에는 서로 이격하는 소스전극(32) 및 드레인전극(34)이 형성된다. 여기서, 액티브층(28)은 예를 들면, 징크-옥사이드(zinc onxide: ZnO) 계열의 옥사이드(oxide) 재료로 형성 될 수 있음은 전술한 바와 같다.
그리고, 소스전극(32) 및 드레인 전극(34)은 전반사층(27) 외측에서 게이트절연막(26)과 접촉하고 있으며, 소스전극(32) 및 드레인 전극(34)에 의해 기판(22)을 통하여 입사되는 광(L)이 반사되고 이후 게이트 절연막(26)과 전반사층(27)의 계면에서 효율적으로 전반사 시킬 수 있게 된다.
소스전극(32), 드레인전극(34) 상부에는 보호층(36)이 형성되는데, 보호층(36)은 드레인전극(34)을 노출하는 드레인콘택홀(36a)을 포함한다.
여기서, 게이트절연막(26)을 구성하는 제 1 물질의 굴절률은 전반사층(27)을 구성하는 제 2 물질의 굴절률보다 크다.
예를 들면, 제 1 물질의 굴절률은 2 이상이고, 제 2 물질의 굴절률은 2 미만이다. 제 1 물질로서 예를 들면, 굴절률이 약 2인 실리콘질화막(SiNx), 굴절률이 약 2.4인 이산화티타늄(TiO2) 또는 굴절률인 약 2인 징크-옥사이드(ZnO) 등의 물질이 이용될 수 있다. 제 2 물질로서 예를 들면, 굴절률이 약 1.45인 이산화규소(SiO2) 또는 굴절률이 약 1.63인 산화알류미늄(Al2O3) 등의 물질이 이용될 수 있다.
이와 같이 제 1 물질의 굴절률을 제 2 물질의 굴절률보다 크도록 구성함에 따라, 입사각이 임계각 이상의 값을 가지고 게이트절연막(26)을 통과하여 전반사층(27)에 도달한 빛(L)은, 전반사층(27)에 의하여 전반사 되어 액티브층(28)에 도달하지 못한다.
보다 구체적으로 예를 들면, 게이트절연막(26)을 구성하는 제 1 물질의 굴절률이 2이고, 전반사층(27)을 구성하는 제 2 물질의 굴절률이 1.45인 경우, 게이트절연막(26)을 통과한 빛 중 입사각이 48.6˚이상인 빛(L)은 전반사층(27)에 의해서 전반사 됨으로써 액티브층(28)에 도달하지 못한다.
또한, 예를 들면 게이트전극(24) 및 게이트절연막(26)의 y축 방향의 두께를 2000Å(0.2um)로 형성 할 경우, 액티브층(28) 외부로 확장된 게이트전극(24)과 소스전극(32) 및 드레인전극(34) 각각과 중첩되는 부분의 폭은 각각 약 3000Å(0.3um)까지 줄일 수 있다. 이에 따라, 게이트전극(24)과 소스전극(32) 및 드레인전극(34)의 중첩에 의해서 발생하던 기생 커패시턴스를 최소화 할 수 있다.
이하, 도 4 및 도 5를 더욱 참조하여, 본발명의 실시예에 따른 게이트절연막의 제 1 물질과 전반사층의 제 2 물질에 대해서 보다 상세하게 살펴본다.
도 4는 본발명의 실시예에 따른 산화물 반도체 박막트랜지스터에 적용되는 층 구조를 개략적으로 보여주는 단면도이고, 도 5는 제 1 물질과 제 2 물질의 굴절률 비에 따른 전반사의 임계각을 보여주는 그래프이다.
도 4에 도시한 바와 같이, 게이트절연막(26)은 굴절률이 n1인 제 1 물질로 형성되고, 전반사층(27)은 굴절률이 n2인 제 2 물질로 형성된다.
이때, 게이트절연막(26)의 굴절률인 n1은 전반사층(27)의 굴절률인 n2보다 크다. 예를 들면 n1은 2보다 크거나 같고, n2는 2보다 작다.
여기서 게이트절연막(26)을 구성하는 제 1 물질로서 예를 들면, 굴절률이 약 2인 실리콘질화막(SiNx), 굴절률이 약 2.4인 이산화티타늄(TiO2) 또는 굴절률인 약 2인 징크-옥사이드(ZnO) 등의 물질이 이용될 수 있다.
전반사층(27)을 구성하는 제 2 물질로서 예를 들면, 굴절률이 약 1.45인 이산화규소(SiO2) 또는 굴절률이 약 1.63인 산화알류미늄(Al2O3) 등의 물질이 이용될 수 있다.
이와 같이, 본발명의 실시예에서는 게이트절연막(26)을 전반사층(27)의 구성 물질인 제 2 물질보다 굴절률이 큰 제 1 물질로 형성함으로써, 임계각 이상의 입사각을 가지고 전반사층(27)에 도달한 빛을 전반사 시켜 액티브층(28)에 도달하지 못하도록 한다.
도 4를 참조하여 구체적으로 예를 들면, 게이트절연막(26)의 제 1 물질이 굴절률인 2인 실리콘질화막(SiNx)이고, 전반사층(27)의 제 2 물질이 굴절률이 1.45인 이산화규소(SiO2)인 경우, 전반사층(27)에 도달한 빛 중 입사각(θ)이 48.6˚이상인 빛(L)은 전반사 됨으로써 전반사층(27)을 통과하지 못하여, 액티브층(28)에 도달하지 못한다.
즉, 임계각 이상의 입사각을 가진 빛은, 전반사층(27)에 의해 액티브층(28)으로 도달하지 못한다. 이에 따라, 액티브층(28)은 전반사층(27)에 의해 빛으로부터 보호받게 되는 바, 액티브층(28)의 열화 현상을 방지할 수 있다.
이때, 제 1 물질의 굴절률(n1)과 제 2 물질의 굴절률(n2)의 차이가 클수록 전반사가 시작 되는 임계각은 작아진다. 즉, 액티브층(28)을 보다 효율적으로 빛으로부터 보호할 수 있다.
도 5를 참조하면, 굴절률 n1에 대한 굴절률 n2의 비가 작아질수록 전반사가 시작 되는 임계각은 점점 작아지게 되는 것을 볼 수 있다.
따라서, 본발명에서는 액티브층(28)에 도달하는 빛을 보다 효율적으로 차단하기 위하여, 제 1 물질의 굴절률(n1)과 제 2 물질의 굴절률(n2)의 차이를 크게 하는 것이 바람직하다.
여기서, 실제 액티브층(28)으로 입사되는 빛의 입사각은 일반적으로 50˚ 이상일 경우가 많으므로, 예를 든 입사각(θ)이 48.6˚는 전반사층(27)이 충분히 빛을 전반사 시킬 수 있다.
전술한 바와 같이, 본발명에서는 게이트절연막(26)과 액티브층(28) 사이에 게이트절연막(26)의 구성 물질인 제 1 물질보다 굴절률이 낮은 제 2 물질로서 전반사층(27)을 형성함으로써, 액티브층(28)에 도달하는 빛을 차단한다. 이에 따라, 액티브층(28)의 열화 현상을 방지 할 수 있다.
또한, 전반사층(27)에 의하여 액티브층(28)으로 빛이 도달하는 것을 방지하게 되는 바, 즉, 액티브층(28)으로 도달되는 빛을 줄이기 위하여 게이트전극(24)의 끝단과 액티브층(28)의 끝단 사이의 간격을 크게 형성할 필요가 없다.
즉, 게이트전극(24)과 소스전극 및 드레인전극(32, 34)의 중첩 영역을 줄일 수 있다. 이에 따라, 게이트전극(24)과 소스전극 및 드레인전극(32, 34)의 중첩에 의해 발생하던 기생 커패시턴스를 최소화 할 수 있는 효과가 있다.
이하, 도 6a 내지 도 6e를 참조하여 본발명의 실시예에 따른 박막트랜지스터의 제조 공정 순서에 대해서 살펴본다.
도 6a 내지 도 6e는 본발명의 실시에에 따른 산화물 반도체 박막트랜지스터의 제조 공정 순서를 보여주는 도면이다.
먼저, 도 6a에 도시한 바와 같이, 제 1 기판(22)에 게이트전극(24)을 형성하고, 게이트전극(24)을 덮도록 제 1 기판(22) 전면에 고굴절률 물질인 제 1 물질로 구성된 게이트절연막(26)을 형성한다.
이어서 도 6b에 도시한 바와 같이, 게이트절연막(26) 상부에 전반사층(도 6c의 27)을 위한 저굴절률 물질의 제 2 물질층(2M) 및 액티브층(도 6c의 28)을 위한 액티브물질층(AM)을 순차적으로 형성 한다.
이어서 도 6c에 도시한 바와 같이, 제 2 물질층(도 6b의 2M) 및 액티브물질층(도 6b의 AM)을 패터닝(patterning)하여 게이트전극(24)에 대응하는 전반사층(27)과 액티브층(28)을 형성한다.
한편, 다른 실시예에서는 액티브물질층(AM)만 패터닝 하여 게이트전극(24)에 대응하는 액티브층(28)을 형성할 수 있다. 이때, 전반사층(27)은 게이트절연막(26) 전면을 덮게 된다.
도시하지는 않았으나, 액티브층(128) 상부에는 오믹콘택층이 형성될 수 있으며, 오믹콘택층은 소스 및 드레인 전극(32, 34)과 동일한 모양을 가질 수 있다.
이어서 도 6d에 도시한 바와 같이, 액티브층(28) 상부에 서로 이격된 소스전극(32) 및 드레인전극(34)을 형성한다.
이어서 도 6e에 도시한 바와 같이, 소스전극(32) 및 드레인전극(34)과 노출된 액티브층(28) 상부에 보호층(36)을 형성한다. 이때, 보호층(36)은 드레인 전극(34)을 노출하는 드레인 콘택홀(36a)을 포함한다.
여기서, 도시하지는 않았으나 또 다른 실시예로서, 게이트절연막(26) 상부에 제 2 물질층을 형성한 후 패터닝 하여 게이트전극에 대응하는 전반사층을 형성한 후에 전반사층 상부에 형성되는 액티브층을 형성할 수도 있다.
전술한 바와 같이, 본발명의 실시예에서는 고굴절률 물질인 제 1 물질로서 게이트절연막을 형성하고, 게이트절연막과 액티브층 사이에 저굴절률 물질인 제 2 물질로서 전반사층을 형성함으로써, 액티브층으로 빛이 도달하는 것을 방지한다.
이에 따라, 빛에 의한 액티브층의 열화 현상을 방지할 수 있는 바, 박막트랜지스터의 수명을 연장 할 수 있다.
또한, 액티브층으로 도달하는 빛을 줄이기 위하여 게이트전극과 소스전극 및 드레인전극의 중첩 영역을 줄일 수 있는 바, 게이트전극과 소스전극 및 드레인전극의 중첩 영역에 의해서 발생하던 기생 커패시턴스를 줄일 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
10: 표시패널 20: 표시 패널 50: 제 1 편광필름
22: 제 1 기판 40: 제 2 기판
TS: 터치센서 SL: 희생층 GL: 점착제
RL: 롤러 BDP: 베이스표시패널

Claims (10)

  1. 기판과;
    상기 기판 상부에 형성되는 게이트전극과;
    상기 게이트전극 상부에 제 1 물질로 형성되는 게이트절연막과;
    상기 게이트절연막 상부에 상기 제 1 물질의 굴절률보다 작은 굴절률을 갖는 제 2 물질로 형성되는 전반사층과;
    상기 전반사층 상부에 산화물 반도체 물질로 형성되는 액티브층과;
    상기 액티브층 상부에 서로 이격하여 형성되는 소스전극 및 드레인전극
    을 포함하며,
    상기 전반사층 및 액티브층 각각의 폭은 상기 게이트전극의 폭보다 작은
    산화물 반도체 박막트랜지스터.

  2. 제 1 항에 있어서,
    상기 제 1 물질의 굴절률은 2보다 크거나 같고, 상기 제 2 물질의 굴절률은 2보다 작은
    산화물 반도체 박막트랜지스터.
  3. 제 1 항에 있어서,
    상기 제 1 물질은 실리콘질화막(SiNx), 이산화티타늄(TiO2) 및 징크-옥사이드(ZnO) 중 하나이고,
    상기 제 2 물질은 이산화규소(SiO2) 및 산화알류미늄(Al2O3) 중 하나인
    산화물 반도체 박막트랜지스터.
  4. 제 1 항에 있어서,
    상기 전반사층은,
    상기 액티브층과 동일한 폭으로 형성되는
    산화물 반도체 박막트랜지스터.
  5. 제 1 항에 있어서,
    상기 산화물 반도체 물질은 갈륨(Ga), 인듐(In), 아연(zinc, Zn) 금속으로 형성되는
    산화물 반도체 박막트랜지스터.
  6. 기판 상부에 게이트전극을 형성하는 제 1 단계와;
    상기 게이트전극을 덮도록 상기 기판 전면에 제 1 물질로 게이트절연막을 형성하는 제 2 단계와;
    상기 게이트절연막 상부에 상기 제 1 물질의 굴절률보다 작은 굴절률을 가진 제 2 물질로 전반사층을 형성하는 제 3 단계와;
    상기 전반사층 상부에 산화물 반도체 물질의 액티브층을 형성하는 제 4 단계와;
    상기 액티브층 상부에 서로 이격하여 형성되는 소스전극 및 드레인전극을 형성하는 제 5 단계
    를 포함하며,
    상기 전반사층 및 액티브층 각각의 폭은 상기 게이트전극의 폭보다 작은
    산화물 반도체 박막트랜지스터 제조방법.
  7. 제 6 항에 있어서,
    상기 제 1 물질의 굴절률은 2보다 크거나 같고, 상기 제 2 물질의 굴절률은 2보다 작은
    산화물 반도체 박막트랜지스터 제조방법.
  8. 제 6 항에 있어서,
    상기 제 3 단계 및 상기 제 4 단계는,
    상기 게이트절연막 상부에 제 2 물질층과 액티브물질층을 순차적으로 형성하는 단계와;
    상기 제 2 물질층 및 상기 액티브물질층을 연속적으로 패터닝하여 상기 전반사층과 상기 액티브층을 형성하는 단계를 포함하는
    산화물 반도체 박막트랜지스터 제조방법.
  9. 제 6 항에 있어서,
    상기 제 3 단계 및 상기 제 4 단계는,
    상기 게이트절연막 상부에 제 2 물질층과 액티브물질층을 순차적으로 형성하는 단계와;
    상기 액티브물질층을 패터닝하여 상기 액티브층을 형성하는 단계를 포함하는
    산화물 반도체 박막트랜지스터 제조방법.
  10. 제 1 항에 있어서,
    상기 소스 전극 및 드레인 전극은 상기 전반사층의 외측에서 상기 게이트절연막과 접촉하는 산화물 반도체 박막트랜지스터.

KR1020110087114A 2011-08-30 2011-08-30 산화물 반도체 박막트랜지스터 및 그 제조 방법 Active KR101824651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110087114A KR101824651B1 (ko) 2011-08-30 2011-08-30 산화물 반도체 박막트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110087114A KR101824651B1 (ko) 2011-08-30 2011-08-30 산화물 반도체 박막트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130023980A KR20130023980A (ko) 2013-03-08
KR101824651B1 true KR101824651B1 (ko) 2018-02-02

Family

ID=48176137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110087114A Active KR101824651B1 (ko) 2011-08-30 2011-08-30 산화물 반도체 박막트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101824651B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102130516B1 (ko) * 2013-11-26 2020-07-06 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
CN109659371B (zh) * 2018-12-21 2020-11-24 武汉华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制作方法和液晶显示屏

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272266B1 (ko) 1997-06-25 2000-11-15 김영환 박막 트랜지스터 및 그의 제조방법
KR100272579B1 (ko) 1993-11-17 2000-12-01 구자홍 박막트랜지스터 제조방법
KR100646975B1 (ko) * 2005-09-12 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272579B1 (ko) 1993-11-17 2000-12-01 구자홍 박막트랜지스터 제조방법
KR100272266B1 (ko) 1997-06-25 2000-11-15 김영환 박막 트랜지스터 및 그의 제조방법
KR100646975B1 (ko) * 2005-09-12 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20130023980A (ko) 2013-03-08

Similar Documents

Publication Publication Date Title
US10317763B2 (en) Display device
KR102478474B1 (ko) 표시 장치
US11004913B2 (en) Display apparatus
US10014491B2 (en) Organic light-emitting diode display and manufacturing method thereof
KR102234434B1 (ko) 표시패널 및 그 제조방법
US10608052B2 (en) Display substrate and method of manufacturing the same
US9261746B2 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
CN101128939A (zh) 薄膜晶体管面板
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
KR20160148102A (ko) 표시 장치
CN114447091A (zh) 显示设备
EP4024381A2 (en) Display apparatus
KR20160013340A (ko) 표시 장치
KR101957145B1 (ko) 유기발광소자표시장치 및 그 제조방법
KR102549410B1 (ko) 전계 발광 표시 장치
KR101824651B1 (ko) 산화물 반도체 박막트랜지스터 및 그 제조 방법
KR20230019313A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20140253854A1 (en) Liquid crystal display
KR101788317B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법
US20210225988A1 (en) Method of manufacturing display panel and display panel manufactured by the same
CN109073944B (zh) 阵列基板及其制造方法、显示面板和显示设备
KR102820192B1 (ko) 표시 장치
KR102019063B1 (ko) 유기발광장치
KR20160028074A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
KR20230037107A (ko) 표시 패널 및 이를 구비하는 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110830

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160830

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110830

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170629

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20171229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201222

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20211216

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241216

Start annual number: 8

End annual number: 8