JP4021440B2 - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP4021440B2 JP4021440B2 JP2004375989A JP2004375989A JP4021440B2 JP 4021440 B2 JP4021440 B2 JP 4021440B2 JP 2004375989 A JP2004375989 A JP 2004375989A JP 2004375989 A JP2004375989 A JP 2004375989A JP 4021440 B2 JP4021440 B2 JP 4021440B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- forming
- soft mold
- thin film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 239000010409 thin film Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims description 73
- 239000010408 film Substances 0.000 claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 230000001681 protective effect Effects 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 235000019441 ethanol Nutrition 0.000 claims description 14
- 229920003986 novolac Polymers 0.000 claims description 12
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 6
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 6
- -1 polydimethylsiloxane Polymers 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 229920002635 polyurethane Polymers 0.000 claims description 5
- 239000004814 polyurethane Substances 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 abstract description 4
- 239000000243 solution Substances 0.000 description 40
- 238000003860 storage Methods 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は薄膜トランジスタアレイ基板に関し、特にフォト工程を用いることなくパターニング工程を遂行することができる薄膜トランジスタアレイ基板の製造方法に関するものである。
液晶表示装置は電界を利用して液晶の光透過率を調節することによって画像を表示するようになる。このような液晶表示装置は上/下部基板に対向するように配置された画素電極と共通電極の間に形成される電界により液晶を駆動する。
液晶表示装置は互いに対向して合着された薄膜トランジスタアレイ基板及びカラーフィルターアレイ基板と、二つのアレイ基板の間でセルギャップを一定に維持させるためのスペーサと、そのセルギャップに満たされた液晶とを具備する。
薄膜トランジスタアレイ基板は多数の信号配線及び薄膜トランジスタと、その上に液晶配向のために塗布された配向膜から構成される。カラーフィルターアレイ基板はカラー具現のためのカラーフィルター及び光濡れ防止のためのブラックマトリックスと、その上に液晶配向のために塗布された配向膜から構成される。
図１は従来薄膜トランジスタアレイ基板を図示した平面図で、図２は図１で線"II-II'"に沿って切り取った薄膜トランジスタアレイ基板を図示した断面図である。
図１及び図２に図示された薄膜トランジスタアレイ基板は下部基板１上にゲート絶縁膜１２を間に置いて交差するように形成されたゲートライン２及びデータライン４と、その交差部ごとに形成された薄膜トランジスタ３０と、その交差構造に用意された画素領域に形成された画素電極２２と、ゲートライン２とストレージ電極２８の重畳部に形成されたストレージキャパシタ４０と、ゲートライン２と接続されたゲートパッド５０と、データライン４と接続されたデータパッド６０とを具備する。
ゲート信号を供給するゲートライン２とデータ信号を供給するデータライン４は交差構造に形成されて画素領域５を定義する。
薄膜トランジスタ３０はゲートライン２のゲート信号に応答してデータライン４の画素信号が画素電極２２に充電されて維持されるようにする。
このために、薄膜トランジスタ３０はゲートライン２に接続されたゲート電極６と、データライン４に接続されたソース電極８と、画素電極２２に接続されたドレイン電極１０とを具備する。また、薄膜トランジスタ３０はゲート電極６とゲート絶縁膜１２を間に置いて重畳されながらソース電極８とドレイン電極８の間にチャンネルを形成する活性層１４をもっと具備する。そして、活性層１４はデータライン４、データパッド下部電極６２、そしてストレージ電極２８とも重畳されるように形成される。このような活性層１４上にはデータライン４、ソース電極８、ドレイン電極１０、データパッド下部電極６２、そしてストレージ電極２８とオーミック接触のためのオーミック接触層１６がもっと形成される。
画素電極２２は保護膜１８を貫く第１コンタクトホール２０を通じて薄膜トランジスタ３０のドレイン電極１０と接続されて画素領域５に形成される。
これによって、薄膜トランジスタ３０を通じて画素信号が供給された画素電極２２と基準電圧が供給された共通電極(図示しない)間には電界が形成される。このような電界により薄膜トランジスタアレイ基板とカラーフィルターアレイ基板の間の液晶分子が誘電異方性により回転するようになる。及び、液晶分子の回転位に従って画素領域５を透過する光透過率が変わるようになることによって階調を具現するようになる。
ストレージキャパシタ４０はゲートライン２と、そのゲートライン２とゲート絶縁膜１２、活性層１４、及びオーミック接触層１６を間に置いて重畳されるストレージ電極２８と、そのストレージ電極２８と保護膜１８に形成された第２コンタクトホール４２を通じて接続された画素電極２２から構成される。このようなストレージキャパシタ４０は画素電極２２に充電された画素信号が次画素信号が充電されるまで安定的に維持されるようにする。
ゲートパッド５０はゲートドライバ(図示しない)と接続されてゲートライン２にゲート信号を供給する。このようなゲートパッド５０はゲートライン２から延長されるゲートパッド下部電極５２と、ゲート絶縁膜１２及び保護膜１８を貫く第３コンタクトホール５６を通じてゲートパッド下部電極５２と接続されたゲートパッド上部電極５４から構成される。
データパッド６０はデータドライバ(図示しない)と接続されてデータライン４にデータ信号を供給する。このようなデータパッド６０はデータライン４から延長されるデータパッド下部電極６２と、保護膜１８を貫く第４コンタクトホール６６を通じてデータパッド下部電極６２と接続されたデータパッド上部電極６４から構成される。
このような構成を持つ薄膜トランジスタアレイ基板の製造方法を４マスク工程を利用して詳しくすると図３a乃至図３hに図示したようである。
先に、下部基板１上にスパッタリング方法などの蒸着方法を通じて図３aに図示したようにゲート金属層５が形成される。引き継いで、遮断領域(S２)と露光領域(S１)を定義する第１マスク７０を利用した露光及び現象工程を含むフォトリソグラフィ工程でフォトレジストパターン７２が形成される。このフォトレジストパターン７２を利用したエッチング工程でゲート金属層５がパターニングされることによって図３bに図示したように下部基板１上にゲートライン２、ゲート電極６及びゲートパッド下部電極５２を含む第１導電パターン群が形成される。
第１導電パターン群が形成された下部基板１上にPECVD、スパッタリングなどの蒸着方法を通じて図３cに図示したようにゲート絶縁膜１２、非晶質シリコン層１５、n＋非晶質シリコン層１７、そしてデータ金属層１９が順次に形成される。引き継いで、データ金属層１９上に露光領域(S１)、遮断領域(S２)及び部分露光領域(S３)を定義する第２マスク７４を利用した露光及び現象工程を含むフォトリソグラフィ工程でフォトレジストパターン７６が形成される。この場合、第２マスク７４では薄膜トランジスタのチャンネル部に回折露光部を持つ回折露光マスクを利用することによってチャンネル部のフォトレジストパターン７６が他のソース/ドレインパターン部より低い高さを持つようにする。その後、フォトレジストパターン７６を利用した湿式エッチング工程でデータ金属層１９がパターニングされることによって、図３dに図示したようにデータライン４、ソース電極８、そのソース電極８と一体化されたドレイン電極１０、ストレージ電極２８を含む第２導電パターン群が形成される。次いで、同一なフォトレジストパターンを利用した乾式エッチング工程でn＋非晶質シリコン層と非晶質シリコン層が同時にパターニングされることによってオーミック接触層１４と活性層１６が形成される。及び、アッシング工程でチャンネル部で相対的に低い高さを持つフォトレジストパターンが除去された後、乾式エッチング工程でチャンネル部のソース/ドレイン金属パターン及びオーミック接触層１６がエッチングされる。これによって、チャンネル部の活性層１４が露出してソース電極８とドレイン電極１０が分離する。
第２導電パターン群が形成されたゲート絶縁膜１２上に図３eに図示したようにPECVDなどの蒸着方法で保護膜１８が全面形成される。引き継いで、保護膜１８上に露光領域(S１)と遮断領域(S２)を定義する第３マスク７８を利用した露光及び現象工程を含むフォトリソグラフィ工程でフォトレジストパターン８０が形成される。このフォトレジストパターン８０を利用したエッチング工程で保護膜１８がパターニングされることによって図３fに図示したように第１乃至第４コンタクトホールドル(２０,４２,５６,６６)が形成される。
第１乃至第４コンタクトホール(２０,４２,５６,６６)を持つ保護膜１８上にスパッタリングなどの蒸着方法で図３gに図示したように透明導電膜２３が塗布される。引き継いで、露光領域(S１)と遮断領域(S２)を定義する第４マスク８２を利用した露光及び現象工程を含むフォトリソグラフィ工程でフォトレジストパターン８４が形成される。このフォトレジストパターン８４を利用したエッチング工程で透明導電膜２３がパターニングされることによって図３hに図示したように画素電極２２、ゲートパッド上部電極５４、データパッド上部電極６４を含む第３導電パターン群が形成される。
このように、従来薄膜トランジスタアレイ基板及びその製造方法において、フォトリソグラフィ工程はフォトレジストの塗布、マスク整列、露光、現象及びストリップを含む一連の写真工程である。このフォトリソグラフィ工程は工程所要時間が長くて、フォトレジストパターンを除去するためのストリップ溶液及びフォトレジストの浪費が大きくて、露光装備などの高価装備の必要な問題点がある。特に、基板の大きさが大型化されてパターンサイズが小さくなることに従って露光装備の価格が上昇される。
したがって、本発明の目的はフォト工程を用いることなくパターニング工程を遂行することができる薄膜トランジスタアレイ基板の製造方法を提供するものである。
上記目的を達成するために、本発明に係る薄膜トランジスタアレイ基板の製造方法は、基板上にゲート金属層と第1レジストを形成する段階と、ゲート電極及びゲートラインを含む第１導電パターン群と対応する溝を持つ第１ソフトモールドを前記第1レジストに加圧することと同時に前記基板を熱処理して第１レジストパターンを形成する段階と、前記第１レジストパターンから前記第１ソフトモールドを分離する段階とによって、前記ゲート金属層上に形成される前記第１レジストパターンをマスクとして、前記基板上にゲート電極及びゲートラインを含む第１導電パターン群を形成する段階と、
前記第１導電パターン群が形成された基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層、データ金属層及び第２レジストを順次に形成する段階と、ソース電極、ドレイン電極及びデータラインを含む第２導電パターン群及び半導体パターンと対応する第１溝と、前記ソース電極及び前記ドレイン電極の間のチャンネルと対応して前記第１溝より浅い第２溝を持つ前記第２ソフトモールドを前記第２レジストに加圧することと同時に前記基板を熱処理して段差を持つ第２レジストパターンを形成する段階と、前記第２レジストパターンから前記第２ソフトモールドを分離する段階とによって、前記データ金属層上に形成される第２レジストパターンをマスクとして、前記ゲート絶縁膜上にソース電極、ドレイン電極及びデータラインを含む第２導電パターン群と前記ソース電極及び前記ドレイン電極の間のチャンネルを形成する半導体パターンを形成する段階と、
前記第２導電パターン群と半導体パターンが形成されたゲート絶縁膜上に保護膜と第３レジストを形成する段階と、コンタクトホールと対応される突起を持つ第３ソフトモールドを前記第３レジストに加圧することと同時に前記基板を熱処理して第３レジストパターンを形成する段階と、前記第３レジストパターンから第３ソフトモールドを分離する段階とによって、前記ゲート絶縁膜上に形成された前記第３レジストパターンをマスクとして、前記第２導電パターン群と半導体パターンが形成されたゲート絶縁膜上にコンタクトホールを持つ保護膜を形成する段階と、
前記保護膜上に透明導電性膜と第４レジストを形成する段階と、画素電極を含む第３導電パターン群と対応される溝を持つ第４ソフトモールドを前記第４レジストに加圧することと同時に前記基板を熱処理して第４レジストパターンを形成する段階と、前記第４レジストパターンから前記第４ソフトモールドを分離する段階とによって、前記保護膜上に形成された前記第４レジストパターンをマスクとして、前記保護膜上に画素電極を含む第３導電パターン群を形成する段階と、
を含むことを特徴とする。
前記第１導電パターン群が形成された基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層、データ金属層及び第２レジストを順次に形成する段階と、ソース電極、ドレイン電極及びデータラインを含む第２導電パターン群及び半導体パターンと対応する第１溝と、前記ソース電極及び前記ドレイン電極の間のチャンネルと対応して前記第１溝より浅い第２溝を持つ前記第２ソフトモールドを前記第２レジストに加圧することと同時に前記基板を熱処理して段差を持つ第２レジストパターンを形成する段階と、前記第２レジストパターンから前記第２ソフトモールドを分離する段階とによって、前記データ金属層上に形成される第２レジストパターンをマスクとして、前記ゲート絶縁膜上にソース電極、ドレイン電極及びデータラインを含む第２導電パターン群と前記ソース電極及び前記ドレイン電極の間のチャンネルを形成する半導体パターンを形成する段階と、
前記第２導電パターン群と半導体パターンが形成されたゲート絶縁膜上に保護膜と第３レジストを形成する段階と、コンタクトホールと対応される突起を持つ第３ソフトモールドを前記第３レジストに加圧することと同時に前記基板を熱処理して第３レジストパターンを形成する段階と、前記第３レジストパターンから第３ソフトモールドを分離する段階とによって、前記ゲート絶縁膜上に形成された前記第３レジストパターンをマスクとして、前記第２導電パターン群と半導体パターンが形成されたゲート絶縁膜上にコンタクトホールを持つ保護膜を形成する段階と、
前記保護膜上に透明導電性膜と第４レジストを形成する段階と、画素電極を含む第３導電パターン群と対応される溝を持つ第４ソフトモールドを前記第４レジストに加圧することと同時に前記基板を熱処理して第４レジストパターンを形成する段階と、前記第４レジストパターンから前記第４ソフトモールドを分離する段階とによって、前記保護膜上に形成された前記第４レジストパターンをマスクとして、前記保護膜上に画素電極を含む第３導電パターン群を形成する段階と、
を含むことを特徴とする。
前記第１導電パターン群を形成する段階は、前記第１レジストパターンをマスクとして前記ゲート金属層をエッチングする段階と、前記第１レジストパターンを除去する段階とを更に含むことを特徴とする。
前記第２導電パターン群と半導体パターンを形成する段階は、前記ゲート絶縁膜上に前記半導体層として第１半導体層及び不純物がドーピングされた第２半導体層を順次に形成する段階と、前記第２レジストパターンをマスクとして前記データ金属層を湿式エッチングする段階と、前記第２レジストパターンをマスクとして前記第１及び第２半導体層を乾式エッチングする段階と、前記第２レジストパターンをアッシングして、前記第２導電パターン群に対応する第２レジストパターンを形成する段階と、前記アッシングされた第２レジストパターンをマスクとして前記チャンネルと対応する前記データ金属層と前記第２半導体層をエッチングする段階と、前記第２レジストパターンを除去する段階とを更に含むことを特徴とする。
前記コンタクトホールを持つ保護膜を形成する段階は、前記第３レジストパターンをマスクとして前記保護膜をエッチングする段階と、前記第３レジストパターンを除去する段階とを更に含むことを特徴とする。
前記画素電極を含む第３導電パターン群を形成する段階は、前記第４レジストパターンをマスクとして前記透明導電性膜をエッチングする段階と、前記第４レジストパターンを除去する段階とを更に含むことを特徴とする。
前記第１乃至第４レジストパターンの少なくともいずれか一つを形成する段階は、前記第１乃至第４ソフトモールドのいずれか一つの自重で前記第１乃至第４レジストパターンの少なくともいずれか一つを１０分〜２時間の間、１３０℃以下の温度で加圧する段階を含むことを特徴とする。
前記第１乃至第４レジストの少なくともいずれか一つは、エチルアルコール溶液にノボラック樹脂が５〜３０wt％添加された溶液を含むことを特徴とする。
前記第１乃至第４ソフトモールドの少なくともいずれか一つは、ポリジメチルシロキサン、ポリウレタン及びクロスリンクノボラック樹脂のいずれか一つを含むことを特徴とする。
前記第１乃至第４レジストパターンのうちいずれか一つを除去する段階は、アルコール系列のストリップ溶液を利用して除去することを特徴とする。
上記目的を達成するために、本発明に係る薄膜トランジスタアレイ基板の製造方法は、 基板上に導電層、半導体層及び絶縁層の少なくともいずれか一つの薄膜を形成する段階と、前記薄膜上にレジストを形成する段階と、
前記薄膜とソフトモールドが接触されるように前記ソフトモールドを前記レジストに加圧することと同時に前記基板を熱処理してレジストパターンを形成する段階と、
前記レジストパターンから前記ソフトモールドを分離する段階と、
前記レジストパターンをマスクとして前記薄膜をエッチングして導電パターン、半導体パターン及び絶縁パターンの少なくともいずれか一つを形成する段階と、
前記レジストパターンを除去する段階とを含み、
前記ソフトモールドは、前記レジストパターンと対応する溝と前記薄膜と接触する突起を含むことを特徴とする。
前記薄膜とソフトモールドが接触されるように前記ソフトモールドを前記レジストに加圧することと同時に前記基板を熱処理してレジストパターンを形成する段階と、
前記レジストパターンから前記ソフトモールドを分離する段階と、
前記レジストパターンをマスクとして前記薄膜をエッチングして導電パターン、半導体パターン及び絶縁パターンの少なくともいずれか一つを形成する段階と、
前記レジストパターンを除去する段階とを含み、
前記ソフトモールドは、前記レジストパターンと対応する溝と前記薄膜と接触する突起を含むことを特徴とする。
前記薄膜とソフトモールドが接触されるように前記ソフトモールドを前記レジストに加圧してレジストパターンを形成する段階は、前記ソフトモールドの自重で前記レジストを１０分〜２時間の間に１３０℃以下の温度で加圧して前記レジストが前記ソフトモールドの溝内に移動させる段階を含むことを特徴とする。
前記レジストは、エチルアルコール溶液にノボラック樹脂が５〜３０wt％添加された溶液を含むことを特徴とする。
前記ソフトモールドは、ポリジメチルシロキサン、ポリウレタン及びクロスリンクノボラック樹脂のいずれか一つを含むことを特徴とする。
前記レジストパターンを除去する段階は、アルコール系列のストリップ溶液を利用して除去することを特徴とする。
前記ソフトモールドを前記レジストに加圧する段階は、前記レジストにソフトモールドの自重を加える段階を含むことを特徴とする。
本発明に係る薄膜トランジスタアレイ基板の製造方法はフォト工程を使わないでソフトモールドとレジストを利用して薄膜トランジスタアレイ基板の薄膜をパターニングすることができる。これによって、高価の露光装備が必要なくなって、工程が簡単で精密度が高くて工程時間を減らすことができて製造収率が向上する。
［実施例］
以下、本発明の望ましい実施例を図４a乃至図１１cを参照して詳細に説明する事にする。
以下、本発明の望ましい実施例を図４a乃至図１１cを参照して詳細に説明する事にする。
図４a及び図４bは本発明に係る薄膜トランジスタアレイ基板の製造方法の中で第１ソフトモールド工程を説明するための平面図及び断面図である。
図４a及び図４bに図示したように下部基板１０１上にゲート信号を供給するゲートライン１０２、ゲートライン１０２と接続されたゲート電極１０６及びゲートライン１０２から延長されたゲートパッド下部電極１５２を含む第１導電パターン群が形成される。ここで、ゲートライン１０２はゲートパッド下部電極１５２からのゲート信号をゲート電極１０６に供給する。
図４a及び図４bに図示したように下部基板１０１上にゲート信号を供給するゲートライン１０２、ゲートライン１０２と接続されたゲート電極１０６及びゲートライン１０２から延長されたゲートパッド下部電極１５２を含む第１導電パターン群が形成される。ここで、ゲートライン１０２はゲートパッド下部電極１５２からのゲート信号をゲート電極１０６に供給する。
第１導電パターン群を形成するために、下部基板１０１上にスパッタリングなどの蒸着方法を通じて図５aに図示したようにゲート金属膜２０８と、ゲート金属膜２０８上にノズル噴射またはスピンコーティングなどの塗布工程によりレジスト(Etch resist)溶液２０４が形成される。ここで、ゲート金属膜２０８はアルミニウム/ネオジム(AlNd)を含むアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、チタン(Ti)などのような金属が利用される。レジスト溶液２０４は耐熱性と耐藥品性を持つ材料、例えばエチルアルコール溶液にノボラック樹脂が約５〜３０wt％添加された溶液が利用される。
引き継いで、レジスト溶液２０４上部に溝(２０２a)と突出部(２０２b)を持つ第１ソフトモールド２００が整列される。第１ソフトモールドの溝(２０２a)は第１導電パターン群が形成される領域と対応される。このような第１ソフトモールド２００は弾性が大きいゴム材料、例えばポリジメチルシロキサン( PDMS)、ポリウレタン、クロスリンクノボラック樹脂などが利用される。
このような第１ソフトモールド２００は、自重(Self-load weight)で第１ソフトモールド２００の突出部(２０２b)表面とゲート金属膜２０８が接触されるようにレジスト溶液２０４に所定時間の間、例えば約１０分〜２時間の間に加圧され、基板１０１は約１３０℃以下の温度でベイキングされる。このとき、第１ソフトモールド２００と基板１０１の間の圧力で発生する毛細管力と第１ソフトモールド２００とレジスト溶液２０４の間の反発力によりレジスト溶液２０４が第１ソフトモールドの溝(２０２a)内に移動する。その結果、図５bに図示したように第１ソフトモールド２００の溝(２０２a)と反転反射されたパターン形態のレジストパターン２０６が形成される。
その後、第１ソフトモールド２００と基板１０１が分離した後、レジストパターン２０６をマスクで利用したエッチング工程でゲート金属層２０８がパターニングされることによって図５cに図示したようにゲートライン１０２、ゲート電極１０６及びゲートパッド下部電極１５２を含む第１導電パターン群が形成される。
引き継いで、第１導電パターン群上に残存するレジストパターン２０６は親環境的(environmentally friendly)なアルコール系列のストリップ溶液(Stripper)を利用したストリップ工程により除去される。
引き継いで、第１導電パターン群上に残存するレジストパターン２０６は親環境的(environmentally friendly)なアルコール系列のストリップ溶液(Stripper)を利用したストリップ工程により除去される。
図６a及び図６bは本発明に係る薄膜トランジスタアレイ基板の製造方法の中から第２ソフトモールド工程を説明するための平面図及び断面図である。
図６a及び図６bに図示したようにゲート絶縁膜１１２上に積層された活性層１１４及びオーミック接触層１１６を含む半導体パターンと、データライン１０４、データライン１０４と接続されたソース電極１０８、ソース電極１０８とチャンネルを間に置いて対向するドレイン電極１１０、データライン１０４から延長されたデータパッド下部電極１６２、ストレージキャパシタを成すストレージ電極１２８を含む第２導電パターン群が形成される。ここで、半導体パターン(１１４,１１６)はソース電極１０８及びドレイン電極１１０の間のチャンネルを形成する。データライン１０４はデータパッド下部電極１６２からのデータ信号をソース電極１０８に供給することと同時にゲートライン１０２と交差されるように形成されて画素領域１０５を定義する。
半導体パターンと第２導電パターン群を形成するために、第１導電パターン群が形成された下部基板１０１上に図７aに図示したように PECVD、スパッタリングなどの蒸着方法を通じてゲート絶縁膜１１２と第１及び第２半導体層(２１５,２１７)とデータ金属層２１９が順次に形成される。ここで、ゲート絶縁膜１１２の材料としてはシリコン酸化物(SiOx)またはシリコン窒化物(SiNx)などの無機絶縁物質が利用されて、第１半導体層２１５は不純物がドーピングされない非晶質シリコンが利用されて、第２半導体層２１７はN型またはP型の不純物がドーピングされた非晶質シリコンが利用される。データ金属層２１９はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)などのような金属からなる。
引き継いで、データ金属層２１９上にノズル噴射またはスピンコーティングなどの塗布工程によりレジスト溶液２１４が塗布される。このレジスト溶液２１４上に第１ソフトモールドと同一材質の第２ソフトモールド２１０が整列される。第２ソフトモールド２１０は互いに異なる高さ(d１,d２)を持つ第１及び第２突出部(２１２a,２１２b)と、第１及び第２突出部(２１２a,２１２b)の間と第１突出部(２１２a)の間に形成された溝(２１２c)を持つ。ここで、第２突出部(２１２b)は薄膜トランジスタ１３０のチャンネル部と対応される領域に形成されて、溝(２１２c)は第２導電パターン群が形成される領域と対応されるように形成される。
このような第２ソフトモールド２１０は、自重でデータ金属層２１９と第２ソフトモールド２１０の第１突出部(２１２a)の表面が接触されるようにレジスト溶液２１４に所定時間の間、例えば約１０分〜２時間の間に加圧され、基板１０１は約１３０℃以下の温度でベイキングされる。このとき、第２ソフトモールド２１０と基板１０１の間の圧力で発生する毛細管力と第２ソフトモールド２１０とレジスト溶液２１４の間の反発力によりレジスト溶液２１４が第２ソフトモールド２１０の溝(２１２c)の内に移動する。その結果、図７bに図示したように第２ソフトモールドの溝(２１２c)と反転反射されたパターン形態の段差を持つレジストパターン２１６が形成される。すなわち、第２突出部(２１２b)と対応される領域に形成されたレジストパターン２１６は溝(２１２c)と対応される領域に形成された第１高さ(h１)を持つレジストパターン２１６より低い第２高さ(h２)を持つようになる。
その後、第２ソフトモールド２１０と基板１０１が分離した後、レジストパターン２１６をマスクで利用した湿式エッチング工程でデータ金属層がパターニングされることによって図７cに図示したようにストレージ電極１２８、データライン１０４、データライン１０４と接続されたソース電極１０８及びドレイン電極１１０、データライン１０４と異なる一側に接続されたデータパッド下部電極１６２を含む第２導電パターン群が形成される。ここで、データライン１０４はゲートライン１０２と交差されるように形成されて画素領域１０５を決める。
及び、レジストパターン２１６をマスクで利用した乾式エッチング工程で第１及び第２半導体層(２１５,２１７)がパターニングされることによって活性層１１４とオーミック接触層１１６は第２導電パターン群に従って形成される。
引き継いで、酸素(O2)プラズマを利用したアッシング工程で第２高さ(h２)を持つレジストパターン２１６は除去されて、第１高さ(h１)を持つレジストパターン２１６は高さの低くなった状態になる。このようなレジストパターン２１６を利用したエッチング工程で薄膜トランジスタのチャンネル部に形成されたデータ金属層とオーミック接触層１１６が除去されることによって図７dに図示したようにドレイン電極１１０とソース電極１０８が分離する。
そして、第２導電パターン群上に残存するレジストパターン２１６が親環境的なアルコール系列のストリップ溶液を利用したストリップ工程により除去される。
図８a及び図８bは本発明に係る薄膜トランジスタアレイ基板の製造方法の中から第３ソフトモールド工程を説明するための平面図及び断面図である。
図８a及び図８bに図示したように第２導電パターン群が形成されたゲート絶縁膜１１２上に第１乃至第４コンタクトホール(１２０,１４２,１５６,１６６)を持つ保護膜１１８が形成される。
第１乃至第４コンタクトホール(１２０,１４２,１５６,１６６)を持つ保護膜１１８を形成するために、ゲート絶縁膜１１２上にPECVD、スパッタリングなどの蒸着方法を通じて図９aに図示したように保護膜１１８と、保護膜１１８上にノズル噴射またはスピンコーティングなどの塗布工程によりレジスト溶液２２４が形成される。ここで、保護膜１１８ではゲート絶縁膜１１２のような無機絶縁物質や誘電常数が小さなアクリル(acryl)系有機化合物、BCBまたはPFCBなどのような有機絶縁物質が利用される。レジスト溶液２２４は耐熱性と耐藥品性を持つ材料、例えばエチルアルコール溶液にノボラック樹脂が約５〜３０wt％添加された溶液が利用される。
引き継いで、レジスト溶液２２４上部に溝(２２２a)と突出部(２２２b)を持つ第３ソフトモールド２２０が整列される。第３ソフトモールド２２０の突出部(２２２b)は第１乃至第４コンタクトホールが形成される領域と対応される。このような第３ソフトモールド２２０は、自重で第３ソフトモールド２２０と保護膜１１８が接触されるようにレジスト溶液２２４に所定時間の間、例えば約１０分〜２時間の間に加圧され、基板１０１は約１３０℃以下の温度でベイキングされる。このとき、第３ソフトモールド２２０と基板１０１の間の圧力で発生する毛細管力と第３ソフトモールド２２０とレジスト溶液２２４の間の反撥力によりレジスト溶液２２４が第３ソフトモールド２２０の溝(２２２a)内に移動する。その結果、図９bに図示したように第３ソフトモールド２２０の溝(２２２a)と反転反射されたパターン形態のレジストパターン２２６が形成される。
その後、第３ソフトモールド２２０と基板１０１が分離した後、レジストパターン２２６をマスクで利用したエッチング工程で保護膜１１８がパターニングされることによって図９cに図示したように第１乃至第４コンタクトホール(１２０,１４２,１５６,１６６)が形成される。
第１コンタクトホール１２０は保護膜１１８を貫いて薄膜トランジスタのドレイン電極１１０を露出させる。第２コンタクトホール１４２は保護膜１１８を貫いてストレージ電極１２８を露出させる。第３コンタクトホール１５６は保護膜１１８及びゲート絶縁膜１１２を貫いてゲートパッド下部電極１５２を露出させる。第４コンタクトホール１６６は保護膜１１８を貫いてデータパッド下部電極１６２を露出させる。
引き継いで、保護膜１１８上に残存するレジストパターン２２６が親環境的なアルコール系列のストリップ溶液を利用したストリップ工程により除去される。
図１０a及び図１０bは本発明に係る薄膜トランジスタアレイ基板の製造方法の中から第４ソフトモールド工程を説明するための平面図及び断面図である。
図１０a及び図１０bに図示したように第１乃至第４コンタクトホールを持つ保護膜１１８上に画素電極１２２、ゲートパッド上部電極１５４及びデータパッド上部電極１６４を含む第３導電パターン群が形成される。ここで、画素電極１２２は第１コンタクトホール１２０を通じて薄膜トランジスタ１３０のドレイン電極１１０と接続されて画素領域１０５に形成される。また、画素電極１２２は第２コンタクトホール１４２を通じてストレージ電極１２８と接続されてストレージキャパシタ１４０を構成する。すなわち、ストレージキャパシタ１４０はゲートライン１０２と、そのゲートライン１０２とゲート絶縁膜１１２、活性層１１４、及びオーミック接触層１１６を間に置いて重畳されるストレージ電極１２８と、そのストレージ電極１２８と保護膜１１８に形成された第２コンタクトホール１４２を通じて接続された画素電極１２２から構成される。このようなストレージキャパシタ１４０は画素電極１２２に充電された画素信号が次画素信号が充電されるまで安定的に維持されるようにする。ゲートパッド上部電極１５４は第３コンタクトホール１５６を通じてゲートパッド下部電極１５２と接続されてゲートパッド１５０を構成する。このゲートパッド１５０はゲートドライバ(図示しない)と接続されてゲートライン１０２にゲート信号を供給する。データパッド上部電極１６４は第４コンタクトホール１６６を通じてデータパッド下部電極１６２と接続されてデータパッド１６０を構成する。このデータパッド１６０はデータドライバ(図示しない)と接続されてデータライン１０４にデータ信号を供給する。
この第３導電パターン群を形成するために、保護膜１１８上にスパッタリングなどの蒸着方法で図１１aに図示したように透明導電膜２３３と、透明導電膜２３３上にノズル噴射またはスピンコーティングなどの塗布工程によりレジスト溶液２３４が形成される。ここで、透明導電膜２３３としてはインジウムスズオキサイド( ITO)、スズオキサイド( TO)、インジウムジンクオキサイド( IZO)またはインジウムスズジンクオキサイド( ITZO)などが利用される。レジスト溶液２３４は耐熱性と耐藥品性を持つ材料、例えばエチルアルコール溶液にノボラック樹脂が約５〜３０wt％添加された溶液が利用される。
引き継いで、レジスト溶液２３４上部に溝(２３２a)と突出部(２３２b)を持つ第４ソフトモールド２３０が整列される。第４ソフトモールド２３０の溝(２３２a)は第３導電パターン群が形成される領域と対応される。このような第４ソフトモールド２３０は、自重でレジスト溶液２３４に所定時間の間、例えば約１０分〜２時間の間に加圧され、基板１０１は約１３０℃以下の温度でベイキングされる。このとき、第４ソフトモールド２３０と基板１０１の間の圧力で発生する毛細管力と第４ソフトモールド２３０とレジスト溶液２３４の間の反撥力によりレジスト溶液２３４が第４ソフトモールド２３０の溝(２３２a)の内に移動する。その結果、図１１bに図示したように第４ソフトモールド２３０の溝(２３２a)と反転反射されたパターン形態のレジストパターン２３６が形成される。
その後、第４ソフトモールド２３０と基板１０１が分離した後、レジストパターン２３６をマスクで利用したエッチング工程で透明導電膜２３３がパターニングされることによって図１１cに図示したように画素電極１２２、ゲートパッド上部電極１５４及びデータパッド上部電極１６４を含む第３導電パターン群が形成される。
画素電極１２２は第１コンタクトホール１２０を通じてドレイン電極１１０と電気的に接続されて、第２コンタクトホール１４２を通じてストレージ電極１２８と電気的に接続される。ゲートパッド上部電極１５４は第３コンタクトホール１５６を通じてゲートパッド下部電極１５２と電気的に接続される。データパッド上部電極１６４は第４コンタクトホール１６６を通じてデータ下部電極１６２と電気的に接続される。
引き継いで、第３導電パターン群上に残存するレジストパターン２３６が親環境的なアルコール系列のストリップ溶液を利用したストリップ工程により除去される。
本発明に係る第１乃至第４ソフトモールドのそれぞれは基板と分離した後、紫外線(UV)とO3を利用して洗浄される。洗浄された第１乃至第４ソフトモールドのそれぞれは他の薄膜のパターニング工程に再投入される。
一方、本発明に係る薄膜トランジスタアレイ基板の製造方法は液晶表示素子の薄膜トランジスタアレイ基板を例として説明されたがマスクを利用したフォトリソグラフィ工程により形成された薄膜に全部適用されることができる。例えば、液晶表示素子に含まれたカラーフィルターアレイ基板、電界発光素子、プラズマディスプレイパネル、電界放出素子に含まれた薄膜などもレジストとソフトモールドを利用したパターニング工程により形成される。
以上説明した内容を通じて当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。
２、１０２:ゲートライン
４、１０４:データライン
６、１０６:ゲート電極
８、１０８:ソース電極
１０、１１０:ドレイン電極
１２、１１２:ゲート絶縁膜
１４、１１４:活性層
１６、１１６:オーミック接触層
２２、１２２:画素電極
２８、１２８:ストレージ電極
４０、１４０:ストレージキャパシタ
５０、１５０:ゲートパッド
６０、１６０:データパッド
４、１０４:データライン
６、１０６:ゲート電極
８、１０８:ソース電極
１０、１１０:ドレイン電極
１２、１１２:ゲート絶縁膜
１４、１１４:活性層
１６、１１６:オーミック接触層
２２、１２２:画素電極
２８、１２８:ストレージ電極
４０、１４０:ストレージキャパシタ
５０、１５０:ゲートパッド
６０、１６０:データパッド
Claims (15)
- 基板上にゲート金属層と第1レジストを形成する段階と、ゲート電極及びゲートラインを含む第１導電パターン群と対応する溝を持つ第１ソフトモールドを前記第1レジストに加圧することと同時に前記基板を熱処理して第１レジストパターンを形成する段階と、前記第１レジストパターンから前記第１ソフトモールドを分離する段階とによって、前記ゲート金属層上に形成される前記第１レジストパターンをマスクとして、前記基板上にゲート電極及びゲートラインを含む第１導電パターン群を形成する段階と、
前記第１導電パターン群が形成された基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層、データ金属層及び第２レジストを順次に形成する段階と、ソース電極、ドレイン電極及びデータラインを含む第２導電パターン群及び半導体パターンと対応する第１溝と、前記ソース電極及び前記ドレイン電極の間のチャンネルと対応して前記第１溝より浅い第２溝を持つ前記第２ソフトモールドを前記第２レジストに加圧することと同時に前記基板を熱処理して段差を持つ第２レジストパターンを形成する段階と、前記第２レジストパターンから前記第２ソフトモールドを分離する段階とによって、前記データ金属層上に形成される第２レジストパターンをマスクとして、前記ゲート絶縁膜上にソース電極、ドレイン電極及びデータラインを含む第２導電パターン群と前記ソース電極及び前記ドレイン電極の間のチャンネルを形成する半導体パターンを形成する段階と、
前記第２導電パターン群と半導体パターンが形成されたゲート絶縁膜上に保護膜と第３レジストを形成する段階と、コンタクトホールと対応される突起を持つ第３ソフトモールドを前記第３レジストに加圧することと同時に前記基板を熱処理して第３レジストパターンを形成する段階と、前記第３レジストパターンから第３ソフトモールドを分離する段階とによって、前記ゲート絶縁膜上に形成された前記第３レジストパターンをマスクとして、前記第２導電パターン群と半導体パターンが形成されたゲート絶縁膜上にコンタクトホールを持つ保護膜を形成する段階と、
前記保護膜上に透明導電性膜と第４レジストを形成する段階と、画素電極を含む第３導電パターン群と対応される溝を持つ第４ソフトモールドを前記第４レジストに加圧することと同時に前記基板を熱処理して第４レジストパターンを形成する段階と、前記第４レジストパターンから前記第４ソフトモールドを分離する段階とによって、前記保護膜上に形成された前記第４レジストパターンをマスクとして、前記保護膜上に画素電極を含む第３導電パターン群を形成する段階と、
を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 前記第１導電パターン群を形成する段階は、前記第１レジストパターンをマスクとして前記ゲート金属層をエッチングする段階と、前記第１レジストパターンを除去する段階とを更に含むことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
- 前記第２導電パターン群と半導体パターンを形成する段階は、前記ゲート絶縁膜上に前記半導体層として第１半導体層及び不純物がドーピングされた第２半導体層を順次に形成する段階と、前記第２レジストパターンをマスクとして前記データ金属層を湿式エッチングする段階と、前記第２レジストパターンをマスクとして前記第１及び第２半導体層を乾式エッチングする段階と、前記第２レジストパターンをアッシングして、前記第２導電パターン群に対応する第２レジストパターンを形成する段階と、前記アッシングされた第２レジストパターンをマスクとして前記チャンネルと対応する前記データ金属層と前記第２半導体層をエッチングする段階と、前記第２レジストパターンを除去する段階とを更に含むことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
- 前記コンタクトホールを持つ保護膜を形成する段階は、前記第３レジストパターンをマスクとして前記保護膜をエッチングする段階と、前記第３レジストパターンを除去する段階とを更に含むことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
- 前記画素電極を含む第３導電パターン群を形成する段階は、前記第４レジストパターンをマスクとして前記透明導電性膜をエッチングする段階と、前記第４レジストパターンを除去する段階とを更に含むことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
- 前記第１乃至第４レジストパターンの少なくともいずれか一つを形成する段階は、前記第１乃至第４ソフトモールドのいずれか一つの自重で前記第１乃至第４レジストパターンの少なくともいずれか一つを１０分〜２時間の間、１３０℃以下の温度で加圧する段階を含むことを特徴とする請求項２乃至請求項５のうちいずれか一項に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記第１乃至第４レジストの少なくともいずれか一つは、エチルアルコール溶液にノボラック樹脂が５〜３０wt％添加された溶液を含むことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
- 前記第１乃至第４ソフトモールドの少なくともいずれか一つは、ポリジメチルシロキサン、ポリウレタン及びクロスリンクノボラック樹脂のいずれか一つを含むことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
- 前記第１乃至第４レジストパターンのうちいずれか一つを除去する段階は、アルコール系列のストリップ溶液を利用して除去することを特徴とする請求項２乃至請求項５のうちいずれか一項記載の薄膜トランジスタアレイ基板の製造方法。
- 基板上に導電層、半導体層及び絶縁層の少なくともいずれか一つの薄膜を形成する段階と、前記薄膜上にレジストを形成する段階と、
前記薄膜とソフトモールドが接触されるように前記ソフトモールドを前記レジストに加圧することと同時に前記基板を熱処理してレジストパターンを形成する段階と、
前記レジストパターンから前記ソフトモールドを分離する段階と、
前記レジストパターンをマスクとして前記薄膜をエッチングして導電パターン、半導体パターン及び絶縁パターンの少なくともいずれか一つを形成する段階と、
前記レジストパターンを除去する段階とを含み、
前記ソフトモールドは、前記レジストパターンと対応する溝と前記薄膜と接触する突起を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 前記薄膜とソフトモールドが接触されるように前記ソフトモールドを前記レジストに加圧してレジストパターンを形成する段階は、前記ソフトモールドの自重で前記レジストを１０分〜２時間の間に１３０℃以下の温度で加圧して前記レジストが前記ソフトモールドの溝内に移動させる段階を含むことを特徴とする請求項１０記載の薄膜トランジスタアレイ基板の製造方法。
- 前記レジストは、エチルアルコール溶液にノボラック樹脂が５〜３０wt％添加された溶液を含むことを特徴とする請求項１０記載の薄膜トランジスタアレイ基板の製造方法。
- 前記ソフトモールドは、ポリジメチルシロキサン、ポリウレタン及びクロスリンクノボラック樹脂のいずれか一つを含むことを特徴とする請求項１０記載の薄膜トランジスタアレイ基板の製造方法。
- 前記レジストパターンを除去する段階は、アルコール系列のストリップ溶液を利用して除去することを特徴とする請求項１０記載の薄膜トランジスタアレイ基板の製造方法。
- 前記ソフトモールドを前記レジストに加圧する段階は、前記レジストにソフトモールドの自重を加える段階を含むことを特徴とする請求項１０記載の薄膜トランジスタアレイ基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098096A KR101050292B1 (ko) | 2003-12-27 | 2003-12-27 | 박막트랜지스터 어레이 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005197699A JP2005197699A (ja) | 2005-07-21 |
| JP4021440B2 true JP4021440B2 (ja) | 2007-12-12 |
Family
ID=34698576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004375989A Expired - Fee Related JP4021440B2 (ja) | 2003-12-27 | 2004-12-27 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7198968B2 (ja) |
| JP (1) | JP4021440B2 (ja) |
| KR (1) | KR101050292B1 (ja) |
| CN (1) | CN100336168C (ja) |
| DE (1) | DE102004051839B4 (ja) |
| TW (1) | TWI304912B (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100606449B1 (ko) * | 2003-12-29 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
| KR20070014715A (ko) * | 2005-07-29 | 2007-02-01 | 삼성전자주식회사 | 개구율이 향상된 어레이 기판 및 이의 제조방법 |
| JP4738959B2 (ja) * | 2005-09-28 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 配線構造体の形成方法 |
| KR101252083B1 (ko) | 2005-12-22 | 2013-04-12 | 엘지디스플레이 주식회사 | 유기 전계발광 표시장치 및 그 제조방법 |
| KR101157966B1 (ko) | 2005-12-29 | 2012-06-25 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| KR101261450B1 (ko) | 2006-02-06 | 2013-05-10 | 삼성디스플레이 주식회사 | 액정 표시 장치와 그 제조 방법 |
| KR101230315B1 (ko) * | 2006-02-08 | 2013-02-06 | 삼성디스플레이 주식회사 | 표시장치용 몰드와 이를 이용한 표시장치의 제조방법 |
| US20070284680A1 (en) * | 2006-04-20 | 2007-12-13 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device using the same |
| KR100857521B1 (ko) * | 2006-06-13 | 2008-09-08 | 엘지디스플레이 주식회사 | 박막트랜지스터 제조용 몰드의 제조방법 및 그 제조장비 |
| US7746444B2 (en) * | 2006-06-26 | 2010-06-29 | Lg Display Co., Ltd. | Array substrate, liquid crystal display device having the same, and manufacturing method thereof |
| KR101358255B1 (ko) * | 2006-06-27 | 2014-02-05 | 엘지디스플레이 주식회사 | 광경화 타입 소수성 몰드 및 그 제조방법 |
| KR100832298B1 (ko) * | 2006-06-29 | 2008-05-26 | 엘지디스플레이 주식회사 | 패턴 형성용 레지스트와 이를 이용한 소프트몰드 제조방법 |
| KR101282404B1 (ko) * | 2006-09-05 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치의 제조 방법 |
| KR101370969B1 (ko) * | 2006-11-30 | 2014-03-10 | 엘지디스플레이 주식회사 | 광경화성의 유기 물질 |
| CN100446222C (zh) * | 2007-03-28 | 2008-12-24 | 友达光电股份有限公司 | 薄膜晶体管基板的制造方法 |
| KR20080096901A (ko) * | 2007-04-30 | 2008-11-04 | 삼성전자주식회사 | 임프린트방법 및 상기 임프린트방법을 이용한 표시기판제조방법 |
| KR101381252B1 (ko) | 2007-06-05 | 2014-04-04 | 삼성디스플레이 주식회사 | 임프린트 장치, 이의 제조 방법 및 이를 이용한 박막패터닝 방법 |
| KR101409544B1 (ko) * | 2007-12-21 | 2014-06-20 | 엘지디스플레이 주식회사 | 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 |
| JP5243887B2 (ja) | 2008-02-12 | 2013-07-24 | 富士フイルム株式会社 | ナノインプリント用硬化性組成物およびパターン形成方法 |
| CN101540298B (zh) * | 2008-03-21 | 2012-02-29 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR100974885B1 (ko) * | 2008-07-29 | 2010-08-11 | 한국전자통신연구원 | 박막 트랜지스터 및 그 제조 방법 |
| JP5611519B2 (ja) | 2008-10-29 | 2014-10-22 | 富士フイルム株式会社 | ナノインプリント用組成物、パターンおよびその形成方法 |
| JP2010186979A (ja) | 2008-12-03 | 2010-08-26 | Fujifilm Corp | インプリント用硬化性組成物、パターン形成方法およびパターン |
| US8999221B2 (en) | 2008-12-03 | 2015-04-07 | Fujifilm Corporation | Curable composition for imprints, patterning method and pattern |
| JP5665329B2 (ja) | 2009-03-09 | 2015-02-04 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5564383B2 (ja) | 2009-09-30 | 2014-07-30 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5671302B2 (ja) | 2009-11-10 | 2015-02-18 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| KR101801974B1 (ko) * | 2009-12-31 | 2017-11-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법 |
| US8871590B2 (en) * | 2009-12-31 | 2014-10-28 | Lg Display Co., Ltd. | Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof |
| JP5712003B2 (ja) | 2010-04-07 | 2015-05-07 | 富士フイルム株式会社 | インプリント用硬化性組成物およびインプリント用重合性単量体の製造方法 |
| JP6215512B2 (ja) | 2010-06-30 | 2017-10-18 | 富士フイルム株式会社 | メンテナンス液 |
| JP5753749B2 (ja) | 2010-09-27 | 2015-07-22 | 富士フイルム株式会社 | インプリント用硬化性組成物の製造方法 |
| US8921948B2 (en) | 2011-01-12 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5982125B2 (ja) | 2011-01-12 | 2016-08-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8536571B2 (en) | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP5888990B2 (ja) * | 2011-01-12 | 2016-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5739185B2 (ja) | 2011-02-15 | 2015-06-24 | 富士フイルム株式会社 | インプリント用硬化性組成物の製造方法 |
| KR101686024B1 (ko) | 2011-04-27 | 2016-12-13 | 후지필름 가부시키가이샤 | 임프린트용 경화성 조성물, 패턴 형성 방법 및 패턴 |
| JP5829177B2 (ja) | 2011-07-12 | 2015-12-09 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5696017B2 (ja) | 2011-09-27 | 2015-04-08 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5788759B2 (ja) | 2011-10-18 | 2015-10-07 | 富士フイルム株式会社 | インプリント用硬化性組成物およびその保存方法 |
| US20130126467A1 (en) * | 2011-11-18 | 2013-05-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing conductive lines with small line-to-line space |
| US9308616B2 (en) | 2013-01-21 | 2016-04-12 | Innovative Finishes LLC | Refurbished component, electronic device including the same, and method of refurbishing a component of an electronic device |
| JP2014228834A (ja) * | 2013-05-27 | 2014-12-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9366932B2 (en) * | 2013-09-24 | 2016-06-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same |
| CN103474396B (zh) * | 2013-09-24 | 2015-09-02 | 深圳市华星光电技术有限公司 | Tft-lcd阵列基板的制造方法 |
| GB2526316B (en) * | 2014-05-20 | 2018-10-31 | Flexenable Ltd | Production of transistor arrays |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580530A (ja) * | 1991-09-24 | 1993-04-02 | Hitachi Ltd | 薄膜パターン製造方法 |
| US6518189B1 (en) * | 1995-11-15 | 2003-02-11 | Regents Of The University Of Minnesota | Method and apparatus for high density nanostructures |
| KR100495807B1 (ko) * | 1998-05-15 | 2005-10-12 | 삼성전자주식회사 | 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법 |
| KR100434840B1 (ko) * | 2001-08-06 | 2004-06-07 | 주식회사 미뉴타텍 | 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법 |
| US7001541B2 (en) * | 2001-09-14 | 2006-02-21 | Inphase Technologies, Inc. | Method for forming multiply patterned optical articles |
| CN100347608C (zh) * | 2001-09-25 | 2007-11-07 | 米卢塔技术株式会社 | 利用毛细作用力在基体上形成微型图案的方法 |
| US6653030B2 (en) * | 2002-01-23 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Optical-mechanical feature fabrication during manufacture of semiconductors and other micro-devices and nano-devices that include micron and sub-micron features |
| KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100499371B1 (ko) * | 2002-04-17 | 2005-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100878236B1 (ko) * | 2002-06-12 | 2009-01-13 | 삼성전자주식회사 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
| KR100450832B1 (ko) * | 2002-07-15 | 2004-10-12 | 엘지전자 주식회사 | 모세관 몰딩법에 의한 플라즈마 디스플레이 소자의 격벽제조방법 및 그것의 페이스트 조성물 |
-
2003
- 2003-12-27 KR KR1020030098096A patent/KR101050292B1/ko active IP Right Grant
-
2004
- 2004-08-06 CN CNB2004100705545A patent/CN100336168C/zh not_active Expired - Fee Related
- 2004-10-21 US US10/969,179 patent/US7198968B2/en not_active Expired - Fee Related
- 2004-10-25 DE DE102004051839.4A patent/DE102004051839B4/de not_active Expired - Fee Related
- 2004-12-14 TW TW093138775A patent/TWI304912B/zh not_active IP Right Cessation
- 2004-12-27 JP JP2004375989A patent/JP4021440B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050142714A1 (en) | 2005-06-30 |
| DE102004051839B4 (de) | 2014-05-22 |
| DE102004051839A1 (de) | 2005-07-28 |
| KR101050292B1 (ko) | 2011-07-19 |
| CN100336168C (zh) | 2007-09-05 |
| CN1638019A (zh) | 2005-07-13 |
| JP2005197699A (ja) | 2005-07-21 |
| KR20050066745A (ko) | 2005-06-30 |
| TWI304912B (en) | 2009-01-01 |
| US7198968B2 (en) | 2007-04-03 |
| TW200521597A (en) | 2005-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4021440B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP4718999B2 (ja) | 薄膜トランジスタ基板の製造方法、および、液晶表示装置の薄膜トランジスタ製造方法 | |
| JP4658514B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| JP4015137B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| US7602464B2 (en) | Organic thin film transistor array substrate and fabrication method thereof | |
| US20020176040A1 (en) | Reflective and transflective liquid crystal display devices and a fabricating method thereof | |
| KR101074947B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US20120099058A1 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| KR20070081416A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR101030524B1 (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101055201B1 (ko) | Ｃｏｔ형 액정표시소자의 제조방법 | |
| KR100983593B1 (ko) | 액정표시소자의 제조방법 | |
| KR101267067B1 (ko) | 유기 박막 트랜지스터 및 그 제조방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20060104146A (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| KR101030532B1 (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US20090053861A1 (en) | Method for fabricating pixel structure | |
| KR101236240B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20080046442A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR20080046446A (ko) | 박막 트랜지스터의 제조방법 및 박막 트랜지스터 어레이기판의 제조방법 | |
| KR20080041333A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| WO2011074175A1 (ja) | 表示装置及びその製造方法 | |
| KR20050064929A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20060011413A (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4021440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |