DE102004051839A1

DE102004051839A1 - Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats

Info

Publication number: DE102004051839A1
Application number: DE102004051839A
Authority: DE
Inventors: Gee Sung Chae; Jin Wuk Kim
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2003-12-27
Filing date: 2004-10-25
Publication date: 2005-07-28
Anticipated expiration: 2024-10-26
Also published as: US20050142714A1; JP4021440B2; TWI304912B; CN100336168C; TW200521597A; CN1638019A; US7198968B2; KR101050292B1; JP2005197699A; DE102004051839B4; KR20050066745A

Abstract

Es ist ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats geschaffen. Das Verfahren umfasst Folgendes: Herstellen einer ersten Leitungsmustergruppe auf einem Substrat unter Verwendung eines ersten Ätzresists und einer ersten weichen Form, wobei diese erste Leitungsmustergruppe über eine Gateelektrode und eine Gateleitung verfügt; Herstellen eines Gateisolierfilms auf dem Substrat und der ersten Leitungsmustergruppe; Herstellen einer zweiten Leitungsmustergruppe und eines Halbleitermusters auf dem Gateisolierfilm unter Verwendung eines zweiten Ätzresists und einer zweiten weichen Form, wobei die zweite Leitungsmustergruppe über eine Sourceelektrode, eine Drainelektrode und eine Datenleitung verfügt und wobei das Halbleitermuster zwischen der Sourceelektrode und der Drainelektrode einen Kanalbereich bildet; Herstellen eines Passivierungsfilms auf dem Gateisolierfilm, der zweiten Leitungsmustergruppe und dem Halbleitermuster unter Verwendung eines dritten Ätzresists und einer dritten weichen Form, wobei im Passivierungsfilm ein Kontaktloch ausgebildet wird; und Herstellen einer dritten Leitungsmustergruppe auf dem Passivierungsfilm unter Verwendung eines vierten Ätzresists und einer vierten weichen Form, wobei diese dritte Leitungsmustergruppe über eine Pixelelektrode verfügt.

Description

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG
Die Erfindung betrifft ein Dünnschichttransistorarray-Substrat, und spezieller betrifft sie ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats mit einem Strukturierungsprozess.

BESCHREIBUNG DER EINSCHLÄGIGEN TECHNIK

Im Allgemeinen steuern Flüssigkristalldisplays (LCDs) die Lichttransmission eines Flüssigkristallmaterials unter Verwendung eines elektrischen Felds, um dadurch ein Bild anzuzeigen. Das Flüssigkristalldisplay, bei dem eine auf einem oberen Substrat ausgebildete gemeinsame Elektrode und eine auf einem unteren Substrat ausgebildete Pixelelektrode einander zugewandt zugeordnet sind, steuert einen Flüssigkristall entsprechend einem elektrischen Feld an, das zwischen der gemeinsamen Elektrode und der Pixelelektrode erzeugt wird.

Ein Flüssigkristalldisplay verfügt über ein Dünnschichttransistorarray-Substrat (oder ein unteres Substrat) und ein Farbfilterarray-Substrat (oder ein oberes Substrat), die einander zugewandt sind und miteinander verbunden sind, einen Abstandshalter zum gleichmäßigen Aufrechterhalten eines Zellenzwischenraums zwischen den zwei Substraten, und einen Flüssigkristall, der in den durch den Abstandshalter aufrecht erhaltenen Zellenzwischenraum eingefüllt ist. Das Dünnschichttransistorarray-Substrat verfügt über eine Vielzahl von Signalleitungen, eine Vielzahl von Dünnschichttransistoren sowie einen Ausrichtungsfilm für Flüssigkristallausrichtung auf ihm. Das Farbfilterarray-Substrat verfügt über ein Farbfilter zum Repräsentieren einer Farbe, eine Schwarzmatrix zum Verhindern eines Ausleckens von Licht sowie einen Ausrichtungsfilm zur Flüssigkristallausrichtung auf diesem.

Die 1 ist eine Draufsicht zum Veranschaulichen eines einschlägigen Dünnschichttransistorarray-Substrats, und die 2 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang einer Linie II-II' in der 1.

Gemäß den 1 und 2 verfügt das einschlägige Dünnschichttransistorarray-Substrat über eine Gateleitung 2, eine Datenleitung 4 und einen dazwischen ausgebildeten Gateisolierfilm 12 auf einem unteren Substrat 1, wobei sich die Gateleitung 2 und die Datenleitung 4 einander schneiden. An jeder Schnittstelle ist ein Dünnschichttransistor 30 ausgebildet, und in einem durch die Schnittstelle gebildeten Pixelbereich 5 ist eine Pixelelektrode 22 ausgebildet. In einem Überlappungsabschnitt zwischen der Gateleitung 2 und einer Speicherelektrode 28 ist ein Speicherkondensator 40 ausgebildet. Mit der Gateleitung 2 ist ein Gate-Kontaktfleck 50 verbunden, und mit der Datenleitung 4 ist ein Daten-Kontaktfleck 60 verbunden. Die Gateleitung 2, die ein Gatesignal zuführt, und die Datenleitung 4, die ein Datensignal zuführt, sind mit einer Schnittstellenstruktur ausgebildet, um dadurch den Pixelbereich 5 zu bilden. Der Dünnschichttransistor 30 reagiert auf das Gatesignal auf der Gateleitung 2, so dass das Pixelsignal auf der Datenleitung 4 in die Pixelelektrode 22 geladen wird.

Zu diesem Zweck verfügt der Dünnschichttransistor 30 über eine mit der Gateleitung 2 verbundene Gateelektrode 6, eine mit der Datenleitung 4 verbundene Sourceelektrode 8 und eine mit der Pixelelektrode 22 verbundene Drainelektrode 10. Ferner verfügt der Flüssigkristall 30 über eine aktive Schicht 14 in Überlappung mit der Gateelektrode 6, wobei zwischen der aktiven Schicht 14 und der Gateelektrode 6 ein Gateisolierfilm 12 positioniert ist, um zwischen der Sourceelektrode 8 und der Drainelektrode 10 einen Kanal zu bilden. Die aktive Schicht 14 ist in Überlappung mit der Datenleitung 4, einer unteren Daten-Kontaktfleckelektrode 62 und der Speicherelektrode 28 ausgebildet. Auf der aktiven Schicht 14 ist ferner eine ohmsche Kontaktschicht 16 zum Herstellen eines ohmschen Kontakts zur Datenleitung 4, zur Sourceelektrode 8, zur Drainelektrode 10, zur unteren Daten-Kontaktfleckelektrode 62 und zur Speicherelektrode 28 ausgebildet. Die Pixelelektrode 22, die durch ein erstes Kontaktloch 20, das einen Passivierungsfilm 18 durchdringt, mit der Drainelektrode 10 des Dünnschichttransistors 30 verbunden ist, ist im Pixelbereich 5 ausgebildet.

Demgemäß wird zwischen der Pixelelektrode 22, an die das Pixelsignal über den Dünnschichttransistor 30 geliefert wird, und einer gemeinsamen Elektrode, an die die Referenzspannung geliefert wird, ein elektrisches Feld erzeugt. Darüber hinaus drehen sich die zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilterarray-Substrat angeordneten Flüssigkristallmoleküle aufgrund des elektrischen Felds wegen der dielektrischen Anisotropie. Die Lichttransmission des Pixelbereichs 5 differiert abhängig vom Ausmaß der Drehung der Flüssigkristallmoleküle, um dadurch die Darstellung von Bildern zu ermöglichen.

Der Speicherkondensator 40 verfügt über eine Gateleitung 2, eine Speicherelektrode 28 in Überlappung mit der Gateleitung 2, wobei der Gateisolierfilm 12, die aktive Schicht 14 und die ohmsche Kontaktschicht 16 dazwischen positioniert sind, und eine Pixelelektrode 22, die über ein zweites im Passivierungsfilm 18 ausgebildetes Kontaktloch 42 mit der Speicherelektrode 28 verbunden ist. Der Speicherkondensator 40 ermöglicht es, ein in die Pixelelektrode 22 geladenes Pixelsignal stabil bis zum Laden des nächsten Pixelsignals aufrecht zu erhalten.

Der Gate-Kontaktfleck 50 ist mit einem Gatetreiber (nicht dargestellt) verbunden, und er liefert ein Gatesignal an die Gateleitung 2. Der Gate-Kontaktfleck 50 verfügt über eine untere Gate-Kontaktfleckelektrode 52, die sich ausgehend von der Gateleitung 2 erstreckt, und eine obere Gate-Kontaktfleckelektrode 54, die mit der unteren Gate-Kontaktfleckelektrode 52 unter Verwendung eines dritten Kontaktlochs 56 verbunden ist, das durch den Gateisolierfilm 12 und den Passivierungsfilm 18 dringt.

Der Daten-Kontaktfleck 60 ist mit einem Datentreiber (nicht dargestellt) verbunden und er liefert ein Datensignal an die Datenleitung 4. Der Daten-Kontaktfleck 60 verfügt über eine untere Daten-Kontaktfleckelektrode 62, die sich ausgehend von der Datenleitung 4 erstreckt, und eine obere Daten-Kontaktfleckelektrode 64, die mit der unteren Daten-Kontaktfleckelektrode 62 unter Verwendung eines den Passivierungsfilm 18 durchdringenden vierten Kontaktlochs 66 verbunden ist.

Nun wird ein Verfahren zum Herstellen des Dünnschichttransistor-Substrats mit dem oben genannten Aufbau unter Verwendung eines Prozesses mit vier Masken unter Bezugnahme auf die 3A bis 3H detailliert beschrieben.

Als Erstes wird, wie es in der 3A dargestellt ist, auf dem oberen Substrat 1 durch eine Abscheidungstechnik, wie Sputtern, eine Gatemetallschicht 5 hergestellt. Dann wird durch einen Fotolithografieprozess, wie einen Belichtungsprozess, unter Verwendung einer ersten Maske 70, die einen Abschirmungsbereich S2 und einen Belichtungsbereich S1 definiert, und einen Entwicklungsprozess ein Fotoresistmuster 72 ausgebildet. Die Gatemetallschicht 5 wird unter Verwendung des Fotoresistmusters 72 durch einen Ätzprozess strukturiert, um dadurch eine erste Leitungsmustergruppe mit der Gateleitung 2, der Gateelektrode 6 und der unteren Gate-Kontaktfleckelektrode 52 auf dem unteren Substrat 1 auszubilden, wie es in der 3B dargestellt ist.

Auf dem unteren Substrat 1, das mit der ersten Leitungsmustergruppe versehen ist, werden durch Abscheidungstechniken, wie plasmaverstärkte chemische Dampfabscheidung (PECVD) und Sputtern usw., der Gateisolierfilm 12, eine Schicht 15 aus amorphem Silicium, eine Schicht 17 aus amorphem N⁺-Silicium sowie eine Datenmetallschicht 19 sequenziell hergestellt, wie es in der 3C dargestellt ist.

Dann wird durch einen Fotolithografieprozess mit einem Belichtungsprozess unter Verwendung einer zweiten Maske 74, die einen Belichtungsbereich S1, einen Abschirmungsbereich S2 und einen Teilbelichtungsbereich S3 bildet, und einen Entwicklungsprozess ein Fotoresistmuster 76 hergestellt. In diesem Fall wird als zweite Maske 74 eine beugende Belichtungsmaske mit einem beugenden Belichtungsbereich in einem Kanalbereich des Dünnschichttransistors verwendet, so dass das Fotoresistmuster 76 im Kanalbereich eine niedrigere Höhe als die Fotoresistmuster in anderen Bereichen aufweisen kann. Anschließend wird eine Datenmetallschicht 19 durch einen Nassätzprozess unter Verwendung des Fotoresistmusters 7G strukturiert, um dadurch eine zweite Leitungsmustergruppe mit der Datenleitung 4, der Sourceelektrode 8, der integral mit der Sourceelektrode 8 ausgebildeten Drainelektrode 10 und der Speicherelektrode 28 auszubilden, wie es in der 3D dargestellt ist. Als Nächstes werden die Schicht aus amorphem Silicium und die Schicht aus amorphem N⁺-Silicium gleichzeitig durch einen Trockenätzprozess unter Verwendung desselben Fotoresistmusters strukturiert, um dadurch die ohmsche Kontaktschicht 14 und die aktive Schicht 16 zu bilden. Das Fotoresistmuster mit relativ niedriger Höhe wird durch Veraschen aus dem Kanalbereich entfernt, und danach werden die Datenmetallschicht und die ohmsche Kontaktschicht 16 im Kanalbereich durch den Trockenätzprozess geätzt. So wird die aktive Schicht 16 im Kanalbereich freigelegt, so dass die Sourceelektrode 8 von der Drainelektrode 10 getrennt ist.

Der Passivierungsfilm 18 wird vollständig auf dem mit der zweiten Leitungsmustergruppe versehenen Gateisolierfilm 12 durch eine Abscheidungstechnik, wie plasmaverstärkte chemische Dampfabscheidung (PECVD), ausgebildet, wie es in der 3E dargestellt ist. Dann wird durch einen Fotolithografieprozess mit einem Belichtungsprozess unter Verwendung einer dritten Maske 78, die einen Abschirmungsbereich S2 und einen Belichtungsbereich S1 bildet und einen Entwicklungsprozess auf dem Passivierungsfilm 18, ein Fotoresistmuster 80 ausgebildet. Der Passivierungsfilm 18 wird unter Verwendung des Fotoresistmusters 80 durch Ätzen strukturiert, um dadurch ein erstes bis viertes Kontaktloch 20, 42, 56 und 66 zu schaffen, wie es in der 3F dargestellt ist.

Wie es in der 3D dargestellt ist, wird ein transparenter, leitender Film 23 durch eine Abscheidungstechnik, wie Sputtern usw., auf den Passivierungsfilm 18 aufgetragen, der über das erste bis vierte Kontaktloch 20, 42, 56 und 66 verfügt. Dann wird durch einen Fotolithografieprozess mit einem Belichtungsprozess unter Verwendung einer vierten Maske 82, die einen Abschirmungsbereich S2 und einen Belichtungsbe reich S1 bildet, und einen Entwicklungsprozess ein Fotoresistmuster 84 ausgebildet. Der transparente, leitende Film 23 wird durch Ätzen unter Verwendung des Fotoresistmusters strukturiert, um dadurch eine dritte Leitungsmustergruppe mit der Pixelelektrode 22, der oberen Gate-Kontaktfleckelektrode 54 und der oberen Daten-Kontaktfleckelektrode 64 zu bilden.

Wie oben beschrieben, verfügt bei diesem Dünnschichttransistorarray-Substrat und dem Verfahren zu seiner Herstellung der Fotolithografieprozess über eine Reihe von Fotoprozessen wie einen Beschichtungsprozess für einen Fotoresist, einen Maskenanordnungsprozess, einen Belichtungsprozess, einen Entwicklungsprozess und einen Abhebeprozess. Hierbei benötigt der Fotolithografieprozess viel Verarbeitungszeit, eine Vergeudung einer Abhebelösung zum Entfernen eines Fotoresistmusters und eines Fotoresists sowie eine teure Anlage wie eine Belichtungsanlage. Im Ergebnis wird die Belichtungsanordnung zunehmend teuer, wenn die Substratgröße groß wird und die Mustergröße klein wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Demgemäß ist die Erfindung auf ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats gerichtet, das im Wesentlichen eines oder mehrere der Probleme aufgrund von Einschränkungen und Nachteilen der einschlägigen Technik überwindet.

Demgemäß ist es eine Aufgabe der Erfindung, ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats zu schaffen, mit dem ein Strukturierprozess ohne Fotoprozess ausgeführt werden kann.

Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, und sie gehen teilweise aus der Beschreibung hervor oder ergeben sich durch Ausüben der Erfindung. Die Ziele und andere Vorteile der Erfindung werden durch die Struktur realisiert und erreicht, wie sie speziell in der schriftlichen Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Zeichnungen dargelegt ist.

Um diese und andere Vorteile zu erzielen und gemäß dem Zweck der Erfindung, wie sie realisiert wurde und umfassend beschrieben wird, umfasst ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats gemäß der Erfindung, also ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, das Folgende: Herstellen einer ersten Leitungsmustergruppe auf einem Substrat unter Verwendung eines ersten Ätzresists und einer ersten weichen Form, wobei diese erste Leitungsmustergruppe über eine Gateelektrode und eine Gateleitung verfügt; Herstellen eines Gateisolierfilms auf dem Substrat und der ersten Leitungsmustergruppe; Herstellen einer zweiten Leitungsmustergruppe und eines Halbleitermusters auf dem Gateisolierfilm unter Verwendung eines zweiten Ätzresists und einer zweiten weichen Form, wobei die zweite Leitungsmustergruppe über eine Sourceelektrode, eine Drainelektrode und eine Datenleitung verfügt und wobei das Halbleitermuster zwischen der Sourceelektrode und der Drainelektrode einen Kanalbereich bildet; Herstellen eines Passivierungsfilms auf dem Gateisolierfilm, der zweiten Leitungsmustergruppe und dem Halbleitermuster unter Verwendung eines dritten Ätzresists und einer dritten weichen Form, wobei im Passivierungsfilm ein Kontaktloch ausgebildet wird; und Herstellen einer dritten Leitungsmustergruppe auf dem Passivierungsfilm unter Verwendung eines vierten Ätzresists und einer vierten weichen Form, wobei diese dritte Leitungsmustergruppe über eine Pixelelektrode verfügt.

Gemäß einer anderen Erscheinungsform der Erfindung umfasst ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats das Folgende: Herstellen mindestens eines Dünnfilms einer leitenden Schicht, einer Halbleiterschicht und einer Isolierschicht auf einem Substrat; Herstellen eines Ätzresists auf dem mindestens einen Dünnfilm; Kontaktherstellung einer weichen Form unter Druck auf dem Ätzresist und gleichzeitiges Erwärmen des Substrats zum Erzeugen eines Ätzresistmusters; Trennen der weichen Form vom Ätzresistmuster; und Ätzen des Dünnfilms unter Verwendung des Ätzresistmusters als Maske, um ein leitendes Muster, ein Halbleitermuster und/oder ein Isoliermuster auszubilden.

Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd sind und dazu vorgesehen sind, für eine weitere Erläuterung der beanspruchten Erfindung zu sorgen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in dieser Beschreibung enthalten sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen der Erfindung und sie dienen gemeinsam mit der Beschreibung dazu, die Prinzipien derselben zu erläutern. In den Zeichnungen ist Folgendes dargestellt:
1 ist eine Draufsicht zum Veranschaulichen eines einschlägigen Dünnschichttransistorarray-Substrats;
2 ist eine Schnittansicht entlang einer Linie II-II' in der 1 zum Veranschaulichen des Dünnschichttransistorarray-Substrats;
3A bis 3H sind Schnittansichten zum sequenziellen Veranschaulichen eines Verfahrens zum Herstellen des in der 2 dargestellten Dünnschichttransistorarray-Substrats;
4A und 4B sind eine Draufsicht und eine Schnittansicht zum Veranschaulichen einer durch einen ersten Weichformungsprozess bei einem erfindungsgemäßen Verfahren zum Herstellen eines beispielhaften Dünnschichttransistorarray-Substrats erzeugten ersten Leitungsmustergruppe;
5A und 5C sind Schnittansichten zum Erläutern des ersten Weichformungsprozesses beim erfindungsgemäßen Verfahren zum Herstellen des beispielhaften Dünnschichttransistorarray-Substrats;
6A und 6B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen eines Halbleitermusters und einer zweiten Leitungsmustergruppe, wie durch einen zweiten Weichformungsprozess beim erfindungsgemäßen Verfahren zum Herstellen eines beispielhaften Dünnschichttransistorarray-Substrats gebildet;
7A und 7D sind Schnittansichten zum Erläutern des zweiten Weichformungsprozesses beim erfindungsgemäßen Verfahren zum Herstellen des beispielhaften Dünnschichttransistorarray-Substrats;
8A und 8B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen eines Passivierungsfilms mit einem Kontaktloch, wie durch einen dritten Weichformungsprozess beim erfindungsgemäßen Verfahren zum Herstellen eines beispielhaften Dünnschichttransistorarray-Substrats gebildet;
9A und 9C sind Schnittansichten zum Erläutern des drit ten Weichformungsprozesses beim erfindungsgemäßen Verfahren zum Herstellen des beispielhaften Dünnschichttransistorarray-Substrats;
10A und 10B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen einer durch einen vierten Weichformungsprozess beim erfindungsgemäßen Verfahren zum Herstellen eines beispielhaften Dünnschichttransistorarray-Substrats geschaffenen dritten Leitungsmustergruppe; und
11A und 11C sind Schnittansichten zum Erläutern des vierten Weichformungsprozesses beim erfindungsgemäßen Verfahren zum Herstellen des beispielhaften Dünnschichttransistorarray-Substrats.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Nun wird detailliert auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen in den beigefügten Zeichnungen Beispiele veranschaulicht sind.
Nachfolgend werden die bevorzugten Ausführungsformen der Erfindung unter Bezugnahme auf die 4A bis 11C detailliert beschrieben.
Die 4A und 4B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen einer durch einen ersten Weichformungsprozess bei einem erfindungsgemäßen Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats gebildeten ersten Leitungsmustergruppe.
Wie es in den 4A und 4B dargestellt ist, ist auf einem unteren Substrat 101 ein erstes Leitungsmuster mit einer ein Gatesignal zuführenden Gateleitung 102, eine mit der Gateleitung verbundene Gateelektrode 106 und eine sich ausgehend von der Gateleitung erstreckende untere Gate-Kontaktfleckelektrode 152 ausgebildet. Die Gateleitung 102 liefert das Gatesignal von der unteren Gate-Kontaktfleckelektrode 152 an die Gateelektrode 106. Um die erste Leitungsmustergruppe herzustellen, wird eine Gatemetallschicht 208 durch eine Abscheidungstechnik, wie Sputtern, auf dem unteren Substrat 101 hergestellt, und auf der Gatemetallschicht wird eine Ätzresistlösung 204 durch einen Beschichtungsprozess, wie Düsensprüh- oder Schleuderbeschichten, hergestellt, wie es in der 5A dargestellt ist. Hierbei enthält die Gatemetallschicht 208 ein Metall, wie ein solches des Aluminium(Al)systems mit einer Aluminium/Neodym-Legierung (AlNd), Molybdän (Mo), Kupfer (Cu), Chrom (Cr), Tantal (Ta) oder Titan (Ti). Selbstverständlich können nach Wunsch andere Materialien verwendet werden. Die Ätzresistlösung 204 enthält eine Substanz mit Wärmebeständigkeit und chemischer Beständigkeit, z.B. eine Lösung wie eine Ethanollösung, der ein Novolakharz mit ungefähr 5 Gewichts% bis 30 Gewichts% zugesetzt ist.
Anschließend wird eine erste weiche Form 200 mit einem Graben 202a und einem Vorsprung 202b auf einem oberen Teil der Ätzresistlösung 204 angeordnet. Der Graben 202a der ersten weichen Form entspricht einem Gebiet, in dem die erste Leitungsmustergruppe ausgebildet wird. Die erste weiche Form 200 verfügt über einen Kautschuk mit großer Elastizität, z.B. Polydimethylsiloxan (PDMS), Polyurethan oder ein vernetztes Novolakharz.
Die Ätzresistlösung 204 wird durch die erste weiche Form 200 während einer spezifizierten Zeit, z.B. ungefähr 10 Minuten bis 2 Stunden, mit einem Belastungsgewicht so unter Druck gesetzt, dass eine Fläche eines Vorsprungs 202b der ersten weichen Form 200 mit der Gatemetallschicht 208 in Kontakt tritt. Dabei wird das Substrat 101 bei ungefähr 130°C oder weniger gebrannt. Dann bewegt sich die Ätzresistlösung 204 durch eine Kapillarkraft, die durch den Druck zwischen der ersten weichen Form 200 und dem Substrat 101 erzeugt wird, sowie eine Abstoßungskraft, die zwischen der ersten weichen Form 200 und der Ätzresistlösung 204 erzeugt wird, in den Graben 202a der ersten weichen Form. Im Ergebnis werden der Graben 202a der ersten weichen Form 200 und ein umgekehrt übertragenes Ätzresistmuster 206 gebildet, wie es in der 5B dargestellt ist.
Danach wird die erste weiche Form 200 vom Substrat 101 getrennt, und dann wird die Gatemetallschicht 208 durch einen Ätzprozess unter Verwendung des Ätzresistmusters 206 als Maske strukturiert. Demgemäß wird eine erste Leitungsmustergruppe mit einer Gateleitung 102, einer Gateelektrode 106 und einer unteren Gate-Kontaktfleckelektrode 152 gebildet, wie es in der 5C dargestellt ist. Ferner wird der Rest des auf der ersten Leitungsmustergruppe verbliebenen Ätzresistmusters 206 durch einen Abhebeprozess unter Verwendung einer Abhebeflüssigkeit, vorzugsweise eines umweltfreundlichen Alkoholsystems, entfernt.
Die 6A und 6B sind eine Draufsicht und eine Schnittansicht zum Veranschaulichen eines zweiten Weichformungsprozesses bei einem erfindungsgemäßen Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats.
Wie es in den 6A und 6B dargestellt ist, wird eine zweite Leitungsmustergruppe hergestellt, die Folgendes aufweist: ein Halbleitermuster mit einer auf einem Gateisolierfilm 112 und eine ohmsche Kontaktschicht 116 geschichteten aktiven Schicht 114, eine Datenleitung 104, eine mit der Datenleitung 104 verbundene Sourceelektrode 108, eine der Sourceelektrode 108 zugewandte Drainelektrode 110, wobei dazwischen ein Kanal positioniert ist, eine sich ausgehend von der Datenleitung 104 erstreckende untere Daten-Kontaktfleckelektrode 162, und eine Speicherelektrode 128, die einen Speicherkondensator bildet. Hierbei bilden die Halbleitermuster 114 und 116 einen Kanal zwischen der Sourceelektrode 108 und der Drainelektrode 110. Die Datenleitung 104 liefert ein Datensignal von der unteren Daten-Kontaktfleckelektrode 162 an die Sourceelektrode 108, und sie schneidet die Gateleitung 102, um einen Pixelbereich 105 zu bilden.
Um das Halbleitermuster und die zweite Leitungsmustergruppe herzustellen, werden der Gateisolierfilm 112, eine erste Halbleiterschicht 215, eine zweite Halbleiterschicht 217 und eine Datenmetallschicht 219 sequenziell durch Abscheidungstechniken, wie ein plasmaverstärktes chemisches Dampfabscheidungs(PECVD)verfahren und ein Sputterverfahren, auf dem mit der ersten Leitungsmustergruppe versehenen unteren Substrat 101 hergestellt, wie es in der 7A dargestellt ist. Hierbei besteht der Gateisolierfilm 112 aus einem anorganischen, isolierenden Material, wie Siliciumoxid SiO_x und Siliciumnitrid SiN_x, die erste Halbleiterschicht 215 besteht aus amorphem Silicium, in das kein Fremdstoff dotiert ist, und die zweite Halbleiterschicht 217 besteht aus amorphem Silicium, das mit einem Fremdstoff vom n- oder p-Typ dotiert ist. Die Datenmetallschicht 219 besteht aus einem Metall, wie einem Aluminium(Al)system, Molybdän (Mo) und Kupfer (Cu).
Danach wird durch einen Beschichtungsprozess wie Düsensprühen und Schleuderbeschichten eine Ätzresistlösung 214 auf die Datenmetallschicht 219 aufgetragen, wie es in der 7A dargestellt ist. Auf der Ätzresistlösung 214 wird eine weiche Form 210, vorzugsweise aus einem Material, das mit dem der ersten weichen Form identisch ist, angeordnet. Die zweite weiche Form 210 verfügt über einen ersten Vorsprung 212a und eine zweiten Vorsprung 212b mit voneinander ver schiedenen Höhen d1 und d2 sowie einen zwischen dem ersten Vorsprung 212a und dem zweiten Vorsprung 212b und zwischen den ersten Vorsprüngen 212a ausgebildeten Graben 212c. Hierbei ist der Vorsprung 212b in einem einem Kanalbereich eines Dünnschichttransistors 130 entsprechenden Gebiet ausgebildet, und der Graben 212a ist entsprechend in einem Gebiet ausgebildet, in dem die zweite Leitungsmustergruppe hergestellt wird.
Die Ätzresistlösung 214 wird durch die zweite weiche Form 210 während einer spezifizierten Zeit, z.B. ungefähr 10 Minuten bis 2 Stunden, mit einem Belastungsgewicht so unter Druck gesetzt, dass eine Fläche eines Vorsprungs 212b der zweiten weichen Form 210 mit der Datenmetallschicht 219 in Kontakt tritt. Dabei wird das Substrat 101 bei ungefähr 130 °C oder weniger gebrannt. Dann bewegt sich die Ätzresistlösung 214 durch eine Kapillarkraft, die durch den Druck zwischen der zweiten weichen Form 210 und dem Substrat 101 erzeugt wird, und eine Abstoßungskraft, die zwischen der zweiten weichen Form 210 und der Ätzresistlösung 214 erzeugt wird, in den Graben 212c der zweiten weichen Form 210. Im Ergebnis werden der Graben 212c der zweiten weichen Form 210 und ein umgekehrt übertragenes Ätzresistmuster 216 mit gestuftem Teil ausgebildet, wie es in der 7B dargestellt ist. Anders gesagt, verfügt das in einem dem zweiten Vorsprung 212b entsprechenden Gebiet ausgebildete Ätzresistmuster 216 über eine zweite Höhe h2, die niedriger als eine erste Höhe h1 des Ätzresistmusters 126 ist, das in einem dem Graben 212c entsprechenden Gebiet ausgebildet wird.
Danach wird die zweite weiche Form 210 vom Substrat 101 getrennt, und dann wird die Datenmetallschicht durch einen Nassätzprozess unter Verwendung des Ätzresistmusters 216 als Maske strukturiert. Demgemäß wird eine zweite Leitungsmustergruppe mit der Speicherelektrode 128, der Datenleitung 104, der Sourceelektrode 108 und der mit der Datenleitung 104 verbundenen Drainelektrode 110 sowie der sich ausgehend von der Datenleitung 104 erstreckenden unteren Daten-Kontaktfleckelektrode 162 gebildet, wie es in der 7C dargestellt ist. Hierbei wird die Datenleitung 104 die Gateleitung 102 schneidend ausgebildet, um einen Pixelbereich 105 zu bilden.
Anschließend werden die erste und die zweite Halbleiterschicht 215 und 217 durch einen Trockenätzprozess unter Verwendung des Ätzresistmusters 216 als Maske strukturiert. Demgemäß werden die aktive Schicht 114 und die ohmsche Kontaktschicht 116 entlang der zweiten Leitungsmustergruppe ausgebildet.
Als Nächstes wird das Ätzresistmuster 216 mit der zweiten Höhe h2 durch einen Veraschungsprozess unter Verwendung eines Sauerstoff(O₂)plasmas entfernt, wodurch das Ätzresistmuster 216 mit der ersten Höhe h1 ungefähr so niedrig wie die zweite Höhe h2 wird. D.h., dass das Resistmuster 216 eine Höhe aufweist, die um die zweite Höhe h2 niedriger als die erste Höhe h1 ist. Die Datenmetallschicht und die ohmsche Kontaktschicht 116, die in einem Kanalbereich des Dünnschichttransistors ausgebildet sind, werden durch einen Ätzprozess unter Verwendung des Ätzresistmusters 216 entfernt, und daher wird die Drainelektrode 110 von der Sourceelektrode 108 getrennt, wie es in der 7D dargestellt ist. Ferner wird der Rest des auf der zweiten Leitungsmustergruppe verbliebenen Ätzresistmusters 216 durch einen Abhebeprozess unter Verwendung einer Abhebeflüssigkeit, vorzugsweise eines umweltfreundlichen Alkoholsystems, entfernt.
Die 8A und 8B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen eines dritten Weichformungsprozesses bei einem erfindungsgemäßen Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats.
Auf dem mit der zweiten Leitungsmustergruppe versehenen Gateisolierfilm 112 wird ein Passivierungsfilm 118 mit einem ersten bis vierten Kontaktloch 120, 142, 156 und 166 hergestellt, wie es in den 8A bis 8B dargestellt ist. Um den Passivierungsfilm 118 mit dem ersten bis vierten Kontaktloch 120, 142, 156 und 166 herzustellen, wird der Passivierungsfilm 118 durch eine Abscheidungstechnik, wie plasmaverstärkte chemische Dampfabscheidung (PECVD) auf dem Gateisolierfilm 112 hergestellt, und eine Ätzresistlösung 224 wird durch einen Beschichtungsprozess, wie Düsensprühen und Schleuderbeschichten, auf dem Passivierungsfilm 118 hergestellt, wie es in der 9A dargestellt ist. Hierbei verfügt der Passivierungsfilm 118 über ein anorganisches, isolierendes Material, wie den Gateisolierfilm 112, oder ein organisches, isolierendes Material mit kleiner Dielektrizitätskonstante, wie eine organische Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan) und dergleichen. Die Ätzresistlösung 224 verfügt über eine Substanz mit Wärmebeständigkeit und chemischer Beständigkeit, z.B. eine Ethanollösung, der ein Novolakharz mit ungefähr 5 Gewichts% bis 30 Gewichts% zugesetzt ist.
Anschließend wird eine dritte weiche Form 220 mit einem Graben 222a und einem Vorsprung 222b auf einem oberen Teil der Ätzresistlösung 224 angeordnet. Der Vorsprung 222b der dritten weichen Form 220 entspricht einem Gebiet, in dem das erste bis vierte Kontaktloch hergestellt werden. Die Ätzresistlösung 224 wird durch die dritte weiche Form 220 während einer spezifizierten Zeit, z.B. ungefähr 10 Minuten bis 2 Stunden, mit einem Belastungsgewicht unter Druck gesetzt, so dass eine Fläche des Vorsprungs 222b der dritten weichen Form 220 mit dem Passivierungsfilm 118 in Kontakt tritt. Dabei wird das Substrat 101 bei ungefähr 130°C oder weniger gebrannt. Dann bewegt sich die Ätzresistlösung 224 durch eine Kapillarkraft, die durch den Druck zwischen der dritten weichen Form 220 und dem Substrat 101 erzeugt wird, und eine Abstoßungskraft, die zwischen der dritten weichen Form 220 und der Ätzresistlösung 224 erzeugt wird, in den Graben 222a der dritten weichen Form 220. Im Ergebnis werden der Graben 222a der dritten weichen Form 220 und ein umgekehrt übertragenes Ätzresistmuster 226 gebildet, wie es in der 9B dargestellt ist.
Danach wird die dritte weiche Form 220 vom Substrat 110 getrennt, und dann wird der Passivierungsfilm 118 durch einen Ätzprozess unter Verwendung des Ätzresistmusters 226 als Maske strukturiert. Demgemäß werden das erste bis vierte Kontaktloch 120, 142, 156 und 166 gebildet, wie es in der 9C dargestellt ist. Das erste Kontaktloch 120 durchdringt den Passivierungsfilm 118, um die Drainelektrode 110 des Dünnschichttransistors freizulegen. Das zweite Kontaktloch 142 durchdringt den Passivierungsfilm, um die Speicherelektrode 128 freizulegen. Das dritte Kontaktloch 156 durchdringt den Passivierungsfilm 118 und den Gateisolierfilm 112, um die untere Gate-Kontaktfleckelektrode 152 freizulegen. Das vierte Kontaktloch 166 durchdringt den Passivierungsfilm 118, um die untere Daten-Kontaktfleckelektrode 162 freizulegen. Ferner wird ein auf dem Passivierungsfilm 118 verbliebener Rest des Ätzresistmusters 226 durch einen Abhebeprozess unter Verwendung einer Abhebelösung, vorzugsweise eines umweltfreundlichen Alkoholsystems, entfernt.
Die 10A und 10B sind eine Draufsicht und eine Schnittansicht zum Veranschaulichen eines vierten Weichformungsprozesses bei einem erfindungsgemäßen Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats.
Wie es in den 10A und 10B dargestellt ist, wird auf dem Passivierungsfilm 118 eine dritte Leitungsmustergruppe mit einer Pixelelektrode 122, einer oberen Gate-Kontaktfleckelektrode 154 und einer oberen Daten-Kontaktfleckelektrode 164 hergestellt. Hierbei wird die Pixelelektrode 122 über das erste Kontaktloch 120 mit der Drainelektrode 110 des Dünnschichttransistors 130 verbunden, um den Pixelbereich 105 zu bilden. Auch wird die Pixelelektrode 122 durch das zweite Kontaktloch 142 mit der Speicherelektrode verbunden, um einen Speicherkondensator 140 zu bilden. D.h., dass der Speicherkondensator 140 über die Gateleitung 102, die Speicherelektrode 128 in Überlappung mit der Gateleitung 102, wobei der Gateisolierfilm 120, die aktive Schicht 114 und die ohmsche Kontaktschicht 116 dazwischen positioniert sind, und die Pixelelektrode 122 verfügt, die durch das im Passivierungsfilm 118 ausgebildete zweite Kontaktloch 142 mit der Speicherelektrode 128 verbunden ist. Der Speicherkondensator 140 ermöglicht es, ein in die Pixelelektrode 122 geladenes Pixelsignal stabil aufrecht zu erhalten, bis das nächste Pixelsignal geladen wird. Die obere Gate-Kontaktfleckelektrode 154 ist durch das dritte Kontaktloch 156 mit der unteren Gate-Kontaktfleckelektrode 152 verbunden, um einen Gate-Kontaktfleck 150 zu bilden. Der Gate-Kontaktfleck 150 ist mit einem Gatetreiber (nicht dargestellt) verbunden, und er liefert ein von diesem bereitgestelltes Gatesignal an die Gateleitung 102. Die obere Daten-Kontaktfleckelektrode 164 ist durch das vierte Kontaktloch 156 mit der unteren Daten-Kontaktfleckelektrode 162 verbunden, um einen Daten-Kontaktfleck 160 zu bilden. Der Daten-Kontaktfleck 160 ist mit einem Datentreiber (nicht dargestellt) verbunden, und er liefert ein von diesem bereitgestelltes Datensignal an die Datenleitung 104.
Um die dritte Leitungsmustergruppe herzustellen, wird ein transparenter, leitender Film 233 durch eine Abscheidungstechnik, wie Sputtern, auf dem Passivierungsfilm 118 herge stellt, und eine Ätzresistlösung 234 wird durch einen Beschichtungsprozess, wie Düsensprühen oder Schleuderbeschichten, auf dem transparenten, leitenden Film 233 hergestellt, wie es in der 11A dargestellt ist. In diesem Zusammenhang kann der transparente, leitende Film 233 aus Indiumzinnoxid (ITO), Zinnoxid (TO), Indiumzinkoxid (IZO), Indiumzinnzinkoxid (ITZO) oder einem anderen geeigneten Material hergestellt werden. Die Ätzresistlösung 234 verfügt über eine Substanz mit Wärmebeständigkeit und chemischer Beständigkeit, z.B. eine Ethanollösung, zu der ein Novolakharz mit ungefähr 5 Gewichts% bis 30 Gewichts zugesetzt ist.
Anschließend wird auf einem oberen Teil der Ätzresistlösung 234 eine vierte weiche Form 230 mit einem Graben 232a und einem Vorsprung 232b angeordnet. Der Graben 232a der vierten weichen Form 230 entspricht einem Gebiet, in dem die dritte Leitungsmustergruppe hergestellt wird. Die Ätzresistlösung 234 wird durch die vierte weiche Form 230 für eine spezifizierte Zeit, z.B. ungefähr 10 Minuten bis 2 Stunden, durch ein Belastungsgewicht unter Druck gesetzt. Dabei wird das Substrat 101 bei ungefähr 130°C oder weniger gebrannt. Dann bewegt sich die Ätzresistlösung 234 durch eine Kapillarkraft, die durch den Druck zwischen der vierten weichen Form 230 und dem Substrat 101 erzeugt wird, und eine Abstoßungskraft, die zwischen der vierten weichen Form 230 und der Ätzresistlösung 234 erzeugt wird, in den Graben 232a der vierten weichen Form 230. Im Ergebnis werden der Graben 232a der vierten weichen Form 230 und ein umgekehrt übertragenes Ätzresistmuster 236 gebildet, wie es in der 11B dargestellt ist.
Danach wird die vierte weiche Form 230 vom Substrat 101 getrennt, und dann wird der transparente, leitende Film 233 durch einen Ätzprozess unter Verwendung des Ätzresistmusters 236 als Maske strukturiert. Demgemäß wird eine dritte Lei tungsmustergruppe mit der Pixelelektrode 122, der oberen Gate-Kontaktfleckelektrode 154 und der oberen Daten-Kontaktfleckelektrode 164 gebildet, wie es in der 11C dargestellt ist.
zweite Kontaktloch 142. Die obere Gate-Kontaktfleckelektrode 154 ist durch das dritte Kontaktloch 156 elektrisch mit der unteren Gate-Kontaktfleckelektrode 152 verbunden. Die obere Daten-Kontaktfleckelektrode 164 ist durch das vierte Kontaktloch 166 elektrisch mit der unteren Daten-Kontaktfleckelektrode 162 verbunden. Darauf folgend wird ein Rest des auf der dritten Leitungsmustergruppe verbliebenen Ätzresistmusters 236 durch einen Abhebeprozess unter Verwendung einer Abhebeflüssigkeit, vorzugsweise eines umweltfreundlichen Alkoholsystems, entfernt.
Von der ersten bis vierten weichen Form gemäß der Erfindung wird jede vom Substrat getrennt und dann unter Verwendung von Ultraviolett UV und O₃ gereinigt. Von der ersten bis vierten gereinigten weichen Form wird jede für einen Strukturierprozess der anderen Dünnfilme verwendet.
Obwohl das erfindungsgemäße Verfahren für ein Dünnschichttransistorarray-Substrat als solches für das Dünnschichttransistorarray-Substrat eines Flüssigkristalldisplays als Beispiel beschrieben wurde, kann es bei allen durch Fotolithografie unter Verwendung einer Maske hergestellten Dünnfilmen verwendet werden. Z.B. können Dünnfilme eines Elektrolumineszenzbauteils, eines Plasmadisplays, eines Feldemissionsdisplays sowie ein in einem Flüssigkristalldisplay enthaltenes Farbfilterarray-Substrat durch einen Strukturierprozess unter Verwendung eines Ätzresists und einer weichen Form gemäß der Erfindung hergestellt werden.
Wie oben beschrieben, kann gemäß dem erfindungsgemäßen Ver fahren zum Herstellen eines Dünnschichttransistorarray-Substrats ein Dünnfilm des Dünnschichttransistorarray-Substrats unter Verwendung der weichen Form und des Ätzresists ohne Verwendung eines Fotoprozesses strukturiert werden. Demgemäß ist keine teure Belichtungsanlage erforderlich, der gesamte Herstellprozess wird einfacher, und die Genauigkeit des Herstellprozesses ist verbessert. So wird die Bearbeitungszeit verkürzt, die Herstellausbeute wird verbessert, und die Kosten werden gesenkt.
Der Fachmann erkennt, dass am erfindungsgemäßen Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats verschiedene Modifizierungen und Variationen vorgenommen werden können, ohne vom Grundgedanken oder Schutzumfang der Erfindung abzuweichen. So soll die Erfindung die Modifizierungen und Variationen derselben abdecken, vorausgesetzt, dass sie in den Schutzumfang der beigefügten Ansprüche und deren Äquivalente fallen.

Claims

Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, umfassend: – Herstellen einer ersten Leitungsmustergruppe auf einem Substrat unter Verwendung eines ersten Ätzresists und einer ersten weichen Form, wobei diese erste Leitungsmustergruppe über eine Gateelektrode und eine Gateleitung verfügt; – Herstellen eines Gateisolierfilms auf dem Substrat und der ersten Leitungsmustergruppe; – Herstellen einer zweiten Leitungsmustergruppe und eines Halbleitermusters auf dem Gateisolierfilm unter Verwendung eines zweiten Ätzresists und einer zweiten weichen Form, wobei die zweite Leitungsmustergruppe über eine Sourceelektrode, eine Drainelektrode und eine Datenleitung verfügt und wobei das Halbleitermuster zwischen der Sourceelektrode und der Drainelektrode einen Kanalbereich bildet; – Herstellen eines Passivierungsfilms auf dem Gateisolierfilm, der zweiten Leitungsmustergruppe und dem Halbleitermuster unter Verwendung eines dritten Ätzresists und einer dritten weichen Form, wobei im Passivierungsfilm ein Kontaktloch ausgebildet wird; und – Herstellen einer dritten Leitungsmustergruppe auf dem Passivierungsfilm unter Verwendung eines vierten Ätzresists und einer vierten weichen Form, wobei diese dritte Leitungsmustergruppe über eine Pixelelektrode verfügt.
Verfahren nach Anspruch 1, bei dem der Schritt des Herstellens der ersten Leitungsmustergruppe Folgendes umfasst: – Herstellen einer Gatemetallschicht und des ersten Ätzresists auf dem Substrat; – Druckausübung mit der ersten weichen Form auf den ersten Ätzresist, und gleichzeitiges Beheizen des Substrats, um ein erstes Ätzresistmuster zu bilden, wobei die erste weiche Form einen der ersten Leitungsmustergruppe entsprechenden Graben bildet; – Trennen der ersten weichen Form vom ersten Ätzresistmuster; und – Ätzen der Gatemetallschicht unter Verwendung des ersten Ätzresistmusters als Maske.
Verfahren nach Anspruch 2, bei dem der Schritt des Herstellens des ersten Ätzresistmusters das Anwenden eines Belastungsgewichts an der ersten weichen Form auf den ersten Ätzresist für ungefähr 10 Minuten bis 2 Stunden bei einer Temperatur von ungefähr 130°C (Grad Celsius) oder weniger beinhaltet.
Verfahren nach Anspruch 2, ferner umfassend das Entfernen des ersten Ätzresistmusters unter Verwendung einer Abhebelösung eines Alkoholsystems nach dem Ätzschritt.
Verfahren nach Anspruch 1, bei dem der Schritt des Herstellens der zweiten Leitungsmustergruppe und des Halbleitermusters Folgendes umfasst: – sequenzielles Herstellen einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht, einer Datenmetallschicht und des zweiten Ätzresists; – Druckausübung mit der zweiten weichen Form auf den zweiten Ätzresist und gleichzeitiges Erwärmen des Substrats zum Ausbilden eines zweiten Ätzresistmusters mit einem Stufenbereich, wobei die zweite weiche Form über einen der zweiten Leitungsmustergruppe und dem Halbleitermuster entsprechenden ersten Graben sowie einen dem Kanalbereich entsprechenden zweiten Graben verfügt, wobei der zweite Graben eine andere Höhe als der erste Graben aufweist; – Trennen der zweiten weichen Form vom zweiten Ätzresistmuster; – Nassätzen der Datenmetallschicht unter Verwendung des zweiten Ätzresistmusters als Maske; – Trockenätzen der ersten und der zweiten Halbleiterschicht unter Verwendung des zweiten Ätzresistmusters als Maske; – Veraschen des zweiten Ätzresistmusters; und – Ätzen der Datenmetallschicht und des zweiten Halbleiters, entsprechend dem Kanal, unter Verwendung des veraschten zweiten Ätzresistmusters als Maske.
Verfahren nach Anspruch 5, bei dem der Schritt des Herstellens des zweiten Ätzresistmusters das Anwenden eines Belastungsgewichts an der zweiten weichen Form auf den zweiten Ätzresist für ungefähr 10 Minuten bis 2 Stunden bei einer Temperatur von ungefähr 130°C (Grad Celsius) oder weniger beinhaltet.
Verfahren nach Anspruch 5, ferner umfassend das Entfernen des zweiten Ätzresistmusters unter Verwendung einer Abhebelösung eines Alkoholsystems nach dem Ätzschritt.
Verfahren nach Anspruch 1, bei dem der Schritt des Herstellens des Passivierungsfilms mit dem Kontaktloch Folgendes umfasst: – Herstellen eines Passivierungsfilms und des dritten Ätzresists auf dem Gateisolierfilm, auf dem sich die zweite Leitungsmustergruppe mit dem Halbleitermuster befindet; – Druckausübung mit der dritten weichen Form auf den dritten Ätzresist und gleichzeitiges Erwärmen des Substrats zum Erzeugen eines dritten Ätzresistmusters, wobei die dritte weiche Form über einen dem Kontaktloch entsprechenden Vorsprung verfügt; – Trennen der dritten weichen Form vom dritten Ätzresistmuster; und – Ätzen des Passivierungsfilms unter Verwendung des dritten Ätzresistmusters als Maske.
Verfahren nach Anspruch 8, bei dem der Schritt des Herstellens des dritten Ätzresistmusters das Anwenden eines Belastungsgewichts an der dritten weichen Form auf den dritten Ätzresist für ungefähr 10 Minuten bis 2 Stunden bei einer Temperatur von ungefähr 130°C (Grad Celsius) oder weniger beinhaltet.
Verfahren nach Anspruch 8, ferner umfassend das Entfernen des dritten Ätzresistmusters unter Verwendung einer Abhebelösung eines Alkoholsystems nach dem Ätzschritt.
Verfahren nach Anspruch 1, bei dem der Schritt des Herstellens der dritten Leitungsmustergruppe mit der Pixelelektrode Folgendes umfasst: – Herstellen eines transparenten, leitenden Films und des vierten Ätzresists auf dem Passivierungsfilm; – Druckausübung mit der vierten weichen Form auf den vierten Ätzresist und gleichzeitiges Erwärmen des Substrats zum Erzeugen eines vierten Ätzresistmusters, wobei die vierte weiche Form über einen der dritten Leitungsmustergruppe entsprechenden Graben verfügt; – Trennen der vierten weichen Form vom vierten Ätzresistmuster; und – Ätzen des transparenten, leitenden Films unter Verwendung des vierten Ätzresistmusters als Maske.
Verfahren nach Anspruch 11, bei dem der Schritt des Herstellens des vierten Ätzresistmusters das Anwenden eines Belastungsgewichts an der vierten weichen Form auf den vierten Ätzresist für ungefähr 10 Minuten bis 2 Stunden bei einer Temperatur von ungefähr 130°C (Grad Celsius) oder weniger beinhaltet.
Verfahren nach Anspruch 11, ferner umfassend das Entfernen des vierten Ätzresistmusters unter Verwendung einer Abhebelösung eines Alkoholsystems nach dem Ätzschritt.
Verfahren nach Anspruch 1, bei dem vom ersten bis vierten Ätzresist mindestens einer über eine Ethanollösung verfügt, der ein Novolakharz mit ungefähr 5 Gewichts% bis 30 Gewichts% zugesetzt ist.
Verfahren nach Anspruch 1, bei dem von der ersten bis vierten weichen Form mindestens eine über ein Polydimethylsiloxan (PDMS), ein Polyurethan oder ein vernetztes Novolakharz verfügt.
Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, umfassend: – Herstellen mindestens eines Dünnfilms einer leitenden Schicht, einer Halbleiterschicht und einer Isolierschicht auf einem Substrat; – Herstellen eines Ätzresists auf dem mindestens einen Dünnfilm; – Kontaktherstellung einer weichen Form unter Druck auf dem Ätzresist und gleichzeitiges Erwärmen des Substrats zum Erzeugen eines Ätzresistmusters; – Trennen der weichen Form vom Ätzresistmuster; und – Ätzen des Dünnfilms unter Verwendung des Ätzresistmusters als Maske, um ein leitendes Muster, ein Halbleitermuster und/oder ein Isoliermuster auszubilden.
Verfahren nach Anspruch 16, bei dem die weiche Form über einen dem Ätzresistmuster entsprechenden Graben oder einen mit dem Ätzresist in Kontakt stehenden Vorsprung, um einen Raum zu bilden, verfügt.
Verfahren nach Anspruch 17, bei dem der Schritt des Kontaktierens der weichen Form unter Druck auf dem Ätzresist bei gleichzeitigem Erwärmen des Substrats, um das Ätzresistmuster zu bilden, das Anwenden eines Belastungsgewichts an der weichen Form auf den Resist für ungefähr 10 Minuten bis 2 Stunden bei einer Temperatur von ungefähr 130°C (Grad Celsius) oder weniger, während sich der Ätzresist in den durch die weiche Form gebildeten Raum bewegt, beinhaltet.
Verfahren nach Anspruch 16, bei dem der Ätzresist eine Ethanollösung aufweist, der ein Novolakharz mit ungefähr 5 Gewichts% bis 30 Gewichts% zugesetzt ist.
Verfahren nach Anspruch 16, bei dem die weiche Form ein Polydimethylsiloxan (PDMS), ein Polyurethan oder ein vernetztes Novolakharz enthält.
Verfahren nach Anspruch 16, ferner umfassend das Entfernen des Ätzresistmusters unter Verwendung einer Abhebelösung eines Alkoholsystems nach dem Ätzschritt.
Verfahren nach Anspruch 16, bei dem der Schritt des Kontaktierens der weichen Form unter Druck auf dem Ätzresist das Anwenden eines Belastungsgewichts der weichen Form auf den Ätzresist beinhaltet.