CN100336168C - 制造薄膜晶体管阵列基板的方法 - Google Patents
制造薄膜晶体管阵列基板的方法 Download PDFInfo
- Publication number
- CN100336168C CN100336168C CNB2004100705545A CN200410070554A CN100336168C CN 100336168 C CN100336168 C CN 100336168C CN B2004100705545 A CNB2004100705545 A CN B2004100705545A CN 200410070554 A CN200410070554 A CN 200410070554A CN 100336168 C CN100336168 C CN 100336168C
- Authority
- CN
- China
- Prior art keywords
- resist
- soft mode
- pattern
- conductive pattern
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229920001568 phenolic resin Polymers 0.000 claims description 12
- 239000005011 phenolic resin Substances 0.000 claims description 12
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 6
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 229920002635 polyurethane Polymers 0.000 claims description 5
- 239000004814 polyurethane Substances 0.000 claims description 5
- 229920005573 silicon-containing polymer Polymers 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000002161 passivation Methods 0.000 abstract 3
- 238000003860 storage Methods 0.000 description 21
- 239000012528 membrane Substances 0.000 description 15
- 239000000203 mixture Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000010023 transfer printing Methods 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 101100400452 Caenorhabditis elegans map-2 gene Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- -1 acrylic acid organic compound Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
公布了一种无需进行光处理而执行构图处理的薄膜晶体管阵列基板制造方法。根据本发明的薄膜晶体管阵列基板制造方法包括：使用第一软模和由第一软模加压的第一抗蚀剂在基板上形成包括栅极和选通线的第一导电图案组；在具有所述第一导电图案组的所述基板上形成栅绝缘膜；使用第二软模和由第二软模加压的第二抗蚀剂在所述栅绝缘膜上形成第二导电图案组和半导体图案，其中该第二导电图案组包括源极、漏极和数据线，该半导体图案在所述源极和所述漏极之间形成沟道；使用第三软模和由第三软模加压的第三抗蚀剂在具有所述第二导电图案组和所述半导体组的所述栅绝缘膜上形成具有接触孔的钝化膜；以及使用第四软模和由第四软模加压的第四抗蚀剂在所述钝化膜上形成包括像素电极的第三导电图案组。
Description
本申请要求2003年12月27日提交的韩国专利申请No.P2003-98096的优先权，在此通过引用将其并入。
技术领域
本发明涉及薄膜晶体管阵列基板，更具体地，涉及能够不进行光处理(photo process)而执行构图处理的薄膜晶体管阵列基板制造方法。
背景技术
一般地，液晶显示(LCD)器件利用电场控制液晶材料的透光率，由此显示图像。其中上基板上形成的公共电极与下基板上形成的像素电极设置成彼此面对的液晶显示器件通过公共电极和像素电极之间形成的电场来驱动液晶。
液晶显示器件包括：薄膜晶体管阵列基板(或下基板)和滤色器阵列基板(或上基板)，两者彼此面对并相互接合；均匀保持两个基板之间的单元间隙的间隔体；以及注入到由间隔体提供的间隔内的液晶。
薄膜晶体管阵列基板上具有多个信号线、多个薄膜晶体管以及用于液晶配向的配向膜。滤色器阵列基板上具有表示颜色的滤色器、用于防止漏光的黑底(black matrix)以及用于液晶配向的配向膜。
图1是示出了现有技术薄膜晶体管阵列基板的平面图，图2是沿着图1中的线II-II’截取的薄膜晶体管阵列基板的剖面图。
参照图1和2，现有技术薄膜晶体管阵列基板包括以相互交叉的方式形成在下基板1上的选通线2和数据线4，两者之间具有栅绝缘膜46、在各个交叉点处形成的薄膜晶体管30、由交叉点所限定的像素区内的像素电极22、在选通线2和存储电极28之间重叠部分处形成的存储电容40、连接到选通线2的选通焊盘50以及连接到数据线4的数据焊盘60。
以交叉结构形成提供选通信号的选通线2和提供数据信号的数据线4，由此限定像素区5。
薄膜晶体管30响应于选通线2的选通信号，以将数据线4的像素信号充入到像素电极22。
为此，薄膜晶体管30包括连接到选通线2的栅极6、连接到数据线4的源极8以及连接到像素电极22的漏极10。另外，薄膜晶体管30包括：有源层14，其与栅极6重叠，在有源层14和栅极6之间有栅绝缘膜12，并且有源层14限定了源极8和漏极10之间的沟道。有源层14与数据线4、下数据焊盘电极62以及存储电极28重叠。在有源层14上，进一步形成有用于与数据线4、源极8、漏极10、下数据焊盘电极62以及存储电极28进行欧姆接触的欧姆接触层16。
在像素区5内形成有像素电极22，该像素电极22经由穿过钝化膜18的第一接触孔13连接到薄膜晶体管30的漏极10。
因此，在通过薄膜晶体管30提供了像素信号的像素电极22和提供了基准电压的公共电极之间形成电场。另外，通过电场而排列在薄膜晶体管阵列基板和滤色器阵列基板之间的液晶分子由于介电各向异性而发生旋转。透过像素区5的透光率根据液晶分子的旋转量而改变，从而可以显示图像。
存储电容40包括：选通线2；存储电极28，存储电极28与选通线2重叠，在这两者之间设置有栅绝缘膜12、有源层14和欧姆接触层16；以及像素电极22，其通过形成在钝化膜18中的第二接触孔42连接到存储电极28。存储电容40使得能够稳定地保持像素电极22中加载的像素信号，直到加载了下一个像素信号。
选通焊盘50连接到选通驱动器(未示出)并向选通线2提供选通信号。选通焊盘50包括：从选通线2延伸出的下选通焊盘电极52；以及上选通焊盘电极54，其经由穿过栅绝缘膜12和钝化膜18的第三接触孔56连接到下选通焊盘电极52。
数据焊盘60连接到数据驱动器(未示出)并向数据线4提供数据信号。数据焊盘60包括：从数据线4延伸出的下数据焊盘电极62；以及上数据焊盘电极64，其经由穿过钝化膜18的第四接触孔66连接到下数据焊盘电极62。
下面参照图3A至3H对利用四轮掩模工艺制造具有上述结构的薄膜晶体管基板的方法进行详细说明。
首先，如图3A中所示，通过诸如溅射的淀积技术在上基板1上形成栅金属层5。之后通过光刻处理(例如，利用限定了遮蔽区S2和曝光区S1的第一掩模70进行的曝光处理，以及显影处理)形成光刻胶图案72。利用光刻胶图案72，通过蚀刻处理对栅金属层5进行构图，由此在下基板1上形成包括选通线2、栅极6和下选通焊盘电极52的第一导电图案组，如图3B中所示。
通过诸如等离子体增强化学汽相淀积(PECVD)和溅射等的淀积技术，在具有第一导电图案组的下基板1上依次形成栅绝缘膜12、非晶硅层15、n+非晶硅层17、以及数据金属层19，如图3C中所示。
之后，通过光刻处理形成光刻胶图案76，该光刻处理包括使用限定了曝光区S1、遮蔽区S2和部分曝光区S3的第二掩模74的曝光处理和显影处理。在该情况下，使用在薄膜晶体管的沟道部分处具有衍射曝光部分的衍射曝光掩模作为第二掩模74，由此使沟道部分的光刻胶图案76具有比其他区域的光刻胶图案更低的高度。随后，利用光刻胶图案76，通过湿法蚀刻处理对数据金属层19进行构图，由此形成包括数据线4、源极8、与源极8一体的漏极10以及存储电极28的第二导电图案组，如图3D中所示。接下来，利用同一光刻胶图案，通过干法蚀刻处理同时对非晶硅层和n+非晶硅层进行构图，由此形成欧姆接触层14和有源层16。通过灰化处理从沟道部分中去除具有较低高度的光刻胶图案，此后，通过干法蚀刻处理对沟道部分的数据金属层和欧姆接触层16进行蚀刻。从而，将沟道部分的有源层16露出，以将源极8与漏极10分开。
通过诸如离子体增强化学汽相淀积(PECVD)的淀积技术，在具有第二导电图案组的栅绝缘膜12上整体地形成钝化膜18，如图3E所示。之后，通过光刻处理(包括使用限定了遮蔽区S2和曝光区S1的第三掩模78的曝光处理以及显影处理)，在钝化膜18上形成光刻胶图案80。使用光刻胶图案80，通过蚀刻处理对钝化膜18进行构图，由此形成第一到第四接触孔20、42、56和66，如图3F所示。
如图3G中所示，通过诸如溅射等的淀积技术在具有第一到第四接触孔20、42、56和66的钝化膜18上涂布透明导电膜23。之后，通过光刻处理(包括使用限定了遮蔽区S2和曝光区S1的第四掩模82的曝光处理以及显影处理)形成光刻胶图案84。利用该光刻胶图案，通过蚀刻处理对透明导电膜23进行构图，由此形成包括像素电极22、上选通焊盘电极54和上数据焊盘电极64的第三导电图案组。
如上所述，在薄膜晶体管阵列基板及其制造方法中，光刻处理是一系列的光处理，包括光刻胶涂布处理以及掩模设置处理、曝光处理、显影处理和剥离处理。但是，光刻处理需要较长的处理时间，耗费用于去除光刻胶图案和光刻胶的剥离溶液，以及诸如曝光设备的昂贵设备。尤其是，随着基板的尺寸变大并且图案的尺寸变小，曝光设备的成本相应地增大。
发明内容
因此，本发明的目的是提供一种能够在不进行光处理的情况下执行构图处理的薄膜晶体管阵列基板制造方法。
为了实现本发明的这些和其他目的，根据本发明的薄膜晶体管阵列基板制造方法包括：使用第一软模和由所述第一软模加压的第一抗蚀剂在基板上形成包括栅极和选通线的第一导电图案组；在具有该第一导电图案组的基板上形成栅绝缘膜；使用第二软模和由所述第二软模加压的第二抗蚀剂在栅绝缘膜上形成包括源极、漏极和数据线的第二导电图案组，以及在源极与漏极之间形成沟道的半导体图案；使用第三软模和由所述第三软模加压的第三抗蚀剂在具有该第二导电图案组和半导体图案的栅绝缘膜上形成具有接触孔的钝化膜；以及使用第四软模和由所述第四软模加压的第四抗蚀剂在钝化膜上形成包括像素电极的第三导电图案组。
形成第一导电图案组的步骤包括：在基板上形成栅金属层和第一抗蚀剂；对第一抗蚀剂上的第一软模加压以形成第一抗蚀剂图案，其中第一软模具有与第一导电图案组对应的凹槽；以及利用第一抗蚀剂图案作为掩模对栅金属层进行蚀刻。
形成第二导电图案组和半导体图案的步骤包括：依次形成第一半导体层、第二半导体层、数据金属层以及第二抗蚀剂；对第二抗蚀剂上的第二软模进行加压以形成具有台阶部分的第二抗蚀剂图案，其中第二软模具有与第二导电图案组和半导体图案对应的第一凹槽以及与沟道对应的第二凹槽，其中第二凹槽具有与第一凹槽不同的深度；使用第二抗蚀剂图案作为掩模对数据金属层进行湿法蚀刻；使用第二抗蚀剂图案作为掩模对第一和第二半导体层进行干法蚀刻；对第二抗蚀剂图案进行灰化；以及使用灰化后的第二抗蚀剂图案作为掩模对数据金属层和与沟道对应的第二半导体进行蚀刻。
形成具有接触孔的钝化膜的步骤包括：在具有第二导电图案组和半导体图案的栅绝缘膜上形成钝化膜和第三抗蚀剂；对第三抗蚀剂上的第三软模加压以形成第三抗蚀剂图案，其中第三软模具有与接触孔对应的凸起；以及利用第三抗蚀剂作为掩模对钝化膜进行蚀刻。
形成具有像素电极的第三导电图案组的步骤包括：在钝化膜上形成透明导电膜和第四抗蚀剂；对第四抗蚀剂上的第四软模加压以形成第四抗蚀剂图案，其中第四软模具有与第三导电图案组对应的凹槽；以及利用第四抗蚀剂作为掩模对透明导电膜进行蚀刻。
形成第一至第四抗蚀剂图案的步骤包括在低于130℃的温度下，通过第一至第四软模的重量对第一至第四抗蚀剂加压10分钟到2个小时。
第一至第四抗蚀剂中至少其一包括加入了5％到30％重量百分比的酚醛树脂的乙醇溶液。
第一至第四软模中至少其一包括聚二甲基硅氧烷、聚胺酯以及交联酚醛树脂中的至少一种。
该方法还包括在蚀刻步骤之后利用酒精系剥离液去除第一至第四抗蚀剂图案中至少其一。
为了实现本发明的这些和其他目的，根据本发明的薄膜晶体管阵列基板制造方法包括以下步骤：在基板上形成导电层、半导体层和绝缘层中的至少一个薄膜；在薄膜上形成抗蚀剂；将软模压到抗蚀剂上以使薄膜与软模接触，以形成抗蚀剂图案；以及利用该抗蚀剂图案作为掩模蚀刻薄膜以形成导电图案、半导体图案和绝缘图案中至少其一。
软模包括与抗蚀剂图案对应的凹槽和与薄膜接触的凸起。
将软模压到抗蚀剂上以形成抗蚀剂图案的步骤包括在低于130℃的温度下，通过软模的重量对抗蚀剂加压10分钟到2个小时，以使抗蚀剂转移到软模的凹槽中。
抗蚀剂包括加入了5％到30％重量百分比的酚醛树脂的乙醇溶液。
软模包括聚二甲基硅氧烷、聚胺酯以及交联酚醛树脂中的任何一种。
该方法还包括在蚀刻步骤之后利用酒精系的剥离液去除抗蚀剂图案。
附图说明
通过以下参照附图对本发明实施例的详细说明，可以更加清楚地理解本发明的这些和其他目的，在附图中：
图1是示出了现有技术薄膜晶体管阵列基板的平面图；
图2是示出了沿着图1的线II-II’截取的薄膜晶体管阵列基板的剖面图；
图3A至3H是顺序显示图2中所示的薄膜晶体管阵列基板的制造方法的剖面图；
图4A和4B分别是示出了在根据本发明的薄膜晶体管阵列基板的制造方法中由第一软模处理形成的第一导电图案组的平面图和剖面图；
图5A至5C是全面说明在根据本发明的薄膜晶体管阵列基板制造方法中的第一软模处理的剖面图；
图6A和6B分别是示出了在根据本发明的薄膜晶体管阵列基板制造方法中由第二软模处理形成的半导体图案和第二导电图案组的平面图和剖面图；
图7A至7D是全面说明在根据本发明的薄膜晶体管阵列基板制造方法中的第二软模处理的剖面图；
图8A和8B分别是示出了在根据本发明的薄膜晶体管阵列基板制造方法中由第三软模处理形成的具有接触孔的钝化膜的平面图和剖面图；
图9A至9C是全面说明在根据本发明的薄膜晶体管阵列基板制造方法中的第三软模处理的剖面图；
图10A和10B分别是示出了在根据本发明的薄膜晶体管阵列基板制造方法中由第四软模处理形成的第三导电图案组的平面图和剖面图；
图11A至11C是全面说明在根据本发明的薄膜晶体管阵列基板制造方法中的第四软模处理的剖面图。
具体实施方式
下面对本发明的优选实施例进行详细说明，在附图中示出了本发明的多个例子。
下面参照图4A至11C对本发明的优选实施例进行详细的说明。
图4A和4B分别是示出了在根据本发明的薄膜晶体管阵列基板制造方法中由第一软模处理形成的第一导电图案组的平面图和剖面图。
如图4A和4B中所示，在下基板101上形成第一导电图案，该第一导电图案包括提供选通信号的选通线102、连接到选通线的栅极106以及从选通线延伸出的下选通焊盘电极152。选通线102用于从下选通焊盘电极152向栅极106提供选通信号。
为了形成第一导电图案组，通过诸如溅射的淀积技术在下基板101上形成栅金属层208，并通过诸如喷溅(nozzle spray)或旋涂的涂布处理在栅金属层上形成抗蚀剂溶液204，如图5A中所示。在此，栅金属层208由诸如具有铝/钕AlNd、钼Mo、铜Cu、铬Cr、钽Ta和钛Ti的铝Al系金属制成。抗蚀剂溶液204包括具有耐热性和耐化学腐蚀性的物质，例如，加入了大约5％到30％重量百分比的酚醛树脂的乙醇溶液。
此后，在抗蚀剂溶液204的上面设置具有凹槽202a和凸起202b的第一软模200。第一软模的凹槽202a与要形成第一导电图案组的区域对应。第一软模200包括具有大弹性的橡胶，例如聚二甲基硅氧烷(PDMS)、聚胺酯以及交联酚醛树脂。
在指定时间(例如大约10分钟到2个小时)内由第一软模200依靠重量对抗蚀剂溶液204加压，使第一软模200的凸起202b的表面与栅金属层208接触。此时，在低于约130℃的温度下对基板101进行烘烤。之后，由第一软模200与基板101之间的压力产生的毛细力和第一软模200与抗蚀剂溶液204之间产生的斥力，抗蚀剂溶液204转移到第一软模的凹槽202a中。结果，形成第一软模200的凹槽202a和转印的抗蚀剂图案206，如图5B中所示。
下面，将第一软模200与基板101分开，之后利用抗蚀剂图案206作为掩模，通过蚀刻处理对栅金属层208进行构图。因此，形成包括选通线102、栅极106和下选通焊盘电极152的第一导电图案组，如图5C中所示。
此外，利用无公害的酒精系剥离液，通过剥离处理去除留在第一导电图案组上的残留抗蚀剂图案206。
图6A和6B分别是示出了在根据本发明的薄膜晶体管阵列基板制造方法中的第二软模处理的平面图和剖面图；
如图6A和6B中所示，形成第二导电图案组，其包括具有在栅绝缘膜112上层叠的有源层114和欧姆接触层116的半导体图案、数据线104、连接到数据线104的源极108、与源极108面对并在两者之间设置有沟道的漏极110、从数据线104延伸出的下数据焊盘电极162以及构成存储电容的存储电极128。在此，半导体图案114和116在源极108和漏极110之间形成了沟道。数据线104从下数据焊盘电极162向源极108提供数据信号并与选通线102相交而限定了像素区105。
为了形成半导体图案和第二导电图案组，如图7A中所示，通过诸如等离子体增强化学汽相淀积(PECVD)法和溅射法的淀积技术，在具有第一导电图案组的下基板101上依次形成栅绝缘膜112、第一半导体层215、第二半导体层217和数据金属层219。在此，栅绝缘膜112由诸如氧化硅SiOx和氮化硅SiNx的无机绝缘材料制成，第一半导体层215由不掺杂的非晶硅制成，第二半导体层217由掺有N型或P型杂质的非晶硅制成。数据金属层219由诸如铝(Al)系、钼(Mo)和铜(Cu)的金属制成。
此后，通过诸如喷溅和旋涂的涂布处理将抗蚀剂溶液214涂布到数据金属层219上。在抗蚀剂溶液214上设置具有与第一软模相同材料的软模210。第二软模210包括彼此具有不同高度d1和d2的第一凸起212a和第二凸起212b，和形成在第一凸起212a与第二凸起212b之间以及各个第一凸起212a之间的凹槽212c。在此，在与薄膜晶体管130的沟道部分对应的区域形成凸起212b，在要形成第二导电图案组的区域相应地形成凹槽212c。
在指定时间(例如大约10分钟到2个小时)内，由第二软模210通过重量对抗蚀剂溶液214加压，从而使第二软模210的凸起212b的表面与数据金属层219接触。此时，在低于约130℃的温度下对基板101进行烘烤。之后，由第二软模210与基板101之间的压力产生的毛细力和第二软模210与抗蚀剂溶液214之间产生的斥力，抗蚀剂溶液214转移到第二软模210的凹槽212c中。结果，形成第二软模210的凹槽212c和具有台阶部分的转印抗蚀剂图案216，如图7B中所示。换句话说，在与第二凸起212b对应的区域形成的抗蚀剂图案216所具有的第二高度h2比在与凹槽212c对应的区域形成的抗蚀剂图案126的第一高度h1要低。
此后，将第二软模210与基板101分开，之后使用抗蚀剂图案216作为掩模，通过湿法蚀刻处理对数据金属层进行构图。因此，如图7C中所示，形成第二导电图案组，其包括存储电极128、数据线104、连接到数据线104的源极108和漏极110，以及从数据线104延伸出的下数据焊盘电极162。在此，数据线104与选通线102相交，从而限定了像素区105。
随后，使用抗蚀剂图案216作为掩模，通过干法蚀刻处理对第一和第二半导体层215和217进行构图。因此，与第二半导体图案组一起形成了有源层114和欧姆接触层116。
接下来，利用氧(O2)等离子体，通过灰化处理去除具有第二高度h2的抗蚀剂图案216，从而使具有第一高度h1的抗蚀剂图案216变低了第二高度h2。也就是，抗蚀剂图案216的高度比第一高度h1低第二高度h2。利用抗蚀剂图案216，通过蚀刻处理去除在薄膜晶体管的沟道部分形成的数据金属层和欧姆接触层116，从而将漏极110与源极108分开，如图7D中所示。
另外，利用无公害的酒精系剥离液，通过剥离处理去除留在第二导电图案组上的残留抗蚀剂图案216。
图8A和8B分别是示出了在根据本发明的薄膜晶体管阵列基板制造方法中的第三软模处理的平面图和剖面图。
在具有第二导电图案组的栅绝缘膜112上形成包括第一至第四接触孔120、142、156和166的钝化膜118，如图8A至8B中所示。
为了形成包括第一到第四接触孔120、142、156和166的钝化膜118，通过诸如等离子体增强化学汽相淀积(PECVD)的淀积技术在栅绝缘膜112上形成钝化膜118，并通过诸如喷溅和旋涂的涂布处理在钝化膜118上形成抗蚀剂溶液224，如图9A中所示。在此，钝化膜118由诸如栅绝缘膜112的无机绝缘材料或者具有小介电常数的有机绝缘材料(例如丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等)制成。抗蚀剂溶液224包括具有耐热性和耐化学腐蚀性的物质，例如，加入了大约5％到30％重量百分比的酚醛树脂的乙醇溶液。
随后，在抗蚀剂溶液224上面设置具有凹槽222a和凸起222b的第三软模220。第三软模220的凸起222b与要形成第一到第四接触孔的区域对应。在指定时间(例如大约10分钟到2个小时)内，由第三软模220通过重量对抗蚀剂溶液224加压，从而使第三软模220的凸起222b的表面与钝化膜118接触。此时，在低于约130℃的温度下对基板101进行烘烤。之后，由第三软模220与基板101之间的压力产生的毛细力和第三软模220与抗蚀剂溶液224之间产生的斥力，抗蚀剂溶液224转移到第三软模220的凹槽222a中。结果，形成第三软模220的凹槽222a和转印抗蚀剂图案226，如图9B中所示。
此后，将第三软模220与基板101分开，之后使用抗蚀剂图案226作为掩模，通过湿法蚀刻处理对钝化膜118进行构图。因此，如图9C中所示，形成第一到第四接触孔120、142、156和166。
第一接触孔120穿过钝化膜118，从而露出薄膜晶体管的漏极110。第二接触孔142穿过钝化膜，从而露出存储电极128。第三接触孔156穿过钝化膜118和栅绝缘膜112，从而露出下选通焊盘电极152。第四接触孔166穿过钝化膜118，从而露出下数据焊盘电极162。
此外，利用无公害的酒精系剥离液，通过剥离处理去除留在钝化膜118上的残留抗蚀剂图案226。
图10A和10B分别是示出了在根据本发明的薄膜晶体管阵列基板制造方法中的第四软模处理的平面图和剖面图。
如图10A和10B中所示，在钝化膜118上形成包括像素电极122、上选通焊盘电极154和上数据焊盘电极164的第三导电图案组。在此，像素电极122通过第一接触孔120连接到薄膜晶体管130的漏极110，以形成像素区105。此外，像素电极122通过第二接触孔142连接到存储电极，以形成存储电容140。也就是，存储电容140包括选通线102、与选通线102重叠的存储电极128(栅绝缘膜112、有源层114和欧姆接触层116位于它们之间)、以及通过钝化膜118上的第二接触孔142连接到存储电极128的像素电极122。存储电容140使得能够稳定地保持加载在像素电极122上的像素信号，直到加载了下一个像素信号。上选通焊盘电极154通过第三接触孔156连接到下选通焊盘电极152，以构成选通焊盘150。选通焊盘150连接到选通驱动器(未示出)，并将从选通驱动器提供的选通信号提供给选通线102。上数据焊盘电极164通过第四接触孔166连接到下数据焊盘电极162，以形成数据焊盘160。数据焊盘160连接到数据驱动器(未示出)，并将从数据驱动器提供的数据信号提供给数据线104。
为了形成第三导电图案组，通过诸如溅射的淀积技术在钝化膜118上形成透明导电膜233，并通过诸如喷溅和旋涂的涂布处理在透明导电膜233上形成抗蚀剂溶液234。在此，透明导电膜233可由氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)制成。抗蚀剂溶液234包括具有耐热性和耐化学腐蚀性的物质，例如，加入了大约5％到30％重量百分比的酚醛树脂的乙醇溶液。
随后，在抗蚀剂溶液234上面设置具有凹槽232a和凸起232b的第四软模230。第四软模230的凹槽232a与要形成第三导电图案组的区域对应。在指定时间(例如大约10分钟到2个小时)内，由第四软模230通过重量对抗蚀剂溶液234加压。此时，在低于约130℃的温度下对基板101进行烘烤。之后，由第四软模230与基板101之间的压力产生的毛细力和第四软模230与抗蚀剂溶液234之间产生的斥力，抗蚀剂溶液234转移到第四软模230的凹槽232a中。结果，形成第四软模230的凹槽232a和转印抗蚀剂图案236，如图11B中所示。
接着，将第四软模230与基板101分开，之后利用抗蚀剂图案236作为掩模，通过蚀刻处理对透明导电膜233进行构图。因此，形成包括像素电极122、上选通焊盘电极154和上数据焊盘电极164的第三导电图案组，如图11C中所示。
像素电极122通过第一接触孔120电连接到漏极110，同时通过第二接触孔142电连接到存储电极128。上选通焊盘电极154通过第三接触孔156电连接到下选通焊盘电极152。上数据焊盘电极164通过第四接触孔166电连接到下数据焊盘电极162。
之后，利用无公害的酒精系剥离液，通过剥离处理去除留在第三导电图案组上的残留抗蚀剂图案236。
将根据本发明的第一至第四软模分别与基板分开，并随后利用紫外线UV和O3进行清洁。清洁后的第一至第四软模可分别重新用于其他薄膜的构图处理。
同时，尽管以液晶显示器件的薄膜晶体管阵列基板作为示例对本发明的薄膜晶体管阵列基板制造方法进行了说明，但本发明也可以应用于利用掩模的光刻处理所形成的所有薄膜。例如，可通过根据本发明的利用抗蚀剂和软模的构图处理形成电致发光器件、等离子体显示板、场致发光显示器件、以及液晶显示器件中包括的滤色器阵列基板的薄膜。
如上所述，根据本发明的薄膜晶体管阵列基板制造方法，可在不使用光处理的情况下利用软模和抗蚀剂对薄膜晶体管阵列基板的薄膜进行构图。因此，不需要昂贵的曝光设备，总制造处理变得简单，并提高了制造处理的精度。从而可缩短处理时间。因此，可以提高产量。
尽管已通过上述附图所示的实施例对本发明进行了解释，但本领域技术人员应该理解，本发明不限于这些实施例，而是可以在不脱离本发明精神的情况下进行各种变化或改进。因此，本发明的范围应该仅由所附权利要求及其等同物确定。
Claims (15)
1.一种制造薄膜晶体管阵列基板的方法，包括：
使用第一软模和由所述第一软模加压的第一抗蚀剂在基板上形成包括栅极和选通线的第一导电图案组；
在具有所述第一导电图案组的所述基板上形成栅绝缘膜；
使用第二软模和由所述第二软模加压的第二抗蚀剂在所述栅绝缘膜上形成第二导电图案组和半导体图案，其中该第二导电图案组包括源极、漏极和数据线，该半导体图案在所述源极和所述漏极之间形成沟道；
使用第三软模和由所述第三软模加压的第三抗蚀剂在具有所述第二导电图案组和所述半导体图案的所述栅绝缘膜上形成具有接触孔的钝化膜；以及
使用第四软模和由所述第四软模加压的第四抗蚀剂在所述钝化膜上形成包括像素电极的第三导电图案组。
2.根据权利要求1所述的方法，其中所述形成第一导电图案组的步骤包括：
在所述基板上形成栅金属层和所述第一抗蚀剂；
对所述第一抗蚀剂上的所述第一软模加压，同时对所述基板加热以形成第一抗蚀剂图案，其中所述第一软模具有与所述第一导电图案组对应的凹槽；
将所述第一软模与所述第一抗蚀剂图案分开；以及
使用所述第一抗蚀剂图案作为掩模对所述栅金属层进行蚀刻。
3.根据权利要求1所述的方法，其中所述形成第二导电图案组和半导体图案的步骤包括：
依次形成第一半导体层、第二半导体层、数据金属层以及所述第二抗蚀剂；
对所述第二抗蚀剂上的所述第二软模加压，同时对所述基板加热以形成具有台阶部分的第二抗蚀剂图案，其中所述第二软模具有与所述第二导电图案组和所述半导体图案对应的第一凹槽，以及与所述沟道对应的第二凹槽，其中所述第二凹槽具有与所述第一凹槽不同的深度；
将所述第二软模与所述第二抗蚀剂图案分开；
使用所述第二抗蚀剂图案作为掩模对所述数据金属层进行湿法蚀刻；
使用所述第二抗蚀剂图案作为掩模对所述第一和第二半导体层进行干法蚀刻；
对所述第二抗蚀剂图案进行灰化；以及
使用灰化后的第二抗蚀剂图案作为掩模对与所述沟道对应的所述数据金属层和所述第二半导体进行蚀刻。
4.根据权利要求1所述的方法，其中所述形成具有接触孔的钝化膜的步骤包括：
在具有所述第二导电图案组和所述半导体图案的所述栅绝缘膜上形成钝化膜和所述第三抗蚀剂；
对所述第三抗蚀剂上的所述第三软模加压，同时对所述基板加热以形成第三抗蚀剂图案，其中所述第三软模具有与所述接触孔对应的凸起；
将所述第三软模与所述第三抗蚀剂图案分开；以及
使用所述第三抗蚀剂图案作为掩模对所述钝化膜进行蚀刻。
5.根据权利要求1所述的方法，其中所述形成具有像素电极的第三导电图案组的步骤包括：
在所述钝化膜上形成透明导电膜和所述第四抗蚀剂；
对所述第四抗蚀剂上的所述第四软模加压，同时对所述基板加热以形成第四抗蚀剂图案，其中所述第四软模具有与所述第三导电图案组对应的凹槽；
将所述第四软模与所述第四抗蚀剂图案分开；以及
使用所述第四抗蚀剂图案作为掩模对所述透明导电膜进行蚀刻。
6.根据权利要求2至权利要求5中任意一项所述的方法，其中所述形成各个第一至第四抗蚀剂图案的步骤包括在低于130℃的温度下，通过各个第一至第四软模的重量对各个第一至第四抗蚀剂加压10分钟到2个小时。
7.根据权利要求1所述的方法，其中第一至第四抗蚀剂中至少其一包括其中加入了5％到30％重量百分比的酚醛树脂的乙醇溶液。
8.根据权利要求1所述的方法，其中第一至第四软模中至少其一包括聚二甲基硅氧烷、聚胺酯以及交联酚醛树脂中的任何一种。
9.根据权利要求2至权利要求5中任意一项所述的方法，进一步包括在所述蚀刻步骤之后，使用酒精系剥离液去除所述第一至第四抗蚀剂图案中至少其一。
10.一种制造薄膜晶体管阵列基板的方法，包括以下步骤：
在基板上形成导电层、半导体层和绝缘层中的至少一层薄膜；
在所述薄膜上形成抗蚀剂；
将软模压到所述抗蚀剂上以使所述薄膜与所述软模接触，同时对所述基板加热以形成抗蚀剂图案；
将所述软模与所述抗蚀剂图案分开；以及
使用所述抗蚀剂图案作为掩模对所述薄膜进行蚀刻以形成导电图案、半导体图案和绝缘图案中至少其一。
11.根据权利要求10所述的方法，其中所述软模包括与所述抗蚀剂图案对应的凹槽和与所述薄膜接触的凸起。
12.根据权利要求11所述的方法，其中所述将软模压到抗蚀剂上并同时加热所述基板以形成所述抗蚀剂图案的步骤包括，在低于130℃的温度下，通过所述软模的重量对所述抗蚀剂加压10分钟到2个小时，使所述抗蚀剂转移到所述软模的凹槽中。
13.根据权利要求10所述的方法，其中所述抗蚀剂包括其中加入了5％到30％重量百分比的酚醛树脂的乙醇溶液。
14.根据权利要求10所述的方法，其中所述软模包括聚二甲基硅氧烷、聚胺酯以及交联酚醛树脂中的任何一种。
15.根据权利要求10所述的方法，进一步包括在所述蚀刻步骤之后，使用酒精系剥离液去除所述抗蚀剂图案。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098096 | 2003-12-27 | ||
| KR1020030098096A KR101050292B1 (ko) | 2003-12-27 | 2003-12-27 | 박막트랜지스터 어레이 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1638019A CN1638019A (zh) | 2005-07-13 |
| CN100336168C true CN100336168C (zh) | 2007-09-05 |
Family
ID=34698576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100705545A Expired - Fee Related CN100336168C (zh) | 2003-12-27 | 2004-08-06 | 制造薄膜晶体管阵列基板的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7198968B2 (zh) |
| JP (1) | JP4021440B2 (zh) |
| KR (1) | KR101050292B1 (zh) |
| CN (1) | CN100336168C (zh) |
| DE (1) | DE102004051839B4 (zh) |
| TW (1) | TWI304912B (zh) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100606449B1 (ko) * | 2003-12-29 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
| KR20070014715A (ko) * | 2005-07-29 | 2007-02-01 | 삼성전자주식회사 | 개구율이 향상된 어레이 기판 및 이의 제조방법 |
| JP4738959B2 (ja) * | 2005-09-28 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 配線構造体の形成方法 |
| KR101252083B1 (ko) | 2005-12-22 | 2013-04-12 | 엘지디스플레이 주식회사 | 유기 전계발광 표시장치 및 그 제조방법 |
| KR101157966B1 (ko) | 2005-12-29 | 2012-06-25 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| KR101261450B1 (ko) | 2006-02-06 | 2013-05-10 | 삼성디스플레이 주식회사 | 액정 표시 장치와 그 제조 방법 |
| KR101230315B1 (ko) * | 2006-02-08 | 2013-02-06 | 삼성디스플레이 주식회사 | 표시장치용 몰드와 이를 이용한 표시장치의 제조방법 |
| US20070284680A1 (en) * | 2006-04-20 | 2007-12-13 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device using the same |
| KR100857521B1 (ko) * | 2006-06-13 | 2008-09-08 | 엘지디스플레이 주식회사 | 박막트랜지스터 제조용 몰드의 제조방법 및 그 제조장비 |
| US7746444B2 (en) * | 2006-06-26 | 2010-06-29 | Lg Display Co., Ltd. | Array substrate, liquid crystal display device having the same, and manufacturing method thereof |
| KR101358255B1 (ko) * | 2006-06-27 | 2014-02-05 | 엘지디스플레이 주식회사 | 광경화 타입 소수성 몰드 및 그 제조방법 |
| KR100832298B1 (ko) * | 2006-06-29 | 2008-05-26 | 엘지디스플레이 주식회사 | 패턴 형성용 레지스트와 이를 이용한 소프트몰드 제조방법 |
| KR101282404B1 (ko) * | 2006-09-05 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치의 제조 방법 |
| KR101370969B1 (ko) | 2006-11-30 | 2014-03-10 | 엘지디스플레이 주식회사 | 광경화성의 유기 물질 |
| CN100446222C (zh) * | 2007-03-28 | 2008-12-24 | 友达光电股份有限公司 | 薄膜晶体管基板的制造方法 |
| KR20080096901A (ko) * | 2007-04-30 | 2008-11-04 | 삼성전자주식회사 | 임프린트방법 및 상기 임프린트방법을 이용한 표시기판제조방법 |
| KR101381252B1 (ko) * | 2007-06-05 | 2014-04-04 | 삼성디스플레이 주식회사 | 임프린트 장치, 이의 제조 방법 및 이를 이용한 박막패터닝 방법 |
| KR101409544B1 (ko) * | 2007-12-21 | 2014-06-20 | 엘지디스플레이 주식회사 | 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 |
| JP5243887B2 (ja) | 2008-02-12 | 2013-07-24 | 富士フイルム株式会社 | ナノインプリント用硬化性組成物およびパターン形成方法 |
| CN101540298B (zh) * | 2008-03-21 | 2012-02-29 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR100974885B1 (ko) * | 2008-07-29 | 2010-08-11 | 한국전자통신연구원 | 박막 트랜지스터 및 그 제조 방법 |
| JP5611519B2 (ja) | 2008-10-29 | 2014-10-22 | 富士フイルム株式会社 | ナノインプリント用組成物、パターンおよびその形成方法 |
| JP2010186979A (ja) | 2008-12-03 | 2010-08-26 | Fujifilm Corp | インプリント用硬化性組成物、パターン形成方法およびパターン |
| US8999221B2 (en) | 2008-12-03 | 2015-04-07 | Fujifilm Corporation | Curable composition for imprints, patterning method and pattern |
| JP5665329B2 (ja) | 2009-03-09 | 2015-02-04 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5564383B2 (ja) | 2009-09-30 | 2014-07-30 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5671302B2 (ja) | 2009-11-10 | 2015-02-18 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| KR101801974B1 (ko) * | 2009-12-31 | 2017-11-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법 |
| US8871590B2 (en) * | 2009-12-31 | 2014-10-28 | Lg Display Co., Ltd. | Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof |
| JP5712003B2 (ja) | 2010-04-07 | 2015-05-07 | 富士フイルム株式会社 | インプリント用硬化性組成物およびインプリント用重合性単量体の製造方法 |
| JP6215512B2 (ja) | 2010-06-30 | 2017-10-18 | 富士フイルム株式会社 | メンテナンス液 |
| JP5753749B2 (ja) | 2010-09-27 | 2015-07-22 | 富士フイルム株式会社 | インプリント用硬化性組成物の製造方法 |
| US20120178224A1 (en) * | 2011-01-12 | 2012-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8912080B2 (en) | 2011-01-12 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of the semiconductor device |
| US8921948B2 (en) | 2011-01-12 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8536571B2 (en) | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP5739185B2 (ja) | 2011-02-15 | 2015-06-24 | 富士フイルム株式会社 | インプリント用硬化性組成物の製造方法 |
| WO2012147828A1 (ja) | 2011-04-27 | 2012-11-01 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5829177B2 (ja) | 2011-07-12 | 2015-12-09 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5696017B2 (ja) | 2011-09-27 | 2015-04-08 | 富士フイルム株式会社 | インプリント用硬化性組成物、パターン形成方法およびパターン |
| JP5788759B2 (ja) | 2011-10-18 | 2015-10-07 | 富士フイルム株式会社 | インプリント用硬化性組成物およびその保存方法 |
| US20130126467A1 (en) * | 2011-11-18 | 2013-05-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing conductive lines with small line-to-line space |
| US9308616B2 (en) | 2013-01-21 | 2016-04-12 | Innovative Finishes LLC | Refurbished component, electronic device including the same, and method of refurbishing a component of an electronic device |
| JP2014228834A (ja) * | 2013-05-27 | 2014-12-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9366932B2 (en) * | 2013-09-24 | 2016-06-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same |
| CN103474396B (zh) * | 2013-09-24 | 2015-09-02 | 深圳市华星光电技术有限公司 | Tft-lcd阵列基板的制造方法 |
| GB2526316B (en) * | 2014-05-20 | 2018-10-31 | Flexenable Ltd | Production of transistor arrays |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030197187A1 (en) * | 2002-04-17 | 2003-10-23 | Kim Woong Kwon | Thin film transistor array substrate and manufacturing method thereof |
| CN1451996A (zh) * | 2002-04-17 | 2003-10-29 | Lg.飞利浦Lcd有限公司 | 薄膜晶体管阵列基板及其制造方法和掩模 |
| WO2003107434A1 (en) * | 2002-06-12 | 2003-12-24 | Samsung Electronics Co. Ltd. | A method of forming a metal pattern and a method of fabricating tft array panel by using the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580530A (ja) * | 1991-09-24 | 1993-04-02 | Hitachi Ltd | 薄膜パターン製造方法 |
| US6518189B1 (en) * | 1995-11-15 | 2003-02-11 | Regents Of The University Of Minnesota | Method and apparatus for high density nanostructures |
| KR100495807B1 (ko) * | 1998-05-15 | 2005-10-12 | 삼성전자주식회사 | 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법 |
| KR100434840B1 (ko) * | 2001-08-06 | 2004-06-07 | 주식회사 미뉴타텍 | 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법 |
| US7001541B2 (en) * | 2001-09-14 | 2006-02-21 | Inphase Technologies, Inc. | Method for forming multiply patterned optical articles |
| WO2003035932A1 (en) * | 2001-09-25 | 2003-05-01 | Minuta Technology Co., Ltd. | Method for forming a micro-pattern on a substrate by using capillary force |
| US6653030B2 (en) * | 2002-01-23 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Optical-mechanical feature fabrication during manufacture of semiconductors and other micro-devices and nano-devices that include micron and sub-micron features |
| KR100450832B1 (ko) * | 2002-07-15 | 2004-10-12 | 엘지전자 주식회사 | 모세관 몰딩법에 의한 플라즈마 디스플레이 소자의 격벽제조방법 및 그것의 페이스트 조성물 |
-
2003
- 2003-12-27 KR KR1020030098096A patent/KR101050292B1/ko active IP Right Grant
-
2004
- 2004-08-06 CN CNB2004100705545A patent/CN100336168C/zh not_active Expired - Fee Related
- 2004-10-21 US US10/969,179 patent/US7198968B2/en not_active Expired - Fee Related
- 2004-10-25 DE DE102004051839.4A patent/DE102004051839B4/de not_active Expired - Fee Related
- 2004-12-14 TW TW093138775A patent/TWI304912B/zh not_active IP Right Cessation
- 2004-12-27 JP JP2004375989A patent/JP4021440B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030197187A1 (en) * | 2002-04-17 | 2003-10-23 | Kim Woong Kwon | Thin film transistor array substrate and manufacturing method thereof |
| CN1451996A (zh) * | 2002-04-17 | 2003-10-29 | Lg.飞利浦Lcd有限公司 | 薄膜晶体管阵列基板及其制造方法和掩模 |
| WO2003107434A1 (en) * | 2002-06-12 | 2003-12-24 | Samsung Electronics Co. Ltd. | A method of forming a metal pattern and a method of fabricating tft array panel by using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004051839A1 (de) | 2005-07-28 |
| JP4021440B2 (ja) | 2007-12-12 |
| JP2005197699A (ja) | 2005-07-21 |
| US20050142714A1 (en) | 2005-06-30 |
| KR20050066745A (ko) | 2005-06-30 |
| DE102004051839B4 (de) | 2014-05-22 |
| TWI304912B (en) | 2009-01-01 |
| CN1638019A (zh) | 2005-07-13 |
| KR101050292B1 (ko) | 2011-07-19 |
| US7198968B2 (en) | 2007-04-03 |
| TW200521597A (en) | 2005-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100336168C (zh) | 制造薄膜晶体管阵列基板的方法 | |
| CN1275075C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1713057A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1244953C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1677209A (zh) | 液晶显示器件及其制造方法 | |
| CN101059631A (zh) | 使用有机半导体材料的液晶显示器阵列基板及其制造方法 | |
| CN101097924B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1551367A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1707343A (zh) | 液晶显示装置及其制造方法 | |
| CN101064332A (zh) | 有机薄膜晶体管阵列基板及其制造方法 | |
| CN1707342A (zh) | 液晶显示器件及其制造方法 | |
| CN1614742A (zh) | 采用水平电场的薄膜晶体管基板及其制造方法 | |
| US8703514B2 (en) | Active array substrate and method for manufacturing the same | |
| CN1585088A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| US20070020836A1 (en) | Method for manufacturing thin film transistor substrate | |
| CN1693972A (zh) | 多晶硅液晶显示器件的制造方法 | |
| CN1797160A (zh) | 液晶显示器件及其制造方法 | |
| JP5459570B2 (ja) | 半導体装置の製造方法、電気光学装置の製造方法、および電子機器の製造方法 | |
| CN1881051A (zh) | 液晶显示器件及其制造方法 | |
| CN101022093B (zh) | 像素结构的制作方法 | |
| CN1818744A (zh) | 由印刷图案进行印刷的方法及印刷该印刷图案的生产设备 | |
| KR100983593B1 (ko) | 액정표시소자의 제조방법 | |
| US7803671B2 (en) | Method of manufacturing a display substrate | |
| CN1822333A (zh) | 薄膜晶体管、薄膜晶体管及像素结构之制造方法 | |
| KR20070095549A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: LG DISPLAY CO., LTD. Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Seoul, South Kerean Patentee after: LG DISPLAY Co.,Ltd. Address before: Seoul, South Kerean Patentee before: LG.Philips LCD Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070905 Termination date: 20210806 |