KR101366983B1 - 액정표시장치 제조방법 - Google Patents

액정표시장치 제조방법 Download PDF

Info

Publication number
KR101366983B1
KR101366983B1 KR1020060134964A KR20060134964A KR101366983B1 KR 101366983 B1 KR101366983 B1 KR 101366983B1 KR 1020060134964 A KR1020060134964 A KR 1020060134964A KR 20060134964 A KR20060134964 A KR 20060134964A KR 101366983 B1 KR101366983 B1 KR 101366983B1
Authority
KR
South Korea
Prior art keywords
active layer
forming
liquid crystal
crystal display
layer
Prior art date
Application number
KR1020060134964A
Other languages
English (en)
Other versions
KR20080060627A (ko
Inventor
박미경
이선화
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060134964A priority Critical patent/KR101366983B1/ko
Publication of KR20080060627A publication Critical patent/KR20080060627A/ko
Application granted granted Critical
Publication of KR101366983B1 publication Critical patent/KR101366983B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05CAPPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C5/00Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work
    • B05C5/02Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work the liquid or other fluent material being discharged through an outlet orifice by pressure, e.g. from an outlet device in contact or almost in contact, with the work
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Nanotechnology (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 잉크젯 분사를 이용한 액정표시장치 제조방법에 관한 것으로서, 본 발명의 목적은, 반도체 층을 형성하는 공정을 잉크젯 분사를 이용하여 수행하기 위한 액정표시 제조방법을 제공하는 것이다. 이를 위해 본 발명에 따른 액정표시장치 제조방법은, 하부기판에 형성된 게이트 전극 위로 게이트 절연막을 도포하는 단계; 상기 게이트 절연막에 활성층이 형성되는 영역을 정의하는 단계; 상기 활성층으로 정의되는 영역에 잉크 젯을 이용하여 분산용매와 활성층 물질이 섞여있는 용액을 형성하는 단계; 열처리 공정을 통해 상기 분산용매를 증발시켜 활성층을 형성하는 단계; 상기 활성층 위에 오믹 접촉층을 형성하는 단계; 및 상기 오믹 접촉층 위에 소스 전극 및 드레인 전극을 포함하는 회로패턴을 형성하는 단계를 포함한다.

Description

액정표시장치 제조방법{METHOD FOR FABRICATING A LIQUID CRYSTAL DISPLAY}
도 1은 종래의 4마스크 공정을 이용한 박막 트랜지스터 어레이 기판의 일부를 나타내는 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절취하여 나타내는 단면도.
도 3a 내지 도 3c는 도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조 과정을 단계적으로 설명하기 위한 단면도들.
도 4는 본 발명에 따른 액정표시장치 제조방법에 의해 제작되는 액정표시장치의 일실시예 단면도.
도 5a 내지 도 5j는 본 발명에 따른 액정표시장치 제조방법을 단계적으로 설명하기 위한 단면도들.
<도면의 주요 부분에 대한 부호의 설명 >
127 : 게이트 절연막 121 : 활성층
200 : 몰드 300 : 잉크 젯
131 : 분산용매 132 : 활성층 물질
130 : 용액
본 발명은 액정표시장치 제조방법에 관한 것으로서, 특히, 잉크젯 분사를 이용한 액정표시장치 제조방법에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치는 상/하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 전계에 의해 액정을 구동하게 된다.
액정표시장치는 서로 대향하여 합착된 박막 트랜지스터 어레이 기판 및 컬러 필터 기판(상부기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
이러한 액정 표시 장치에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정표시장치의 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 어레이 기판의 표준 마스크 공 정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 이용되고 있으며, 3마스크 공정도 점차 이용되고 있는 실정이다.
도 1은 종래의 4마스크 공정을 이용한 박막 트랜지스터 어레이 기판의 일부를 나타내는 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절취하여 나타내는 단면도이다.
박막 트랜지스터 어레이 기판은 하부 기판(25) 위에 게이트 절연막(27)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(14)과, 게이트 라인(2)과 화소 전극(14)의 중첩부에 형성된 스토리지 캐패시터(미도시)를 구비한다. 게이트 신호를 공급하는 게이트 라인(2)과 데이터 신호를 공급하는 데이터 라인(4)은 교차 구조로 형성되어 화소 영역을 정의한다.
도 3a 내지 도 3c는 도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조 과정을 단계적으로 설명하기 위한 단면도들로서, 이를 참조하여 상기와 같은 구성을 가지는 박막 트랜지스터 어레이 기판을 제조하는 4마스크 공정을 간단히 설명하면 다음과 같다.
제1 마스크를 이용한 공정을 통해, 하부 기판(25) 상에 게이트 전극(제1 도전 패턴군)(8)이 형성된다(도 3a).
제2 마스크를 이용한 공정을 통해, 활성층(21)과 오믹 접촉층(23)으로 구성된 반도체 패턴(20), 박막 트랜지스터의 채널부(11), 소스 전극(10) 및 드레인 전극(12)이 도 3b에 도시된 바와 같이 형성된다. 제2 마스크는 자외선을 노출시키는 투과영역과, 자외선의 일부를 투과시키는 부분 투과영역과, 자외선을 차단하는 차단 영역을 구비하고 있으며, 상기와 같은 구성을 갖는 제2 마스크를 이용한 공정에서는 단차를 갖는 포토레지스트 패턴을 이용하여 상기와 같은 전극들이 형성된다.
제2 마스크 공정으로 소스 전극(10), 드레인 전극(12), 채널부(11), 데이터 라인(4)을 포함하는 제2 도전 패턴군이 형성된 게이트 절연막(27) 상에, 제3 마스크 공정을 이용하여 접촉홀(13)을 포함하는 보호막(29)이 형성된다. 그리고, 접촉홀(13)을 포함하는 보호막(29) 상에 제4 마스크를 이용하여 화소 전극(14)이 형성된다.
이와 같이, 종래 박막 트랜지스터 어레이 기판 및 그 제조 방법은 4 마스크 공정을 채용함으로써 5 마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다.
그러나, 상기와 같은 4마스크 공정에 있어서, 상기 활성층(21)은 상기 소스 전극(10), 드레인 전극(12) 및 화소 전극(14)의 하단에 형성되므로, 그 길이 역시 상기 전극들을 모두 포함할 수 있도록 큰 사이즈로 제작되어야 한다. 이로 인해, 상기 활성층 물질이 증가되어 제조단가가 상승된다는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 반도체 층을 형성하는 공정을 잉크젯 분사를 이용하여 수행하기 위한 액정표시 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치 제조방법은, 하부기판에 형성된 게이트 전극 위로 게이트 절연막을 도포하는 단계; 상기 게이트 절연막에 활성층이 형성되는 영역을 정의하는 단계; 상기 활성층으로 정의되는 영역에 잉크 젯을 이용하여 분산용매와 활성층 물질이 섞여있는 용액을 형성하는 단계; 열처리 공정을 통해 상기 분산용매를 증발시켜 활성층을 형성하는 단계; 상기 활성층 위에 오믹 접촉층을 형성하는 단계; 및 상기 오믹 접촉층 위에 소스 전극 및 드레인 전극을 포함하는 회로패턴을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예가 상세히 설명된다.
도 4는 본 발명에 따른 액정표시장치 제조방법에 의해 제작되는 액정표시장치의 일실시예 단면도를 나타낸 것이다.
본 발명에 따른 액정표시장치는 서로 대향하여 합착된 박막 트랜지스터 어레이 기판 및 컬러 필터 기판과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
상기 박막 트랜지스터 어레이 기판은 기판(125) 위에 게이트 절연막을 사이에 두고 교차하게 형성된 게이트 라인 및 데이터 라인과, 그 교차부마다 형성된 박 막 트랜지스터와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극과, 게이트 라인과 화소 전극의 중첩부에 형성된 스토리지 캐패시터를 구비한다. 게이트 신호를 공급하는 게이트 라인과 데이터 신호를 공급하는 데이터 라인은 교차 구조로 형성되어 화소 영역을 정의한다.
상기 박막 트랜지스터는 게이트 라인의 게이트 신호에 응답하여 데이터 라인의 화소 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 도 4에 도시된 바와 같이, 게이트 라인에 접속된 게이트 전극(108), 데이터 라인(104)에 접속된 소스 전극(110), 화소 전극(114)에 접속된 드레인 전극(112)을 구비한다. 또한, 박막 트랜지스터는 게이트 전극(108)과 게이트 절연막(127)을 사이에 두고 중첩되면서 소스 전극(110)과 드레인 전극(112) 사이에 채널(111)을 형성하는 활성층(121)을 더 구비한다. 이러한 활성층(121) 위에는 데이터 라인(104), 소스 전극(110), 드레인 전극(112)과 오믹 접촉을 위한 오믹 접촉층(123)이 더 형성된다. 화소 전극(114)은 보호막(129)을 관통하는 접촉홀(113)을 통해 박막 트랜지스터의 드레인 전극(112)과 접속된다.
이에 따라, 박막 트랜지스터를 통해 화소 신호가 공급된 화소 전극(114)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
본 발명은 상기와 같은 구조를 가지는 액정표시장치에 있어서, 상기 활성 층(121)을 마스크 공정이 아닌 잉크젯 분사 방식으로 형성한다는 특징을 가지고 있다.
이하에서는, 도 5a 내지 도 5j를 참조하여 도 4에 도시된 바와 같은 액정표시장치를 제조하는 방법이 상세히 설명된다.
도 5a 내지 도 5j는 본 발명에 따른 액정표시장치 제조방법을 단계적으로 설명하기 위한 단면도들이다.
우선, 제1 마스크를 이용한 공정을 통해, 하부 기판(125) 상에 게이트 전극(108)이 형성된다(도 5a).
게이트 전극(108) 위로 게이트 절연막(127)이 도포된다(도 5b).
상기 게이트 절연막(127)은, 상기 활성층(121)이 형성되는 공간이 볼록하게 돌출되어 있는 몰드(200)에 의해 눌려지게 된다(도 5c). 상기 몰드(200)는 탄성이 큰 고무재료 예컨대, 폴리디메틸실록세인(Polydimethylsiloxane, PDMS), 폴리우레탄(Polyurethane), 크로스 링크드 노볼락 수지(Cross-linked Novolac resin) 등으로 제작될 수 있다.
상기 몰드(200)에 의해 움푹 파여진 형상으로 패터닝된 공간에 잉크 젯(300)을 이용해 분산용매(131)와 활성층 물질(132)이 섞여있는 용액(130)을 형성한다(도 5d). 상기 활성층 물질(132)로는 Si, znO, InSe, CdS, CdSe 등이 이용될 수 있으며, 분산용매로(131)는 알코올, 글리세롤, 물, NMP, Toluene 등의 비극성용매가 이용될 수 있다.
분산용매(131)와 섞여있는 활성층 물질(132)이 형성된 상기 하부기판(125)은 열처리 장치를 통해 가열되어 지며, 가열에 의해 상기 분산용매(131)는 기화하고 상기 활성층 물질(132)만이 남게 된다(도 5e).
상기 활성층 물질(132)들은 상호 인력에 의해 응집되어 활성층(121)을 형성한다(도 5f). 즉, 본 발명은 마스크를 이용하여 상기 활성층(121)을 형성하는 것이 아니기 때문에, 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정이 생략될 수 있다. 또한, 나노 사이즈의 활성층 물질을 분산용매에 분산시켜 활성층(121)을 형성함으로써, 상기 활성층(121) 전체의 표면적이 넓어져 전자이동도가 증가하게 된다는 특징이 있다.
전기적 컨택(Contact)을 위해 상기 활성층(121) 위로 수소플라즈마가 분사되며, 이로인해 상기 활성층(121) 위로는 얇은 오믹 접촉층(123)이 형성된다(도 5g).
상기 오믹 접촉층(123) 위로는 마스크 공정을 통해 소스전극(110), 드레인 전극(112), 접촉홀(113), 보호막(129) 등의 회로패턴이 형성된다.
즉, 상기 오믹 접촉층(123) 위로는 제2 마스크 공정에 의해 소스 전극(110) 및 드레인 전극(112)이 형성된다(도 5h).
상기 소스 전극(110) 및 드레인 전극(112) 위로는 제3 마스크 공정에 의해 접촉홀(113)을 포함하는 보호막(129)이 형성된다.
마지막으로, 상기 접촉홀(113)을 포함하는 보호막(129) 상에 제4 마스크를 이용하여 화소 전극(14)이 형성된다.
상술된 바와 같은 본 발명에 따른 액정표시장치 제조방법은, 나노 사이즈의 활성층 물질을 분산용매에 분산시켜 활성층을 형성함으로써, 상기 활성층의 크기가 작아지면서 표면적이 넓어져 전자 이동도가 증가하게 되므로, 박막트랜지스터의 기능이 향상된다는 우수한 효과가 있다.
또한, 본 발명은 잉크젯 분사 방법을 이용하므로써, 종래의 마스크를 사용하는 방법과 비교해 볼 때, 낭비되는 재료비를 절감시킬 수 있다는 우수한 효과가 있다.
또한, 본 발명은 반도체 박막 측면에서 나노 사이즈 입자 크기로 갈수록 표면적이 넓어져서 전자 이동이 쉬워지므로 특별히 폴리(Poly) 공정을 거치지 않더라도, 좋은 전계효과를 거둘 수 있다는 우수한 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 하부기판에 형성된 게이트 전극 위로 게이트 절연막을 도포하는 단계;
    상기 게이트 절연막에 활성층이 형성되는 영역을 정의하는 단계;
    상기 활성층으로 정의되는 영역에 잉크 젯을 이용하여 분산용매와 활성층 물질이 섞여있는 용액을 형성하는 단계;
    열처리 공정을 통해 상기 분산용매를 증발시켜 활성층을 형성하는 단계;
    상기 활성층 위에 오믹 접촉층을 형성하는 단계; 및
    상기 오믹 접촉층 위에 소스 전극 및 드레인 전극을 포함하는 회로패턴을 형성하는 단계를 포함하는 액정표시장치 제조방법.
  2. 제 1 항에 있어서,
    상기 활성층으로 정의되는 영역은,
    상기 활성층에 대응되는 영역이 돌출되어 있는 몰드에 의해, 상기 게이트 절연막이 압력을 받아 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  3. 제 1 항에 있어서,
    상기 오믹 접촉층은,
    상기 활성층 위로 분사되는 수소플라즈마에 의해 상기 활성층의 표면에 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  4. 제 1 항에 있어서,
    상기 회로패턴을 형성하는 단계는,
    상기 활성층과 오믹 접촉층 위로 소스 전극과 드레인 전극을 형성하는 단계;
    상기 소스 전극과 드레인 전극 위로 접촉홀을 포함하는 보호막을 형성하는 단계; 및
    상기 접촉홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 액정표시장치 제조방법.
  5. 제 1 항에 있어서,
    상기 활성층 물질은,
    Si, znO, InSe, CdS, CdSe 중 어느 하나가 이용되는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제 1 항에 있어서,
    상기 분산용매는,
    알코올, 글리세롤, 물, NMP, Toluene 중 어느 하나가 이용되는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020060134964A 2006-12-27 2006-12-27 액정표시장치 제조방법 KR101366983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134964A KR101366983B1 (ko) 2006-12-27 2006-12-27 액정표시장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134964A KR101366983B1 (ko) 2006-12-27 2006-12-27 액정표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20080060627A KR20080060627A (ko) 2008-07-02
KR101366983B1 true KR101366983B1 (ko) 2014-02-25

Family

ID=39813131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134964A KR101366983B1 (ko) 2006-12-27 2006-12-27 액정표시장치 제조방법

Country Status (1)

Country Link
KR (1) KR101366983B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142624A (ko) 2019-06-12 2020-12-23 희성전자 주식회사 스캐너 기능이 구비된 디스플레이 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974885B1 (ko) * 2008-07-29 2010-08-11 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079483A (ko) * 2004-02-06 2005-08-10 엘지.필립스 엘시디 주식회사 평판표시소자와 그 제조방법
KR20060133845A (ko) * 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079483A (ko) * 2004-02-06 2005-08-10 엘지.필립스 엘시디 주식회사 평판표시소자와 그 제조방법
KR20060133845A (ko) * 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142624A (ko) 2019-06-12 2020-12-23 희성전자 주식회사 스캐너 기능이 구비된 디스플레이 장치

Also Published As

Publication number Publication date
KR20080060627A (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
US7209200B2 (en) Reflective and transflective liquid crystal display devices and a fabricating method thereof
US8043550B2 (en) Manufacturing method of display device and mold therefor
KR101137865B1 (ko) 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
US20130162570A1 (en) Liquid crystal display device and method for manufaturing the same
JP4629615B2 (ja) 液晶表示素子の製造方法
US9046714B2 (en) Thin film transistor substrate and method for fabricating the same
KR101339170B1 (ko) 액정 표시 패널 및 그 제조 방법
KR100356118B1 (ko) 액정표시장치및그제조방법
KR101137862B1 (ko) 평판표시소자의 제조방법
KR101074947B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP4319137B2 (ja) 電子デバイス及び電子デバイスを製造するための方法
JP2003508797A (ja) 表示装置
KR101366983B1 (ko) 액정표시장치 제조방법
KR101107696B1 (ko) 액정표시패널 및 그 제조방법
KR101216169B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
US20070052908A1 (en) Liquid crystal display and method for manufacturing the same
KR100767894B1 (ko) 박막 트랜지스터, 액정 표시기 및 그 제조 방법
US8040477B2 (en) Array substrate, liquid crystal display panel, and method of manufacturing the same
KR100774258B1 (ko) 액정표시장치용 잉크젯 방식 스페이서
KR101385464B1 (ko) 박막 트랜지스터 어레이와 그 제조방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR20050101657A (ko) 액정표시패널의 제조방법
US20070181921A1 (en) Display device and manufacturing method therefor
KR100862073B1 (ko) 개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법
KR20070114901A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7