KR100862073B1 - 개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법 - Google Patents
개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법 Download PDFInfo
- Publication number
- KR100862073B1 KR100862073B1 KR1020020087611A KR20020087611A KR100862073B1 KR 100862073 B1 KR100862073 B1 KR 100862073B1 KR 1020020087611 A KR1020020087611 A KR 1020020087611A KR 20020087611 A KR20020087611 A KR 20020087611A KR 100862073 B1 KR100862073 B1 KR 100862073B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- substrate
- pixel electrode
- thin film
- protective layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 239000011241 protective layer Substances 0.000 claims abstract description 35
- 125000006850 spacer group Chemical group 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 44
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 10
- 230000007547 defect Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 32
- 210000004027 cell Anatomy 0.000 description 11
- 210000002858 crystal cell Anatomy 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 8
- 239000006185 dispersion Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000007590 electrostatic spraying Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000000790 scattering method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000010947 wet-dispersion method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13392—Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
- G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
- G02B1/14—Protective coatings, e.g. hard coatings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13396—Spacers having different sizes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/22—Function characteristic diffractive
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
본 발명은 액정표시장치용 액정패널에서 스페이서를 개구부가 아닌 영역에 위치시키기 위한 구조 및 그 제조방법에 관한 것으로, 제 1 기판상에 서로 절연되면서 교차하여 형성된 제 1 및 제 2 배선과, 상기 제 1 및 제 2 배선과 연결된 박막트랜지스터와, 상기 박막트랜지스터 상부에 상기 제 1 기판의 전면에 걸쳐 형성된 보호층과, 상기 보호층 상부에 위치하고, 상기 박막트랜지스터와 전기적으로 연결된 화소전극을 가지고 있으며, 상기 제 1, 2 배선과 상기 화소전극 사이의 상기 보호층의 두께는 상기 화소전극 하부의 보호층의 평균 두께 보다 작은 것을 특징으로 하는 어레이기판을 가진 액정패널을 제공하고, 여기서 스페이서는 볼 형태이다.
상기 제 1, 2 배선과 상기 화소전극 사이의 보호층은 회절노광법을 이용하여 두께를 작게 할 수 있다.
이를 통해 스페이서가 화소전극 상부로 이동하는 것을 방지할 수 있어 개구부의 빛샘 등과 같은 불량을 피할 수 있다.
Description
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2는 액정패널을 제작하는 순서를 도시한 흐름도.
도 3은 일반적인 액정패널의 개략 부분 평면도
도 4는 도 3의 A-A선에 따른 개략 단면도
도 5는 도 3의 B-B선에 따른 개략 단면도
도 6은 도 3의 C-C선에 따른 개략 단면도
도 7은 본 발명의 일 실시예에 따른 액정패널의 개략 부분 평면도
도 8은 도 7의 D-D선에 따른 단면도
도 9는 도 7의 E-E선에 따른 단면도
도 10A 내지 도 10C는 도 7의 F-F선에 따른 단면 중 어레이기판의 공정단면도
도 11A 내지 11C는 도 9 중 어레이기판의 공정단면도
< 도면의 주요 부분에 대한 부호의 간단한 설명 >
T : 박막트랜지스터 9: 블랙매트릭스
32 : 게이트 배선 44 : 데이터배선
46 : 보호층 46a, 46b : 싱크부
50 : 화소전극 100 : 스페이서
본 발명은 액정표시장치용 액정패널에 관한 것으로, 보다 상세하게는 배향막의 손상을 방지할 수 있는 액정패널 및 그 제조방법에 관한 것이다.
액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것이다. 이 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터(Thin Film Transistor ; TFT)와 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
도 1은 일반적인 액정표시장치용 액정패널의 단면을 도시한 단면도이다. 액정패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.
즉, 상기 액정패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 액정분자 배열방향을 변환시킬 수 있는 스위칭 소자가 내장된 하부 기판(2)으로 구성된다.
좀 더 상세히 설명하면, 상기 상부 기판(4)의 투명기판(110) 하부에는 액정배열을 제어할 수 없는 영역 상의 빛을 차단하는 블랙매트릭스(9)가 형성되어 있고, 이 블랙매트릭스(9)의 하부에는 특정 파장대의 빛만을 투과시켜 색채를 표현하는 컬러필터(8)가 적(Red), 녹(Green), 청(Blue) 컬러순으로 형성되어 있으며, 이 컬러필터(8) 하부에는 액정층(10)에 전압을 인가하는 한쪽 전극인 공통전극(12)이 형성되어 있다.
상기 하부 기판(2)의 투명기판(1) 상부에는 스위칭 역할을 하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)로부터 신호를 인가받고 상기 액정층(10)으로 전압을 인가하는 다른 한쪽 전극역할을 하는 화소전극(14)이 형성되어 있다.
상기 화소전극(14)이 형성된 부분을 화소부(P) 또는 개구부라고 한다.
그리고, 도면으로 제시하지는 않았지만, 상기 상부 및 하부 기판에서 액정층 과 실질적으로 접촉하는 부분에는 액정의 배열을 유도하는 배향막이 형성된다.
상기 하부 기판은 상부 기판에 비해 다수의 공정을 거쳐 제작되며, 상기 하부 기판을 어레이 기판으로 제작하는데는, 증착(deposition), 포토리소그래피(photolithography), 식각(etching)공정이 여러 번 반복된다.
전술한 바와 같은 구성을 가지고 제작되는 액정패널은 이하, 흐름도 2를 참조하여 액정패널의 제작순서를 간략히 설명한다.
도 2는 일반적으로 적용되는 액정 셀의 제작 공정을 도시한 흐름도로써, st1 단계에서는 먼저 하부기판을 준비한다. 상기 하부기판에는 스위칭 소자로 다수개의 박막 트랜지스터(TFT)가 배열되어 있고, 상기 TFT와 일대 일 대응하게 화소전극이 형성되어 있다.
st2 단계는 상기 하부기판 상에 배향막을 형성하는 단계이다.
상기 배향막 형성은 고분자 박막의 도포와 러빙(Rubbing) 공정을 포함한다. 상기 고분자 박막은 통상 배향막이라 하고, 하부기판 상의 전체에 균일한 두께로 증착되어야 하고, 러빙 또한 균일해야 한다.
상기 러빙은 액정의 초기 배열방향을 결정하는 주요한 공정으로, 상기 배향막의 러빙에 의해 정상적인 액정의 구동이 가능하고, 균일한 디스플레이(Display)특성을 갖게 한다.
일반적으로, 배향막은 유기질의 폴리이미드(polyimide) 계열이 주로 쓰이고 있다.
러빙공정은 천을 이용하여 배향막을 일정한 방향으로 문질러주는 것을 말하며, 러빙 방향에 따라 액정 분자들이 정렬하게 된다.
st3 단계는 씰 패턴(seal pattern)을 인쇄하는 공정을 나타낸다.
액정 셀에서 씰 패턴은 액정 주입을 위한 갭 형성과 주입된 액정을 새지 않게 하는 두 가지 기능을 한다. 상기 씰 패턴은 열경화성 수지를 일정하게 원하는 패턴으로 형성시키는 공정으로, 스크린 인쇄법이 주류를 이루고 있다.
st4 단계는 스페이서(Spacer)를 산포하는 공정을 나타낸다.
액정 셀의 제조공정에서 상부기판과 하부기판 사이의 갭을 정밀하고 균일하게 유지하기 위해 일정한 크기의 스페이서가 사용된다. 따라서, 상기 스페이서 산포시 하부기판에 대해 균일한 밀도로 산포해야 하며, 산포 방식은 크게 알콜 등에 스페이서를 혼합하여 분사하는 습식 산포법과 스페이서만을 산포하는 건식 산포법으로 나눌 수 있다.
또한, 건식 산포에는 정전기를 이용하는 정전 산포식과 기체의 압력을 이용하는 제전 산포식으로 나뉘는데, 정전기에 취약한 구조를 갖고 있는 액정 셀에서는 제전 산포법을 많이 사용한다.
상기 스페이서 산포 공정이 끝나면, 컬러필터 기판인 상부기판과 박막 트랜지스터 배열 기판인 하부기판의 합착공정으로 진행된다(st5).
상부기판과 하부기판의 합착 배열은 각 기판의 설계시 주어지는 마진(Margin)에 의해 결정되는데, 보통 수 μm의 정밀도가 요구된다. 두 기판의 합착 오차범위를 벗어나면, 빛이 새어나오게 되어 액정 셀의 구동시 원하는 화질 특 성을 기대할 수 없다.
st6 단계는 상기 st1 내지 st5 단계에서 제작된 액정 셀을 단위 셀로 절단하는 공정이다. 일반적으로 액정 셀은 대면적의 유리기판에 다수개의 액정 셀을 형성한후 각각 하나의 액정 셀로 분리하는 공정을 거치게 되는데, 이 공정이 셀 절단 공정이다.
초기 액정 표시장치의 제조공정에서는 여러 셀을 동시에 액정주입후 셀단위로 절단하는 공정을 진행하였으나, 셀 크기가 증가함에 따라 단위 셀로 절단한 후, 액정을 주입하는 방법을 사용한다.
셀 절단 공정은 유리기판 보다 경도가 높은 다이아몬드 재질의 펜으로 기판 표면에 절단 선을 형성하는 스크라이브(Scribe) 공정과 힘을 가해 절단하는 브레이크(Break) 공정으로 이루어진다.
st7 단계는 각 단위 셀로 절단된 액정 셀에 액정을 주입하는 단계이다.
단위 액정 셀은 수 μm의 갭을 갖는데, 이런 구조의 셀에 효과적으로 액정을 주입하는 방법으로 셀 내외의 압력차를 이용한 진공 주입법이 가장 널리 이용된다.
도 3은 일반적인 액정표시장치용 어레이 기판의 일부 영역에 대한 평면을 도시한 평면도이다.
도시한 바와 같이, 가로방향으로 게이트 전극(30) 및 캐패시터(capacitor) 전극(31)을 포함하는 게이트 배선(32)이 형성되어 있고, 세로방향으로 상기 게이트 배선(32)과 교차하며, 소스 전극(40)을 포함하는 데이터 배선(44)이 형성되어 있다.
그리고, 상기 소스 전극(40)과 일정간격 이격되어 드레인 전극(42)이 형성되어 있으며, 상기 게이트 전극(30), 소스 전극(40), 드레인 전극(42)은 박막트랜지스터(T)를 이룬다.
또한, 상기 게이트 및 데이터 배선(32, 44)이 교차되는 영역으로 정의되는 화소영역에는 상기 박막트랜지스터(T)와 연결되어 화소전극(50)이 형성되어 있다.
한편, 참조부호 9는 블랙매트릭스이고, 참조부호 100은 스페이서이다.
도 4 내지 도 6은 도 3의 A-A선, B-B선, C-C선에 따른 단면도이다. 도 4는 박막트랜지스터(T)영역을 절단한 단면도로서, 도 5와 도 6은 게이트배선 및 데이터배선을 따라 절단한 단면도로서, 도시한 바와 같이, 상대적으로 단차가 낮은 개구부인 화소전극(50) 위치에 스페이서(100)가 분포되어 있음을 도시하고 있다. 스페이서(100)는 볼형태와 패턴된 형태가 있으나, 본 발명의 스페이서(100)는 볼 형태로서, 외부 충격시 스페이서는 움직이게 되고, 화소전극(50)에 대응하는 개구부 쪽으로 이동된다. 이러한 이동으로 인하여 배향막에 긁힘과 같은 손상을 가져오게 되고, 스페이서 주위로 액정의 배향특성이 바뀌게 되어 빛샘 등의 불량이 발생하는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위해서 안출된 것으로, 본 발명의 목적은 개구부의 불량을 방지할 수 있는 액정표시장치용 액정패널 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적이나 효과는 후술하는 실시예와 첨부된 도면을 통해 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여 본 발명의 1 측면에 따르면, 제 1 기판과, 상기 제 1 기판상에 서로 교차하여 형성된 제 1 및 제 2 배선과, 상기 제 1 및 제 2 배선과 연결된 박막트랜지스터와, 상기 박막트랜지스터 상부에 상기 제 1 기판의 전면에 걸쳐 형성된 보호층과, 상기 보호층 상부에 위치하고, 상기 박막트랜지스터와 전기적으로 연결된 화소전극을 가지고 있으며, 상기 제 1, 2 배선과 상기 화소전극 사이의 상기 보호층의 두께는 상기 화소전극 하부의 보호층의 평균 두께 보다 작은 싱크부가 형성된 어레이기판과; 상기 제 1 기판에 대응하는 제 2 기판을 가진 상부기판과; 상기 어레이기판과 상기 상부기판 사이에 위치한 액정층과; 상기 액정층에 위치하는 다수의 스페이서를 포함하는 액정패널을 제공한다.
상기 화소전극과 상기 박막트랜지스터는 상기 보호층에 형성되는 콘택홀을 통해 전기적으로 연결되어 있다. 상기 다수의 스페이서는 볼 형태이다.
본 발명의 2 측면에 따르면, 제 1 기판 상에 서로 교차하는 제 1 배선과 제 2 배선을 형성하는 단계와; 상기 제 1 배선 및 제 2 배선과 연결된 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상부에 보호층을 형성하는 단계와; 상기 보호층 상부에 상기 박막트랜지스터와 전기적으로 연결되는 화소전극을 형성하는 단계와; 상기 제 1 및 제 2 배선과 상기 화소전극 사이의 상기 보호층의 두께를 상 기 화소전극 하부의 보호층의 평균 두께 보다 작게 형성하는 단계와; 상기 제 1 기판에 대응하는 제 2 기판을 합착하는 단계와; 상기 보호층과 상기 제 2 기판 사이에 다수의 스페이서를 형성하는 단계와; 상기 보호층과 상기 제 2 기판 사이에 액정층을 형성하는 단계를 포함하는 액정패널 제조방법을 제공한다.
상기 보호층에 콘택홀을 형성하여 상기 화소전극과 상기 박막트랜지스터를 전기적으로 연결하는 것이 바람직하다. 상기 제 1, 2 배선과 상기 화소전극 사이의 보호층은 회절노광법을 이용하여 두께를 작게 하는 것이 바람직하다. 상기 다수의 스페이서는 볼 형태이다.
상기 본 발명의 제 1 측면 및 제 2 측면에 따라 상기 보호층의 두께가 작은 부분에 상기 스페이서가 위치하게 되어, 상기 스페이서가 화소전극 상부 즉, 표시영역에 위치하는 경우를 크게 줄여 표시영역의 불량이 방지될 수 있다.
이하 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 종래기술과 동일 유사한 부분에 대하여는 설명을 생략하고, 도면에서 동일, 유사한 요소에 대한 도면부호는 동일, 유사하게 부여하였다.
도 7은 본 발명의 일 실시예에 따른 액정패널의 개략 부분 평면도이다. 도 3의 종래기술과 다른 점은 스페이서(100)의 위치가 다르다는 점인데, 이는 스페이서의 산포방식의 차이에 기인한 것이 아니고, 스페이서 하부의 보호층(46)에 상대적으로 두께가 작은 싱크부(46a)(46b)가 형성되어 있어 이 싱크부(46a)(46b)의 위치에 스페이서(100)가 위치하게 된다. 스페이서(100)의 형태는 도면에서 알 수 있는 바와 같이, 볼 타입이고, 다양한 산포법에 의해 배치된다.
보다 구조를 자세히 설명하기 위해 도 8 및 도 9의 단면도를 참고하여 설명하면, 도 8은 게이트배선(32)를 절단한 D-D선 단면도이고, 도 9는 데이터배선(44)를 절단한 E-E선 단면도이다. 박막트랜지스터(T)의 단면도는 종래의 도 4와 동일 유사하므로 언급하지 않는다. 기판(1)상의 게이트 배선(32)상에는 게이트절연층(34)이 형성되어 있고, 게이트절연층(34)의 상부에는 보호층(46)이 형성되어 있다. 보호층(46) 상부에는 박막트랜지스터(도 7의 T)와 전기적으로 연결된 화소전극(50)이 형성되어 있다. 상기 보호층(46) 중 상기 게이트배선(32)과 상기 화소전극(50) 사이에는 싱크부(46a)가 위치하고 있고, 이 싱크부(46a)의 두께는 화소전극 아래의 보호층의 평균두께 보다 작으므로 여기에 스페이서(100)가 산포되어 있다.
도 9를 참조하면, 기판(1)상에 게이트절연층(34)이 위치하고, 게이트절연층(34)의 상부에 데이터배선(44)이 위치하고 있다. 데이터배선(44)의 상부에는 도 8과 같이 보호층(46)이 위치하고 있으며, 이 보호층(46)에도 화소전극(50)과 데이터배선(44) 사이에 싱크부(46b)가 존재하고, 여기에 스페이서(100)가 존재하게 된다.
즉, 도 7 내지 도 9를 통해 알 수 있는 바와 같이, 산포된 스페이서(100)가 화소전극 상부에 위치하는 예가 적게 되고, 외부의 충격이나 진동이 있는 경우에도 싱크부(46a)(46b)에 갇히게 되어 화소전극(50) 상부의 개구부쪽으로 이동하는 것이 거의 불가능하게 된다. 따라서 빛샘 등을 유발하는 스페이서(100)가 개구부내에 위치하지 않게 되므로 개구부의 불량이 적어지게 된다.
이하, 이러한 구조를 가지는 액정패널의 제조방법에 대하여 첨부도면을 참조하여 설명한다. 도 10A 내지 도 10C는 도 7의 F-F선에 따른 공정단면도이고, 이에 대응하는 도 11A 내지 11C는 도 9의 공정단면도이다. 도 10A 내지 도 10C는 통상의 박막트랜지스터공정인데, 전체공정의 이해를 위해 이를 통해서 본 발명의 액정패널의 제조공정을 설명한다. 상부기판 및 블랙매트릭스에 대한 공정은 종래와 동일 또는 유사하므로 공정도는 생략한다. 게이트배선과 관련된 공정도 더불어 설명한다.
도 10A 및 도 11A를 참조하여 설명하면, 도 10A에서는, 투명기판(1) 상에 박막트랜지스터(T) 및 데이터 배선(44)을 형성하는 단계이다.
상기 박막트랜지스터(T)는, 투명기판(1) 상에 게이트배선(32)과 연결된 게이트 전극(30)을 형성하고, 상기 게이트 전극(30) 상부에 게이트 절연층(34)을 기판 전면에 걸쳐 형성하고, 상기 게이트 절연층(34) 상부에 실리콘(Si)으로 이루어진 액티브층(36a)과, 불순물 비정질 실리콘(n+ a-Si)으로 이루어진 오믹콘택층(36b ; ohmic contact layer)을 차례대로 형성하여 반도체층(36)을 구성한 후, 상기 반도체층(36) 상부에 데이터배선(44)과, 서로 일정간격 이격되는 소스 및 드레인 전극(40, 42)을 형성하고, 상기 소스 및 드레인 전극(40, 42) 사이의 오믹 콘택층(36b)을 제거하고, 액티브층(36a)을 일부 노출하여 채널(ch)을 형성하는 공정을 거쳐 이루어진다. 박막트랜지스터(T)는 이상의 설명이외의 각 층을 구성하는 재질이 다양할 수 있고, 전체적인 구조 또한 다양한 형태가 있는데, 본 발명에서는 상기 설명한 형태나 재질에 한정하는 것은 아니다.
박막트랜지스터(T)의 상부에는 기판의 전면에 걸쳐 박막트랜지스터(T)의 전 기적 특성을 보호하기 위한 목적을 가지는 보호층(46)을 형성한다.
도 10B 및 도 11B를 참고하면, 이 단계에서는 상기 보호층(46)에 드레인 전극(42)을 노출시키는 콘택홀(48)과 싱크부(46a)(46b)를 형성한다. 이는 포토리소그라피공정을 통해 이루어지며, 이때 싱크부(46a)(46b)는 회절노광법에 의해 형성되는데, 회절노광 공정은 빛의 투과량을 조절할 수 있는 하프톤 마스크(half-tone mask) 또는 슬릿 마스크(slit mask)를 이용하여, 별도의 마스크 공정 추가없이 원하는 영역의 포토레지스트(PR)층 만을 선택적으로 얇게 패터닝하는 공정이다. 싱크부(46a)(46b)는 도 7에 도시된 바와 같이, 게이트배선(32)과 데이터배선(44) 가까이 평행하게, 블랙매트릭스(9) 아래 형성되는 것이 바람직하다. 상기 싱크부(46a)(46b)는 슬릿이 형성되지 않는 기존의 노광마스크를 이용하여 형성하는 것도 가능하다. 따라서 이 경우에는 데이터배선위에 패턴형태로 형성된다.
도 10C 및 도 11C를 참조하면, 이 단계에서는 상기 보호층(46) 상부에 투명도전성 물질을 이용하여 화소전극(50)을 형성한다. 이때, 상기 화소전극(50)은 드레인 콘택홀(48)을 통해 드레인 전극(42)과 연결된다.
추후 배향막공정, 스페이서산포공정, 블랙매트릭스를 포함하는 상부기판제조공정, 합착공정, 액정주입공정 등은 앞서 설명한 일반적인 공정을 따라 진행되고, 여기서는 설명을 생략한다.
이상의 공정에서 알 수 있는 바와 같이, 본 발명에 따라 보호층에 싱크부를 형성하는 공정은 별도의 마스크를 사용하지 않고도 가능하다는 것을 이해할 수 있을 것이다.
이상에서 본 발명에 따른 바람직한 실시예를 설명하였으나, 이는 예시이며 본 발명의 정신을 벗어나지 않고 다양한 변화와 변형이 가능할 것이라는 것은 이 분야의 당업자는 이해할 수 있을 것이다. 그러나, 이러한 변화와 변형이 본 발명의 권리범위에 속하게 됨은 청구범위를 통해 알 수 있을 것이다.
본 발명에서 보호층 중 제 1, 2 신호배선인 게이트배선과 데이터배선쪽 가까이 화소전극 사이에 싱크부를 형성함으로써, 볼타입의 스페이서가 이 싱크부에 위치하여 외부 충격에도 다른 위치 즉, 화소전극 상부의 개구부쪽으로 이동될 가능성이 적으므로, 화소전극상의 배향막에 긁힘을 초래하지 않게 되어 빛샘 등의 불량을 방지할 수 있는 이점이 있다.
또한 이러한 구조가 별도의 마스크 공정없이 보호층에 콘택홀을 형성하는 단계에서 이루어질 수 있다는 것이 본 발명의 또 다른 이점이라 할 수 있다.
Claims (9)
- 제 1 기판과, 상기 제 1 기판상에 서로 교차하여 형성된 제 1 및 제 2 배선과, 상기 제 1 및 제 2 배선과 연결된 박막트랜지스터와, 상기 박막트랜지스터 상부에 상기 제 1 기판의 전면에 걸쳐 형성된 보호층과, 상기 보호층 상부에 위치하고, 상기 박막트랜지스터와 전기적으로 연결된 화소전극을 가지고 있으며, 상기 제 1, 2 배선과 상기 화소전극 사이의 상기 보호층의 두께는 상기 화소전극 하부의 보호층의 평균 두께 보다 작은 싱크부가 형성된 어레이기판과;상기 제 1 기판에 대응하는 제 2 기판을 가진 상부기판과;상기 어레이기판과 상기 상부기판 사이에 위치한 액정층과;상기 액정층에 위치하는 다수의 스페이서를 포함하는 액정패널.
- 청구항 1에 있어서,상기 화소전극과 상기 박막트랜지스터는 상기 보호층에 형성되는 콘택홀을 통해 전기적으로 연결되어 있는 액정패널.
- 청구항 1 또는 청구항 2 중 어느 하나의 항에 있어서,상기 다수의 스페이서는 볼 형태인 액정패널.
- 청구항 1에 있어서,상기 상부기판은 블랙매트릭스를 포함하고 있으며, 상기 싱크부는 상기 블랙매트릭스의 하부에 위치한 액정패널.
- 청구항 1에 있어서,상기 싱크부는 상기 제 1 배선 또는 제 2 배선 근처에 위치한 액정패널.
- 청구항 1에 있어서,상기 싱크부는 패턴 형태인 액정패널.
- 제 1 기판 상에 서로 절연되어 있고, 교차하는 제 1 배선과 제 2 배선을 형성하는 단계와;상기 제 1 배선 및 제 2 배선과 연결된 박막트랜지스터를 형성하는 단계와;상기 박막트랜지스터 상부에 보호층을 형성하는 단계와;상기 보호층 상부에 상기 박막트랜지스터와 전기적으로 연결되는 화소전극을 형성하는 단계와;상기 제 1 및 제 2 배선과 상기 화소전극 사이의 상기 보호층의 두께를 상기 화소전극 하부의 보호층의 평균 두께 보다 작게 형성하는 단계와;상기 제 1 기판에 대응하는 제 2 기판을 합착하는 단계와;상기 보호층과 상기 제 2 기판 사이에 다수의 스페이서를 형성하는 단계와;상기 보호층과 상기 제 2 기판 사이에 액정층을 형성하는 단계를 포함하는 액정패널 제조방법.
- 청구항 7에 있어서,상기 보호층에 콘택홀을 형성하여 상기 화소전극과 상기 박막트랜지스터를 전기적으로 연결하는 액정패널 제조방법.
- 청구항 7에 있어서,상기 제 1, 2 배선과 상기 화소전극 사이의 보호층은 회절노광법을 이용하여 두께를 작게 하는 액정패널 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087611A KR100862073B1 (ko) | 2002-12-30 | 2002-12-30 | 개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087611A KR100862073B1 (ko) | 2002-12-30 | 2002-12-30 | 개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040061407A KR20040061407A (ko) | 2004-07-07 |
| KR100862073B1 true KR100862073B1 (ko) | 2008-10-09 |
Family
ID=37352952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087611A KR100862073B1 (ko) | 2002-12-30 | 2002-12-30 | 개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100862073B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325309A (ja) * | 1994-05-31 | 1995-12-12 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JPH09304781A (ja) * | 1996-05-13 | 1997-11-28 | Hitachi Ltd | 横電界構造のアクティブマトリクス型液晶表示素子 |
-
2002
- 2002-12-30 KR KR1020020087611A patent/KR100862073B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325309A (ja) * | 1994-05-31 | 1995-12-12 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JPH09304781A (ja) * | 1996-05-13 | 1997-11-28 | Hitachi Ltd | 横電界構造のアクティブマトリクス型液晶表示素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040061407A (ko) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7130010B2 (en) | Array substrate for in-plane switching liquid crystal display device and method of fabricating the same with polycrystalline silicon pixel electrode | |
| KR100858005B1 (ko) | 액정 디스플레이 장치 및 그 제조 방법 | |
| KR20120064664A (ko) | 횡전계방식 액티브매트릭스 액정표시장치와 그 제조방법 | |
| CN103048824A (zh) | 液晶显示装置及其制造方法 | |
| US6597420B2 (en) | Liquid crystal display device having color film on a first substrate and a method for manufacturing the same | |
| KR100968339B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20050001158A (ko) | 기둥 형상의 스페이서를 포함하는 액정표시장치와 그제조방법 | |
| KR20030082141A (ko) | 패턴드 스페이서를 가지는 액정표시장치 | |
| KR20070068577A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100813004B1 (ko) | 액정표시장치의 셀 절단 공정용 씰 패턴 | |
| US7098986B2 (en) | Data pad region of liquid crystal display panel and fabricating method thereof | |
| KR20070042273A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20070015805A (ko) | 색필터 표시판 및 이를 포함하는 액정표시장치 | |
| KR100862073B1 (ko) | 개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법 | |
| KR20070025153A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20120022210A (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100537069B1 (ko) | 액정표시장치의 액정셀 공정 | |
| KR20090072391A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR101222537B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR20030056245A (ko) | 액정표시장치용 잉크젯 방식 스페이서 | |
| JP2818985B2 (ja) | 光弁装置とその製造方法 | |
| KR20050068294A (ko) | 액정 표시 장치의 씰 패턴 및 그 형성 방법 | |
| KR20110072434A (ko) | 액정표시장치 제조방법 | |
| KR100709503B1 (ko) | 액정표시장치용 스페이서 산포방법 | |
| KR100919200B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 12 |