KR100709503B1 - 액정표시장치용 스페이서 산포방법 - Google Patents

Abstract

본 발명은 액정표시장치에 포함되고, 액정이 주입되는 셀 갭(cell gap)을 정의하는 스페이서(spacer)를 산포하는 방법에 관한 것이다.

좀더 상세히 설명하면, 상기 스페이서를 데이터 배선 또는 게이트 배선이 위치하는 영역에 분포하도록 하여, 외부의 충격이나 진동으로 움직이는 스페이서(spacer)에 의해 화소영역의 배향막(alignment layer)이 손상이 가지 않도록 함으로써, 액정패널의 신뢰성을 개선하는 것을 목적으로 한다.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 제 1 방법은 하부기판에 구성된 단락배선(shorting bar)에 (+)를 걸어주어 (-)로 대전된 상기 스페이서가 상기 단락배선에서 연장된 데이터배선과 게이트배선이 위치하는 영역에 분포하도록 하는 방법이다.

본 발명의 제 2 방법은 하부기판에 자성을 띠는 스페이서를 뿌려둔 상태에서 기판의 일 측으로부터 자석의 상부를 지나가게 되면, 상기 자석에 의해 자성을 띠는 스페이서가 순간적으로 흩어지면서 화소영역과 게이트배선 또는 데이터배선의 단차부에 분포하도록 하는 방법이다.

Description

액정표시장치용 스페이서 산포방법 {methode of distributing a spacer for LCD}

도 1은 일반적인 액정 셀의 제조공정을 도시한 흐름도 이고,

도 2는 종래의 스페이서 산포방법을 도시한 도면이고,

도 3은 본 발명의 제 1 실시예에 따른 스페이서 산포방법을 도시한 도면이고,

도 4는 본 발명의 제 2 실시예에 따른 스페이서 산포방법을 도시한 도면이다.

<도면의 주요부분에 대한 부호의 설명>

131 : 기판 133 : 스페이서

135 : 노즐 139 : 게이트배선

141 : 데이터 배선

본 발명은 액정표시장치의 제조공정에 관한 것으로써, 더 상세하게는 액정 디스플레이 패널의 제조방법에 있어서, 액정패널 내에 액정이 주입되는 공간을 정의하는 스페이서(spacer)를 산포하는 방법에 관한 것이다.

일반적으로 액정표시장치는 게이트배선과 데이터배선과 상기 두 배선의 교차지점에 위치한 박막트랜지스터가 배열된 기판인 하부기판과, 컬러필터가 인쇄된 상부기판으로 구성되며, 상기 상부기판과 하부기판 사이에는 액정이 위치한다.

상기 액정표시장치에서 액정 셀(Cell)의 간략한 제조공정과 그 동작을 살펴보면 다음과 같다.

두 매의 기판 즉, 상부기판과 하부기판이 마주보는 각 내측의 한쪽 면에는 공통전극을, 다른 한쪽 면에는 화소전극을 형성하고, 각 전극이 서로 대향하도록 배열한 후, 상기 상부기판과 하부기판 사이의 간격에 액정을 주입시키고 주입구를 봉합한다. 그리고 상기 상부기판과 하부기판의 외측에 각각 편광판을 붙임으로써, 액정 셀은 완성되게 된다.

또한, 상기 액정 셀의 광 투과량을 각 전극(화소전극, 공통전극)에 인가하는 전압으로 제어하고, 광 셔터(Shutter)효과에 의해 문자/화상을 표시하게 된다.

액정 셀 공정은 박막 트랜지스터(Thin film transistor ; TFT) 공정이나 컬러 필터(Color filter)공정에 비해 상대적으로 반복되는 공정이 거의 없는 것이 특징이라 할 수 있다. 전체 공정은 액정 분자의 배향을 위한 배향막 형성 공정과 셀갭(Cell gap) 형성공정, 셀 컷팅(Cell cutting)공정 등으로 크게 나눌 수 있다.

이하, 앞서 설명한 액정표시장치의 제조공정을 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1은 일반적으로 적용되는 액정 셀의 제작 공정을 도시한 흐름도로써, st1 단계에서는 먼저 하부기판을 준비한다. 상기 하부기판에는 스위칭 소자로 다수개의 박막 트랜지스터(TFT)가 배열되어 있고, 상기 TFT와 일대일 대응하게 화소전극이 형성되어 있다.

st2 단계는 상기 하부기판 상에 배향막을 형성하는 단계이다.

상기 배향막(Alignment layer)형성은 고분자 박막의 증착과 러빙(Rubbing)공정을 포함한다. 상기 고분자 박막은 통상 배향막이라 하며, 하판 상의 전체에 균일한 두께로 증착되어야 하고, 러빙 또한 균일해야 한다.

상기 러빙은 액정의 초기 배향방향을 결정하는 주요한 공정으로, 상기 배향막의 러빙에 의해 정상적인 액정의 구동이 가능하고, 균일한 디스플레이(Display)특성을 갖게 한다.

일반적으로 배향막은 유기질의 유기배향막이 주로 쓰이고 있다.

러빙공정은 천을 이용하여 배향막을 일정한 방향으로 문질러주는 것을 말하며, 러빙 방향에 따라 액정 분자들이 정렬하게 된다.

st3 단계는 씰 패턴(seal pattern)을 인쇄하는 공정을 나타낸다.

액정 셀에서 씰 패턴은 액정 주입을 위한 갭을 형성하고, 주입된 액정의 누설을 방지하는 두 가지 기능을 한다.

상기 씰 패턴은 열경화성 수지를 일정하게 원하는 패턴으로 형성시키는 공정 으로써, 스크린 인쇄법이 주류를 이루고 있다.

st4 단계는 스페이서(Spacer)를 산포하는 공정을 나타낸다.

액정 셀의 제조공정에서 상부기판과 하부기판 사이의 갭을 정밀하고 균일하게 유지하기 위해 일정한 크기의 스페이서가 사용된다. 따라서, 상기 스페이서 산포시 하부기판에 대해 균일한 밀도로 산포해야 하며, 산포 방식은 크게 알코올 등에 스페이서를 혼합하여 분사하는 습식 산포법과 스페이서만을 산포하는 건식 산포법으로 나눌 수 있다.

또한, 건식산포는 정전기를 이용하는 정전 산포식과 기체의 압력을 이용하는 제전 산포식으로 나뉘는데, 정전기에 취약한 구조를 갖고 있는 액정 셀에서는 제전 산포법이 많이 사용된다.

상기 스페이서 산포 공정이 끝나면, 컬러 필터 기판인 상부기판과 박막 트랜지스터 배열 기판인 하부기판의 합착공정으로 진행된다(st5).

상부기판과 하부기판의 합착 배열은 각 기판의 설계시 주어지는 마진(Margin)에 의해 결정되는데, 보통 수 μm의 정밀도가 요구된다. 두 기판의 합착 오차범위를 벗어나면, 빛이 새어 나오게 되어 액정셀의 구동시 원하는 화질 특성을 기대할 수 없다.

st6 단계는 상기 st1 내지 st5 단계에서 제작된 액정 셀을 단위 셀로 절단하는 공정이다.

일반적으로 액정 셀은 대면적의 유리기판에 다수의 액정 셀을 형성한 후, 각각 하나의 액정 셀로 분리하는 공정을 거치게 되는데, 이 공정이 셀 절단 공정이 다.

초기 액정표시장치의 제조공정에서는 동시에 여러 셀에 액정을 주입한 후, 셀 단위로 절단하는 공정을 진행하였으나, 셀 크기가 증가함에 따라 단위 셀로 절단한 후, 액정을 주입하는 방법을 사용하고 있다.

st7 단계는 각 단위 셀로 절단된 액정 셀에 액정을 주입하는 단계이다.

단위 액정 셀은 수백 cm²의 면적에 수 μm의 갭을 갖는다. 따라서, 이러한 구조의 셀에 효과적으로 액정을 주입하는 방법으로 셀 내외의 압력차를 이용한 진공 주입법이 가장 널리 이용된다.

상기와 같이 압력차를 이용한 액정 주입방법은 액정 셀 공정에서 가장 긴 시간을 요하기 때문에 생산성 측면에서 최적 조건을 설정하는 것이 중요하다.

전술한 액정표시장치의 제조공정 중 상기 스페이서 산포방식에 대해 이하 상세히 설명한다.

도 2는 기존의 스페이서 산포방식인 제전 산포기를 이용한 산포방법을 도시한 단면도이다.

제전산포기(미도시)를 이용한 스페이서(spacer)산포방식은 질소가스(N₂)의 압력을 이용하여 스페이서를 노즐(nozzle)(35)을 통해 불어내는 방법이다.

이때, 상기 기판(31)위에 뿌려진 스페이서(33)가 서로 뭉치지 않도록 미리, 상기 스페이서(33)를 대전시켜 두고 이것을 상기 노즐(35)을 통해 뿌린다.

상기 노즐(35)은 정해진 이동경로(37)를 따라 20초간 4회 왕복하여 일정량의 스페이서(33)를 기판(31)위에 랜덤(random)하게 여기저기 뿌린다.

따라서, 도시한 바와 같이, 상기 스페이서(33)는 기판(31)에 구성되는 게이트 배선(39)및 데이터 배선(41)의 상부와, 화소전극(43)이 구성된 화소영역(P) 상부에도 위치하게 된다.

종래에는 전술한 바와 같은 방법으로 스페이서를 산포한 후, 상기 상부기판(미도시)과 상기 스페이서(33)가 산포된 하부기판(31)을 합착한 후, 액정(미도시)을 주입하여 액정패널을 제작하였다.

그러나, 전술한 바와 같은 종래의 스페이서 산포방식에 의해 상기 기판 상에 랜덤하게 뿌려진 스페이서는 진동충격과 같은 외부 압력에 의해서 서서히 이동하면서, 상기 기판 상에 형성된 배향막(폴리이미드막)에 결함을 주어 거시적으로 액정패널에 희미한 얼룩(Smear 얼룩)을 발생시킨다.

이와 같은 문제점을 해결하기 위해 본 발명은 상기 스페이서를 어레이기판의 화소영역이 아닌, 데이터배선과 게이트배선이 위치하는 영역에 분포하도록 하여, 외부의 강한 진동이나, 충격에도 상기 화소영역의 배향막에 결함을 주지 않아 신뢰성이 확보된 액정패널을 제공하는 것을 그 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 스페이서 산포방법은, 단락배선으로 각각 묶인 다수의 게이트배선과 다수의 데이터배선이 형성된 기판을 준비하는 단계와; 상기 기판 상부에 (-)로 대전된 스페이서를 산포하기 위한 노즐을 위치하는 단계와; 상기 단락배선에 (+)전압을 인가하는 단계와; 상기 노즐을 통해 상기 기판 상에 상기 스페이서를 분사하여, 상기 다수의 게이트배선과 상기 다수의 데이터배선이 위치한 영역에 상기 스페이서가 분포하도록 하는 단계;를 포함한다.

본 발명의 다른 특징에 따른 스페이서 산포방법은, 다수의 게이트배선과 다수의 데이터배선이 형성된 기판을 준비하는 단계와; 상기 기판의 일측 하부에 자성을 띠는 수단을 위치하는 단계와; 상기 기판의 상부에 스페이서를 산포하기 위한 노즐을 위치시키는 단계와; 상기 노즐을 통해 상기 기판 상에 스페이서를 산포하는 단계와; 상기 기판을 일측의 하부로부터 상기 자성을 띠는 수단을 지나도록 움직여, 화소영역과 상기 다수의 게이트배선 및 상기 다수의 데이터배선 사이의 단차부에 상기 스페이서가 분포하도록 하는 단계;를 포함한다.

상기 스페이서는 자성을 띠는 성질을 가진 스페이서를 사용한다.

상기 자성을 띠는 수단은 영구자석 또는 전자석을 사용한다.

상기 스페이서는 게이트배선과 데이터배선의 단차부에 분포한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

-- 제 1 실시예 --

본 발명의 제 1 실시예는 기판 상에 산포되는 스페이서가 화소영역 상에 분포하지 않고 게이트 배선과 데이터 배선 상부에 분포하도록 하는 제 1 방법으로서, 금속물질인 상기 게이트 배선과 데이터 배선을 (+)로 대전시키는 방법을 제공한다.

이하, 도 3를 참조하여 상세히 설명한다.

도 3은 본 발명의 제 1 실시예에 따른 스페이서 산포방법을 도시한 도면이다.

도시한 바와 같이, 일반적으로 어레이기판(131)은 다수의 게이트 배선(139)과 다수의 데이터 배선(141)이 수직으로 교차하여 형성되고, 상기 두 배선이 교차하는 지점에 박막트랜지스터(T)를 형성한다.

어레이기판(131)을 제작하는 공정 중 상기 게이트배선(139)과 데이터배선(141)을 정전기로부터 보호하기 위해, 상기 다수의 배선이 하나의 단락배선(shorting bar)으로 연결되어 구성되며, 공정의 마지막 단계에서, 상기 다수의 게이트 배선(139)과 데이터 배선(141)은 배선의 단선과 단락여부를 알아보는 전기적인 테스트(MPS 테스트)를 위해 각각 홀수번째와 짝수번째로 나뉘어, 홀수번째 단락배선(145)과 짝수번째 단락배선(147)에 연결된다.

본 발명의 제 1 실시예는 전술한 구성을 이용하는 방법으로, 상기 홀수번째와 짝수번째 단락배선(145,147)으로 나뉘어진 게이트배선(139)과 데이터배선(141)에 (+)전압(137)을 걸어주고, 상기 노즐(135)을 통해 (-)로 대전된 스페이서(133)를 분사하는 방법이다.

상기 (-)로 대전된 스페이서(133)는 상기 노즐에서 분사될 때 전기인력에 의해 상기 어레이기판 상에 구성되고, (+)로 대전된 게이트배선(139)과 데이터배선(141)의 영역에 분포하게 된다.

이때, 상기 스페이서(133)는 상기 게이트배선(139)과 데이터배선(141)에 더 잘 분포되도록 좀더 강하게 대전된 상태이어야 한다.

상기 스페이서는 화소영역내부에 존재하지 않음으로써 액정의 배향불량에 의한 빛샘을 방지 할 수 있게 된다.

상기 스페이서(133)를 상기 게이트배선(139)과 데이터배선(141)의 상부에 분포하도록 하는 본 발명에 따른 제 2 방법은 이하 제 2 실시예에서 설명한다.

-- 제 2 실시예 --

본 발명의 제 2 실시예는 기판 상에 뿌려지는 스페이서가 화소영역 상에 분포하지 않고, 상기 화소영역과 게이트배선과 데이터배선 사이의 단차부에 분포하도록 하는 제 2 방법으로서, 자성을 띠는 스페이서를 이용하는 방법이다.

도 4는 본 발명의 제 2 실시예에 따른 스페이서 산포방법을 도시한 도면이다.

도시한 바와 같이, 먼저 영구자석 또는 전자석(143)을 기판(131)의 일측 하부에 위치한다.

다음으로, 기판(131)의 상부에 상기 노즐(135)을 통해 자성을 띠는 스페이서(133)를 산포한다.

상기 스페이서(133)가 산포된 기판(131)의 일측부터 상기 자석(139)의 상부로 지나가도록 기판(131)을 움직이면, 상기 게이트배선(141)과 데이터배선(139)쪽으로 끌어당겨져 일정한 장소에 놓이게 된다. 즉, 상기 기판(131)의 상부에 분포된 스페이서(133)는 자성을 띠고 있으므로 상기 자석(143)의 방향으로 움직이게 된다.

이때, 상기 화소영역(P)에 위치한 스페이서(133)는 움직이면서, 상기 화소영역과 게이트배선(139)과 데이터배선(141)사이의 단차(K)에 의해 더 이상 진행을 하지 못하게 된다.

따라서, 상기 스페이서(133)는 상기 화소영역(P)과 게이트배선(139)및 데이터배선(141)이 위치한 영역 또는 그 단차부에 분포하게 된다.

이때, 상기 단차부(K)는 상부기판(미도시)에 형성된 블랙매트릭스(미도시)에 의해 넓게 가려지는 부분이므로 외부의 진동에 의해 상기 스페이서(133)가 조금 움직인다 해도 표시영역에는 아무런 영향을 미치지 않는다.

전술한 제 1 실시예와 제 2 실시예의 방법에 따라 스페이서(133)를 산포하게 되면, 상기 스페이서(133)는 화소영역(P)에 머물지 않고, 상기 배선(139,141) 이 위치한 영역에 분포하게 된다.

후에, 외부의 진동이나 강한 충격에 의해 상기 스페이서가 조금 움직인다 해도 그 움직임에 의한 상기 배향막의 결함은 상기 배선이 위치한 영역에 한정되기 때문에 액정패널의 화질에 아무런 영향을 미치지 않는다.

따라서, 신뢰성 있는 액정패널을 제작할 수 있다.

전술한 바와 같이, 본 발명에 따른 스페이서 산포방법은 상기 스페이서를 화소영역이 아닌 배선 상부에 분포하도록 함으로써, 외부의 진동이나 충격에 의해 스페이서의 미세한 움직임이 있더라도 상기 화소영역 상의 배향막에는 결함을 주지 않으므로 신뢰성 있는 액정패널을 제작할 수 있는 효과가 있다.

또한, 화소영역 내부의 스페이서에 의한 액정의 배향불량으로 인한 빛샘을 방지할 수 있고, 개구부 내에 스페이서가 위치하지 않음으로써 일정한 투과율을 확보할 수 있으며, 스페이서의 위치를 일정하게 할 수 있으므로 균일한 셀갭을 유지할 수 있는 효과가 있다.

Claims (5)

1. 단락배선으로 각각 묶인 다수의 게이트배선과 다수의 데이터배선이 형성된 기판을 준비하는 단계와;

   상기 기판 상부에 (-)로 대전된 스페이서를 산포하기 위한 노즐을 위치하는 단계와;

   상기 단락배선에 (+)전압을 인가하는 단계와;

   상기 노즐을 통해 상기 기판 상에 상기 스페이서를 분사하여, 상기 다수의 게이트배선과 상기 다수의 데이터배선이 위치한 영역에 상기 스페이서가 분포하도록 하는 단계;

   를 포함하는 스페이서 산포방법.
2. 다수의 게이트배선과 다수의 데이터배선이 형성된 기판을 준비하는 단계와;

   상기 기판의 일측 하부에 자성을 띠는 수단을 위치하는 단계와;

   상기 기판의 상부에 스페이서를 산포하기 위한 노즐을 위치시키는 단계와;

   상기 노즐을 통해 상기 기판 상에 스페이서를 산포하는 단계와;

   상기 기판을 일측의 하부로부터 상기 자성을 띠는 수단을 지나도록 움직여, 화소영역과 상기 다수의 게이트배선 및 상기 다수의 데이터배선 사이의 단차부에 상기 스페이서가 분포하도록 하는 단계;

   를 포함하는 스페이서 산포방법.
3. 제 2 항에 있어서,

   상기 스페이서는 자성을 띠는 성질을 가진 스페이서 산포방법.
4. 제 3 항에 있어서,

   상기 자성을 띠는 수단은 영구자석 또는 전자석인 스페이서 산포방법.
5. 삭제

Images