KR100919200B1

KR100919200B1 - 액정표시장치

Info

Publication number: KR100919200B1
Application number: KR1020020088468A
Authority: KR
Inventors: 석수원
Original assignee: 엘지디스플레이 주식회사
Priority date: 2002-12-31
Filing date: 2002-12-31
Publication date: 2009-09-28
Also published as: KR20040062141A

Abstract

본 발명은 패턴 스페이서를 포함하는 액정표시장치에 관한 것으로서 액정 패널이 외부로부터 압력을 받을 경우, 패턴 스페이서에 압력이 집중됨으로 패턴 스페이서 하방의 블랙 매트릭스가 파괴되고 패턴 스페이서가 컬러수지 및 평탄화막 쪽으로 함몰함으로써 셀 갭 불량이 발생하여 화면에 얼룩이 발생하는 현상을 개선하고, 중력불량에 강한 특성을 가지도록 패턴 스페이서의 크기를 작게 하고, 패턴 스페이서에 압력이 집중되는 것을 완화하도록 단위 화소당 동일한 크기의 패턴 스페이서의 수를 3이상 형성한 것이다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치의 패턴 스페이서 배치 구조에 관한 것으로서 특히 액정표시장치의 대형화가 진행됨에 있어서, 외부로부터 압력이 인가될 때 패턴 스페이서에 압력이 집중되는 문제점을 해결하기 위해 단위 화소당 패턴 스페이서의 수를 많게 하고 압력 분산에 유리한 배열을 함으로써 하나의 패턴 스페이서에 압력이 집중되는 것을 막아 블랙매트릭스의 파괴를 방지하고자 하는 것을 특징으로 한다.

일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정 셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다.

따라서, 액정 표시장치는 화소 단위의 액정 셀들이 매트릭스 형태로 배열되는 액정 패널과; 상기 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)가 구비된다.

상기 액정 패널은 서로 대향하는 컬러필터(color filter) 기판 및 박막 트랜지스터 어레이 기판과, 그 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 이격 간격에 충진된 액정층으로 구성된다.

그리고, 상기 액정 패널의 박막 트랜지스터 어레이 기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 다수의 데이터 라인들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 다수의 게이트 라인들이 서로 직교하며, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정 셀들이 정의된다.

상기 게이트 드라이버 집적회로는 다수의 게이트라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.

한편, 상기 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 대향하는 내측 면에는 각각 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 이때, 화소전극은 박막 트랜지스터 어레이 기판 상에 액정 셀 별로 형성되는 반면에 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다. 따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.

이와같이 화소전극에 인가되는 전압을 액정 셀 별로 제어하기 위하여 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.

상기한 바와같은 액정 표시장치의 구성요소들을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 도1은 일반적인 액정 표시장치의 단위 화소에 대한 평면도이다.

도1을 참조하면, 게이트 배선(4)이 기판 상에 일정하게 이격되어 행으로 배열되고, 데이터 배선(2)이 일정하게 이격되어 열로 배열된다. 따라서, 게이트 배선(4)과 데이터 배선(2)은 매트릭스 형태로 배열된다. 이때, 단위 액정 셀은 데이터 배선(2)과 게이트 배선(4)의 교차부 마다 정의되며, 박막 트랜지스터(TFT)와 화소전극(14)을 구비한다.

상기 게이트 배선(4)의 소정의 위치에서 연장되어 박막 트랜지스터(TFT)의 게이트 전극(10)이 형성되고, 상기 데이터 배선(2)으로부터 소스 전극(8)이 연장되어, 상기 게이트 전극(10)과 소정의 영역이 오버-랩(overlap)되어 있다.

그리고, 상기 게이트 전극(10)을 기준으로 소스 전극(8)과 대응하는 위치에 드레인 전극(12)이 형성되고, 그 드레인 전극(12) 상에 형성된 드레인 콘택홀(16)을 통해 화소전극(14)이 드레인 전극(12)과 전기적으로 접촉된다.

상기 박막 트랜지스터(TFT)는 게이트 배선(4)을 통해 게이트 전극(10)에 공급되는 주사신호에 의해 소스 전극(8)과 드레인 전극(12) 사이에 도전 채널을 형성하기 위한 반도체층(도면상에 도시되지 않음)을 구비한다.

이와같이 박막 트랜지스터(TFT)가 게이트 배선(4)으로부터 공급되는 주사 신호에 응답하여 소스 전극(8)과 드레인 전극(12) 사이에 도전 채널을 형성함에 따라 데이터 배선(2)을 통해 소스 전극(8)으로 공급된 데이터 신호가 드레인 전극(12)에 전송되도록 한다.

한편, 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속된 화소전극(14)은 광투과율이 높은 투명 ITO(indium tin oxide) 물질로 형성된다. 이때, 상기 화소전극(14)은 드레인 전극(12)으로부터 공급되는 데이터 신호에 의해 컬러필터 기판에 형성되는 공통 투명전극(도면상에 도시되지 않음)과 함께 액정층에 전계를 발생시킨다.

이와같이 액정층에 전계가 인가되면, 액정은 유전율 이방성에 의해 회전하여 백라이트로부터 발광되는 빛을 화소전극(14)을 통해 컬러필터 기판 쪽으로 투과시키며, 그 투과되는 빛의 양은 데이터 신호의 전압값에 의해 조절된다.

그리고, 스토리지 콘택홀(22)을 통해 화소전극(14)에 접속된 스토리지 전극(20)은 게이트 배선(4) 상에 증착되어 스토리지 커패시터(18)를 형성하며, 스토리지 전극(20)과 게이트 배선(4) 사이에는 상기 박막 트랜지스터(TFT)의 형성과정에서 증착되는 게이트 절연막(도면상에 도시되지 않음)이 삽입되어 있다.

상기한 바와같은 스토리지 커패시터(18)는 게이트 배선(4)에 주사신호가 인가되는 박막 트랜지스터의 턴-온(turn-on) 기간 동안 주사신호의 전압값이 충전된 후, 박막 트랜지스터의 턴-오프(turn-off) 기간 동안 그 충전된 전압을 상기 화소전극(14)에 공급함으로써, 액정의 구동이 유지되도록 한다.

도2는 도1의 I-I'선을 따라 절단한 단위 화소의 단면을 보인 예시도로서, 박막 트랜지스터 어레이 기판(50)과 대향하여 합착되는 컬러필터 기판(60)과; 상기 박막 트랜지스터 어레이 기판(50) 및 컬러필터 기판(60)을 일정하게 이격시키는 스페이서(70)와; 상기 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(60) 사이의 이격된 공간에 액정이 충진된 액정층(80)으로 구성된다.

상기 도2의 예시도를 참조하여 박막 트랜지스터(TFT)의 제조과정을 상세히 설명하면 다음과 같다.

먼저, 상기 박막 트랜지스터 어레이 기판(50)의 상에 Mo, Al 또는 Cr과 같은 금속물질을 스퍼터링 방법으로 증착한 다음 제1마스크를 통해 패터닝하여 게이트 전극(10)을 형성한다.

그리고, 상기 게이트 전극(10)이 형성된 박막 트랜지스터 어레이 기판(50) 상에는 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(30)을 형성한다.

그리고, 상기 게이트 절연막(30) 상에는 비정질 실리콘(amorphous silicon)으로 이루어진 반도체층(32)과, 인(P)이 고농도로 도핑된 n+ 비정질 실리콘으로 이루어진 오믹접촉층(Ohmic contact layer, 34)을 연속 증착한 다음 제2마스크를 통해 패터닝하여 박막 트랜지스터(TFT)의 액티브층(36)을 형성한다.

그리고, 상기 게이트 절연막(30)과 오믹접촉층(34) 상에 금속물질을 증착한 다음 제3마스크를 통해 패터닝하여 박막 트랜지스터(TFT)의 소스 전극(8)과 드레인 전극(12)을 형성한다. 이때, 소스 전극(8)과 드레인 전극(12)은 액티브층(36)의 상부에서 서로 대응하여 이격되도록 패터닝된다.

따라서, 상기 액티브층(36) 상부의 오믹접촉층(34)이 노출되는데, 상기 소스 전극(8)과 드레인 전극(12)의 패터닝 과정에서 노출된 오믹접촉층(34)이 제거된다.

상기 오믹접촉층(34)이 제거됨에 따라 반도체층(32)이 노출되는데, 그 노출된 반도체층(32)은 박막 트랜지스터(TFT)의 채널영역으로 정의된다.

그리고, 상기 노출된 반도체층(32)을 포함하여 소스 전극(8)과 드레인 전극(12) 등이 형성된 게이트 절연막(30) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 38)을 전면 증착한다. 이때, 보호막(38)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근들어 액정 셀의 개구율을 향상시키기 위하여 BCB(benzocyclobutene), SOG(spin on glass) 또는 아크릴(Acryl) 등의 유전율이 낮은 유기물질이 사용되고 있다.

그리고, 상기 드레인 전극(12) 상의 보호막(38) 일부를 제4마스크를 통해 선택적으로 식각하여 드레인 전극(12)의 일부를 노출시키는 드레인 콘택홀(16)을 형성한다.

그리고, 상기 보호막(38) 상에 투명 전극물질을 스퍼터링 증착한 다음 제5마스크를 통해 패터닝하여 화소전극(14)을 형성하되, 그 화소전극(14)이 상기 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속되도록 패터닝한다.

최종적으로, 상기한 바와같이 박막 트랜지스터(TFT)가 형성된 결과물의 전면에 배향막(51)을 형성한 다음 러빙(rubbing)을 실시하고, 그 배향막(51)과 대응하는 유리기판(1)의 반대면에 제1편광판(52)을 형성함으로써, 박막 트랜지스터 어레이 기판(50)의 제작을 완료한다. 이때, 러빙은 천을 균일한 압력과 속도로 배향막(51) 표면과 마찰시킴으로써, 배향막(51) 표면의 고분자 사슬이 일정한 방향으로 정렬되도록 하여 액정의 초기 배향방향을 결정하는 공정을 말한다.

한편, 상기 도2의 예시도를 참조하여 스토리지 커패시터 영역의 제조과정을 상세히 설명하면 다음과 같다.

먼저, 상기 박막 트랜지스터 어레이 기판(50) 상에 게이트 라인(4)을 패터닝하고, 그 상부에 게이트 절연막(30)을 형성한다.

그리고, 상기 게이트 절연막(30)의 상부에 스토리지 전극(20)을 패터닝한다. 이때, 스토리지 전극(20)은 상기 박막 트랜지스터(TFT)의 소스 전극(8)과 드레인 전극(12)의 패터닝 과정에서 형성된다.

상기 스토리지 전극(20)은 게이트 절연막(30)을 사이에 두고 게이트 라인(4)의 일부영역과 오버-랩되어 스토리지 커패시터(18)로 기능한다.

그리고, 상기 스토리지 전극(20)이 형성된 게이트 절연막(30) 상부에 보호막(38)을 형성한 다음 그 보호막(38)의 일부를 식각하여 스토리지 전극(20)의 일부를 노출시키는 스토리지 콘택홀(22)을 형성한다. 이때, 보호막(38)은 상기 박막 트랜지스터(TFT) 영역의 보호막(38)을 형성하는 과정에서 형성되고, 스토리지 콘택홀(22)은 상기 박막 트랜지스터(TFT)의 드레인 콘택홀(16)을 형성하는 과정에서 형성된다.

그리고, 상기 보호막(38) 상에 화소전극(14)을 패터닝하며, 그 화소전극(14)이 상기 스토리지 콘택홀(22)을 통해 스토리지 전극(20)에 접속된다. 이때, 화소전극(14)은 상기 박막 트랜지스터(TFT) 영역에 형성되는 화소전극(14)의 패터닝 과정에서 형성된다.

한편, 상기 도2의 예시도를 참조하여 컬러필터 기판(60)의 제조과정을 상세히 설명하면 다음과 같다.

먼저, 컬러필터 기판(60) 상에 블랙 매트릭스(black matrix, 62)를 일정한 간격으로 이격 도포한다.

그리고, 상기 블랙 매트릭스(62)가 이격된 유리기판(61)의 상부에 적(R), 녹(G), 청(B) 색상의 컬러필터(63)를 형성하되, 그 컬러필터(63)가 상기 블랙 매트릭스(62) 상부의 소정 영역까지 확장되도록 한다.

그리고, 상기 블랙 매트릭스(62)를 포함한 컬러필터(63)의 상부전면에 금속물질을 형성한 다음 패터닝하여 공통전극(64)을 형성한다.

그리고, 상기 결과물의 상부전면에 배향막(65)을 형성한 다음 러빙을 실시하고, 그 배향막(65)과 대응하는 컬러필터 기판(60)의 반대면에 제2편광판(66)을 형성함으로써, 컬러필터 기판(60)의 제작을 완료한다.

상기한 바와같이 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(60)의 제작이 완료되면, 그 박막 트랜지스터 어레이 기판(50) 상에 실링재(도면상에 도시되지 않음)를 인쇄함과 아울러 상기 컬러필터 기판(60) 상에는 스페이서(70)를 산포한다. 이때, 제작자의 의도에 따라 박막 트랜지스터 어레이 기판(50) 상에 스페이서(70)를 산포하고, 컬러필터 기판(60) 상에 실링재를 인쇄할 수 있다.

그리고, 상기 실링재 인쇄 및 스페이서(70) 산포가 완료되면, 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(60)을 합착한다.

그리고, 상기 합착된 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(60)을 단위 액정 패널로 절단한다. 이때, 단위 액정 패널로 절단하는 공정은 대면적의 유리기판에 다수개의 액정 패널을 동시에 형성하여 액정 표시장치의 수율 향상을 도모하고 있기 때문에 요구된다.

그리고, 상기 절단된 단위 액정 패널에 액정을 주입하고, 그 주입구를 밀봉함으로써, 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(60)의 배향막(51,65)이 대향하여 이격된 공간에 액정이 충진된 액정층(80)을 형성한다.

이때, 초기 액정 표시장치의 제조과정에서는 다수개의 액정 패널에 액정을 주입한 다음 단위 액정 패널로 절단하였으나, 단위 액정 패널의 크기가 증가함에 따라 일률적인 액정 주입을 위한 공정 조절이 까다롭고, 액정 주입 불량으로 인한 제품의 생산성이 저하되어 단위 액정 패널로 절단한 다음 액정을 주입하는 방식이 사용되고 있다.

상기 단위 액정 패널은 수백 ㎠ 면적에 수 ㎛의 미세한 셀-갭을 갖기 때문에 효과적으로 액정을 주입하기 위해서, 단위 액정 패널 내측과 외측의 압력차를 이용한 진공 주입법이 가장 일반적으로 사용된다.

상기한 바와같은 액정 표시장치의 제작과정 중에 스페이서(70) 산포에 대해 상세히 설명하면 다음과 같다.

상기 스페이서(70)는 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(60)의 셀-갭을 정밀하고, 균일하게 유지하기 위해 사용되며, 도3a에 도시한 바와같이 알코올 등의 용매(solvent)에 스페이서(70)를 혼합하여 분사하는 습식산포와 도3b에 도시한 바와같이 질소(N₂) 가스를 통해 스페이서(70)만을 산포하는 건식산포로 나눌 수 있다.

이때, 스페이서(70)는 박막 트랜지스터 어레이 기판(50)이나 컬러필터 기판(60) 상에 소정의 입자 직경을 갖는 유리 비드, 플라스틱 비드 등의 입자를 균일한 밀도로 산포시킨다.

그러나, 상기한 바와같은 산포 방식에 의해 형성되는 스페이서(70)는 박막 트랜지스터 어레이 기판(50)이나 컬러필터 기판(60) 상에 무작위로 산포되기 때문에, 유효 화소부 내에 스페이서(70)가 존재하는 경우가 발생하여 스페이서(70)가 비치거나, 입사광을 산란시키고, 스페이서(70)가 산포된 영역에서 배향막의 배향이 흐트러져 빛샘 현상이 발생함에 따라 액정 표시장치의 화질이 저하되는 문제점이 있으며, 특히 대면적의 액정 표시장치에서는 산포된 스페이서들의 군데군데 뭉쳐지는 현상으로 인해, 은하수 얼룩과 같은 화질불량을 발생시키는 요인이 되고 있다.

상기한 바와같은 문제점들을 고려하여 포토리소그래피(photolithography)를 통해 패턴화된 스페이서(patterned spacer)를 형성시키는 방법이 제안되었다.

즉, 포토레지스트막을 기판에 도포하고, 소정의 마스크(mask)를 통하여 자외선을 조사한 다음 현상하여 스페이서를 형성한다.

따라서, 상기 패턴화된 스페이서는 유효 화소부 이외의 부분에 선택적으로 스페이서를 형성시킬 수 있다.

또한, 박막 트랜지스터 어레이 기판과 컬러필터 기판의 셀-갭을 포토레지스트막의 두께로 조절할 수 있기 때문에 정밀도가 높은 특징이 있다.

상기한 바와같은 종래의 패턴화된 스페이서 형성방법을 첨부한 도4a 내지 도4d의 순차적인 단면 예시도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 도4a에 도시한 바와같이 기판(100) 상에 감광성 수지 재질의 레지스트막(101)을 스핀-코팅(spin-coating) 방법으로 도포한다.

그리고, 도4b에 도시한 바와같이 상기 레지스트막(101) 상에 빛의 투과영역과 차단영역이 패터닝된 마스크(102)를 통해 자외선을 선택적으로 조사한 다음 현상하여 레지스트막(101)을 선택적으로 잔류시킨다. 이때, 선택적으로 잔류하는 레지스트막(101)은 액정 표시장치의 박막 트랜지스터 기판과 컬러필터 기판의 셀-갭을 일정하게 유지시키는 스페이서로 기능하게 된다.

한편, 상기 레지스트막(101)으로 자외선 조사영역이 현상에 의해 선택적으로 제거되는 포지티브 형(positive type)을 적용하는 경우에는 레지스트막(101)의 스페이서가 형성될 영역이 마스크(102)에 의해 빛이 차단되어야 한다.

그리고, 레지스트막(101)으로 자외선 조사영역이 현상에 의해 선택적으로 잔류하는 네거티브 형(negative type)을 적용하는 경우에는 레지스트막(101)의 스페이서가 형성될 영역이 마스크(102)에 의해 빛이 투과되어야 한다.

그리고, 도4c에 도시한 바와같이 상기 레지스트막(101)이 잔류하는 기판(100) 상에 러빙을 수행하여 액정이 채워질 때, 원하는 배향을 갖도록 한다.

이후에, 도4d에 도시한 바와같이 상기 기판(100) 상에 잔류하여 스페이서로 기능하는 레지스트막(101)은 다른 기판(103)이 합착될 때, 일정한 셀-갭이 유지되도록 한다.

액정표시장치의 스페이서는 그 기능상 가장 중요한 것이 셀 갭을 유지하는 것이다. 그러나 스페이서는 셀 갭을 유지하는 이외에 액정을 주입한 후 액정이 중력 방향으로 쏠려 내려가는 형상을 방지하는 기능도 함께 할 수 있다. 상기의 볼 스페이서는 열에 대한 팽창율이 좋기 때문에 중력불량에 강하지만, 임의의 지점에 산포 됨으로써 개구율을 감소시키는 문제점이 있어,패턴 스페이서를 채용하는데,패턴 스페이서는 임의의 위치에 조절하여 배치가 가능하다는 장점은 있으나 열팽창율이 작아 중력불량에 약한 특징을 나타낸다.

중력불량이란 액정을 주입한 후에 세로로 세울 경우 액정들이 중력방향으로 쏠림으로 하단부에 액정이 집중됨으로써 하단부에 얼룩이 발생하는 현상이다. 상기의 중력불량은 특히, 고온테스트를 실시할 때 액정표시장치의 서로 대향하여 배치되고 액정을 담고 있는 유리기판에 열 팽창이 일어날 때, 빈 공간이 발생하고 이 공간을 통하여 액정이 중력방향으로 더욱 심하게 쏠리는데 패턴 스페이서는 열팽창율이 작으므로 상기의 빈공간이 더욱 많이 발생하고 그 결과 더욱 심한 중력 불량이 발생한다.

본 발명은 상기의 중력불량을 개선하는 패턴 스페이서의 액정 패널 내 배치를 제안하고, 또한 외압이 패턴 스페이서에 집중됨으로써 상부 컬러필터 기판의 블랙매트릭스가 파괴되어 액정표시장치의 화면에 얼룩이 발생하는 것을 개선하고자 한다.

상기의 문제를 해결하기 위한 본 발명은 기판과; 상기 기판 상에 형성되는 블랙매트릭스와; 상기 블랙매트릭스가 형성된 기판 상에 형성되는 컬러필터와; 상기 컬러필터 위에 형성되는 평탄화막과; 상기 평탄화막 위에 형성되는 공통전극과; 단위 화소 사이의 블랙 매트릭스 영역 상에 상기 단위 화소당 적어도 3개 이상 형성되는 패턴 스페이서를 포함하며, 각 패턴 스페이서 사이의 간격은 동일하고, 최 좌측 패턴 스페이서는 박막 트랜지스터 영역을 피해서 위치하는 동시에 최 우측 패턴 스페이서는 단위 화소의 우측라인의 연장선 안쪽에 위치하는 것을 특징으로 한다.

도 5를 통하여 본 발명의 액정표시장치의 패턴 스페이서 구조를 설명한다.

도 5의 500은 액정표시장치의 상부 컬러필터 기판을 나타낸다. 상부 컬러필터 기판(500)은 기판(501)과 상기 기판 위에 형성된 블랙매트릭스(502)와, 블랙매트릭스 위에 형성되고 컬러 색상을 표현하기 위한 컬러필터층(503)과, 상기 컬러필터층 위에 형성되고 컬러필터층의 단차를 보상하기 위한 평탄화막(504)과, 액정분자에 전계를 인가하기 위한 공통전극(505)과, 상기 공통전극 위에 형성된 다수의 패턴 스페이서 (506)로 구성된다.

종래의 액정표시장치의 패턴 스페이서는 3개의 단위 화소당 1개~ 3개까지 패턴 스페이서가 배치되어 있다. 특히 액정표시장치가 대형화 됨에 따라 패턴 스페이서 하나당 가해지는 외압은 더욱 커지게 되고 패턴 스페이서가 견딜 수 있는 이상의 외압이 가해질 때 패턴 스페이서 하부의 블랙매트릭스의 파괴가 일어난다.

블랙매트릭스(502)가 파괴되는 이유는, 블랙매트릭스가 카본수지의 고분자 재료로 이루어져 있기 때문인데 아크릴 수지로 형성된 보호막(504) 및 패턴 스페이서(506)나 ITO(indium tin oxide)로 이루어진 공통전극(505) 보다 강도가 약해서 상대적으로 블랙매트릭스의 파괴가 잘 일어난다.

그러므로 패턴 스페이서를 더 많이 형성하거나 더 크게 형성하여 액정패널에 가해지는 외압을 분산시킬 필요가 있다.

그러나 패턴 스페이서가 크게 되면 액정표시장치는 중력불량이 더욱 심하게 일어난다.

그 이유로는, 액정표시장치의 상부 컬러필터 기판과 하부 TFT어레이 기판을 겹쳐서 봉합하는 과정에 있어서 일정한 압력을 가해서 봉합하게 되는데 이 과정에서 패턴 스페이서가 일부 수축을 일으켜 향후 고온 테스트시 유리기판이 팽창 할 때 함께 스페이서도 팽창을 하여 기판과 스페이서 간의 이격을 줄임으로써 중력불량을 방지하는 효과를 나타낸다.

즉, 미리 패턴 스페이서를 수축한 상태에서 제작을 함으로써 고온에서 유리기판이 팽창하더라도 미리 수축된 패턴 스페이서가 고온에 따라 정상으로 이완됨으로써 유리기판의 벌어짐을 보상하고 액정이 그 사이로 흘러 내리는 것을 막을 수 있다.

그러나 패턴 스페이서의 크기가 크게 되면 상기 봉합시 수축이 일어나기가 어려워 중력불량에 취약하므로 무작정 패턴 스페이서의 크기를 크게 할 수는 없다.

그러므로 본 발명은 패턴 스페이서의 크기를 크게 하지 않고 작게 하면서 외부 압력을 효과적으로 분산하기 위해 패턴 스페이서의 배열을 안출한 것이다.

도6a은 본 발명의 액정표시장치의 상부 컬러필터 기판(601)의 단위 화소(602) 사이의 블랙매트릭스(603) 사이에 패턴 스페이서(606)가 배열된 모습을 도시한 것이다.

30인치 대형 액정표시장치의 경우 단위 화소의 크기가 가로 167.5㎛,세로 502.5㎛ 정도이며 종래 패턴 스페이서의 크기는 밑면적 20㎛내외의 크기를 가진다.

본 발명은 하나의 패턴 스페이서의 크기를 10㎛이하로 줄이고 단위 화소 사이에 동일한 크기의 3개 이상의 패턴 스페이서(606)를 직선형으로 배열한다. 각 패턴 스페이서 사이의 간격은 동일하게 한다. 최 좌측 패턴 스페이서(606a)는 박막트랜지스터위치 영역을 피해서 배치한다. 그 이유는 박막트랜지스터가 배치된 곳은 단차가 다른 곳보다 상대적으로 큰데 이곳에 패턴 스페이서가 배치 될 경우 셀 갭을 유지하는데 문제가 발생할 수 있기 때문이다.

최 우측의 패턴 스페이서는 단위 화소의 우측라인의 연장선(L) 안쪽으로 배열함이 적당하다. 본 발명의 패턴 스페이서는 화소에 가해지는 외압을 분산함을 그 목적으로 하기 때문이다.

단위 화소와 단위 화소의 간격, 즉 패턴 스페이서가 배치되는 블랙매트릭스의 간격은 약 36㎛정도가 된다. 그러므로 본 발명의 목적을 구현하기 위한 패턴 스페이서의 다른 배치는 도 6b에서와 같이 패턴 스페이서(606)를 블랙매트릭스(603)상에 직사각형 형상으로 배치한다. 이와 같은 배치는 외압의 작용에 대한 더욱 효과적인 압력분산을 이룰 수 있다.

본 발명의 목적을 위한 패턴 스페이서(606)의 또 다른 배치는 상기 단위 화소(602) 사이의 블랙매트릭스 영역(603)에 3각형 형상으로 하는 것이다.

상기와 같은 액정표시장치의 패턴 스페이서의 배치에 의해 외부 압력에 대해서 효과적인 압력분산을 이룰 수 있고, 단위 패턴 스페이서의 크기를 줄임으로써 중력불량에도 강한 특성을 나타내는 패턴 스페이서 구조를 이룰 수 있다.

상기의 패턴 스페이서를 형성하는 방법은 포토리쏘그라피(photolithography)공정과 식각공정을 이용한다. 즉, 스페이서로 사용될 감광성 수지를 공통전극 위에 증착하고 마스크로 가린 뒤 자외선을 조사함으로써 이루어진다. 포지티브 타입(positive type)인 경우는 빛이 조사된 지역의 감광수지가 제거되고 네거티브타입(negative type)인 경우는 빛이 조사된 영역의 감광수지가 남는다. 이후 에칭을 실시하여 패턴만 남긴다.

본 발명은 대형화 추세에 따라, 액정표시장치의 단위 패턴 스페이서당 가해지는 외압이 커짐으로 인해 발생하는 블랙매트릭스의 파괴로 발생하는 얼룩을 제거 할 수 있고, 단위 화소당 다수의 패턴 스페이서를 형성하여 효과적인 외압분산 효과를 가진다.

또한, 패턴 스페이서의 크기를 작게 하여 중력불량이 발생하는 문제도 개선 할 수 있다.

도1은 일반적인 액정 표시장치의 단위 화소에 대한 평면도.

도2는 도1의 I-I'선을 따라 절단한 단위 화소의 단면을 보인 예시도.

도3a는 종래 스페이서의 습식산포를 보인 예시도.

도3b는 종래 스페이서의 건식산포를 보인 예시도.

도4a 내지 도4d는 종래의 패턴화된 스페이서 형성방법을 순차적인 단면으로 보인 예시도.

도 5는 본 발명의 액정표시장치의 패턴 스페이서 배치구조 단면도.

도 6a는 본 발명의 액정표시장치의 패턴 스페이서 배치구조의 평면도.

도 6b는 본 발명의 액정표시장치의 패턴 스페이서 배치구조의 다른 실시예를 나타낸 평면도

도 6c는 본 발명의 액정표시장치의 패턴 스페이서 배치구조의 다른 실시예를 나타낸 평면도.

***** 도면의 중요부분에 대한 부호의 설명 *****

501:기판 502:블랙매트릭스

503:컬러수지 504:평탄화막

505:공통전극 506:패턴 스페이서

Claims

기판과;

상기 기판 상에 형성되는 블랙매트릭스와;

상기 블랙매트릭스가 형성된 기판 상에 형성되는 컬러필터와;

상기 컬러필터 위에 형성되는 평탄화막과;

상기 평탄화막 위에 형성되는 공통전극과;

단위 화소 사이의 블랙 매트릭스 영역 상에 상기 단위 화소당 적어도 3개 이상 형성되는 패턴 스페이서를 포함하며, 각 패턴 스페이서 사이의 간격은 동일하고, 최 좌측 패턴 스페이서는 박막 트랜지스터 영역을 피해서 위치하는 동시에 최 우측 패턴 스페이서는 단위 화소의 우측라인의 연장선 안쪽에 위치하는 것을 특징으로 하는 액정표시장치.
삭제
제 1항에 있어서, 상기 패턴 스페이서는 동일한 크기로 직선형으로 배열된 것을 특징으로 하는 액정표시장치.
제 1항에 있어서, 상기 패턴 스페이서는 직사각형 형상으로 배열된 것을 특징으로 하는 액정표시장치.
제 1항에 있어서, 상기 패턴 스페이서는 삼각형 형상으로 배열된 것을 특징으로 하는 액정표시장치.