KR20070042273A - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070042273A
KR20070042273A KR1020050097990A KR20050097990A KR20070042273A KR 20070042273 A KR20070042273 A KR 20070042273A KR 1020050097990 A KR1020050097990 A KR 1020050097990A KR 20050097990 A KR20050097990 A KR 20050097990A KR 20070042273 A KR20070042273 A KR 20070042273A
Authority
KR
South Korea
Prior art keywords
layer
pad
amorphous silicon
gate
source
Prior art date
Application number
KR1020050097990A
Other languages
English (en)
Other versions
KR101250316B1 (ko
Inventor
이나경
남성림
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050097990A priority Critical patent/KR101250316B1/ko
Priority to US11/455,688 priority patent/US7732814B2/en
Publication of KR20070042273A publication Critical patent/KR20070042273A/ko
Application granted granted Critical
Publication of KR101250316B1 publication Critical patent/KR101250316B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명에 있어서는 동일한 높이를 갖는 제 1, 2 패턴드 스페이서가 형성된 컬러필터 기판에 대향하는 어레이 기판에 있어 상기 제 1, 2 패턴드 스페이서에 대응하여 각각 서로 다른 높이를 갖는 제 1, 2 패드를 구비하고, 상기 제 1 패드보다 낮은 높이를 갖는 제 2 패드와 상기 제 2 패턴드 스페이서의 이격간격을 3000Å이하가 되도록 함으로써 터치 불량 및 눌림불량을 효과적으로 방지할 수 있는 구조의 액정표시장치 및 그 제조 방법을 제공한다.
이때, 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 상기 서로 다른 높이를 갖는 제 1, 2 패드를 포함하여 4마스크 공정에 의해 제조하는 방법을 제안함으로써 추가적인 마스크 공정을 필요로 하지 않는다는 특징을 갖는다.
패턴드 스페이서, 제 1, 2 패드, 터치불량, 눌림불량, 뭉게짐

Description

액정표시장치 및 그 제조 방법{Liquid crystal display device and method of fabricating the same}
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 도면.
도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도.
도 4는 종래의 높이를 달리하는 이중구조의 패턴드 스페이서를 구비한 액정표시장치에 대한 단면도.
도 5는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 도면.
도 6은 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 단면도.
도 7은 도 5를 절단선 Ⅶ-Ⅶ를 따라 절단한 단면도.
도 8은 도 5를 절단선 Ⅷ-Ⅷ를 따라 절단한 단면도.
도 9a 내지 9g는 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 어레이 기판 제조 단계에 따른 공정 단면도.
도 10a 내지 도 10g는 도 5를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 어레 이 기판의 제조 단계에 따른 공정 단면도.
도 11a 내지 도 11g는 도 5를 절단선 Ⅷ-Ⅷ를 따라 절단한 부분에 대한 어레이 기판의 제조 단계에 따른 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
201 : 어레이 기판 205 : 게이트 배선
215 : 게이트 절연막 218 : 순수 비정질 실리콘층
225 : 불순물 비정질 실리콘층 230 : 금속물질층
290 : 포토레지스트층 293 : 마스크
BA : 마스크의 차단영역 HTA : 마스크의 반투과영역
PdA2 : 제 2 패드영역
본 발명은 액정표시장치에 관한 것이며, 특히 패턴드 스페이서(patterned spacer)를 구비한 액정표시장치 및 그 제조 방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프 (off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다.
도시한 바와 같이, 일반적인 액정표시장치(1)는 서로 일정간격 이격되어 상부의 컬러필터 기판(20) 및 하부의 어레이 기판(10)이 대향하고 있고, 이 컬러필터 기판 및 어레이 기판(20, 10) 사이에는 액정층(30)이 개재되어 있다.
상기 하부기판(10) 상부에는 다수 개의 게이트 및 데이터 배선(13, 15)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(13, 15)이 교차되는 지점에 박막트랜지스터(Tr)가 형성되어 있으며, 게이트 및 데이터 배선(13, 15)이 교차되는 영역으로 정의되는 화소영역(P)에는 상기 박막트랜지스터(Tr)와 연결된 화소전극(17)이 형성되어 있다.
그리고, 상부기판(20)내에는 컬러필터층(23), 공통전극(27)이 차례대로 형성되어 있다. 도면에 도시하지 않았지만, 컬러필터층(23)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스(미도시)로 구성된다.
전술한 액정표시장치의 구성에 있어서, 도면에 나타나지 않았지만, 상기 두 기판(10, 20)간의 일정한 셀갭을 유지하기 위하여 상기 두 기판(10, 20)의 테두리에는 씰패턴(미도시)이 형성되어 있으며, 두 기판(10, 20)의 내부에는 일정한 직경을 갖는 볼 스페이서(ball spacer)가 구비되어 있다. 상기 볼 스페이서(ball spacer)는 일정한 크기를 갖는 구형의 물질을 산포 공정을 통해 어레이 기판(10) 또는 컬러필터 기판(20) 전면에 형성시키는 것이 일반적이나, 산포공정 진행시 기판 전면에 고루 산포되지 않아 발생하는 스페이서 뭉침에 의한 불량 및 화소영역(P) 내에 도포되어 빛샘 불량 등을 발생시키는 등의 문제가 발생하고 있다.
따라서, 최근에는 이러한 볼 스페이서(ball spacer)에 의한 불량 문제를 해결하기 위해 어레이 기판(10) 또는 컬러필터 기판(20) 상에 패터닝되어 일정한 형태의 고른 분포를 가지며 형성할 수 있는 패턴드 스페이서(patterned spacer)가 제안되었다.
도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도이다.
우선 도 2를 참조하면, 도시한 바와 같이, 어레이 기판(40) 상에 가로방향으로 게이트 배선(43)이 형성되어 있으며, 상기 게이트 배선(43)과 교차하며 세로방향으로 데이터 배선(55)이 형성되어 있다. 상기 두 배선(43, 55)이 교차하여 화소영역(P)을 정의하며, 상부의 컬러필터 기판(70) 상에 구비된 적, 녹, 청색의 컬러필터 패턴(76a, 76b, 76c)과 대응하여, 순차적으로 적, 녹, 청색 화소를 형성하고 있다. 상기 각 화소영역(P)내에 상기 게이트 배선(43)과 연결된 게이트 전극(45)과 상기 데이터 배선(55)에서 분기한 소스 전극(58)과 상기 소스 전극(58)과 일정간격 이격하여 형성되는 드레인 전극(60)이 형성되어 있다. 또한, 상기 드레인 전극(60)은 상부의 화소전극(67)과 드레인 콘택홀(65)을 통해 연결되어 있다. 상기 게이트 전극(45)과 소스 및 드레인 전극(58, 60)은 하부의 반도체층(50)과 더불어 스위칭 소자인 박막트랜지스터(Tr)를 형성하고 있다.
또한, 상기 적, 녹, 청색을 갖는 다수의 화소영역으로 구성되는 액티브 영역(AA)에는 상기 두 기판(40, 70)을 합착하여 액정패널 형성 시, 상부의 컬러필터 기판(70)과의 일정한 갭(gap) 형성을 위한 패턴드 스페이서(patterned spacer)(83)가 일정 간격으로 이격하며 반복적으로 형성되어 있다. 이때, 상기 패턴드 스페이서(83)는 빛샘불량 등의 발생을 방지하기 위해 화상을 표시하는 화소영역(P)이 아닌 게이트 배선(43) 상에 일정간격을 가지며 이격되어 형성되어 있음을 알 수 있다.
다음, 도 3을 참조하여 종래의 패턴드 스페이서를 구비한 액정표시장치의 단면 구조에 대해 간단히 설명한다.
우선, 어레이 기판(40) 상에 게이트 전극(45)과 게이트 배선(43)이 형성되어 있으며, 상기 게이트 배선(43) 위로 전면에 게이트 절연막(47)이 형성되어 있다. 또한, 상기 게이트 절연막(47) 위로 액티브층(50a)과 오믹콘택층(50b)으로 구성된 반도체층(50)이 상기 게이트 전극(45)에 대응하여 형성되어 있으며, 상기 반도체층(50) 위로 상기 오믹콘택층(50b)과 각각 접촉하며 상기 게이트 전극(45)을 사이에 두고 일정간격 이격하여 소스 및 드레인 전극(58, 60)이 형성되어 있다. 또한, 상기 소스 및 드레인 전극(58, 60)과 노출된 게이트 절연막(47) 위로 보호층(63)이 형성되어 있으며, 상기 보호층(63) 위로 투명 도전성물질이 증착되어 화소전극(67)이 드레인 콘택홀(65)을 통해 상기 드레인 전극(60)과 접촉하며 형성되어 있다.
다음, 전술한 어레이 기판(40)에 대향하여 위치한 컬러필터 기판(70)에 있어서는, 그 하면으로 다수의 개구부를 갖는 격자 형태의 블랙매트릭스(73)가 형성되어 있으며, 상기 개구부에는 적, 녹, 청색의 컬러필터 패턴(76a, 76b, 76c)이 순차적으로 배열하며 컬러필터층(76)이 형성되어 있으며, 상기 컬러필터층(76) 하부에 투명 도전성 물질로 이루어진 공통전극(79)이 형성되어 있으며, 상기 공통전극(79)과 하부 어레이 기판(40)상의 보호층(63)과 동시에 접촉하며, 일정간격을 가지며 배열된 다수의 패턴드 스페이서(83)가 형성되어 있다.
이때, 도면에 나타내지 않았지만, 상기 어레이 기판(40)의 보호층(63) 상부 및 컬러필터 기판(70)의 공통전극(79) 하부에는 액정의 초기배향을 위한 배향막이 각각 형성되어 있으며, 상기 두 기판(40, 70)의 배향막 사이의 영역에는 액정이 개재되어 액정층(90)이 형성되어 있다.
전술한 바와 같은 패턴드 스페이서(83)를 구비한 액정표시장치(35)에 있어서, 상기 패턴드 스페이서(83)는 어레이 기판(40) 또는 컬러필터 기판(70) 중 어느 하나의 기판에 형성되어도 무방하나, 공정의 편의상 통상적으로 컬러필터 기판(70)에 형성되고 있다. 그 이유는 액정표시장치(35)의 제조 공정에서 상기 어레이 기판(40)과 컬러필터 기판(70)은 각각 따로 공정을 진행하여 완성한 후, 이들 두 기판(40, 70)을 서로 합착을 하게 되는데 상대적으로 공정이 단순한 컬러필터 기판(70)에 상기 패턴드 스페이서(83)를 형성함으로써 어레이 기판(40)과의 생산 보조를 맞 출 수 있기 때문이다.
그러나, 전술한 바와 같은 패턴드 스페이서(83)를 구비한 액정표시장치(35)는 고온 환경에서 상기 액정표시장치(35)를 세워서 볼 때, 액정이 하부 중력방향으로 쏠리는 중력 불량이 발생하게 된다. 그 이유는 온도에 따른 패턴드 스페이서(83)의 팽창률이 액정의 팽창률보다 작고, 어레이 기판 또는 컬러필터 기판의 베이스를 이루는 유리재질의 기판의 팽창률보다도 작기 때문에 고온 환경에서 액정표시장치(35)를 구동시킬 때 상기 유리 재질의 베이스 기판과 패턴드 스페이서(83) 사이에 이격이 발생하여 액정표시장치(35)의 셀갭을 일정하게 유지시키지 못하기 때문이다.
또한, 상기 패턴드 스페이서(83)는 작은 압력에 의해서도 눌리게 되어 셀갭을 균일하게 유지시키지 못하는 문제점이 있다. 이는 패턴드 스페이서(83)의 탄력은 실리카 재질의 볼 스페이서보다 상대적으로 낮기 때문이며, 이에 따라, 액정표시장치의 화상 표시면인 액티브 영역을 터치 시, 액정 밀림 자국과 같은 터치불량이 발생되는 문제가 있다.
따라서, 이러한 문제를 해결하고자 그 높이를 달리하는 이중 구조의 패턴드 스페이서를 갖는 액정표시장치가 제안되었다.
도 4는 종래의 높이를 달리하는 이중구조의 패턴드 스페이서를 구비한 액정표시장치에 대한 단면도이다.
도시한 바와 같이, 컬러필터 기판(170)에 있어서는 그 높이를 달리하는 제 1, 2 패턴드 스페이서(183a, 183b)가 형성되어 있으며, 이때, 제 1 높이(h1)를 갖 는 상기 제 1 패턴드 스페이서(183a)의 끝단은 어레이 기판(140)과 접촉하고, 상기 제 1 높이(h1)보다 낮은 제 2 높이(h2)를 갖는 제 2 패턴드 스페이서(183b)는 어레이 기판(140)과 접촉하지 않고 소정 간격을 가지며 들떠 있는 상태가 되고 있는 것을 알 수 있다.
하지만, 통상적으로 전술한 이중 높이를 갖는 제 1, 2 패턴드 스페이서(183a, 183b)를 갖는 액정표시장치(135)에 있어, 상기 제 2 패턴드 스페이서(183b)는 어레이 기판(140)과 4000Å이상의 이격간격(d1)을 형성하게 되며, 이러한 제 2 패턴드 스페이서(183b)와 어레이 기판(140)과의 이격간격(d1)은 그 크기가 너무 커 눌림 얼룩을 효과적으로 방지할 수 없는 문제가 있다. 즉, 제 1, 2 패턴드 스페이서(183a, 183b)간 높이 단차(h1-h2)가 너무 커 눌림 발생 시 눌림 압력에 대해 제 2 패턴드 스페이서(183b)의 지지가 재빨리 이루어지지 않음으로써 제 1 패턴드 스페이서(183a)의 뭉게짐 현상이 발생하여 눌림이 제거되더라도 셀갭을 유지하도록 복원이 되지 않거나 매우 늦게 복원됨으로써 눌림 얼룩을 효과적으로 방지할 수 없게 된다.
이러한 문제를 컬러필터 기판(170) 내에서 상기 제 1, 2 패턴드 스페이서(183a, 183b)의 높이(h1, h2)를 조절함으로써 그 높이차(h1-h2)를 4000Å이하가 되도록 형성하려고 하고 있지만, 상기 제 1, 2 패턴드 스페이서(183a, 183b)는 유기절연물질로써 수 ㎛의 높이를 가지며 형성되며, 더욱이 그 높이차를 갖도록 하기 위해 2회의 마스크 공정 또는 반투과영역을 갖는 마스크를 이용한 회절노광 등을 진행하여 형성되는 바, 마스크 공정에 의해 그 높이를 정밀하게 콘트롤하는 데는 무리가 있으며, 제조 비용 또한 상승하는 문제가 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 컬러필터 기판에는 그 크기를 달리하는 이중구조의 제 1,2 패턴드 스페이서를 구비하고, 어레이 기판에는 상기 제 1, 2 패턴드 스페이서에 대응하여 동일한 마스크 공정에 의해 각각 그 높이를 달리하는 제 1, 2 패드를 구성함으로써 어레이 기판과 접촉하지 않는 제 2 패턴드 스페이서와 상기 어레이 기판과의 간격을 3000Å이하로 함으로서 중력불량 및 터치 불량을 효과적으로 방지할 수 있는 액정표시장치를 제공하는 것에 그 목적이 있다.
또한, 상기 높이를 달리하는 제 1, 2 패드를 갖는 어레이 기판을 4마스크 공정을 진행하여 완성함으로써 추가적인 마스크 공정 없는 어레이 기판의 제조방법을 제공하는 것에 또 다른 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 액정표시장치는 제 1 기판과; 상기 제 1 기판 상에 연장 형성된 다수의 게이트 배선과; 상기 다수의 게이트 배선과 게이트 절연막을 사이에 두고 교차하여 화소영역을 정의하는 다수의 데이터 배선과; 상기 다수의 게이트 배선과 데이트 배선과 각각 연결되며 형성된 박막트랜지스터와; 상기 게이트 절연막 상부로 상기 게이트 배선에 대응하여 서로 두께를 갖는 다수의 제 1 패드 및 제 2 패드와; 상기 박막트랜지스터와 제 1 및 제 2 패드를 덮으며, 상기 박막트랜지스터 을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 접촉하는 화소전극과; 상기 제 1 기판과 대향하는 제 2 기판과; 개구부를 가지며, 상기 제 2 기판 하부에 상기 게이트 배선과 데이터 배선에 대응하여 영역에 대응하여 격자형태로 구성된 블랙매트릭스와; 상기 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과; 상기 컬러필터층 하부에 상기 제 1 기판 상의 제 1 및 제 2 패드에 대응하여 각각 구성되며 상기 제 1 패드와 접촉하는 제 1 패턴드 스페이서 및 상기 제 2 패드에 대응하여 제 1 간격 이격하여 형성된 제 2 패턴드 스페이서와; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함한다.
이때, 상기 게이트 배선은 상기 제 1, 2 패드에 대응하는 부분이 타 영역보다 더 두꺼운 폭을 가지며 형성된 것이 특징이다.
또한, 상기 제 1 간격은 3000Å 이하인 것이 바람직하다.
또한, 상기 제 1 패드는 3중층 구조이며, 상기 제 1 패드는 단일층 구조를 가짐으로써 그 두께를 달리하는 것이 특징이다.
또한, 상기 박막트랜지스터는 상기 게이트 배선과 연결된 게이트 전극과, 상기 게이트 전극 위로 상기 게이트 절연막과, 상기 게이트 절연막 위로 순수 비정질 실리콘의 액티브층과, 상기 액티브층 위로 불순물 비정질 실리콘의 서로 이격하는 오믹콘택층과, 상기 이격한 각각의 오믹콘택층 위로 서로 이격하는 소스 및 드레인 전극으로 구성되며, 이때, 상기 다수의 제 1 패드는 그 최하부로터 상기 액티브층 을 형성한 순수 비정질 실리콘층과, 상기 순수 비정질 실리콘층 상부로 상기 오믹콘택층을 형성한 불순물 비정질 실리콘층과, 상기 소스 및 드레인 전극을 형성한 금속물질층으로 구성된 것이 특징이며, 또한, 상기 다수의 제 2 패드는 상기 액티브층을 형성한 순수 비정질 실리콘층으로 형성된 것이 특징이다.
또한, 상기 컬러필터층과 제 1, 2 패턴드 스페이서 사이에는 투명 도전성 물질로 이루어진 공통전극이 더욱 형성되며, 또한, 상기 컬러필터층과 공통전극 사이에는 오버코트층이 더욱 구비된다.
본 발명의 실시예에 따른 액정표시장치의 제조 방법은 스위칭 영역을 포함하는 화소영역과, 제 1, 2 패드영역이 정의된 제 1 기판 상에 다수의 게이트 배선과, 각 스위칭 영역에 상기 각각의 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 순차 형성하고, 이를 패터닝하여, 상기 게이트 배선과 교차하는 3중층 구조의 다수의 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 소정간격 이격하는 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘으로 이루어진 액티브층과, 상기 액티브층과 소스 및 드레인 전극 사이에 불순물 비정질 실리콘의 서로 이격하는 오믹콘택층을 형성하며, 동시에 상기 게이트 배선 상부의 제 1, 2 패드영역에 순수 비정질 실리콘과 불순물 비정질 실리콘과 금속물질로서 그 두께를 달리하는 제 1 및 제 2 패드를 각각 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극 및 제 1, 2 패드 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 각 화소영역별로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 제 2 기판 하부에 다수의 개구부를 가지며 상기 게이트 및 데이터 배선에 대응하는 블랙매트릭스를 형성하는 단계와; 상기 다수의 개구부에 순차 반복되는 적, 녹, 청색 패턴을 갖는 컬러필터층을 형성하는 단계와; 상기 컬러필터층 하부에 상기 제 1 및 제 2 패드 각각에 대응하여 동일한 높이를 갖는 제 1, 2 패턴드 스페이서를 형성하는 단계와; 상기 제 1, 2 기판 사이에 액정을 개재한 후, 상기 제 1 패턴드 스페이서가 상기 제 1 패드와 접촉하도록 합착하는 단계를 포함한다.
이때, 상기 데이터 배선과 소스 및 드레인 전극과 제 1, 2 패드를 형성하는 단계는 상기 게이트 절연막 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 순차 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층 위로 데이터 배선과 소스 및 드레인 전극과 제 1 패드를 형성할 영역에는 각각 투과영역이, 상기 소스 및 드레인 전극 사이의 이격영역과 상기 제 2 패드가 형성될 영역에는 반투과영역이, 그 외의 영역에는 차단영역이 대응하도록 마스크를 위치시키고, 상기 마스크를 통한 노광을 실시하는 단계와; 상기 노광된 포토레지스트층을 현상함으로써 상기 데이터 배선과 소스 및 드레인 전극과 제 1 패드가 형성될 영역에 대응해서는 두꺼운 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 마스크의 반투과영역에 대응한 소스 및 드레인 전극 사이의 이격영역과 제 2 패드영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하고, 그 외의 영역에 있어서는 상기 금속물질층을 노출시키는 단계와; 상기 노출된 금속물질층과 그 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 순차적으로 식각하여 하부의 게이트 절연막을 노출시킴으로써 3중층 구조의 데이터 배선과, 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴과, 3중층 구조의 제 1 패드와 3중층 구조의 제 2 패드패턴을 형성하는 단계와; 상기 데이터 배선과 소스 드레인 패턴과 3중층 구조의 제 1, 2 패드패턴이 형성된 기판상에 드라이 에칭을 실시함으로써 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 금속물질층과 그 하부의 불순물 비정질 실리콘층을 순차 식각함으로써 스위칭 영역에 있어서 서로 이격하는 소스 및 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘의 액티브층과, 상기 액티브층과 소스 및 드레인 전극 사이에 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층을 형성하고, 동시에 제 2 패드영역에 있어는 순수 비정질 실리콘 단일층 구조의 제 2 패드를 형성하는 단계와; 상기 소스 및 드레인 전극과 3중층 구조의 제 1 패드 및 단일층 구조의 제 2 패드가 형성된 기판상에 남아있는 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 상기 컬러필터층 하부로 공통전극을 형성하는 단계를 더욱 포함한다.
또한, 상기 제 1, 2 패드는 소정의 가로 및 세로길이를 갖는 사각형 또는 소정 길이의 직경을 갖는 원형태로 형성되는 것이 바람직하며, 이때, 상기 가로 및 세로길이 또는 소정 길이의 직경은 26㎛ 이하로 형성되는 것이 바람직하다.
또한, 상기 컬러필터층과 공통전극 사이에 오버코트층을 형성하는 단계를 더 욱 포함한다.
또한, 상기 제 1 기판 또는 제 2 기판의 테두리를 따라 씰패턴을 형성하는 단계를 더욱 포함한다.
또한, 상기 게이트 배선은 상기 제 1 패드 또는 제 2 패드가 형성되는 부분의 폭이 타 영역의 폭보다 더 넓은 폭을 가지며 형성되는 것이 바람직하다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 5는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 6, 7, 8은 도 5를 각각 절단선 Ⅵ-Ⅵ, Ⅶ-Ⅶ, Ⅷ-Ⅷ를 따라 절단한 단면도이다.
우선, 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치(200)에 있어, 상부기판인 컬러필터 기판(261)에는 하부의 어레이 기판(201)의 게이트 배선(205)과 데이터 배선(233)에 대응하여 각 화소영역(P)을 둘러싸며 블랙매트릭스(265)가 형성되어 있으며, 각 화소영역(P)에 대응하여 순차적으로 적, 녹, 청색의 컬러필터 패턴(270a, 270b, 270c)이 형성된 컬러필터층(270)이 형성되어 있다.
상기 컬러필터층(270) 하부에는 투명 도전성 물질로써 전면에 공통전극(273)이 형성되어 있으며, 상기 공통전극(273) 하부로 상기 어레이 기판(201)의 게이트 배선(205)에 대응하는 블랙매트릭스(265)에 대응하는 영역에 소정 면적을 가지며 실질적으로 동일한 높이를 갖는 제 1, 2 패턴드 스페이서(277a, 277b)가 형성되어 있다. 이때, 도면에는 나타나지 않았지만, 상기 공통전극(273)과 컬러필터층(270) 사이에는 유기절연물질로써 상기 각 컬러필터 패턴(270a, 270b, 270c)의 보호와 단차 보상을 위한 오버코트층(미도시)이 더욱 형성될 수도 있으며, 액정표시장치 모델에 따라서는 예를들어 횡전계형 액정표시장치의 경우, 컬러필터 기판 전면에 형성된 공통전극이 어레이 기판 상에 화소전극과 엇갈리도록 배치되도록 배선형태로 형성될 수 있다. 본 발명에 있어서는 가장 일반적인 구조의 공통전극과 화소전극이 서로 다른 기판에 형성되어 대향하는 구조를 갖는 TN모드 액정표시장치를 일례로써 설명하고 있는 것이다.
다음, 상기 컬러필터 기판(261)과 대응하는 하부의 어레이 기판(201)에 있어서는 가로방향으로 다수의 게이트 배선(205) 및 상기 게이트 배선(205)에서 이격하여 동일한 방향으로 공통배선(212)이 형성되어 있으며, 상기 다수의 게이트 배선(205)과 교차함으로써 화소영역(P) 정의하며 다수의 데이터 배선(233)이 세로방향으로 형성되어 있으며, 상기 두 배선(212, 233)의 교차지점에는 상기 두 배선(212, 233)과 연결되며 스위칭 소자로서, 최하층으로부터 게이트 전극(208), 게이트 절연막(215), 반도체층(228), 서로 이격하는 소스 및 드레인 전극(235, 237)으로 구성된 박막트랜지스터(Tr)가 형성되어 있다. 이때, 상기 게이트 배선(205)은 상기 게이트 전극(208)이 분기한 영역을 제외하고 화소영역(P)을 정의하는 부분 더욱 정확히는 제 1, 2 패드(240, 243)가 중첩 형성되는 부분에 대응하는 게이트 배선(205)의 폭(w1)이 타 부분 게이트 배선(205)의 폭(w2)보다 더욱 넓게 형성되고 있는 것이 특징이다.
또한, 상기 제 1, 2 패턴드 스페이서(277a, 277b)에 대응되는 상기 어레이 기판(201) 상의 게이트 배선(205) 더욱 정확히는 상기 게이트 배선(205)을 덮으며 형성된 게이트 절연막(215) 위로는 상기 제 1 패턴드 스페이서(277a)에 대응해서는 상기 화소영역(P)내의 박막트랜지스터(Tr)의 액티브층(221)과 오믹콘택층(227)을 포함하는 반도체층(228)과 소스 및 드레인 전극(235, 237)을 이루는 동일한 물질의 금속층(231)로써 형성됨으로써 아일랜드 형태로서 3중층 구조의 제 1 패드(240)가 형성되어 있으며, 상기 제 2 패턴드 스페이서(277b)에 대응해서는 반도체층(228) 중 액티브층(221)을 형성하는 비정질 실리콘만으로 아일랜드 형태로써 단일층 구조의 제 2 패드(243)가 형성되고 있으며, 이로인해 상기 제 1 패드(240)와 제 2 패드(243)간에 2000Å 내지 3000Å정도의 높이차(h3-h4)를 가지며 형성되고 있는 것이 특징이다.
소스 및 드레인 전극(235, 237)과 데이터 배선(233)을 형성하는 금속물질은 모델별로 차이가 있으나 통상적으로 1000Å 내지 2000Å 정도의 두께를 갖도록 형성하며, 반도체층(228) 중 불순물 비정질 실리콘을 이용하여 형성하는 오믹콘택층(227) 또한 모델별로 차이가 있으나 500Å 내지 1000Å 정도의 두께를 가지며 형성하게 되므로, 순수 비정질 및 불순물 비정질 실리콘과 금속물질의 3중층 구조를 갖는 제 1 패드(240)와 순수 비정질 실리콘의 단일층 구조를 갖는 제 2 패드(243)는 모델별로 1500Å 내지 3000Å 정도 높이차(h3-h4)를 가지며 형성되어지는 것이며, 이러한 면에 본 발명의 가장 특징적인 면이 나타나고 있는 것이다.
본 발명에 따른 액정표시장치의 단면구조에 대해 조금 더 상세히 설명한다.
우선, 상부기판인 컬러필터 기판(261)의 단면구조를 살펴보면, 투명한 기판 (261) 하부에 개구부를 갖는 격자형태의 블랙매트릭스(265)가 형성되어 있으며, 상기 블랙매트릭스(265) 및 노출된 기판(261) 하부에 상기 개구부를 채우며, 블랙매트릭스(265) 일부와 중첩되며 적, 녹, 청색 컬러필터 패턴(270a, 270b, 270c)이 순차적으로 배열된 컬러필터층(270)이 형성되어 있다.
또한, 상기 컬러필터층(270) 하부로 전면에 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 공통전극(273)이 형성되어 있으며, 상기 공통전극(273) 하부로 동일한 높이(h5)를 갖는 제 1, 2 패턴드 스페이서(277a, 277b)가 형성되어 있다. 이때, 상기 제 1, 2 패턴드 스페이서(277a, 277b)는 하부의 어레이 기판(201)의 게이트 배선(205)에 대응하는 부분에 형성된 것이 특징이다.
다음, 하부기판인 어레이 기판(201)은 투명한 기판(201) 상에 게이트 배선(205)과, 상기 게이트 배선(205)에서 각 화소영역(P) 내부로 분기한 게이트 전극(208)이 형성되어 있으며, 상기 게이트 배선(205)과 나란하게 상기 게이트 배선(205)이 형성된 동일한 층에 공통배선(미도시)이 형성되어 있으며, 상기 게이트 전극(208)을 포함하는 게이트 배선(205)과 공통배선(미도시) 및 위로 무기절연물질로써 게이트 절연막(215)이 전면에 형성되어 있다.
또한, 게이트 절연막(215) 위로 스위칭 영역(TrA)에 있어서는 순수 비정질 실리콘으로 형성된 액티브층(221)과, 불순물 비정질 실리콘으로 이루어지며 서로 이격하는 오믹콘택층(227)으로 구성되는 반도체층(228)이 형성되어 있으며, 상기 반도체층(228) 위로 상기 반도체층(228) 중 서로 이격하는 오믹콘택층(227)과 접촉 하며 소스 및 드레인 전극(235, 237) 서로 이격하며 형성되어 있다. 이때, 상기 소스 전극(235)은 상기 게이트 배선(205)과 교차하여 화소영역(P)을 정의하며 형성되는 데이터 배선(233)과 접촉하고 있다.
또한, 상기 소스 및 드레인 전극(235, 237) 사이의 이격된 영역에는 순수 비정질 실리콘으로 이루어진 액티브층(221)이 노출되고 있으며, 상기 데이터 배선(233)은 그 하부로 4마스크 공정을 진행하는 본 발명의 특징 상 스위칭 영역(TrA)에 반도체층(228)을 구성하기 위해 형성하는 순수 비정질 실리콘층과 불순물 비정질 실리콘층과, 금속물질층을 동시에 패터닝함으로써 2중층 구조의 반도체패턴(219, 226)을 더욱 구비하게 되는 바, 데이터 배선(233) 전체적으로는 3중층 구조를 갖고 있는 것이 특징이다.
또한, 상기 게이트 배선(205)에 대응되는 게이트 절연막(215) 상부에는 상기 제 1 패턴드 스페이서(277a)에 대응해서는 상기 3중층 구조의 데이터 배선(233)을 형성한 것과 동일하게 이중층 구조의 반도체패턴층(219, 226)과 그 위로 금속물질 층(231)을 가져 3중층 구조를 이루며 상기 제 1 패턴드 스페이서(277a)의 단면적보다는 큰 소정 면적에 대해 제 1 패드(240)가 형성되어 있으며, 제 2 패턴드 스페이서(277b)에 대응해서는 상기 제 1 패드(240)에 형성된 금속물질패턴층(231) 및 불순물 비정질 실리콘 패턴(226)이 제거되어 순수 비정질 실리콘의 단일층 구조를 갖는 제 2 패드(243)가 상기 제 2 패턴드 스페이서(277b)의 상기 단면적보다는 큰 면적을 가지며 형성되어 있다.
이때, 상기 제 1, 2 패드(240, 243)는 사각형 또는 원형으로 형성되는 것이 바람직하며, 이때 그 크기는 설계 특성상 가로 또는 세로길이 또는 직경이 상기 제 1, 2 패턴드 스페이서(277a, 277b)의 단면적의 세로 또는 가로 또는 직경보다는 크게 형성되지만, 컬러필터 기판(261)과 어레이 기판(201)의 합착 마진을 고려한 최대 길이는 26㎛이하로 형성되는 것이 바람직하다. 그 이유는 상기 제 1, 2 패드(240, 243)의 가로 또는 세로길이 또는 직경이 커지면 상기 각 패드(240, 243) 하부에 형성되는 게이트 배선(205)의 선폭(w1) 또한 늘려야 하는데 상기 게이트 배선(205)의 선폭(w1)을 늘리는 데는 설계적 한계치가 있으며, 개구율에도 영향을 미치기 때문이다.
전술한 구조를 갖는 본 발명에 따른 액정표시장치(200)는 컬러필터 기판(261)에 있어서는 동일한 높이를 갖는 제 1, 2 패턴드 스페이서(277a, 277b)를 형성하고, 어레이 기판(201)에 있어서는 상기 제 1, 2 패턴드 스페이서(277a, 277b)에 대응하여 각각 그 높이(h3, h4)를 달리하며 그 높이차(h3-h4)가 3000Å이하인 제 1, 2 패드(240, 243)를 형성함으로써 눌림 발생 시, 상기 제 2 패턴드 스페이서(277b)가 재빨리 어레이 기판(201)과 접촉하며 상기 제 1 패턴드 스페이서(277a)와 더불어 지지하게 됨으로써 과중한 눌림 압력에 의한 제 1 패턴드 스페이서(277a)의 뭉게짐 현상을 방지하며, 복원력 또한 상승하게 됨으로써 눌림불량을 효과적으로 방지할 수 있는 구조가 된다.
다음, 상기 3중층 구조의 데이터 배선(233)과, 소스 및 드레인 전극(235, 237)과 상기 제 1 및 제 2 패드(240, 243) 위로 전면에 각 스위칭 영역(TrA)에 대응해서는 하부의 드레인 전극(237)을 노출시키는 드레인 콘택홀(253)을 갖는 보호 층(250)이 전면에 형성되어 있으며, 상기 보호층(250) 상부로는 상기 드레인 콘택홀(253)을 통해 상기 드레인 전극(237)과 접촉하는 화소전극(255)이 각 화소영역(P) 별로 형성되어 있다.
다음, 전술한 본 발명에 따른 액정표시장치의 제조 방법에 대해 설명한다.
도 9a 내지 9g는 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 어레이 기판 제조 단계에 따른 공정 단면도이며, 도 10a 내지 도 10g는 도 5를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 어레이 기판의 제조 단계에 따른 공정 단면도이며, 도 11a 내지 도 11g는 도 5를 절단선 Ⅷ-Ⅷ를 따라 절단한 부분에 대한 어레이 기판의제조 단계에 따른 공정 단면도이다.
설명의 편의를 위해 각 화소영역(P) 내에는 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의하며, 게이트 배선에 대응되는 영역 중, 액정표시장치 구성 시 컬러필터 기판상의 제 1, 2 패턴드 스페이서에 대응하여 제 1, 2 패드가 형성되어야 하는 영역을 제 1, 2 패드영역(PdA1, PdA2)이라 정의한다.
우선, 도 9a, 10a, 11a에 도시한 바와 같이, 투명한 기판(201) 상에 제 1 금속물질을 증착하여 금속층(미도시)을 형성한 후, 그 위로 감광 특성을 갖는 포토레지스트를 전면에 도포하고, 상기 포토레지스트를 마스크를 이용하여 노광을 실시하고, 이를 현상한 후, 상기 현상된 포토레지스트 외부로 노출된 금속층(미도시)을 식각하고, 상기 포토레지스트를 스트립(strip)하는 일련의 과정을 포함하는 마스크 공정을 진행하여 상기 금속층(미도시)을 패터닝함으로써 일방향으로 연장하는 게이트 배선(205)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에는 상기 게이트 배선(205)에서 분기한 게이트 전극(208)을 형성함과 동시에 도면에는 나타나지 않았지만 상기 게이트 배선(205)과 나란하게 소정간격 이격하여 공통배선(미도시)을 형성한다(제 1 마스크 공정). 이때, 상기 게이트 배선(205)은 각 화소영역(P)의 제 1 패드영역(PdA1) 또는 제 2 패드영역(PdA2)에 대응하여서는 타 영역의 폭(w2) 대비 더욱 두꺼운 폭(w1)을 갖도록 형성하며, 그 폭(w1)은 추후 공정에서 형성될 제 1, 2 패드의 가로 또는 세로길이(상기 제 1, 2 패드가 사각형 형태로 형성될 경우) 또는 직경(상기 제 1, 2 패드가 원 형태로 형성될 경우)보다는 좁거나 같게 형성하는 것이 바람직하다.
다음, 도 9b, 10b, 11b에 도시한 바와 같이, 상기 게이트 배선(205)과 게이트 전극(208)과 공통배선(미Å도시) 및 노출된 기판(110) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(215)을 형성하고, 연속하여 상기 게이트 절연막(215) 위로 순수 비정질실리콘과 불순물 비정질 실리콘 및 제 2 금속물질을 연속 증착하여 순수 비정질 실리콘층(218)과, 불순물 비정질 실리콘층(225)과 금속물질층(230)을 형성한다. 이때, 상기 순수 비정질 실리콘층(218)은 그 두께가 500Å 내지 1500Å, 불순물 비정질 실리콘층(225)은 그 두께가 500Å 내지 1000Å, 상기 제 2 금속물질에 의한 금속물질층(230)은 그 두께가 1000Å 내지 2000Å 정도가 되도록 형성하는 것이 바람직하다.
다음, 도 9c, 10c, 11c에 도시한 바와 같이, 상기 금속물질층(230) 위로 포토레지스트를 도포하여 포토레지스트층(290)을 형성하고, 조사된 빛을 100% 투과시키는 투과영역(TA)과, 조사된 빛을 100% 차단하는 차단영역(BA) 및 조사된 빛의 투과량을 0% 내지 100% 사이에서 조절할 수 있는 반투과영역(HTA)을 포함하는 마스크(293)를 상기 포토레지스트층(290) 위로 위치시킨 후, 상기 마스크(293)를 통한 노광을 실시한다.
이때, 상기 포토레지스트층(290)을 형성한 포토레지스트가 빛을 받으면 현상 시 남게되는 네가티브 타입(negative type)인 경우, 상기 어레이 기판(201) 상의 데이터 배선(미도시)과, 상기 스위칭 영역(TrA) 중 소스 및 드레인 전극(미도시)이 형성되어야 할 부분 및 제 1 패드(미도시)가 형성되어야 할 제 1 패드영역(PdA1)에 대응해서는 마스크(293)의 투과영역(TA)이, 상기 스위칭 영역(TrA)의 상기 게이트 전극(208)과 중첩하며, 상기 소스 및 드레인 전극(미도시) 사이로 노출되는 영역(이를 채널영역(ch)이라 함) 및 제 2 패드(미도시)가 형성되어야 하는 제 2 패드영역(PdA2)에 대해서는 상기 마스크(293)의 반투과영역(HTA)이, 그 외의 영역에 대해서는 마스크(293)의 차단영역(BA)이 대응되도록 상기 마스크(293)를 위치시킨 후, 노광을 실시한다. 이때, 만약 상기 포토레지스트가 빛은 받은 부분이 현상 시 제거되는 특성을 갖는 포지티브 타입(positive tape)인 경우, 상기 마스크의 투과영역과 차단영역의 상기 어레이 기판에 대응되는 위치를 바꾸어 대응되도록 한 후, 노광을 실시한다.
이후, 도 9d, 10d, 11d에 도시한 바와 같이, 노광된 포토레지스트층(도 9c, 10c, 11c의 290)을 현상하면, 상기 마스크(도 9c, 10c, 11c의 293)의 투과영역(도 9c, 10c, 11c의 TA)에 대응된 영역에는 두꺼운 제 1 두께(t11)를 갖는 제 1 포토레지스트 패턴(290a)이 남게되고, 상기 마스크(도 9c, 10c, 11c의 293)의 반투과영역(도 9c, 10c, 11c의 293 HTA)에 대응된 부분 즉, 채널영역(ch)과 제 2 패드영역(PdA2)에 대해서는 상기 제 1 두께(t11)보다 얇은 제 2 두께(t12)를 갖는 제 2 포토레지스트 패턴(290b)이 남게되고, 상기 마스크(도 9c, 10c, 11c의 293)의 차단영역(도 9c, 10c, 11c의 BA)에 대응된 부분에 대해서는 포토레지스트층(도 9c, 10c, 11c의 290)이 현상 시 모두 제거되어 하부의 금속물질층(도 9c, 10c, 11c의 230)을 노출시키게 된다.
다음, 상기 제 1 및 제 2 포토레지스트 패턴(290a, 290b) 외부로 노출된 금속물질층(도 9c, 10c, 11c의 230)과, 그 하부의 불순물 비정질 실리콘층(도 9c, 10c, 11c의 225) 및 순수 비정질 실리콘층(도 9c, 10c, 11c의 218)을 순차적으로 식각함으로써 상기 게이트 절연막(215) 위로 상기 게이트 배선(205)과 교차하여 각 화소영역(P)을 정의하며, 동일한 모양으로 패터닝되어 순수 비정질 실리콘 패턴(219)과 불순물 비정질 실리콘 패턴(226)과 금속패턴(231)의 3중층 구조를 갖는 데이터 배선(233)을 형성하고, 동시에 스위칭 영역(TrA)에 있어서는 상기 데이터 배선(233)과 연결된 상태로서 3중층 구조의 소스 드레인 패턴(234)을 형성하고, 제 1, 2 패드영역(PdA1, PdA2)에 있어서는 각각 제 1 및 제 2 포토레지스트 패턴(290a, 290b) 하부로 사각형 또는 원 형상의 3중층 구조의 제 1, 2 패드(240, 242)를 형성한다.
다음, 도 9e, 10e, 11e에 도시한 바와 같이, 상기 데이터 배선(233)과 소스 드레인 패턴(235) 및 3중층 구조의 제 1, 2 패드(240, 242)를 형성한 기판(110)에 이방성 특성의 드라이 에칭 공정을 진행함으로써 상기 제 2 두께(t12)의 제 2 포토레지스트 패턴(도 9d, 10d, 11d의 290b)을 제거하여 그 하부의 금속물질층을 노출시킨다. 이때, 드라이 에칭에 의해 상기 제 1 두께(t11)의 제 1 포토레지스트 패턴(290a) 또한 그 두께가 얇아지게 되지만 소정의 두께를 가지며 여전히 기판(110) 상에 남아있게 된다.
다음, 상기 드라이 에칭에 의해 제 2 포토레지스트 패턴(도 9d, 10d, 11d의 290b)이 제거됨으로써 노출된 금속물질층과 그 하부의 불순물 비정질 실리콘층을 순차적으로 식각하여 제거함으로써 스위칭 영역(TrA)에 있어서는 서로 이격하는 소스 및 드레인 전극(235, 237) 및 그 하부로 서로 이격하는 오믹콘택층(227)을 형성하고, 상기 소스 및 드레인 전극(235, 237) 사이로 이격된 채널 영역(ch)에는 순수 비정질 실리콘으로 이루어진 액티브층(221)을 노출시킨다. 이때, 상기 액티브층과 오믹콘택층을 반도체층을 형서하게 된다. 또한, 제 2 패드영역(PrA)에 있어서도 상기 제 2 포토레지스트 패턴(도 9d, 10d, 11d의 290b)이 제거됨으로써 노출된 금속물질층과 그 하부의 불순물 비정질 실리콘층을 순차적으로 식각하여 제거함으로써 순수 비정질 실리콘으로 이루어진 단일층 구조의 제 2 패드(243)를 형성한다.(제 2 마스크 공정)
따라서, 제 1 패드영역(PdA1)에는 제 1 포토레지스트 패턴이 여전히 남아있으므로 해서 그 하부의 금속물질층(231) 및 불순물 비정질 실리콘층(226)이 남아있 게 되어 순수 비정질 실리콘층(219)과 더불어 3중층 구조의 제 1 패드(240)가, 제 2 패드영역(PdA2)에는 순수 비정질 실리콘만의 단일층 구조의 제 2 패드(243)가 형성되며, 이때, 상기 제 1 패드(240) 및 제 2 패드(243)의 기판(201)으로부터의 높이차(h3-h4)는 금속물질층(231)과 그 하부의 불순물 비정질 실리콘층(226)의 두께만큼이 되는 바, 모델별로 차이가 있겠지만 1500Å 내지 3000Å 정도의 차이를 갖게된다. 이때, 동일 모델의 경우 목표 두께치가 정해지는 바, 일례로 불순물 비정질 실리콘층의 두께를 500Å, 금속물질층의 두께를 2000Å으로 목표 두께로 정할 경우, 증착 프로세스에 의한 두께 오차는 많이 잡아야 5% 이내가 되는 바, 이 경우 제 1 패드(240)와 제 2 패드(243)의 높이차(h3-h4)는 2500Å ± 125Å가 됨을 알 수 있다.
다음, 도 9f, 10f, 11f에 도시한 바와 같이, 상기 데이터 배선(233)과 소스 및 드레인 전극(235, 237)과 제 1, 2 패드(240, 243) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 보호층(250)을 형성하고, 이후, 상기 보호층(250)을 패터닝하여 하부의 드레인 전극(237)을 일부 노출시키는 드레인 콘택홀(253)을 형성한다.(제 3 마스크 공정)
다음, 도 9g, 10g, 11g에 도시한 바와 같이, 상기 드레인 전극(237)을 노출시키는 드레인 콘택홀(253)을 갖는 보호층(250) 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 패터닝하여 각 화소영역(P)마다 상기 드레인 콘택홀(253)을 통해 상기 드레인 전극(237)과 접촉하는 화소전극(255)을 형성(제 4 마스크 공정)함으로써 본 발명에 따른 액정표시장치용 어레이 기판(201)을 완성한다.
다음, 본 발명에 따른 액정표시장치용 컬러필터 기판을 제조하는 방법에 대해 도면없이 간단히 설명한다.
우선, 투명한 기판상에 크롬(Cr) 등을 포함하는 금속물질을 전면에 증착하거나, 또는 카본(Carbon)물질을 포함하는 수지 또는 블랙레진을 전면에 도포 한 후, 이를 마스크를 이용하여 패터닝함으로써 다수의 개구부를 가는 격자형태의 블랙매트릭스를 형성한다.
다음, 상기 블랙매트릭스가 형성된 기판에 적, 녹, 청색 중의 한 가지, 예를들면 적색 레지스트(resist)를 스핀코팅(spin coating), 바 코팅(bar coatinhg)등의 방법을 통하여 전면에 도포하여 적색 컬러필터층을 형성한 후, 이를 빛의 투과영역 및 차단영역을 갖는 마스크를 통해 노광하고, 현상함으로써 상기 개구부를 채우며 서로 이격하는 적색 컬러필터 패턴을 형성한다.
다음, 상기 적색 컬러필터 패턴 형성한 방법과 동일하게 진행하여, 녹색 및 청색 컬러필터 패턴을 기판 상의 블랙매트릭스 사이의 개구부내에 순차적으로 주기적으로 형성함으로써 최종적으로 적, 녹, 청색의 컬러필터 패턴이 순차적 주기적으로 반복되는 형태의 컬러필터패턴층을 형성한다.
이후, 상기 컬러필터패턴층 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 전면에 공통전극을 형성한다. 이때, 상 기 컬러필터패턴층과 공통전극 사이에는 상기 적, 녹, 청색의 컬러필터 패턴의 보호와 단차 보상을 위해 오버코트층을 더욱 형성할 수도 있다. 이 경우, 상기 오버코트층은 하부의 블랙매트릭스가 수지 또는 블랙레진으로 이루어진 경우 형성하는 것이 바람직하다.
이때, 상기 공통전극은 액정표시장치의 모델에 따라 상기 컬러필터 기판에 형성되지 않고 어레이 기판상에 공통배선과 연결되며 형성될 수도 있다.
다음, 상기 공통전극 위로 무색 투명한 감광성의 유기물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 전면에 두껍게 도포하여 유기물질층을 형성하고, 이를 마스크를 이용하여 패터닝함으로써 상기 블랙매트릭스와 중첩되는 영역에 동일한 높이를 갖는 제 1, 2 패턴드 스페이서를 형성함으로써 본 발명에 따른 액정표시장치용 컬러필터 기판을 완성한다.
본 발명에 따른 액정표시장치용 컬러필터 기판의 경우 그 높이를 달리하는 제 1, 2 패턴드 스페이서를 형성하는 것이 아니라 동일한 높이를 갖는 다수의 제 1, 2 패턴드 스페이서를 형성하는 것인 바, 상기 제 1, 2 패턴드 스페이서 형성 시 그 제조 비용이 비싼 반투과영역을 갖는 마스크를 사용한다든지 아니면, 2회의 마스크 공정 진행을 통해 제 1, 2 패턴드 스페이서를 형성할 필요가 없이 일반적인 패턴 형성 마스크를 사용하여 1회의 마스크 공정에 의해 제 1, 2 패턴드 스페이서를 형성할 수 있는 바, 종래의 그 높이를 달리하는 패턴드 스페이서를 갖는 액정표시장치용 컬러필터 기판의 제조 방법 대비 간단하게 제조할 수 있는 것이 큰 장점이된다.
전술한 바와 같이 서로 다른 높이를 갖는 제 1, 2 패드를 갖는 어레이 기판과, 동일한 높이를 갖는 제 1, 2 패턴드 스페이서를 갖는 컬러필터 기판을 셀 공정을 진행함으로써 즉, 상기 두 기판을 그 테두리를 따라 접착제인 실란트를 이용하여 씰패턴을 형성한 후, 합착하고, 상기 합착된 두 기판 사이에 액정을 개재함으로서 본 발명에 따른 액정표시장치를 완성할 수 있다.
본 발명의 실시예에 따른 액정표시장치는 컬러필터 기판의 동일한 높이를 갖는 제 1, 2 패턴드 스페이서에 대응하여 하부기판인 어레이 기판에 그 높이를 달리하는 제 1, 2 패드를 구비함으로써 중력불량과 터치 불량 및 눌림 불량을 개선시키는 효과가 있다.
또한, 상기 높이를 달리하는 이중층 구조의 원형돌기를 구비한 어레이 기판을 4마스크 공정에 의해 제조하는 방법을 제공함으로써 제조 비용의 절감의 효과를 갖는다.

Claims (17)

  1. 제 1 기판과;
    상기 제 1 기판 상에 연장 형성된 다수의 게이트 배선과;
    상기 다수의 게이트 배선과 게이트 절연막을 사이에 두고 교차하여 화소영역을 정의하는 다수의 데이터 배선과;
    상기 다수의 게이트 배선과 데이트 배선과 각각 연결되며 형성된 박막트랜지스터와;
    상기 게이트 절연막 상부로 상기 게이트 배선에 대응하여 서로 두께를 갖는 다수의 제 1 패드 및 제 2 패드와;
    상기 박막트랜지스터와 제 1 및 제 2 패드를 덮으며, 상기 박막트랜지스터 을 노출시키는 드레인 콘택홀을 갖는 보호층과;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 접촉하는 화소전극과;
    상기 제 1 기판과 대향하는 제 2 기판과;
    개구부를 가지며, 상기 제 2 기판 하부에 상기 게이트 배선과 데이터 배선에 대응하여 영역에 대응하여 격자형태로 구성된 블랙매트릭스와;
    상기 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과;
    상기 컬러필터층 하부에 상기 제 1 기판 상의 제 1 및 제 2 패드에 대응하여 각각 구성되며 상기 제 1 패드와 접촉하는 제 1 패턴드 스페이서 및 상기 제 2 패 드에 대응하여 제 1 간격 이격하여 형성된 제 2 패턴드 스페이서와;
    상기 제 1, 2 기판 사이에 개재된 액정층
    을 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 배선은 상기 제 1, 2 패드에 대응하는 부분이 타 영역보다 더 두꺼운 폭을 가지며 형성된 것이 특징인 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 간격은 3000Å 이하인 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제 1 패드는 3중층 구조이며, 상기 제 1 패드는 단일층 구조를 가짐으로써 그 두께를 달리하는 것이 특징인 액정표시장치.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 박막트랜지스터는
    상기 게이트 배선과 연결된 게이트 전극과, 상기 게이트 전극 위로 상기 게이트 절연막과, 상기 게이트 절연막 위로 순수 비정질 실리콘의 액티브층과, 상기 액티브층 위로 불순물 비정질 실리콘의 서로 이격하는 오믹콘택층과, 상기 이격한 각각의 오믹콘택층 위로 서로 이격하는 소스 및 드레인 전극으로 구성된 액정표시장치.
  6. 제 5 항에 있어서,
    상기 다수의 제 1 패드는 그 최하부로터 상기 액티브층을 형성한 순수 비정질 실리콘층과, 상기 순수 비정질 실리콘층 상부로 상기 오믹콘택층을 형성한 불순물 비정질 실리콘층과, 상기 소스 및 드레인 전극을 형성한 금속물질층으로 구성된 것이 특징인 액정표시장치.
  7. 제 5 항에 있어서,
    상기 다수의 제 2 패드는 상기 액티브층을 형성한 순수 비정질 실리콘층으로 형성된 것이 특징인 액정표시장치.
  8. 제 1 항에 있어서,
    상기 컬러필터층과 제 1, 2 패턴드 스페이서 사이에는 투명 도전성 물질로 이루어진 공통전극이 더욱 형성된 액정표시장치.
  9. 제 8 항에 있어서,
    상기 컬러필터층과 공통전극 사이에는 오버코트층이 더욱 구비된 액정표시장치.
  10. 스위칭 영역을 포함하는 화소영역과, 제 1, 2 패드영역이 정의된 제 1 기판 상에 다수의 게이트 배선과, 각 스위칭 영역에 상기 각각의 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 순차 형성하고, 이를 패터닝하여, 상기 게이트 배선과 교차하는 3중층 구조의 다수의 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 소정간격 이격하는 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘으로 이루어진 액티브층과, 상기 액티브층과 소 스 및 드레인 전극 사이에 불순물 비정질 실리콘의 서로 이격하는 오믹콘택층을 형성하며, 동시에 상기 게이트 배선 상부의 제 1, 2 패드영역에 순수 비정질 실리콘과 불순물 비정질 실리콘과 금속물질로서 그 두께를 달리하는 제 1 및 제 2 패드를 각각 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극 및 제 1, 2 패드 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 각 화소영역별로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와;
    제 2 기판 하부에 다수의 개구부를 가지며 상기 게이트 및 데이터 배선에 대응하는 블랙매트릭스를 형성하는 단계와;
    상기 다수의 개구부에 순차 반복되는 적, 녹, 청색 패턴을 갖는 컬러필터층을 형성하는 단계와;
    상기 컬러필터층 하부에 상기 제 1 및 제 2 패드 각각에 대응하여 동일한 높이를 갖는 제 1, 2 패턴드 스페이서를 형성하는 단계와;
    상기 제 1, 2 기판 사이에 액정을 개재한 후, 상기 제 1 패턴드 스페이서가 상기 제 1 패드와 접촉하도록 합착하는 단계
    를 포함하는 액정표시장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극과 제 1, 2 패드를 형성하는 단계는
    상기 게이트 절연막 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 순차 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 형성하는 단계와;
    상기 금속물질층 위로 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층 위로 데이터 배선과 소스 및 드레인 전극과 제 1 패드를 형성할 영역에는 각각 투과영역이, 상기 소스 및 드레인 전극 사이의 이격영역과 상기 제 2 패드가 형성될 영역에는 반투과영역이, 그 외의 영역에는 차단영역이 대응하도록 마스크를 위치시키고, 상기 마스크를 통한 노광을 실시하는 단계와;
    상기 노광된 포토레지스트층을 현상함으로써 상기 데이터 배선과 소스 및 드레인 전극과 제 1 패드가 형성될 영역에 대응해서는 두꺼운 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 마스크의 반투과영역에 대응한 소스 및 드레인 전극 사이의 이격영역과 제 2 패드영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하고, 그 외의 영역에 있어서는 상기 금속물질층을 노출시키는 단계와;
    상기 노출된 금속물질층과 그 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 순차적으로 식각하여 하부의 게이트 절연막을 노출시킴으로써 3중층 구조의 데이터 배선과, 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴과, 3중층 구조의 제 1 패드와 3중층 구조의 제 2 패드패턴을 형성하는 단계와;
    상기 데이터 배선과 소스 드레인 패턴과 3중층 구조의 제 1, 2 패드패턴이 형성된 기판상에 드라이 에칭을 실시함으로써 상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 금속물질층과 그 하부의 불순물 비정질 실리콘층을 순차 식각함으로써 스위칭 영역에 있어서 서로 이격하는 소스 및 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘의 액티브층과, 상기 액티브층과 소스 및 드레인 전극 사이에 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층을 형성하고, 동시에 제 2 패드영역에 있어는 순수 비정질 실리콘 단일층 구조의 제 2 패드를 형성하는 단계와;
    상기 소스 및 드레인 전극과 3중층 구조의 제 1 패드 및 단일층 구조의 제 2 패드가 형성된 기판상에 남아있는 상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 액정표시장치의 제조 방법.
  12. 제 10 항에 있어서,
    상기 컬러필터층 하부로 공통전극을 형성하는 단계를 더욱 포함하는 액정표시장치의 제조 방법.
  13. 제 10 항에 있어서,
    상기 제 1, 2 패드는 소정의 가로 및 세로길이를 갖는 사각형 또는 소정 길 이의 직경을 갖는 원형태로 형성되는 액정표시장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 가로 및 세로길이 또는 소정 길이의 직경은 26㎛ 이하로 형성되는 액정표시장치의 제조 방법.
  15. 제 12 항에 있어서,
    상기 컬러필터층과 공통전극 사이에 오버코트층을 형성하는 단계를 더욱 포함하는 액정표시장치의 제조 방법.
  16. 제 10 항에 있어서,
    상기 제 1 기판 또는 제 2 기판의 테두리를 따라 씰패턴을 형성하는 단계를 더욱 포함하는 액정표시장치의 제조 방법.
  17. 제 10 항에 있어서,
    상기 게이트 배선은 상기 제 1 패드 또는 제 2 패드가 형성되는 부분의 폭이 타 영역의 폭보다 더 넓은 폭을 가지며 형성되는 액정표시장치의 제조 방법.
KR1020050097990A 2005-10-18 2005-10-18 액정표시장치 및 그 제조 방법 KR101250316B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050097990A KR101250316B1 (ko) 2005-10-18 2005-10-18 액정표시장치 및 그 제조 방법
US11/455,688 US7732814B2 (en) 2005-10-18 2006-06-20 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097990A KR101250316B1 (ko) 2005-10-18 2005-10-18 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070042273A true KR20070042273A (ko) 2007-04-23
KR101250316B1 KR101250316B1 (ko) 2013-04-03

Family

ID=37947334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097990A KR101250316B1 (ko) 2005-10-18 2005-10-18 액정표시장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7732814B2 (ko)
KR (1) KR101250316B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080212A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2467367C2 (ru) * 2008-04-14 2012-11-20 Шарп Кабусики Кайся Жидкокристаллическая панель отображения
KR101564332B1 (ko) * 2008-10-28 2015-10-30 삼성전자주식회사 액정 표시 장치에 일체화된 터치 스크린 패널과 그 제조 방법 및 터치 센싱 방법
CN102651342B (zh) * 2012-03-13 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法
US9939688B2 (en) * 2015-12-01 2018-04-10 Wuhan China Star Optoelectronics Technology Co. Ltd. Liquid crystal display panel having photo spacers extending into openings defined by common electrode layer
CN105404040A (zh) * 2015-12-31 2016-03-16 武汉华星光电技术有限公司 触控式液晶面板以及液晶显示器
CN110456576B (zh) * 2018-05-08 2022-05-13 群创光电股份有限公司 显示设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR101061853B1 (ko) * 2003-08-29 2011-09-02 삼성전자주식회사 표시 장치 및 그 표시판
JP3892841B2 (ja) * 2003-10-27 2007-03-14 株式会社 日立ディスプレイズ 液晶表示装置
KR100682358B1 (ko) * 2003-11-10 2007-02-15 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 제조 방법
KR100617039B1 (ko) * 2004-02-26 2006-08-30 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR101064189B1 (ko) * 2004-08-03 2011-09-14 삼성전자주식회사 컬러필터 기판, 표시패널 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080212A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US7732814B2 (en) 2010-06-08
US20070085079A1 (en) 2007-04-19
KR101250316B1 (ko) 2013-04-03

Similar Documents

Publication Publication Date Title
US9052550B2 (en) Thin film transistor liquid crystal display
US6960484B2 (en) Method of manufacturing liquid crystal display device
KR101984896B1 (ko) 액정표시장치 및 이의 제조 방법
KR101190045B1 (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
KR20120033688A (ko) 액정표시장치 및 이의 제조 방법
KR101368234B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101250316B1 (ko) 액정표시장치 및 그 제조 방법
KR20070036867A (ko) 액정표시장치 및 그 제조 방법
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
JPH1068956A (ja) 液晶表示素子及びその製造方法
KR101302550B1 (ko) 액정표시장치 및 그 제조 방법
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101071135B1 (ko) 액정표시장치 및 그 제조 방법
KR100790354B1 (ko) 액정표시장치용 컬러필터 기판과 어레이기판 제조방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101297357B1 (ko) 수직정렬모드 액정표시장치
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20060132167A (ko) 씨오티 구조 액정표시장치용 어레이 기판 및 그 제조 방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법
KR20050113748A (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101557805B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8