CN101789391B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101789391B CN101789391B CN2009100458983A CN200910045898A CN101789391B CN 101789391 B CN101789391 B CN 101789391B CN 2009100458983 A CN2009100458983 A CN 2009100458983A CN 200910045898 A CN200910045898 A CN 200910045898A CN 101789391 B CN101789391 B CN 101789391B
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation
- blaze
- district
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体装置及其制造方法，所述方法包括：提供半导体晶片；在芯片区内的介质层中镶嵌最后一层金属互连层；在芯片区内的最后一层金属互连层上形成第一钝化层，所述第一钝化层中对应最后一层金属互连层的位置具有焊垫开口；形成覆盖于刻标区内的介质层上和所述芯片区内的第一钝化层上的金属层，并由芯片区内的金属层形成连接最后一层金属互连层的焊垫层；形成覆盖于刻标区内的金属层和所述芯片区内的焊垫层上的第二钝化层，第二钝化层中对应焊垫层的位置处具有顶层开口；在刻标区内形成半导体晶片的标记，标记嵌入所述第二钝化层和所述金属层中。上述装置及其制造方法能够在刻标区中形成有效电路并且能够获得清晰的半导体晶片标记。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
半导体制造过程中，通常需要在晶片的边缘位置用激光刻出标记(IDmark)，用来记录半导体晶片的批号等信息。最初8英寸以下的半导体晶片制造过程中，一般在抛光后的半导体晶片上直接刻出标记，然后才进入正常的制造流程，而12英寸半导体晶片的制造过程中，往往在全部制作工艺结束以后，在最上面的钝化层上刻出标记。
通常刻有标记的区域就不再用来制作半导体器件，以防止半导体器件的图案将标记覆盖，导致读标设备不能正确识别标记。当然，也有将标记直接刻在半导体晶片上没有设计电路的区域，以保证标记的清晰，例如，专利号为7057259的美国专利提供了一种具有标记的半导体晶片及其制造设备和制造方法(Semiconductor wafer with ID mark，equipment for and method of)，其中的标记就是通过氦氖激光刻在半导体晶片的侧壁上，但这种方法需要专用的激光刻蚀设备和标记读取设备，基于成本考虑，业内还是普遍采用将标记刻在半导体晶片的圆形表面内。
随着半导体制造行业的迅速发展，业界对降低成本、提高产能的要求也越来越高，刻标记的区域(刻标区)也希望被利用起来制作半导体器件，但是却产生标记不清晰的问题。
例如，图1为具有90nm制造工艺制作的半导体装置的半导体晶片，图2为图1沿A-A方向的剖视图。如图1所示，在半导体晶片的凹槽附近具有刻标区M，该半导体晶片的标号为“S35000”，其他区域为具有电路的芯片区N，如图2所示，通过激光刻蚀出的标记10穿透第二钝化层20嵌入最后一层金属互连层50中，刻标区M中具有与芯片区N相同的多层的金属互连层和金属互连层下面半导体器件。与芯片区N不同之处在于，刻标区M中的最后一层金属互连层50上没有焊垫层30和第一钝化层40，刻标区M内的有效电路可以通过芯片区N中的焊垫31接入外部电路。
上述半导体装置虽然在刻标区M中形成有效的电路，然而问题在于，半导体晶片的标记10却刻在了最后一层金属互连层50中，这样一来，最后一层金属互连层50的图案和标记10的图案混淆在一起，导致标记10的读取质量下降。
发明内容
本发明解决的问题是提供一种半导体装置及其制作方法，能够在刻标区中形成有效电路并且能够获得清晰的半导体晶片标记。
为解决上述问题，本发明提供一种半导体装置的制造方法，包括：
步骤S1：提供半导体晶片，所述半导体晶片具有半导体器件层和半导体器件层上的至少两层金属互连层，所述半导体晶片分为刻标区和刻标区之外的芯片区；
步骤S2：在所述至少两层金属互连层上形成介质层；
步骤S3：在所述芯片区内的介质层中镶嵌最后一层金属互连层；
步骤S4：在所述芯片区内的最后一层金属互连层上形成第一钝化层，所述第一钝化层中对应最后一层金属互连层的位置具有焊垫开口；
步骤S5：形成覆盖于所述刻标区内的介质层上和所述芯片区内的第一钝化层上的金属层，并由所述芯片区内的金属层形成连接最后一层金属互连层的焊垫层；
步骤S6：形成覆盖于所述刻标区内的金属层和所述芯片区内的焊垫层上的第二钝化层，所述第二钝化层中对应焊垫层的位置处具有顶层开口；
步骤S7：在所述刻标区内形成半导体晶片的标记，所述标记嵌入所述第二钝化层和所述金属层中。
所述步骤S3包括：
在所述介质层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成双镶嵌开口的图案；
在所述芯片区内的介质层中形成双镶嵌开口；
在所述双镶嵌开口中填充金属形成所述最后一层金属互连层和最后一层金属互连层下面的金属插塞层。
所述步骤S4包括：
沉积用于制作第一钝化层的第一钝化介质层，所述第一钝化介质层将所述介质层和最后一层金属介质层均覆盖；
在所述第一钝化介质层上涂布光刻胶层；
去除所述刻标区内的覆盖于第一钝化介质层上的光刻胶层；
对芯片区内的光刻胶层进行曝光，以在光刻胶层中形成焊垫开口的图案；
通过刻蚀工艺去除刻标区内的第一钝化介质层并在所述芯片区内的第一钝化介质层中形成焊垫开口，从而形成所述第一钝化层。
所述步骤S5包括：
沉积用于制作焊垫层的金属层；
在所述金属层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成焊垫层的图案；
由所述芯片区内的金属层刻蚀出焊垫层。
所述步骤S6包括：
沉积用于制作第二钝化层的第二钝化介质层；
在所述第二钝化介质层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成所述顶层开口的图案；
在所述第二钝化层中形成所述顶层开口。
所述去除刻标区内的覆盖于第一钝化介质层上的光刻胶层，通过在WEE工艺中曝光而实现。
所述步骤S4包括：
沉积用于制作第一钝化层的第一钝化介质层，所述第一钝化介质层将所述介质层和最后一层金属介质层均覆盖；
在所述第一钝化介质层上涂布光刻胶层；
对覆盖于第一钝化介质层上的光刻胶层曝光，一次形成对应所述刻标区的开口的图案和所述芯片区内焊垫开口的图案；
显影后通过刻蚀工艺在第一钝化介质层中形成对应刻标区的开口并在所述芯片区内的第一钝化介质层中形成焊垫开口，从而形成所述第一钝化层。
本发明还提供一种半导体装置，包括：
半导体晶片，所述半导体晶片具有半导体器件层和半导体器件层上的至少两层金属互连层，所述半导体晶片分为刻标区和刻标区之外的芯片区；
所述至少两层金属互连层上的介质层；
镶嵌于所述芯片区内的介质层中的最后一层金属互连层，而所述刻标区的介质层中没有最后一层金属互连层；
所述刻标区内的介质层上的用于制作焊垫的金属层；
所述金属层上的第二钝化层；
所述刻标区内的半导体晶片的标记，所述标记形成于所述第二钝化层和所述金属层中。
与现有技术相比，上述技术方案具有以下优点：
以上所述的半导体装置及其制造方法中，在刻标区X内第二钝化层中没有任何电路图案，而且第二钝化层下面的金属层中也没有任何电路图案，而标记穿透第二钝化层直接刻在金属层中，由于金属层是不透明的，它可以遮挡金属层下面的电路图案，这样不会因为金属层下面电路图案而影响标记的清晰度，并且，刻标区X内介质层以下的电路结构与芯片区Y的电路结构及其形成方法都是完全相同的，从而能够在刻标区X中形成有效电路并获得清晰的半导体晶片标记。
另外，所述刻标区X内的介质层中没有镶嵌最后一层金属互连层，以防止最后一层金属互连层的图案影响半导体晶片标记的清晰度，进而保证标记能够被读取设备识别。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为具有90nm制造工艺制作的半导体装置的半导体晶片；
图2为图1沿A-A方向的剖视图；
图3为本发明的实施例中半导体装置的结构示意图；
图4至图8为本发明的实施例中半导体装置制造方法的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
目前的90nm的集成电路制造工艺中，虽然在半导体晶片的刻标区内可以形成电路图案，充分利用了晶片的有效区域，然而，由于半导体晶片的标记刻在了最后一层金属互连层中，这样一来，最后一层金属互连层的图案和标记混淆在一起，导致标记的清晰度下降，不能被读取设备正常识别。
基于此，本发明的技术方案提供一种半导体装置的制造方法，通过将标记刻在刻标区内的用于制作焊垫的金属层中，以实现在刻标区内形成有效电路并获得清晰的标记的目的。
所述方法包括：
步骤S1：提供半导体晶片，所述半导体晶片具有半导体器件层和半导体器件层上的至少两层金属互连层，所述半导体晶片分为刻标区和刻标区之外的芯片区；
步骤S2：在所述至少两层金属互连层上形成介质层；
步骤S3：在所述芯片区内的介质层中镶嵌最后一层金属互连层；
步骤S4：在所述芯片区内的最后一层金属互连层上形成第一钝化层，所述第一钝化层中对应最后一层金属互连层的位置具有焊垫开口；
步骤S5：形成覆盖于所述刻标区内的介质层上和所述芯片区内的第一钝化层上的金属层，并由所述芯片区内的金属层形成连接最后一层金属互连层的焊垫层；
步骤S6：形成覆盖于所述刻标区内的金属层和所述芯片区内的焊垫层上的第二钝化层，所述第二钝化层中对应焊垫层的位置处具有顶层开口；
步骤S7：在所述刻标区内形成半导体晶片的标记，所述标记嵌入所述第二钝化层和所述金属层中。
所述步骤S3包括：
在所述介质层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成双镶嵌开口的图案；
在所述芯片区内的介质层中形成双镶嵌开口；
在所述双镶嵌开口中填充金属形成所述最后一层金属互连层和最后一层金属互连层下面的金属插塞层。
所述步骤S4包括：
沉积用于制作第一钝化层的第一钝化介质层，所述第一钝化介质层将所述介质层和最后一层金属介质层均覆盖；
在所述第一钝化介质层上涂布光刻胶层；
去除所述刻标区内的覆盖于第一钝化介质层上的光刻胶层；
对芯片区内的光刻胶层进行曝光，以在光刻胶层中形成焊垫开口的图案；
通过刻蚀工艺去除刻标区内的第一钝化介质层并在所述芯片区内的第一钝化介质层中形成焊垫开口，从而形成所述第一钝化层。
所述步骤S5包括：
沉积用于制作焊垫层的金属层；
在所述金属层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成焊垫层的图案；
由所述芯片区内的金属层刻蚀出焊垫层。
所述步骤S6包括：
沉积用于制作第二钝化层的第二钝化介质层；
在所述第二钝化介质层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成所述顶层开口的图案；
在所述第二钝化层中形成所述顶层开口。
所述去除刻标区内的覆盖于第一钝化介质层上的光刻胶层，通过在WEE工艺中曝光而实现。
所述步骤S4包括：
沉积用于制作第一钝化层的第一钝化介质层，所述第一钝化介质层将所述介质层和最后一层金属介质层均覆盖；
在所述第一钝化介质层上涂布光刻胶层；
对覆盖于第一钝化介质层上的光刻胶层曝光，一次形成对应所述刻标区的开口的图案和所述芯片区内焊垫开口的图案；
显影后通过刻蚀工艺在第一钝化介质层中形成对应刻标区的开口并在所述芯片区内的第一钝化介质层中形成焊垫开口，从而形成所述第一钝化层。
所述半导体装置包括：
半导体晶片，所述半导体晶片具有半导体器件层和半导体器件层上的至少两层金属互连层，所述半导体晶片分为刻标区和刻标区之外的芯片区；
所述至少两层金属互连层上的介质层；
镶嵌于所述芯片区内的介质层中的最后一层金属互连层，而所述刻标区的介质层中没有最后一层金属互连层；
所述刻标区内的介质层上的用于制作焊垫的金属层；
所述金属层上的第二钝化层；
所述刻标区内的半导体晶片的标记，所述标记形成于所述第二钝化层和所述金属层中。
下面结合附图详细说明本发明所述半导体装置及其制造方法的一个实施例。图3为本实施例中半导体装置的示意图。
所述半导体装置包括：
半导体晶片100，所述半导体晶片100具有半导体器件层(图中未示出)和半导体器件层上的至少两层金属互连层102，所述半导体晶片100分为刻标区X和刻标区X之外的芯片区Y；
其中，所述半导体晶片100例如为P型掺杂的硅单晶片，所述半导体器件层包括至少两个互补型金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)晶体管，所述至少两层金属互连层102分别镶嵌于对应的金属间介质层(图中未标号)中，用于将至少各个CMOS晶体管电性连接，各个金属互连层之间通过金属插塞(图中未标号)连接；
所述刻标区X和芯片区Y的位置与现有技术相同，即，刻标区X位于半导体晶片定位槽的里边，除了刻标区X之外的半导体晶片的表面区域均为芯片区Y，所述芯片区Y内具有多个集成电路芯片，刻标区X内不仅有集成电路芯片，而且还刻有该半导体晶片100的标记；本文中所称的刻标区X和芯片区Y仅表示晶片表面的位置，而不代表物理上的半导体晶片或半导体器件；
所述至少两层金属互连层102上的介质层104；
其中，所述介质层104的材料、制作工艺与所述金属间介质层相同，金属间介质层(Interlayer dielectric)，用以将不同的金属互连层隔离绝缘，通常采用较低介电常数的材料，包括但不限于碳掺杂氧化硅、有机硅酸盐玻璃(Organosilicate glass，OSG)、氟硅玻璃(Fluorosilicate glass，FSG)、磷硅玻璃(Phosphosilicate glass，PSG)、未掺杂硅玻璃(Undopped silicate glass，USG)中的一种或至少两种组合，一般采用化学气相沉积法制造，优选的是等离子辅助化学气相沉积法(PECVD)或高密度等离子辅助化学气相沉积法(HDP-CVD)，依照器件特性及尺寸设计沉积厚度为500埃至3000埃；
镶嵌于所述芯片区Y内的介质层104中的最后一层金属互连层106，而所述刻标区X内的介质层104中没有最后一层金属互连层106；刻标区X内的集成电路由倒数第二层金属间互连层(图中未标号)连接到外部电路；
其中，所述最后一层金属互连层106、至少两层金属互连层102的材料和制作工艺均相同，其材料例如包括但不限于铜或铜合金，通常采用双镶嵌工艺制作；各个金属互连层和其镶嵌的金属间介质层之间还具有阻挡层(图中未示出)；
所述芯片区Y内的介质层104上的第一钝化层108，所述刻标区X内的介质层104上的用于制作焊垫的金属层105；
其中，所述第一钝化层108具有对应所述刻标区X的开口107，所述第一钝化层108中对应最后一层金属互连层106的位置具有焊垫开口109；所述金属层105在芯片区Y内被制作成与所述最后一层金属互连层106连接的焊垫层110；
所述刻标区X内的金属层105上的第二钝化层111；所述第二钝化层111也覆盖于所述芯片区Y内的焊垫层110上，并在对应于焊垫层110的位置具有顶层开口112；
其中，所述金属层105和焊垫层110的材料相同，包括但不限于铝或铝合金，采用溅射法或真空蒸发法制作；所述顶层开口112用于与封装过程中焊接金属连线；所述第一钝化层108和第二钝化层111的材料相同，包括但不限于氧化硅、氮氧化硅或氮化硅中的一种或几种，通常用来防止焊垫层或金属互连层被氧化，采用化学气相沉积法制作；
所述刻标区X内的半导体晶片100的标记101，所述标记101形成于所述第二钝化层106和所述金属层105中。
其中，未刻标之前的半导体装置表面：刻标区X内为第二钝化层111，芯片区Y内为具有顶层开口112的第二钝化层111。由于第二钝化层111的硬度一般不高，刻蚀标记的激光很容易穿透所述第二钝化层111进入金属层105中。
下面结合附图详细说明以上所述半导体装置的制造方法的实施例。图4至图8为图3中半导体装置的制造方法的示意图。
实际上，半导体装置的制造过程就是根据设计的电路制作掩模板(mask)，通过曝光、显影等光刻技术将掩模板上的电路图案复制到光刻胶层上，然后，通过例如刻蚀工艺以图案化的光刻胶层为掩模板，在半导体晶片上形成集成电路的结构，结合薄膜沉积技术，一层层的累积而最终形成多个半导体器件构成集成电路。
可见，光刻技术是将设计电路图案落实到实际的半导体晶片上的关键步骤，在半导体装置虽然步骤复多，但控制点还在于光刻工艺，它直接定义了后续的刻蚀区域。虽然本实施例所述半导体装置涉及光刻、刻蚀、薄膜沉积等多个工艺，但是相对于现有技术，本质上是在光刻工艺中进行的改进，因此，表1列出了所述制造方法光刻工艺的步骤。
表1
| EBR | WEE | 曝光 | |
| 有源区 | 1mm | 1.4mm | Full |
| 栅极 | 1mm | 1.4mm | Full |
| 金属接触层 | NA | NA | Full |
| 第一层金属互连层 | 1.0mm | 2.0mm | Full |
| 第n层金属插塞层 | NA | NA | Full |
| 第n层金属互连层 | 1mm | 2.0mm | Full |
| 最后一层金属插塞 | NA | NA | Partial |
| 最后一层金属互连层 | 1mm | 2mm | Partial |
| 第一钝化层 | 1mm | 1mm+ID | Partial |
| 焊垫层 | 1mm | 1mm | Partial |
| 第二钝化层 | 1mm | 1.5mm | Partial |
其中，NA表示不做任何工艺，Full表示对半导体晶片表面的芯片区Y和刻标区X均进行曝光，Partial表示仅对芯片区Y进行曝光。为突出本发明特点，表1中略去了涂胶、烘焙、显影等步骤。
所述半导体装置的制造方法包括：
如图4所示，步骤S1：提供半导体晶片100，所述半导体晶片100具有半导体器件层(图中未示出)和半导体器件层上的至少两层金属互连层102，所述半导体晶片100分为刻标区X和刻标区X之外的芯片区Y。
其中，半导体器件层中的有源区、栅极和金属接触层的形成方法和材料与现有技术中相同，例如，形成有源区的光刻过程中，先涂布光刻胶层，然后去除半导体晶片表面上边缘1mm宽度内的光刻胶层，该工艺称为边缘去胶(Edge Bead Removal，EBR)，然后，再采用晶片边缘曝光(Wafer EdgeExposure，WEE)进一步去除边缘1.4mm宽度内的光刻胶层。
EBR是在涂胶腔就完成的动作，将边缘的光刻胶层去除，这样在曝光的时候，晶片背面边缘、侧面的光刻胶层不至于落在光刻机载片台上造成沾污；而WEE只是对边缘曝光，需要在显影之后才能将边缘的光刻胶层去除，这时候晶片已经经过曝光步骤，另外，EBR的控制精度相对要差些，WEE的控制精度要好些。
步骤S2：在所述至少两层金属互连层102上形成介质层104。
其中，所述至少两层金属互连层102均采用双镶嵌工艺(Dual Damascene)制作，即，先在金属间介质层中形成双镶嵌开口(图中未标号)，然后在所述双镶嵌开口中填充金属，从而一次形成金属互连层和金属插塞层(图中未标号)，而所述双镶嵌开口可以先形成沟槽再形成通孔(Trench First)，也可以先形成通孔再形成沟槽(Via First)，所述通孔用于填充金属插塞层，所述沟槽用于填充金属互连层。
例如表1中所示，为Via First工艺，先在所述介质层104中曝光形成用于形成第n层金属插塞层的通孔图案，接着刻蚀出通孔，然后曝光形成用于形成第n层金属互连层的沟槽图案，继而刻蚀出沟槽。
如图5所示，步骤S3：在所述芯片区Y内的介质层104中镶嵌最后一层金属互连层106和最后一层金属插塞层103。
该步骤中最后一层金属互连层106和最后一层金属插塞层103的形成工艺和材料与之前的金属互连层和金属插塞层相同，区别在于，在光刻胶层中形成金属互连层或金属插塞层的图案时，仅对芯片区Y进行曝光，于是，显影后刻标区X内具有光刻胶层，保护其下面的介质层104在刻蚀双镶嵌开口过程中不被刻蚀，从而在刻标区X内的介质层104中就不会形成最后一层金属互连层106和最后一层金属插塞层103。
所述步骤S3具体包括：
在所述介质层104上涂布光刻胶层；
仅对芯片区Y内的光刻胶层进行曝光，以形成双镶嵌开口的图案，而所述刻标区X内的光刻胶层没有曝光；
以图案化的光刻胶层为掩模板，在所述芯片区Y内的介质层104中刻蚀形成双镶嵌开口；
在所述双镶嵌开口中填充金属形成所述最后一层金属互连层106和最后一层金属互连层下面的金属插塞层103。
如图6所示，步骤S4：在所述芯片区Y内的最后一层金属互连层106上形成第一钝化层108，所述第一钝化层108中对应最后一层金属互连层106的位置具有焊垫开口109。
该步骤S4的目的实际上为：形成在刻标区X内没有焊垫开口109的第一钝化层108，所述步骤S4具体包括：
沉积用于制作第一钝化层108的第一钝化介质层108’，所述第一钝化介质层108’将所述介质层104和最后一层金属介质层106均覆盖；
在所述第一钝化介质层108’上涂布光刻胶层(图中未示出)；
去除所述刻标区X内的覆盖于第一钝化介质层108’上的光刻胶层，所述去除通过WEE工艺实现，即如表1所示，在对晶片边缘1mm宽度内进行曝光的同时也对刻标区X进行曝光，然后通过显影洗去刻标区X内的光刻胶层；
对芯片区Y内的光刻胶层进行曝光，以在光刻胶层中形成焊垫开口109的图案，而对刻标区X由于已经没有光刻胶层，因此可以曝光也可以不曝光；
以图案化的光刻胶层(图中未示出)为掩膜层，通过刻蚀工艺去除刻标区X内的第一钝化介质层108’并在所述芯片区Y内的第一钝化介质层108’中形成焊垫开口，从而形成所述第一钝化层108。
以上所述步骤S4中，对应所述刻标区X内开口107的图案，先在WEE工艺中曝光形成，而芯片区Y内焊垫开口109的图案，接着在对整个芯片区的曝光工艺中形成。实际上，所述开口107的图案而所述焊垫开口109的图案也可以通过对整个半导体晶片表面曝光一次形成。
如图7所示，步骤S5：形成覆盖于所述刻标区X内的介质层104上和所述芯片区Y内的第一钝化层108上的金属层105，并由所述芯片区Y内的金属层105形成连接最后一层金属互连层106的焊垫层110。
该步骤S5的目的实际上为：在芯片区Y形成焊垫层110的同时利用焊垫金属层105将刻标区X覆盖，所述步骤S5包括：
沉积用于制作焊垫层110的金属层105；
在所述金属层105上涂布光刻胶层(图中未示出)；
仅对芯片区Y内的光刻胶层进行曝光，以形成焊垫层110的图案，而所述刻标区X内的光刻胶层不曝光；
显影后以图案化的光刻胶层(图中未示出)为掩膜层，由所述芯片区Y内的金属层105刻蚀出焊垫层110，而刻标区X内的金属层105由于受到光刻胶层的保护因此没有被刻蚀。
如图8所示，步骤S6：形成覆盖于所述刻标区X内的金属层105和所述芯片区Y内的焊垫层110上的第二钝化层111，所述第二钝化层111中对应焊垫层110的位置处具有顶层开口112。
该步骤S6的目的实际上为：在芯片区Y形成第二钝化层111的同时，利用没有顶层开口112的第二钝化层111将刻标区X覆盖，所述步骤S6具体包括：
沉积用于制作第二钝化层111的第二钝化介质层111’；
在所述第二钝化介质层111’上涂布光刻胶层；
仅对芯片区Y内的光刻胶层进行曝光，以形成所述顶层开口112的图案，而刻标区X内的光刻胶层没有被曝光；
显影后，以图案化的光刻胶层为掩膜板，通过刻蚀工艺在所述第二钝化介质层111’中形成所述顶层开口112，从而形成第二钝化介质层111，而刻标区X内由于有光刻胶层保护，因此没有顶层开口112形成。
步骤S7：参见图3，在所述刻标区X内形成半导体晶片100的标记101，所述标记101嵌入所述第二钝化层111和所述金属层105中。其中，刻蚀标记101可以利用氦氖激光，激光穿过硬度较低的第二钝化层111刻进金属层105中。
以上所述的半导体装置及其制造方法中，在刻标区X内第二钝化层111中没有任何电路图案，而且第二钝化层111下面的金属层105中也没有任何电路图案，而标记101穿透第二钝化层111直接刻在金属层105中，由于金属层105是不透明的，它可以遮挡金属层105下面的电路图案，这样不会因为金属层105下面电路图案而影响标记的清晰度，并且，刻标区X内介质层104以下的电路结构与芯片区Y的电路结构及其形成方法都是完全相同的，从而能够在刻标区X中形成有效电路并获得清晰的半导体晶片标记101。
另外，所述刻标区X内的介质层104中没有镶嵌最后一层金属互连层106，以防止最后一层金属互连层106的图案影响半导体晶片标记101的清晰度，进而保证标记101能够被读取设备识别。
其次，相对于刻标区X内没有有效电路的半导体制作技术，所述的半导体装置及其制造方法还能够解决刻标区内金属互连层的残余金属的问题，这是因为，如果该刻标区X内整个半导体制作过程中都不进行曝光，则就没有任何电路图案，但是，薄膜还是照样会沉积在刻标区内，这样，形成最后一层金属互连层后会在刻标区内残余金属，引起半导体装置可靠性的问题。
此外，相对于刻标区X内没有有效电路的半导体制作技术，所述的半导体装置及其制造方法还能够解决形成金属接触层过程中快速热退火(rapidthermal anneal，RTA)的均匀性的问题，这是因为，如果该刻标区X内整个半导体制作过程中都不进行曝光，在刻标区和芯片区形成的金属接触层(salicides contact)会形成不平整的台阶，在RTA过程中将导致整个金属接触层的相变不均匀，进而使得金属接触层的电阻率分布不均匀，影响半导体器件的性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种半导体装置的制造方法，其特征在于，包括：
步骤S1：提供半导体晶片，所述半导体晶片具有半导体器件层和半导体器件层上的至少两层金属互连层，所述半导体晶片分为刻标区和刻标区之外的芯片区；
步骤S2：在所述至少两层金属互连层上形成介质层；
步骤S3：在所述芯片区内的介质层中镶嵌最后一层金属互连层，在刻标区内的介质层中不形成最后一层金属互连层；
步骤S4：在所述芯片区内的最后一层金属互连层上形成第一钝化层，所述第一钝化层中对应最后一层金属互连层的位置具有焊垫开口；
步骤S5：形成覆盖于所述刻标区内的介质层上和所述芯片区内的第一钝化层上的金属层，并由所述芯片区内的金属层形成连接最后一层金属互连层的焊垫层，在刻标区的金属层没有形成焊垫层；
步骤S6：形成覆盖于所述刻标区内的金属层和所述芯片区内的焊垫层上的第二钝化层，所述第二钝化层中对应焊垫层的位置处具有顶层开口，没有顶层开口的第二钝化层将刻标区覆盖；
步骤S7：在所述刻标区内形成半导体晶片的标记，所述标记嵌入所述第二钝化层和所述金属层中。
2.根据权利要求1所述半导体装置的制造方法，其特征在于，所述步骤S3包括：
在所述介质层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成双镶嵌开口的图案；
在所述芯片区内的介质层中形成双镶嵌开口；
在所述双镶嵌开口中填充金属形成所述最后一层金属互连层和最后一层金属互连层下面的金属插塞层。
3.根据权利要求1所述半导体装置的制造方法，其特征在于，所述步骤S4包括：
沉积用于制作第一钝化层的第一钝化介质层，所述第一钝化介质层将所述介质层和最后一层金属互连层均覆盖；
在所述第一钝化介质层上涂布光刻胶层；
去除所述刻标区内的覆盖于第一钝化介质层上的光刻胶层；
对芯片区内的光刻胶层进行曝光，以在光刻胶层中形成焊垫开口的图案；
通过刻蚀工艺去除刻标区内的第一钝化介质层并在所述芯片区内的第一钝化介质层中形成焊垫开口，从而形成所述第一钝化层。
4.根据权利要求1所述半导体装置的制造方法，其特征在于，所述步骤S5包括：
沉积用于制作焊垫层的金属层；
在所述金属层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成焊垫层的图案；
由所述芯片区内的金属层刻蚀出焊垫层。
5.根据权利要求1所述半导体装置的制造方法，其特征在于，所述步骤S6包括：
沉积用于制作第二钝化层的第二钝化介质层；
在所述第二钝化介质层上涂布光刻胶层；
仅对芯片区内的光刻胶层进行曝光，以形成所述顶层开口的图案；
在所述第二钝化层中形成所述顶层开口。
6.根据权利要求3所述半导体装置的制造方法，其特征在于，所述去除刻标区内的覆盖于第一钝化介质层上的光刻胶层，通过在晶片边缘曝光工艺中曝光而实现。
7.根据权利要求1所述半导体装置的制造方法，其特征在于，所述步骤S4包括：
沉积用于制作第一钝化层的第一钝化介质层，所述第一钝化介质层将所述介质层和最后一层金属互连层均覆盖；
在所述第一钝化介质层上涂布光刻胶层；
对覆盖于第一钝化介质层上的光刻胶层曝光，一次形成对应所述刻标区的开口的图案和所述芯片区内焊垫开口的图案；
显影后通过刻蚀工艺在第一钝化介质层中形成对应刻标区的开口并在所述芯片区内的第一钝化介质层中形成焊垫开口，从而形成所述第一钝化层。
8.一种半导体装置，其特征在于，包括：
半导体晶片，所述半导体晶片具有半导体器件层和半导体器件层上的至少两层金属互连层，所述半导体晶片分为刻标区和刻标区之外的芯片区；
所述至少两层金属互连层上的介质层；
镶嵌于所述芯片区内的介质层中的最后一层金属互连层，而所述刻标区的介质层中没有最后一层金属互连层；
所述刻标区内的介质层上的用于制作焊垫的金属层；
所述金属层上的第二钝化层；
所述刻标区内的半导体晶片的标记，所述标记形成于所述第二钝化层和所述金属层中；
在刻标区内的第二钝化层中没有任何电路图案，而且第二钝化层下面的金属层中也没有任何电路图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100458983A CN101789391B (zh) | 2009-01-23 | 2009-01-23 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100458983A CN101789391B (zh) | 2009-01-23 | 2009-01-23 | 半导体装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101789391A CN101789391A (zh) | 2010-07-28 |
| CN101789391B true CN101789391B (zh) | 2012-08-22 |
Family
ID=42532546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100458983A Active CN101789391B (zh) | 2009-01-23 | 2009-01-23 | 半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101789391B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222601B (zh) * | 2010-04-14 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 增强晶圆识别码清晰度的方法 |
| CN102543669A (zh) * | 2010-12-09 | 2012-07-04 | 无锡华润上华半导体有限公司 | 半导体器件制造方法 |
| US9768132B2 (en) | 2012-03-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of forming the same |
| CN103512508B (zh) * | 2012-06-25 | 2016-08-03 | 中国科学院微电子研究所 | 半导体器件测试方法 |
| CN107219721B (zh) * | 2012-07-10 | 2020-08-21 | 株式会社尼康 | 标记形成方法和器件制造方法 |
| CN102800566B (zh) * | 2012-07-16 | 2015-01-28 | 中国电子科技集团公司第五十五研究所 | 一种半导体器件中接触区引线工艺保护对准标记的方法 |
| CN108292626B (zh) * | 2015-12-23 | 2024-03-08 | 英特尔公司 | 在双侧互连器件上制作和使用穿硅过孔 |
| CN108480849A (zh) * | 2018-05-02 | 2018-09-04 | 江苏匠心信息科技有限公司 | 一种石墨烯芯片接合薄膜的烧蚀加工方法 |
| CN110223922B (zh) | 2019-06-10 | 2020-12-11 | 武汉新芯集成电路制造有限公司 | 一种晶圆结构及其制造方法、芯片结构 |
| CN112670186A (zh) * | 2020-12-22 | 2021-04-16 | 厦门通富微电子有限公司 | 一种芯片的封装结构及其制备方法 |
| CN112838050A (zh) * | 2021-02-05 | 2021-05-25 | 泉芯集成电路制造(济南)有限公司 | 一种半导体器件及其制备方法 |
| WO2023139813A1 (ja) * | 2022-01-19 | 2023-07-27 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置及びレーザマーキング方法 |
| CN115831865A (zh) * | 2023-02-24 | 2023-03-21 | 广州粤芯半导体技术有限公司 | 一种减小晶圆标记区域电弧放电的结构及方法 |
| CN116093022B (zh) * | 2023-04-10 | 2024-05-10 | 北京华封集芯电子有限公司 | 一种芯片及芯片的设计方法 |
| CN117238767A (zh) * | 2023-11-13 | 2023-12-15 | 粤芯半导体技术股份有限公司 | 晶圆刻蚀方法、半导体器件制备方法以及半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030080440A1 (en) * | 2000-05-31 | 2003-05-01 | Amkor Technology, Inc. | Reverse contrast marked package |
| CN1783494A (zh) * | 2004-11-08 | 2006-06-07 | 台湾积体电路制造股份有限公司 | 半导体晶片 |
| CN1971903A (zh) * | 2005-11-22 | 2007-05-30 | 三星电子株式会社 | 具有对准标记层的半导体器件及其制造方法 |
| CN101030573A (zh) * | 2006-03-02 | 2007-09-05 | 株式会社理光 | 半导体晶片、半导体器件及半导体器件的制造方法 |
| US20070241419A1 (en) * | 2006-04-13 | 2007-10-18 | Green Bruce M | Transistor and method with dual layer passivation |
-
2009
- 2009-01-23 CN CN2009100458983A patent/CN101789391B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030080440A1 (en) * | 2000-05-31 | 2003-05-01 | Amkor Technology, Inc. | Reverse contrast marked package |
| CN1783494A (zh) * | 2004-11-08 | 2006-06-07 | 台湾积体电路制造股份有限公司 | 半导体晶片 |
| CN1971903A (zh) * | 2005-11-22 | 2007-05-30 | 三星电子株式会社 | 具有对准标记层的半导体器件及其制造方法 |
| CN101030573A (zh) * | 2006-03-02 | 2007-09-05 | 株式会社理光 | 半导体晶片、半导体器件及半导体器件的制造方法 |
| US20070241419A1 (en) * | 2006-04-13 | 2007-10-18 | Green Bruce M | Transistor and method with dual layer passivation |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101789391A (zh) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101789391B (zh) | 半导体装置及其制造方法 | |
| US6288454B1 (en) | Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same | |
| KR100599218B1 (ko) | 반도체장치 | |
| US5869383A (en) | High contrast, low noise alignment mark for laser trimming of redundant memory arrays | |
| US5933744A (en) | Alignment method for used in chemical mechanical polishing process | |
| US20090061615A1 (en) | Method for forming contact in semiconductor device | |
| US20070018341A1 (en) | Contact etching utilizing partially recessed hard mask | |
| KR20100001700A (ko) | 반도체 소자 및 그 제조 방법 | |
| US6452284B1 (en) | Semiconductor device substrate and a process for altering a semiconductor device | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| US20060148275A1 (en) | Method of forming an alignment mark and manufacturing a semiconductor device using the same | |
| JP4634180B2 (ja) | 半導体装置及びその製造方法 | |
| WO2021107970A1 (en) | Bonded assembly containing laterally bonded bonding pads and methods of forming the same | |
| CN100426487C (zh) | 用于制造半导体器件的方法 | |
| US7122476B2 (en) | Method for fabricating semiconductor device by forming trenches in different depths at a cellregion and a peripheral region for reducing self aligned source resistance at the cell region | |
| CN101645435B (zh) | 探测垫结构及其制造方法 | |
| US8017514B2 (en) | Optically transparent wires for secure circuits and methods of making same | |
| KR20120126719A (ko) | 반도체 소자의 제조 방법 | |
| US6818524B1 (en) | Method of improving alignment for semiconductor fabrication | |
| KR100877096B1 (ko) | 더미 패턴을 갖는 반도체 소자 및 그 형성방법 | |
| US20080290530A1 (en) | Semiconductor device having photo aligning key and method for manufacturing the same | |
| US8278761B2 (en) | Circuit layout structure | |
| KR100709454B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100687882B1 (ko) | 비트라인을 구비한 반도체 소자 및 그 제조 방법 | |
| KR100887019B1 (ko) | 다중 오버레이 마크를 갖는 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121113 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121113 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |