CN104620352B - 标记形成方法和器件制造方法 - Google Patents

标记形成方法和器件制造方法 Download PDF

Info

Publication number
CN104620352B
CN104620352B CN201380046769.0A CN201380046769A CN104620352B CN 104620352 B CN104620352 B CN 104620352B CN 201380046769 A CN201380046769 A CN 201380046769A CN 104620352 B CN104620352 B CN 104620352B
Authority
CN
China
Prior art keywords
mark
wafer
pattern
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380046769.0A
Other languages
English (en)
Other versions
CN104620352A (zh
Inventor
藤原朋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to CN201710282868.9A priority Critical patent/CN107219721B/zh
Publication of CN104620352A publication Critical patent/CN104620352A/zh
Application granted granted Critical
Publication of CN104620352B publication Critical patent/CN104620352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

标记形成方法包含：在具有照射区域和划线区域的晶片的器件层上形成可附着包含嵌段共聚物的聚合物层的中性层的步骤；除去在划线区域中形成的中性层的步骤；在划线区域曝光标记像，基于标记像形成包含凹部的标记的步骤；以及在晶片W的器件层上涂布包含嵌段共聚物的聚合物层的步骤。在利用嵌段共聚物的自组装形成电路图案时能够并列地形成标记。

Description

标记形成方法和器件制造方法
技术领域
本发明涉及在衬底的标记形成区域中形成标记的标记形成方法、和使用该标记形成方法的器件制造方法。
背景技术
半导体器件典型地包含形成在衬底上的多层电路图案，为了在半导体器件的制造工序中使这些多层电路图案相互正确地对位，在衬底的规定层的标记形成区域中形成定位用或对位用的定位标记。在衬底为半导体晶片(以下也简称为晶片。)的情况下，定位标记也被称为晶片标记。
半导体器件的以往的最微细的电路图案使用干法或液浸光刻工序(其中使用例如曝光波长为193nm的干法或液浸法的曝光装置)形成。可预想认为，即使组合以往的光刻和最近开发的双重图形(double patterning)工艺，也难以形成例如比22nm节点(node)更微细的电路图案。
对此，最近提出了如下方案：通过利用嵌段共聚物(Block Co-Polymer)的定向自组装(Directed Self-Assembly)，在使用光刻工序形成的图案间生成纳米级的微细结构(亚光刻结构)，形成比当前的光刻技术的分辨率极限更微细的电路图案(例如参照专利文献1或日本特开2010-269304号公报)。嵌段共聚物的经图案化的结构也已作为微结构域(微相分离结构域)已知，或作为简称的结构域(domain)已知。作为定向自组装的方法，已知有制图外延法(graphoepitaxy)。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2010/0297847号说明书
发明内容
发明要解决的问题
通过利用嵌段共聚物的定向自组装，从而可在衬底的某层上形成纳米级的微细电路图案。并且，有时也要求在该层中与电路图案一起形成定位标记。然而，当仅用以往的方法形成定位标记时，由于嵌段共聚物的自组装而在定位标记本身上也会形成不可预期的微细结构，且在之后的工序中该定位标记的检测变得困难，于是衬底的层间重合精度有可能下降。
本发明的方式鉴于上述事实，其目的在于提供一种可在利用嵌段共聚物的自组装形成电路图案时使用的标记形成技术。
用于解决问题的手段
根据本发明的第一方式，提供一种标记形成方法，包含：在具有被加工层的衬底的该被加工层上，形成能够附着包含嵌段共聚物的聚合物层的中间层，所述被加工层包含器件图案形成区域和标记形成区域；除去形成在该标记形成区域上的该中间层的一部分；在该标记形成区域上曝光第一标记像，基于该标记像形成包含凹部的第二标记；以及在该衬底的该被加工层上涂布该包含嵌段共聚物的聚合物层。
另外，根据第二方式，提供一种器件制造方法，包含：在衬底的标记形成层上曝光第一标记像，基于该第一标记像形成包含凸的线部的第二标记；在该衬底的形成了该第二标记的区域中该凸的线部以外的部分涂布包含嵌段共聚物的聚合物层；使该聚合物层形成自组装区域；选择性地除去该自组装区域的一部分；以及使用该除去后的该自组装区域加工该衬底的该标记形成层。
另外，根据第三方式，提供一种器件制造方法，包含：使用第一或第二方式的标记形成方法在衬底上形成层间的对位用标记；使用该对位用标记进行对位，曝光该衬底；处理该经曝光的衬底。
发明的效果
根据本发明的方式，在利用嵌段共聚物的自组装形成电路图案时，能够与该电路图案一起形成标记。
附图说明
图1的(A)是表示在实施方式中使用的图案形成系统的主要部分的框图，(B)是表示图1的(A)中的曝光装置100的概略结构的图。
图2是表示第一实施方式的晶片的某器件层的俯视图，(B)是表示图2的(A)的一个晶片标记和一部分电路图案的放大俯视图。
图3是表示第一实施方式的图案形成方法的流程图。
图4的(A)、(B)、(C)、(D)、(E)、(F)以及(G)是分别表示在图案形成工序中逐渐变化的晶片图案的一部分的放大剖视图。
图5的(A)表示涂布了中性层的晶片表面的一部分的放大俯视图，(B)是除去了中性层的一部分的状态下的晶片表面的一部分的放大俯视图。
图6的(A)表示第2实施方式的光罩的标记图案的一部分的放大俯视图，(B)是表示图6的(A)中的透射区域的图案的放大图。
图7的(A)是表示第二实施方式的抗蚀剂图案的一部分的放大俯视图，(B)是表示图7的(A)的凹区域的放大图，(C)是表示图形化的疏液层的一部分的放大图。
图8的(A)是表示分离为两种结构域的聚合物层的放大俯视图，(B)、(C)以及(D)分别是图8的(A)的晶片逐渐进展的制造阶段中的剖视图。
图9是表示在第二实施方式中形成的晶片标记的放大俯视图。
图10是表示比较例的晶片标记的放大俯视图。
图11的(A)是表示第1变形例的晶片标记用抗蚀剂标记的放大俯视图，(B)是表示分离为孔图案状的结构域的聚合物层的部分放大图。
图12的(A)是表示第二变形例的晶片的多个层结构的放大剖视图，(B)是表示图12的(A)的第一器件层的晶片标记用抗蚀剂标记的放大俯视图，(C)是表示图12的(A)的第二器件层的晶片标记用抗蚀剂标记的放大俯视图。
图13是表示电子器件的制造工序的一例的流程图。
具体实施方式
[第一实施方式]
参照图1～图5说明本发明的优选第一实施方式。首先，对在本实施方式中为了形成半导体元件等电子器件(微型器件)的电路图案而使用的图案形成系统的一例进行说明。
图1的(A)表示本实施方式的图案形成系统的主要部分，图1的(B)表示图1的(A)中的由步进式扫描机(scanning stepper)(扫描仪)构成的扫描型曝光装置(投影曝光装置)100的概略结构。在图1的(A)中，图案形成系统包含曝光装置100、对晶片(衬底)进行作为感光材料的光致抗蚀剂(抗蚀剂)的涂布和显影的涂布机·显影器200、薄膜形成装置300、对晶片进行干法和湿法蚀刻的蚀刻装置400、对包含后述的嵌段共聚物(Block Co-Polymer：BCP)的聚合物(Polymer)(聚合物)进行处理的聚合物处理装置500、退火装置600、在这些装置间进行晶片的搬送的搬送系统700以及主机(未图示)等。
在本发明中使用的嵌段共聚物是包含大于一个的分别以嵌段为单位存在的单体的聚合物或从这些单体衍生的聚合物。单体的各个嵌段包含单体的重复排列。作为嵌段共聚物，可使用二嵌段共聚物或三嵌段共聚物等任意的聚合物。其中，二嵌段共聚物具有两种不同单体的嵌段。二嵌段共聚物可被略记为A-b-B的形式，其中，A为第一嵌段的聚合物，B为第二嵌段的聚合物，-b-表示具有A和B的嵌段的二嵌段共聚物。例如，PS-b-PMMA表示聚苯乙烯(PS)和聚甲基丙烯酸酯(PMMA)的二嵌段共聚物。除了链状的嵌段共聚物之外，还能够使用具有其他结构的嵌段共聚物例如星形共聚物、支化共聚物、超支化共聚物或接枝共聚物来作为本发明的嵌段共聚物。
另外，嵌段共聚物有如下倾向：构成嵌段共聚物的各个嵌段(单体)彼此集合而形成被称为微结构域或仅称为结构域的个别的微相分离结构域(相分离的倾向)。该相分离也是自组装(Self-Assembly)的一种。不同结构域的间隔和形态取决于嵌段共聚物内的不同嵌段的相互作用、体积分率以及数量。嵌段共聚物的结构域例如能够作为退火(annealing)的结果而形成。作为退火的一部分的加热或烘烤是使衬底和其上的涂层(薄膜层)的温度上升得比环境温度高的一般性工艺。退火可包含热退火、热梯度退火、溶剂蒸汽退火或其他退火法。根据情况，热退火有时也称为热固化，用于引发相分离，并且，也能够作为用于减小或除去横向的微相分离结构域的层内缺陷的工艺使用。退火一般包含：在某时间(例如从几分钟到几天)期间内，以比嵌段共聚物的玻璃转变温度高的温度加热。
另外，在本实施方式中，向包含嵌段共聚物的聚合物应用定向自组装(DirectedSelf-Assembly：DSA)，形成以适于半导体器件的电路图案和/或定位标记的形成的形式被片断(segment)化的纳米级数量级的结构域(domain)。定向自组装是如下技术：将例如在光刻工序中形成的抗蚀剂图案作为预图案(pre-pattern)或引导图案(guide pattern)，用由该预图案或引导图案规定的空间配置(地形(topography)的结构)来控制嵌段共聚物的结构域的配置。作为定向自组装的方法，例如使用了在基底上设置平面的预图案或引导图案的化学外延法(Chemo-Epitaxy Process)，但也可以使用制图外延法(Grapho-EpitaxyProcess)，所述制图外延法使用立体的预图案或引导图案。
在图1的(B)中，曝光装置100包括照明系统10、保持由来自照明系统10的曝光用照明光(曝光光线)IL照明的光罩R(掩模)的光罩载台RST、包含将从光罩R射出的照明光IL投影在晶片W(衬底)的表面上的投影光学系统PL的投影单元PU、保持晶片W的晶片载台WST以及由统括地控制装置整体动作的计算机构成的主控制装置(未图示)等。以下，在图1的(B)中，将Z轴设为与投影光学系统PL的光轴AX平行，将在与之正交的平面(大致水平面)内沿着光罩R与晶片W相对扫描的方向设为Y轴，将沿着与Z轴和Y轴正交的方向设为X轴，分别将围绕着X轴、Y轴以及Z轴的旋转(倾斜)方向作为θx、θy以及θz方向来进行说明。
例如像美国专利申请公开第2003/025890号说明书等公开的那样，照明系统10包含产生照明光IL的光源和用照明光IL照明光罩R的照明光学系统。作为照明光IL，作为一个例子，可使用ArF准分子激光(波长193nm)。此外，作为照明光IL，也能够使用KrF准分子激光(波长248nm)、YAG激光器或固体激光器(半导体激光器等)的谐波等。
照明光学系统具有偏振控制光学系统、光量分布形成光学系统(衍射光学元件或空间光调制器等)、包含光学积分器(蝇眼透镜或积分棒(内表面反射型积分器)等)等的照度均匀化光学系统以及光罩遮帘(固定和可变的场光阑)等(均未图示)。照明系统10在两极照明(包含二次光源的形状呈树叶状地在图案的非周期方向上细长的所谓的叶型(leaf)照明)、4极照明、环带照明或通常照明等照明条件下，利用规定的偏振状态的照明光IL，以大致均匀的照度分布对由光罩遮帘规定的光罩R的图案面(下表面)的X方向上细长的缝隙状的照明区域IAR进行照明。
另外，在与光罩基座(未图示)的XY平面平行的上表面上，以能够沿Y方向以一定速度移动地，且可调整X方向、Y方向的位置以及θz方向的旋转角的方式载置有利用真空吸附等保持光罩R的光罩载台RST。利用包含多个轴的激光干涉计的光罩干涉计18，经由移动镜14(或载台的被镜面加工的侧面)，以例如0.5～0.1nm左右的分辨率始终检测光罩载台RST的位置信息。通过基于光罩干涉计18的测量值控制包含直线电动机等的光罩载台驱动系统(未图示)，控制光罩载台RST的位置和速度。
另外，配置在光罩载台RST的下方的投影单元PU包含镜筒24、以及具有以规定的位置关系保持在该镜筒24内的多个光学元件的投影光学系统PL。投影光学系统PL例如在两侧远心具有规定的投影倍率β(例如1/4倍、1/5倍等缩小倍率)。利用通过了光罩R的照明光IL，经由投影光学系统PL，在晶片W的一个照射区域内的曝光区域IA(与照明区域IAR共轭的区域)中形成光罩R的照明区域IAR内的电路图案的像。作为本实施方式的衬底的晶片(半导体晶片)W包含例如在由硅(或者也可以是SOI(silicon on insulator：绝缘体上硅)等)构成的直径为200～450mm左右的圆板状基材的表面上形成了图案形成用薄膜(氧化膜、金属膜、多晶硅膜等)而成的晶片。并且，在作为曝光对象的晶片W的表面上以规定的厚度(例如数10nm～200nm左右)涂布光致抗蚀剂。
另外，为了进行应用了液浸法的曝光，曝光装置100以包围保持前端透镜26的镜筒24的下端部周围的方式设置有喷嘴单元32，所述前端透镜26是构成投影光学系统PL的最靠像面侧(晶片W侧)的光学元件，所述喷嘴单元32构成用于在前端透镜26与晶片W之间供给液体Lq的局部液浸装置30的一部分。喷嘴单元32的液体Lq的供给口经由供给流路和供给管34A与液体供给装置(未图示)连接。喷嘴单元32的液体Lq的回收口经由回收流路和回收管34B与液体回收装置(未图示)连接。局部液浸装置30的详细结构例如公开于美国专利申请公开第2007/242247号说明书等中。
另外，在与基座盘12的XY平面平行的上表面12a上，以可沿X方向、Y方向移动的方式载置有晶片载台WST。晶片载台WST包括：载台主体20，装载在载台主体20的上表面上的晶片台WTB，以及设置在载台主体20内、并相对地驱动晶片台WTB(晶片W)相对于载台主体20的在Z方向上的位置(Z位置)以及在θx方向、θy方向上的倾斜角的Z调平(leveling)机构。在晶片台WTB上设置有利用真空吸附等将晶片W保持在与XY平面大致平行的吸附面上的晶片保持器(未图示)。在晶片台WTB的上表面的晶片保持器(晶片W)的周围，设置有与晶片W的表面(晶片面)大致成为同一面的、具有相对于液体Lq被疏液化处理的表面的平板状的板(疏液板)28。并且，在曝光中，基于例如倾斜入射方式的自动对焦传感器(未图示)的测量值，驱动晶片载台WST的Z调平机构，使得晶片面被对焦至投影光学系统PL的像面。
另外，在晶片台WTB的Y方向和X方向的端面上，分别通过镜面加工形成有反射面。通过从构成晶片干涉计16的多个轴的激光干涉计向该反射面(也可以是移动镜)投影干涉计光束，以例如0.5～0.1nm左右的分辨率测量晶片载台WST的位置信息(至少包含X方向、Y方向的位置以及θz方向的旋转角)。通过基于该测量值控制包含直线电动机等的晶片载台驱动系统(未图示)，控制晶片载台WST的位置和速度。此外，也可以用具有衍射光栅状的标尺(scale)和检测头的编码器方式的检测装置来检测晶片载台WST的位置信息。
另外，曝光装置100包括对晶片W的规定的晶片标记(定位标记)的位置进行测量的晶片定位系统ALS、和为了对光罩R的定位标记通过投影光学系统PL形成的像的位置进行测量而内置于晶片载台WST中的空间像测量系统(未图示)。使用这些空间像测量系统(光罩定位系统)和晶片定位系统AL，进行光罩R与晶片W的各照射区域的定位。
在晶片W的曝光时，通过在X方向、Y方向上移动(步进移动)晶片载台WST，晶片W的曝光对象的照射区域移动至曝光区域IA的面前。并且，从局部液浸装置30向投影光学系统PL与晶片W之间供给液体Lq。然后，光罩R图案的一部分通过投影光学系统PL形成的像投影在晶片W的一个照射区域中，同时经由光罩载台RST和晶片载台WST使光罩R和晶片W在Y方向上同步地移动，从而在该照射区域中扫描曝光光罩R的图案的像。通过重复该步进移动和扫描曝光，用步进扫描方式和液浸方式在晶片W的各照射区域中分别曝光光罩R的图案的像。
接着，作为一例，在本实施方式中作为制造对象的器件用图案是作为半导体元件的SRAM(Static RAM)的栅极单元(gate cell)用电路图案，该电路图案利用包含嵌段共聚物的聚合物的定向自组装(DSA)而形成。并且，在本实施方式中，在形成了该器件用图案的晶片W的器件层上，也形成了作为定位用或对位用定位标记的晶片标记。
图2的(A)表示形成了该器件用图案和晶片标记的晶片W。在图2的(A)中，在晶片W的表面上，在X方向、Y方向上隔着规定宽度的划线区域SL(标记形成区域)设置多个照射区域SA(器件用图案形成区域)，并在各照射区域SA内形成器件用图案DP1，在附设于各照射区域SA的划线区域SL中形成有晶片标记WM。
如作为图2的(A)的B部放大图的图2的(B)所示，器件用图案DP1包含：将在Y方向上延伸的多个线图案40Xa以大致周期(间距)px1在X方向上排列而成的线和空白(line andspace)图案(以下称为L&S图案。)40X、以及将在X方向上延伸的多个线图案以大致周期py1在Y方向上排列而成的L&S图案40Y。线图案40Xa等例如由金属形成，其线宽为周期px1等的1/2以下左右。作为一例，周期px1、py1大致相等，周期px1为在分别组合了波长193nm的液浸光刻和例如所谓的双重图形工艺的情况下得到的最微细的周期(以下称为周期pmin。)的数分之一左右。其周期px1的1/2例如比22nm左右小。在形成具有这样的微细周期的L&S图案40X、40Y的情况下，在使包含嵌段共聚物的聚合物进行定向自组装时，按不同的嵌段形成线状结构域。
另外，划线区域SL的晶片标记WM包含：在X方向上以周期p1排列了分别在Y方向上细长且X方向上的宽度相同程度的凹部区域44Xa和凸部区域44Xb而成X轴的晶片标记44X、以及在X方向上以周期p2排列了分别在X方向上细长且Y方向的宽度相同程度的凹部区域44Ya和凸部区域44Yb而成的Y轴的两处晶片标记44YA、44YB。在本实施方式中，在凹部区域44Xa、44Ya中例如埋入有金属的薄膜，凸部区域44Xb、44Yb的高度与包围凹部区域44Xa、44Ya的部分的高度相同。在该情况下，当将凹部区域44Xa、44Ya看做线部，将凸部区域44Xb、44Yb看做空白部时，晶片标记44X、44YA、44YB能够看作L&S图案。晶片标记44YA、44YB配置成在Y方向上夹持晶片标记44X。作为一例，周期p1、p2相等，周期p1为波长193nm的液浸光刻中的分辨率极限(周期)的数倍至数十倍。
并且，凹部区域44Xa、44Ya与凸部区域44Xb、44Yb只要是在用图1的(B)的晶片定位系统ALS进行检测的情况下对检测光的反射率不同的区域即可。在凹部区域44Xa、44Ya中埋入有金属的情况下，由于凹部区域44Xa、44Ya与例如非导电性的凸部区域44Xb、44Yb的反射率不同，所以能够容易地用晶片定位系统ALS检测。在本实施方式中，在器件用图案DP1的形成时应用了形成线状结构域的定向自组装，但在形成晶片标记44X等时，按以下方式防止结构域化。
以下，参照图3的流程图，对用于使用本实施方式的图案形成系统形成图2的(B)所示的晶片标记44X等的图案形成方法的一例进行说明。此外，也与晶片标记44X等一起形成器件用图案DP1。作为一例，如图4的(A)所示，将晶片W的例如硅等基材50的表面部设为形成晶片标记和器件用图案的第一器件层DL1。
首先，在图3的步骤102中，使用薄膜形成装置300，利用容易排斥液体(例如水)的材料在晶片W的器件层DL1的表面上形成疏液层52。作为疏液层52的材料，例如使用聚苯乙烯(PS)。然后，如图4的(A)所示，使用涂布机·显影器200，在疏液层52上涂布例如正型的抗蚀剂层54(步骤104)。并且，将曝光装置100的照明条件设定为例如4极照明从而能够曝光在X方向和Y方向上最微细的图案，并将晶片W装载在曝光装置100上(步骤106)。然后，在晶片W的各照射区域SA中，用液浸法来曝光光罩R的器件用图案的像45DP。与在各照射区域SA进行曝光同时地，在附设于各照射区域SA的划线区域SL曝光光罩R的晶片标记用图案的像45XP等(步骤108)。曝光完成的晶片被卸载，在涂布机·显影器200中进行抗蚀剂的显影，并形成抗蚀剂图案54P(参照图4的(B))。之后，进行抗蚀剂图案54P的细化(slimming)和抗蚀剂固化处理(步骤110)。在抗蚀剂层中，根据器件用图案的像形成X方向上的线宽窄的多个引导图案54A等，根据晶片标记用图案的像形成抗蚀剂膜54A1中的开口部45Xa等。此外，在光罩R图案的像曝光时，也可预先调整加大曝光量从而使抗蚀剂图案的线宽变细，在该情况下，细化可被省略。此外，由于晶片标记用图案的像的线宽大，由细化导致的线宽的变化小。
然后，将晶片W搬送至蚀刻装置400，将抗蚀剂图案作为掩模进行疏液层52的蚀刻，并剥离抗蚀剂(步骤112)。由此，如图4的(C)和图5的(A)所示，在照射区域SA的疏液层52上形成与抗蚀剂的多个引导图案54A等形状相同的、在Y方向和X方向上延伸的线状的多个引导图案52a和52c，在划线区域SL的疏液层52上，与晶片标记用的图案的像对应地，以残留膜部52b为背景形成：由在X方向上排列的多个开口部45XAa构成的X轴的标记部45XA、以及由在Y方向上排列的多个开口部45YA1a等构成的Y轴的标记部45YA1、45YB1。并且，将晶片W搬送至薄膜形成装置300，例如通过旋涂而在晶片W的表面上，利用具有亲液性与疏液性的中间性质的材料形成中性层55(步骤114)。中性层55堆积在疏液层52中的多个引导图案52a和52c间的凹部以及作为标记部45XA、45YA1、45YB1内的凹部的开口部45XAa、45YA1a内。
之后，以覆盖晶片W的中性层55的方式涂布例如正型的抗蚀剂层53后，将晶片W装载在曝光装置100上(步骤116)。然后，在晶片W的各照射区域SA曝光辅助光罩R1的图案的像R1P(参照图4的(C))，并将抗蚀剂层53显影(步骤118)。由于在该情况下的曝光中不需要高的分辨率，也可以使用其他低分辨率的曝光装置。如图5的(A)所示，由于该像R1P在划线区域SL的包含标记部45XA、45YA1、45YB1的区域中光量大，在其他区域(照射区域SA)中光量大致为0，所以在包含标记部45XA、45YA1、45YB1的划线区域SL内的区域残留有成为开口的抗蚀剂图案53A(参照图4的(D))。。并且，将抗蚀剂图案53A作为掩模来蚀刻中性层55，并剥离抗蚀剂(步骤120)。由此，如图5的(B)所示，从标记部45XA、45YA1、45YB1的开口部45XAa、45YA1a除去中性层55，照射区域SA的引导图案52a和52c间的中性层55残留。
然后，将从划线区域SL的标记部除去中性层55而成的晶片W搬送至聚合物处理装置500，例如通过旋涂，在晶片W上形成(涂布)包含嵌段共聚物(BCP)的聚合物层56(步骤122)。在本实施方式中，作为一例，使用聚苯乙烯(PS)和聚甲基丙烯酸酯(PMMA)的二嵌段共聚物(PS-b-PMMA)作为嵌段共聚物。另外，聚合物层56是嵌段共聚物本身，但也可以在聚合物层56中包含用于提高涂布性的溶剂和/或使自组装变容易的添加物等。通过旋涂，聚合物层56仅形成在晶片W的中性层55的某部分及其附近的部分，在标记部(开口部45XAa、45YA1a)上不形成聚合物层56(参照图4的(E))。
然后，通过将形成有聚合物层56的晶片W搬送至退火装置600，并对聚合物层56实施退火(例如热退火)，从而利用定向自组装(DSA)将聚合物层56分离为两种结构域(步骤124)。通过该情况下的定向自组装，在器件用图案的多个疏液性引导图案52a的上表面上，聚合物层56发生相分离而成为：在引导图案52a上成为疏液性的结构域56B，在其之间，亲液性的结构域56A与疏液性的结构域56B周期性地配置。在本实施方式中，亲液性的结构域56A由PMMA(聚甲基丙烯酸酯)构成，疏液性的第二结构域56B由PS(聚苯乙烯)构成。
之后，将晶片W搬送至蚀刻装置400，例如实施氧等离子体蚀刻，将形成在晶片W上的结构域56A、56B中的亲液性的结构域56A选择性地除去(步骤126)。并且，将残留的结构域56B作为掩模，蚀刻中性层55并除去结构域56B(步骤128)，将被蚀刻的中性层55和标记部(开口部45XAa、45YA1a)的疏液层52作为掩模，进行晶片W的第一器件层DL1的蚀刻(步骤130的前半部)。如图4的(F)所示，在器件层DL1的与多个结构域56A对应的区域中分别形成多个微细的凹部41Xa，在标记部上形成凹部45XBa，该凹部45XBa成为图2的(B)的晶片标记44X的凹部区域44Xa。同样地，也形成晶片标记44YA、44YB的凹部区域44Ya(未图示)。然后，将晶片W搬送至薄膜形成装置300，如图4的(G)所示，通过在晶片W的器件层DL1的凹部41Xa和凹部区域44Xa等中埋入金属(例如铜)ME，形成图2的(B)的晶片标记44X、44YA、44YB和L&S图案40X、40Y(步骤130的后半部)。
之后，在步骤132(下一工序)中，在晶片W的器件层DL1上形成第二器件层的情况下，在晶片W的器件层DL1上形成薄膜，并涂布抗蚀剂，将晶片W装载在曝光装置100上。然后，使用晶片定位系统ALS检测出附设于图2的(A)的晶片W的规定的多个照射区域SA中的晶片标记WM(44X、44YA、44YB)的位置，使用该检测结果进行晶片W的定位。并且，通过在晶片W的各照射区域SA曝光该器件层用的光罩的图案的像，通过进行后处理形成第二器件层的图案。
这样，根据本实施方式的图案形成方法，利用包含嵌段共聚物的聚合物层56的定向自组装，在晶片W的各照射区域SA上形成具有比液浸光刻的分辨率极限更微细的结构的L&S图案40X、40Y，并且在划线区域SL的标记形成区域中，除去中性层55而不残留聚合物层56。因此，在标记形成区域中，能够与不使用定向自组装的情况同样地高精度地形成晶片标记。
本实施方式的效果等如以下所述。利用本实施方式的图案形成系统的标记形成方法包含：步骤114，在具有器件层DL1(被加工层)的晶片W的器件层DL1上，形成可附着包含嵌段共聚物的聚合物层56的中性层55(中间层)，所述器件层DL1包含照射区域SA和划线区域SL；步骤118、120，除去形成在划线区域SL的标记部上的中性层55；步骤108～112，在划线区域SL曝光标记像45XP，基于标记像45XP形成包含开口部45XAa(凹部)的标记部45XA；以及步骤120，在晶片W的器件层DL1上涂布包含嵌段共聚物的聚合物层56。
根据该标记形成方法，利用包含嵌段共聚物的聚合物层56的自组装，能够形成比液浸光刻的分辨率极限更微细周期的电路图案。并且，由于在器件层DL1的划线区域SL的晶片标记的形成区域中除去了中性层55而不形成聚合物层56，能够同时形成以往的形状的晶片标记44X、44YA、44YB。因此，能够使用该晶片标记高精度地进行器件层DL1与其上的器件层的对位。
此外，晶片标记44X、44YA、44YB的形状是任意的，例如也可以在晶片W的不同器件层上形成X轴的晶片标记44X和Y轴的晶片标记44YA、44YB。
[第二实施方式]
参照图6～图10说明第二实施方式。在本实施方式中也使用图1的(A)的图案形成系统，使用嵌段共聚物(BCP)的定向自组装(DSA)而在晶片的器件层上形成器件用图案和晶片标记。本实施方式的晶片(设为晶片W1)的照射排列与图2的(A)的晶片W相同，但在本实施方式中，在X轴的晶片标记44X的凹部区域44Xa中形成排列了微细的线宽的多个线图案而成的微细的结构。以下，对于晶片标记44X进行说明，也同样地能够形成Y轴的晶片标记44YA、44YB。另外，本实施方式的标记形成方法从图3的标记形成方法省略了步骤116～120的工作(从形成晶片标记的区域除去中性层55的工作)。并且，在本实施方式中，在步骤108中，取代曝光光罩R的图案，曝光形成了图6的(A)的标记图案46X的光罩R2的图案的像。光罩R2的器件用图案(未图示)与光罩R相同。
如图6的(A)所示，在光罩R2的与划线区域SL对应的图案区域中，形成有作为晶片标记的原版的X轴的标记图案46X。标记图案46X是在X方向上以周期p1/β(β为投影倍率)排列了与图2的(B)的凹部区域44Xa对应的部分透射区域46Xa、与凸部区域44Xb对应的遮光区域46Xb而成的图案。部分透射区域46Xa的宽度与遮光区域46Xb的宽度大致相同。此外，以下，为了便于说明，将光罩的图案通过投影光学系统PL形成的像设为正立像。
在部分透射区域46Xa中，分别将光透射部作为背景，在X方向上以周期p3/β(参照作为图6的(A)的B部放大图的图6的(B))形成有由在Y方向上细长的遮光膜构成的多个线图案48X。线图案48X的线宽为对应的周期p3/β的1/2。在本实施方式中，周期p3/β与曝光装置100的投影光学系统PL在物体面侧的分辨率极限(波长193nm的液浸光刻中的分辨率极限)大致相同，但也可以是比它稍大的程度。因此，光罩R2的标记图案46X的像通过曝光装置100被高精度地曝光在晶片W1的疏液层52上的划线区域SL的例如正型抗蚀剂层上(步骤108)。
图7的(A)表示在图6的(A)的光罩R2的标记图案46X的像向抗蚀剂层进行曝光、显影以及细化后，由形成在晶片W1的疏液层52上的抗蚀剂图案构成的X轴的抗蚀剂标记RPX。在图7的(A)中，抗蚀剂标记RPX是在X方向上以周期p1排列了与图6的(A)的光罩R2的部分透射区域46Xa对应的线组区域RPXa、和与遮光区域46Xb对应的凸区域RPXb而成的标记。另外，图7的(B)是图7的(A)的一个线组区域RPXa的放大图，图7的(C)和图8的(A)是分别与图7的(B)对应的部分的放大俯视图。
在凸区域RPXb(在这里，也是包围线组区域RPXa的区域)中形成有抗蚀剂图案54Ac。而且，在线组区域RPXa中，隔着凹部70A，在X方向上以周期p3形成有分别在X方向上细长的、凸的多个线状图案(以下称为引导图案。)54Ad。引导图案54Ad的线宽例如是周期p3(在这里为波长193nm的液浸光刻中的周期换算的分辨率极限)的数分之一～数十分之一左右(参照图7的(B))。而且，通过在此后的步骤112中将抗蚀剂标记RPX作为掩模进行晶片W1的疏液层52的蚀刻，如图7的(C)所示，在疏液层52的与线组区域RPXa对应的部分，将与抗蚀剂图案54Ac相同位置的残留膜部52b作为背景，隔着凹部70A，在X方向上以周期p3形成在X方向上细长的、凸的多个线状图案(以下称为引导图案。)52d。之后，在步骤114中，在疏液层52的引导图案52d间的凹部70A中形成中性层55。
在本实施方式中，在步骤114之后，工作转移至步骤122，在晶片W1的形成了中性层55的区域上形成包含嵌段共聚物的聚合物层56(参照图8的(B))。然后，通过聚合物层56的退火(步骤124)，如图8的(A)和(B)所示，通过定向自组装(DSA)，聚合物层56分离为两种结构域。在该情况下，在晶片标记用的多个疏液性引导图案52d的上方，聚合物层56相分离成：在引导图案52d上成为疏液性的结构域56B，在多个引导图案52d之间，亲液性的结构域56A与疏液性的结构域56B在X方向上周期性地配置。在本实施方式中，亲液性的结构域56A由PMMA(聚甲基丙烯酸酯)构成，疏液性的结构域56B由PS(聚苯乙烯)构成。
之后，例如实施氧等离子体蚀刻，将形成在晶片W上的结构域56A、56B中的亲液性的结构域56A选择性地除去(步骤126)。并且，将残留的结构域56B作为掩模，蚀刻中性层55(步骤128)，将被蚀刻的中性层55作为掩模进行晶片W1的器件层(作为第一器件层DL1)的蚀刻(步骤130的前半部)。如图8的(C)所示，在器件层DL1的划线区域SL的与多个结构域56A对应的区域中分别形成多个微细的凹部DL1Xa，通过在凹部DL1Xa中埋入金属(例如铜)而形成线图案58X，形成与图8的(D)中的包含多个线图案58X的凹部区域44Xa平坦的凸部区域44Xb。线图案58X的周期p3a是图7的(B)的周期p3的例如数分之一～数十分之一左右。
通过以上工序，如图9所示，在晶片W的器件层DL1的划线区域SL中，形成在X方向上以大致周期p3a(参照图8的(D))排列了多个金属的线图案58X而成的凹部区域44Xa、在X方向上以周期p1排列了凸部区域44Xb而成的X轴的晶片标记44X。
在本实施方式中，当将曝光装置100具备的晶片定位系统ALS的换算为周期的分辨率极限(使用可视区域至近红外的检测光，光学上能够检测的极限)设为Re(det)，将193nm的液浸光刻中的分辨率极限的周期换算值设为Re(exp)时，晶片标记44X的凹部区域44Xa和凸部区域44Xb的周期p1、分辨率极限Re(det)、分辨率极限Re(exp)、构成凹部区域44Xa的线图案58X的周期p3a之间具有以下关系。
p1≥Re(det)>Re(exp)>p3a…(1)
因此，由于线图案58X的周期p3a小于晶片定位系统ALS的分辨率极限Re(det)，当用晶片定位系统ALS将图9的晶片标记44X的像成像时，不形成多个线图案58X的独立的像。然而，由于在区域44Xa、44Xb间平均的反射率不同，能够检测周期p1的X轴的晶片标记44X的像。因此，即使在晶片标记44X上含有光学上不能检测的结构，也能够用晶片定位系统ALS高精度地检测晶片标记44X的位置。
与此相对，如图10的比较例中的在X方向上以周期p1排列了凸部区域44XCb和凹部区域44XCa而成的晶片标记44XC所示，设想了与本实施方式同样地，在凸部区域44XCb中通过引导图案使包含嵌段共聚物的聚合物层进行自组装的情况。在该情况下，与本实施方式同样地，在凸部区域44XCb中以微细周期排列了多个线图案58X。并且，由于在凹部区域44XCa中，比较弱的定向自组装也作用在该聚合物层上，所以在凹部区域44XCa中，在X方向上排列了例如大致在Y方向上蜿蜒的多个线图案58R。结果，由于在凸部区域44XCb与凹部区域44XCa中反射率之差变小，用晶片定位系统ALS检测晶片标记44XC有可能变困难。
如上所述，本实施方式的标记形成方法包含：步骤104～112，在晶片W1的器件层DL1上曝光标记图案46X的像，基于标记图案46X的像形成包含凸区域RPXb(凸的线部)的抗蚀剂标记RPX(或与之对应的包含疏液层52的残留膜部52b(凸的线部)的标记)；步骤122，在晶片W1的形成了抗蚀剂标记RPX(或与此对应的疏液层52的标记)的区域的凸区域RPXb(或残留膜部52b)以外的部分涂布包含嵌段共聚物的聚合物层56；步骤124，使聚合物层56形成自组装区域(结构域56A、56B)；步骤126，选择性地除去该自组装区域的一部分(结构域56A)；以及步骤128、130，使用该除去后的自组装区域加工晶片W1的器件层DL1。
根据本实施方式，在使用嵌段共聚物的自组装形成电路图案时，能够同时形成晶片标记，并且由于嵌段共聚物的自组装在晶片标记的凸区域以外的部分进行，能够光学上高精度地检测形成的晶片标记。
此外，在本实施方式中，可进行以下的变形。
在本实施方式中，在图7的(A)的抗蚀剂图案的线组区域RPXa中，在与标记的周期方向相同的方向(X方向)上周期性地形成有引导图案54Ad。然而，由于根据使用的器件层的器件用图案的构造，曝光装置100的照明条件会发生变化，也可以是，通过该照明条件，在线组区域RPXa中，在与周期方向正交的方向上周期性地形成在X方向上延伸的引导图案。并且，也可省略引导图案。
另外，如图11的(A)的第1变形例中的形成在晶片W2上的抗蚀剂标记RPXA、RPYA、RPYB所示，将引导图案54B的X轴的周期p3与引导图案54C的Y轴的周期p4设为相互不同的值，所述引导图案54B沿X方向排列在抗蚀剂标记RPXA的用框部件54B1包围的线组区域RPXa(凹区域)中，所述引导图案54C沿Y方向排列在抗蚀剂标记RPXA、RPYB的用框部件54C1包围的线组区域RPYa(凹区域)中。在该情况下，线组区域RPXa、RPYa间的凸区域RPXb、RPYb是平坦的抗蚀剂部。在形成于对应的器件层上的器件用图案的X方向上的微细度与Y方向相比更微细的情况下，为了高精度地形成Y轴上的引导图案54C而使用该第1变形例。此后的嵌段共聚物的自组装的动作与上述实施方式相同。
另外，在对应的器件层的器件用图案具有通过嵌段共聚物的自组装而形成的多个微小的孔(或通路等)的情况下，如图11的(C)的一部分所示，也可以在线组区域RPXa、RPYa(凹区域)中形成矩形的网格状引导图案54E。在该情况下，通过嵌段共聚物的自组装，在引导图案54E内的凹部70E中，以比周期p3小的周期p5a等形成例如由疏液性的结构域62B包围的微小圆柱状亲液性结构域62A。然后，通过选择性地除去结构域62A，蚀刻疏液层52和器件层，在圆形的凹部中埋入金属等，能够在凹区域中形成晶片标记，所述晶片标记形成了多个微小的孔图案。该晶片标记也能够用晶片定位系统ALS来检测。
接着，如图12的(A)的第二变形例的晶片W3所示，设想了如下情况：晶片W3的第一器件层DL1的最微细的器件用图案为图2的(B)的X轴的L&S图案40X，与第一器件层DL1不同的(例如其上的绝缘层60A上的)第二器件层DL2的最微细的器件用图案为图2的(B)的Y轴的L&S图案40Y。并且，在第一器件层DL1的图案曝光时，为了提高X方向上的分辨率，使用在X方向上分离的两极照明，在第二器件层DL2的图案的曝光时,为了提高Y方向的分辨率，使用了在Y方向上远离的两极照明。
在该情况下，如图12的(B)所示，在抗蚀剂图案的阶段中，在第一器件层DL1的划线区域(标记形成区域)中，形成隔着凸区域RPXb在X方向上排列了多个线组区域RPXa(凹区域)而成的抗蚀剂标记RPX，所述线区域RPXa为在X方向上周期性地排列了在Y方向上细长的引导图案54B的结构。成为引导图案54B的基础的光罩的图案的像用X方向的两极照明被高精度地曝光。此后，与上述实施方式同样地，使用包含嵌段共聚物的聚合物层的定向自组装，在与线组区域RPXa对应的部分形成例如在X方向上排列的多个线图案，并形成晶片标记44X。
另一方面，如图12的(C)所示，在抗蚀剂图案的阶段中，在第二器件层DL2的划线区域中，形成隔着凸区域RPYb在Y方向上排列了多个线组区域RPYa而成的抗蚀剂标记RPYA、RPYB，所述线区域RPYa为在Y方向上周期性地排列了在X方向上细长的引导图案54C的结构。成为引导图案54C的基础的光罩的图案的像用Y方向的两极照明被高精度地曝光。此后，与上述实施方式同样地，使用包含嵌段共聚物的聚合物层的定向自组装，在与线组区域RPYa对应的部分形成例如在Y方向上排列的多个线图案，并形成晶片标记44YA、44YB。之后，在晶片W3的定位时，通过由晶片定位系统ALS检测出器件层DL1的X轴的晶片标记和器件层DL2的Y轴的晶片标记，能够进行晶片W3的X方向和Y方向的定位。
接着，在使用上述各实施方式的图案形成方法制造SRAM等半导体器件(电子器件)的情况下，如图13所示，经过进行半导体器件的功能·性能设计的步骤221、制作基于该设计步骤的掩模(光罩)的步骤222、制造半导体器件用的衬底(或晶片的基材)的步骤223、衬底处理步骤224、器件组装步骤(包含切割工序、接合(bonding)工序、封装工序等加工工艺)225以及检查步骤226等而制造半导体器件。另外，其衬底处理步骤224包含上述实施方式的图案形成方法，该图案形成方法包含：用曝光装置在衬底上曝光光罩的图案的工序、将曝光的衬底显影的工序以及进行显影的衬底的加热(固化)和蚀刻的工序等。
换句话说，该器件制造方法包含衬底处理步骤224，该衬底处理步骤224包含使用上述各实施方式中的任一个图案形成方法而在衬底上形成器件用图案和晶片标记的工序。
根据该器件的制造方法，能够使用曝光装置，以高的重合精度来高精度地制造包含比曝光装置的分辨率极限更微细的电路图案的半导体器件。
此外，在上述实施方式中作为制造对象的器件也可以是SRAM以外的DRAM、CPU、DSP等任意的半导体器件。并且，在制造半导体器件以外的成像元件、MEMS(Microelectromechanical Systems，微电子机械系统)等电子器件(微型器件)时也能够适用上述实施方式的图案形成方法。
另外，在上述实施方式中，作为曝光装置，也可以使用不是液浸型的干法型曝光装置。另外，除了将紫外光作为曝光光线的曝光装置以外，也可以使用：使用波长为数nm～数十nm左右的EUV光(Extreme Ultraviolet Light：极紫外光)作为曝光光线的EUV曝光装置或将电子束作为曝光光线的电子束曝光装置等。
另外，在上述实施方式中，作为嵌段共聚物，使用由(PS-b-PMMA)形成的二嵌段共聚物。作为其它可使用的嵌段共聚物，例如有：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙烯酸酯)、聚(苯乙烯-b-链烯基芳烃)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯-丙烯))、聚(环氧乙烷-b-己内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-叔丁基(甲基)丙烯酸酯)、聚(甲基丙烯酸酯-b-叔丁基甲基丙烯酸酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)、聚(苯乙烯-b-异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-二甲基硅氧烷)、或聚(甲基丙烯酸酯-b-二甲基硅氧烷)，或包含这些嵌段共聚物中至少一种的组合等的二嵌段或三嵌段共聚物等。并且，作为嵌段共聚物，也可以使用无规共聚物。
优选地，嵌段共聚物具有能够进行进一步处理的整体分子量和多分散性。
另外，也可以用在涂布了将该聚合物层溶解在溶剂中而成的液体后例如使溶剂挥发的溶剂流延法来进行包含嵌段共聚物的聚合物层的涂布。能够使用在该情况下的溶剂根据嵌段共聚物的成分以及临时使用的情况下各种添加物的溶解度条件而变化。针对这些成分和添加物的例示性流延溶剂包含：丙二醇甲醚醋酸酯(PGMEA)、乙氧基乙基丙酸酯、苯甲醚、乳酸乙酯、2-庚酮、环己酮、乙酸戊酯、γ-丁内酯(GBL)、甲苯等。
另外，可添加至包含嵌段共聚物的聚合物层中的添加物可选自由附加聚合物(包含均聚物、星形聚合物以及共聚物、超支化聚合物、嵌段共聚物、接枝共聚物、超支化共聚物、无规共聚物、交联聚合物以及含无机物的聚合物)、小分子、纳米粒子、金属化合物、含无机物的分子、界面活性剂、光酸产生剂、热酸产生剂、碱消光剂、固化剂、交联剂、链延长剂以及包含前述物质的至少一种的组合构成的组。在这里，一种或多种添加物与嵌段共聚物会合(associate)到一起而形成一个或多个自组装结构域的部分。
此外，本发明不限定于上述实施方式，在不脱离本发明的构思的范围内可采用各种结构。
附图标记的说明
R1、R2…光罩，W…晶片(衬底)，ALS…晶片定位系统，SL…划线区域，SA…照射区域，RPX…抗蚀剂标记，DL1…器件层，44X、44YA、44YB…晶片标记，44Xa、44YA…凹部区域，44Xb、44Yb…凸部区域，46X、46YB…标记图案，50…基材，52…疏液层，54…抗蚀剂层，54B、54C…引导图案，55…中性层，56…包含BCP的聚合物层，56A…亲液性的结构域，56B…疏液性的结构域，100…曝光装置。

Claims (8)

1.一种标记形成方法，其特征在于，包含：
在衬底上形成中间层，所述中间层能够附着包含嵌段共聚物的聚合物层；
除去所述中间层的一部分；
在被除去了所述中间层的区域中形成定位用标记；以及
在所述中间层上涂布所述包含嵌段共聚物的聚合物层，形成器件图案，
不经由所述中间层而在所述衬底上形成所述定位用标记，经由所述中间层在所述衬底上形成所述聚合物层。
2.根据权利要求1所述的标记形成方法，其特征在于，包含：
使所述聚合物层形成自组装区域；
选择性地除去所述自组装区域的一部分；以及
经由所述自组装区域的被选择性地除去的部分，加工所述衬底的被加工层的器件图案形成区域。
3.根据权利要求1或2所述的标记形成方法，其特征在于，
除去所述中间层中的处于器件图案形成区域的部分的一部分。
4.一种标记形成方法，其特征在于，包含：
在衬底的标记形成层上曝光第一标记像，基于所述第一标记像形成包含凸的线部的第二标记；
在所述衬底的形成了所述第二标记的区域的所述凸的线部以外的部分涂布包含嵌段共聚物的聚合物层；
使所述聚合物层形成自组装区域；
选择性地除去所述自组装区域的一部分；以及
使用所述除去后的所述自组装区域加工所述衬底的所述标记形成层。
5.根据权利要求4所述的标记形成方法，其特征在于，
所述第二标记包含在第一方向上周期性地形成在所述凸的线部以外的部分的凸的线状的多个引导图案，
在涂布所述聚合物层时，在所述多个引导图案之间的多个凹部中涂布所述聚合物层，
在使所述聚合物层形成自组装区域时，在所述多个凹部的所述聚合物层中形成在所述第一方向上具有周期性的自组装区域。
6.根据权利要求5所述的标记形成方法，其特征在于，
所述第二标记包含：在第一方向上周期性地排列的多个凸的第一线部；在与所述第一方向正交的第二方向上周期性地排列的多个凸的第二线部；在所述第一方向上周期性地形成在所述多个凸的第一线部之间的凸的线状的多个第一引导图案；以及在所述第二方向上周期性地形成在所述多个凸的第二线部之间的凸的线状的多个第二引导图案。
7.根据权利要求6所述的标记形成方法，其特征在于，
所述多个第一引导图案的周期与所述多个第二引导图案的周期不同。
8.一种器件制造方法，包含：
使用权利要求1～7中的任一项所述的标记形成方法在衬底上形成层间对位用标记；
使用所述对位用标记进行对位，曝光所述衬底；以及
处理经曝光的所述衬底。
CN201380046769.0A 2012-07-10 2013-07-09 标记形成方法和器件制造方法 Active CN104620352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710282868.9A CN107219721B (zh) 2012-07-10 2013-07-09 标记形成方法和器件制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012154372 2012-07-10
JP2012-154372 2012-07-10
PCT/JP2013/068751 WO2014010592A1 (ja) 2012-07-10 2013-07-09 マーク形成方法及びデバイス製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710282868.9A Division CN107219721B (zh) 2012-07-10 2013-07-09 标记形成方法和器件制造方法

Publications (2)

Publication Number Publication Date
CN104620352A CN104620352A (zh) 2015-05-13
CN104620352B true CN104620352B (zh) 2017-05-10

Family

ID=49916044

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380046769.0A Active CN104620352B (zh) 2012-07-10 2013-07-09 标记形成方法和器件制造方法
CN201710282868.9A Active CN107219721B (zh) 2012-07-10 2013-07-09 标记形成方法和器件制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710282868.9A Active CN107219721B (zh) 2012-07-10 2013-07-09 标记形成方法和器件制造方法

Country Status (5)

Country Link
US (3) US9568826B2 (zh)
JP (3) JP6112314B2 (zh)
KR (1) KR102156005B1 (zh)
CN (2) CN104620352B (zh)
WO (1) WO2014010592A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010592A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク形成方法及びデバイス製造方法
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014072313A (ja) * 2012-09-28 2014-04-21 Toshiba Corp アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法
TWI672788B (zh) * 2013-03-27 2019-09-21 日商尼康股份有限公司 標記形成方法、標記檢測方法、及元件製造方法
WO2015121045A1 (en) * 2014-02-17 2015-08-20 Asml Netherlands B.V. Method of determining edge placement error, inspection apparatus, patterning device, substrate and device manufacturing method
WO2015147756A1 (en) * 2014-03-27 2015-10-01 Heptagon Micro Optics Pte. Ltd. Optical encoder system
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
JP6953999B2 (ja) * 2017-10-26 2021-10-27 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP2020041859A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 位置計測方法、位置計測装置および半導体装置の製造方法
JP2020047634A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 パターン形成方法、マスタテンプレートおよびテンプレートの製造方法
CN113625527B (zh) * 2021-07-19 2023-11-07 华虹半导体(无锡)有限公司 翘曲晶圆对位标记设置方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894794A (zh) * 2009-05-22 2010-11-24 国际商业机器公司 使用聚合物定向自组装形成子平版印刷特征的方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
SG107560A1 (en) * 2000-02-25 2004-12-29 Nikon Corp Exposure apparatus and exposure method capable of controlling illumination distribution
US7189435B2 (en) * 2001-03-14 2007-03-13 University Of Massachusetts Nanofabrication
US8993221B2 (en) * 2012-02-10 2015-03-31 Pixelligent Technologies, Llc Block co-polymer photoresist
JP3967730B2 (ja) * 2004-03-30 2007-08-29 株式会社東芝 空孔の形成方法および磁気抵抗効果素子の製造方法
CN103605262B (zh) 2004-06-09 2016-06-29 株式会社尼康 曝光装置及其维护方法、以及元件制造方法
JP4673266B2 (ja) * 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
US7384852B2 (en) * 2006-10-25 2008-06-10 International Business Machines Corporation Sub-lithographic gate length transistor using self-assembling polymers
US8097175B2 (en) * 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
KR20090083091A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US8215074B2 (en) * 2008-02-05 2012-07-10 International Business Machines Corporation Pattern formation employing self-assembled material
US8426313B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8475669B2 (en) * 2008-12-30 2013-07-02 HGST Netherlands B.V. System, method and apparatus for master pattern generation, including servo patterns, for ultra-high density discrete track media using e-beam and self-assembly of block copolymer microdomains
CN101789391B (zh) * 2009-01-23 2012-08-22 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
NL2004531A (nl) * 2009-05-29 2010-11-30 Asml Netherlands Bv Apparatus and method for providing resist alignment marks in a double patterning lithographic process.
JP4823346B2 (ja) * 2009-09-24 2011-11-24 株式会社東芝 テンプレートおよびパターン形成方法
JP2013534542A (ja) 2010-06-04 2013-09-05 エーエスエムエル ネザーランズ ビー．ブイ． 自己組織化可能な重合体及びリソグラフィにおける使用方法
US8216943B2 (en) * 2010-06-29 2012-07-10 Micron Technology, Inc. Epitaxial growth method
JP2012099729A (ja) * 2010-11-04 2012-05-24 Toshiba Corp テンプレート、テンプレートの形成方法及び半導体装置の製造方法
JP5112500B2 (ja) * 2010-11-18 2013-01-09 株式会社東芝 パターン形成方法
US9684234B2 (en) * 2011-03-24 2017-06-20 Uchicago Argonne, Llc Sequential infiltration synthesis for enhancing multiple-patterning lithography
JP5284423B2 (ja) * 2011-06-29 2013-09-11 株式会社東芝 テンプレートおよびパターン形成方法
KR20130034778A (ko) * 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
JP2013187387A (ja) * 2012-03-08 2013-09-19 Toshiba Corp パターン形成方法
US9229324B2 (en) * 2012-03-28 2016-01-05 Asml Netherlands B.V. Methods of providing patterned templates for self-assemblable block copolymers for use in device lithography
US9086621B2 (en) * 2012-04-20 2015-07-21 Asml Netherlands B.V. Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
WO2014010592A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク形成方法及びデバイス製造方法
JP6239813B2 (ja) * 2012-07-18 2017-11-29 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理装置および基板処理方法
JP5813607B2 (ja) * 2012-09-27 2015-11-17 株式会社東芝 パターン形成方法及びリソグラフィ原版の製造方法
US9064821B2 (en) * 2013-08-23 2015-06-23 Taiwan Semiconductor Manufacturing Co. Ltd. Silicon dot formation by self-assembly method and selective silicon growth for flash memory
US9230820B2 (en) * 2013-10-30 2016-01-05 HGST Netherlands B.V. Method for directed self-assembly (DSA) of a block copolymer (BCP) using a blend of a BCP with functional homopolymers
US20150303055A1 (en) * 2014-04-16 2015-10-22 GlobalFoundries, Inc. Methods for fabricating integrated circuits including surface treating for directed self-assembly

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894794A (zh) * 2009-05-22 2010-11-24 国际商业机器公司 使用聚合物定向自组装形成子平版印刷特征的方法

Also Published As

Publication number Publication date
CN104620352A (zh) 2015-05-13
JPWO2014010592A1 (ja) 2016-06-23
JP6525178B2 (ja) 2019-06-05
WO2014010592A1 (ja) 2014-01-16
US20170110410A1 (en) 2017-04-20
CN107219721A (zh) 2017-09-29
US10338472B2 (en) 2019-07-02
KR102156005B1 (ko) 2020-09-15
JP6112314B2 (ja) 2017-04-12
US20180102324A1 (en) 2018-04-12
CN107219721B (zh) 2020-08-21
JP2018107474A (ja) 2018-07-05
US20150234279A1 (en) 2015-08-20
JP6308447B2 (ja) 2018-04-11
KR20150036425A (ko) 2015-04-07
US9911701B2 (en) 2018-03-06
JP2017122924A (ja) 2017-07-13
US9568826B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
CN104620352B (zh) 标记形成方法和器件制造方法
CN104541357B (zh) 标记及其形成方法以及曝光装置
JP6687910B2 (ja) デバイス製造方法、並びに露光方法及び装置
Ekinci et al. Evaluation of resist performance with EUV interference lithography for sub-22-nm patterning
JP2014192400A (ja) マーク形成方法、マーク検出方法、及びデバイス製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant