KR20160060223A - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20160060223A
KR20160060223A KR1020140161671A KR20140161671A KR20160060223A KR 20160060223 A KR20160060223 A KR 20160060223A KR 1020140161671 A KR1020140161671 A KR 1020140161671A KR 20140161671 A KR20140161671 A KR 20140161671A KR 20160060223 A KR20160060223 A KR 20160060223A
Authority
KR
South Korea
Prior art keywords
pattern
block copolymer
forming
metal layer
self
Prior art date
Application number
KR1020140161671A
Other languages
English (en)
Inventor
손정하
배수빈
정유광
시에레이
여윤종
이주형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140161671A priority Critical patent/KR20160060223A/ko
Priority to US14/718,127 priority patent/US9365933B2/en
Publication of KR20160060223A publication Critical patent/KR20160060223A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G02F1/133536—Reflective polarizers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G02F1/133548—Wire-grid polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

미세 패턴 형성 방법이 제공된다. 상기 방법에 따르면, 베이스 기판 상에 제1 금속층을 형성한다. 상기 제1 금속층 상에 제1 패시베이션층을 형성한다. 상기 제1 패시베이션층 상에 마스크 패턴을 형성한다. 상기 제1 패시베이션층을 식각하여 역테이퍼 형상의 격벽 패턴을 형성한다. 인접하는 격벽 패턴들 사이에 블록코폴리머를 포함하는 조성물을 코팅한다. 상기 조성물을 가열하여 자가정렬(self align) 패턴을 형성한다. 상기 자가정렬 패턴의 일부를 식각한다. 상기 자가정렬 패턴을 마스크로하여 상기 제1 금속층을 식각하여 금속 패턴을 형성한다.

Description

미세 패턴 형성 방법{METHOD OF FORMING A FINE PATTERN}
본 발명은 미세 패턴 형성 방법에 관한 것으로, 보다 상세하게는 투과율을 향상킬 수 있는 미세 패턴 형성 방법에 관한 것이다.
최근, 대면적이 용이하고 박형 및 경량화가 가능한 평판 디스플레이(flat panel display, FPD)가 표시 장치로서 널리 이용되고 있으며, 이러한 평판 디스플레이로는 액정 표시 장치(liquid crystal display, LCD), 플라스마 디스플레이 패널(plasma display panel, PDP), 유기 발광 표시 장치(organic light emitting display, OLED) 등이 사용되고 있다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 액정의 특정한 분자 배열에 전압을 인가하여 분자 배열을 변환시키고, 이러한 분자 배열의 변환에 의해 발광하는 액정 셀의 복굴절성, 선광성, 2 색성 및 광 산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하여 영상을 표시하는 디스플레이 장치이다.
상기 액정 표시 장치는 일반적으로 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널(liquid crystal display panel)과, 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 유닛(backlight unit)를 포함한다.
상기 액정 표시 패널의 소형화에 따라, 보다 미세한 패턴을 형성하는 것이 요구되며, 이러한 미세 패턴 형성을 위하여, 감광성 이 향상된 포토레지스트의 개발 등이 진행되고 있다. 최근, 블록코폴리머의 자가정렬(self align)을 이용하여 미세 패턴을 형성하는 공정이 사용되고 있다.
상기 블록코폴리머는 특성상 일정 길이 이상의 경우 자가 정렬이 어려워, 따라서 격벽을 형성하여 블록코폴리머를 코팅한다. 다만, 상기 블록코폴리머의 코팅 특성 상, 특정 계면을 따라 코팅되므로 상기 격벽에 인접하여 상기 블록코폴리머가 뭉쳐지는 현상이 발생한다. 따라서, 정밀한 미세 패턴을 형성하기 어려우며, 이에 따라, 표시 패널의 투과율이 감소하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 투과율을 향상킬 수 있는 미세 패턴 형성 방법을 제공하는 것이다.
상기한 목적을 실현하기 위한 일 실시예에 따른 미세 패턴 형성 방법이 제공된다. 상기 방법에 따르면, 베이스 기판 상에 제1 금속층을 형성한다. 상기 제1 금속층 상에 제1 패시베이션층을 형성한다. 상기 제1 패시베이션층 상에 마스크 패턴을 형성한다. 상기 제1 패시베이션층을 식각하여 역테이퍼 형상의 격벽 패턴을 형성한다. 인접하는 격벽 패턴들 사이에 블록코폴리머를 포함하는 조성물을 코팅한다. 상기 조성물을 가열하여 자가정렬(self align) 패턴을 형성한다. 상기 자가정렬 패턴의 일부를 식각한다. 상기 자가정렬 패턴을 마스크로하여 상기 제1 금속층을 식각하여 금속 패턴을 형성한다.
일 실시예에 있어서, 상기 제1 금속층은 알루미늄(Al) 또는 알루미늄 합금(alloy)을 포함할 수 있다.
일 실시예에 있어서, 상기 격벽 패턴은 45ㅀ 이상 내지 90ㅀ 미만의 역테이퍼 각(reverse tapered angle)을 가질 수 있다.
일 실시예에 있어서, 상기 블록코폴리머는 스타이렌(styrene)과 메틸메타크릴레이트(methymethacrlate)의 블록 공중합체(PS-b-PMMA), 스타이렌(styrene)과 4-(테트라-부틸디메틸실릴)옥시 스타이렌(4-(tetra-butyldimethylsilyl)oxystyrene)의 블록 공중합체(PS-b-PSSi), 스타이렌(styrene)과 디메틸실록산(dimethylsiloxane)의 블록공중합체(PS-b-PDMS) 및 스타이렌(styrene)과 비닐피롤리돈(vinylpyrrolidone)의 블록 공중합체(PS-b-PVP)를 포함할 수 있다.
일 실시예에 있어서, 상기 블록코폴리머의 중량평균분자량은 3,000 내지 1,000,000 일 수 있다.
일 실시예에 있어서, 상기 블록코폴리머를 포함하는 조성물은 용매를 포함할 수 있다.
일 실시예에 있어서, 상기 블록코폴리머를 포함하는 조성물은 0.5중량% 내지 20중량%의 상기 블록코폴리머 및 여분의 상기 용매를 포함할 수 있다.
일 실시예에 있어서, 상기 용매는 톨루엔(toluene), 자일렌(xylene), 프로필렌글리콜모노메틸에테르아세테이트(propylene glycol mono-methyl ether aceate, PGMEA), 프로필렌글리콜모노메틸에테르(propylene glycol mono-methyl ether, PGME), 사이클로헥산온(cyclohexanone), 에틸락테이트(ethylactate)를 포함할 수 있다.
일 실시예에 있어서, 상기 조성물은 상기 블록코폴리머의 유리 전이 온도(glass transition temperature, Tg) 이상의 온도로 가열될 수 있다.
일 실시예에 있어서, 상기 조성물은 200℃ 내지 300℃의 온도로 가열될 수 있다.
일 실시예에 있어서, 상기 자가정렬 패턴은 복수의 제1 나노 패턴들 및 상기 제1 나노 패턴들 사이에 배치된 제2 나노 패턴들을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 나노 패턴들 및 상기 제2 나노 패턴들은 식각 선택성이 다른 것일 수 있다.
일 실시예에 있어서, 상기 자가정렬 패턴의 일부는 산소(O2) 플라즈마 처리를 통하여 식각될 수 있다.
상기한 목적을 실현하기 위한 다른 실시예에 따른 미세 패턴 형성 방법이 제공된다. 상기 방법에 따르면, 베이스 기판 상에 제1 금속층을 형성한다. 상기 제1 금속층 상에 제1 패시베이션층을 형성한다. 상기 제1 패시베이션층 상에 제2 금속층을 형성한다. 상기 제2 금속층 상이 제2 패시베이션층을 형성한다. 상기 제2 패시베이션층 상에 마스크 패턴을 형성한다. 상기 제2 패시베이션층을 식각하여 패시 패턴을 형성한다. 상기 패시 패턴의 측면에 격벽 모패턴을 형성한다. 상기 격벽 모패턴을 마스크로하여 상기 제2 금속층 및 상기 제1 패시베이션층을 식각하여 역테이퍼 형상의 격벽 패턴을 형성한다. 인접하는 격벽 패턴들 사이에 블록코폴리머를 포함하는 조성물을 코팅한다. 상기 조성물을 가열하여 자가정렬(self align) 패턴을 형성한다. 상기 자가정렬 패턴의 일부를 식각한다. 상기 자가정렬 패턴을 마스크로하여 상기 제1 금속층을 식각하여 금속 패턴을 형성한다.
일 실시예에 있어서, 상기 제1 금속층은 알루미늄(Al) 또는 알루미늄 합금(alloy)을 포함할 수 있다.
일 실시예에 있어서, 상기 격벽 패턴은 45ㅀ 이상 내지 90ㅀ 미만의 역테이퍼 각(reverse tapered angle)을 가질 수 있다.
일 실시예에 있어서, 상기 블록코폴리머는 스타이렌(styrene)과 메틸메타크릴레이트(methymethacrlate)의 블록 공중합체(PS-b-PMMA), 스타이렌(styrene)과 4-(테트라-부틸디메틸실릴)옥시 스타이렌(4-(tetra-butyldimethylsilyl)oxystyrene)의 블록 공중합체(PS-b-PSSi), 스타이렌(styrene)과 디메틸실록산(dimethylsiloxane)의 블록공중합체(PS-b-PDMS) 및 스타이렌(styrene)과 비닐피롤리돈(vinylpyrrolidone)의 블록 공중합체(PS-b-PVP)를 포함할 수 있다.
일 실시예에 있어서, 상기 조성물은 200℃ 내지 300℃의 온도로 가열될 수 있다.
일 실시예에 있어서, 상기 자가정렬 패턴은 복수의 제1 나노 패턴들 및 상기 제1 나노 패턴들 사이에 배치된 제2 나노 패턴들을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 나노 패턴들 및 상기 제2 나노 패턴들은 식각 선택성이 다른 것일 수 있다.
본 발명의 실시예들에 따르면, 블록코폴리머의 자가정렬을 이용하여 미세 패턴을 형성하는 공정에 있어서, 블록코폴리머를 자가정렬시키기 위한 격벽 패턴을 역테이퍼 형상으로 형성하여 표시 패널의 투과율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 미세 패턴을 형성하기 위한 격벽 패턴의 단면도이다.
도 2a 내지 도 2m은 본 발명의 일 실시예에 다른 미세 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 일 실시예에 따라 형성된 미세 패턴을 포함하는 표시 패널의 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 미세 패턴을 형성하기 위한 격벽 패턴의 단면도이다. 도 2a 내지 도 2m은 본 발명의 일 실시예에 다른 미세 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
도 1 내지 도 2m을 참조하면, 베이스 기판(110) 상에 제1 금속층(M1)을 형성한다. 상기 제1 금속층(M1) 상에 제1 패시베이션층(P1)을 형성한다. 상기 제1 패시베이션층(P1) 상에 제2 금속층(M2)을 형성한다. 상기 제2 금속층(M2) 상에 제2 패시베이션층(P2)을 형성한다.
상기 제1 금속층(M1), 상기 제1 패시베이션층(P1), 상기 제2 금속층(M2) 및 상기 제2 패시베이션층(P2)은 순차적으로 적층되어 형성될 수 있다.
상기 제1 금속층(M1)은 알루미늄(Al) 또는 알루미늄 합금(alloy)를 포함할 수 있다. 예를 들어, 상기 알루미늄 또는 상기 알루미늄 합금을 상기 베이스 기판(110) 상에 스퍼터링(sputtering)하여 상기 제1 금속층(M1)을 형성할 수 있다.
상기 제1 패시베이션층(P1)은 질화 실리콘(SiNx)을 포함할 수 있다. 예를 들어, 상기 질화 실리콘을 상기 제1 금속층(M1) 상에 스퍼터링하여 상기 제1 패시베이션층(P1)을 형성할 수 있다.
상기 제2 금속층(M2)은 알루미늄(Al) 또는 알루미늄 합금(alloy)를 포함할 수 있다. 예를 들어, 상기 알루미늄 또는 상기 알루미늄 합금을 상기 제1 패시베이션층(P1) 상에 스퍼터링하여 상기 제2 금속층(M2)을 형성할 수 있다.
예를 들어, 상기 제2 패시베이션층(P2)은 질화 실리콘(SiNx)을 포함할 수 있다. 예를 들어, 상기 질화 실리콘을 상기 제2 금속층(M2) 상에 스퍼터링하여 상기 제2 패시베이션층(P2)을 형성할 수 있다.
상기 제2 패시베이션층(P2) 상에 포토레지스트 물질을 도포하여 포토레지스트 층(PR)을 형성한다.
상기 포토레지스트 물질은 감광성 유기 물질을 포함한다. 예를 들어, 상기 포토레지스트 물질은 아크릴(acryl) 등과 같은 유기 물질을 포함할 수 있다.
예를 들어, 상기 포토레지스트 물질은 네거티브(negative)형 포토레지스트일 수 있다.
마스크를 이용하여 상기 포토레지스트 층(PR)을 노광한다. 상기 포토레지스트 층(PR)을 현상하여, 마스크 패턴(PT)을 형성한다.
상기 마스크 패턴(PT)을 마스크(mask)로하여 상기 제2 패시베이션층(P2)을 식각하여, 패시 패턴(P2')을 형성한다.
상기 패시 패턴(P2')은 후에 미세 패턴이 형성될 영역에 대응하여 형성될 수 있다.
이후, 스트리퍼(stripper)를 이용하여, 상기 마스크 패턴(PT)을 제거한다.
상기 패시 패턴(P2')이 형성된 상기 제2 금속층(M2) 상에 제3 패시베이션층(P3)을 형성한다.
상기 제3 패시베이션층(P3)은 상기 제2 금속층(M2) 및 상기 패시 패턴(P2') 상부면을 따라 형성될 수 있다.
상기 제3 패시베이션층(P3)은 산화 실리콘(SiOx)을 포함할 수 있다. 예를 들어, 상기 산화 실리콘을 상기 제2 금속층(M2) 및 상기 패시 패턴(P2') 상에 스퍼터링하여 상기 제3 패시베이션층(P3)을 형성할 수 있다.
상기 제3 패시베이션층(P3)의 두께는 격벽 패턴의 두께와 동일하게 형성될 수 있다. 예를 들어, 상기 제3 패시베이션층(P3)은 0.2um 내지 0.3um의 두께로 형성될 수 있다.
상기 제3 패시베이션층(P3)을 부분적으로 식각하여, 격벽 모패턴(P3')을 형성한다. 상기 격벽 모패턴(P3')은 상기 격벽 패턴이 형성될 위치에 대응되어 형성된다.
상기 격벽 모패턴(P3')은 상기 패시 패턴(P2')의 측면에 형성될 수 있다.
상기 패시 패턴(P2') 및 상기 격벽 모패턴(P3')은 서로 다른 물질을 포함하며, 상기 패시 패턴(P2') 및 상기 격벽 모패턴(P3')은 서로 식각 선택성이 다를 수 있다.
따라서, 상기 패시 패턴(P2')을 선택적으로 제거하여, 상기 제2 금속층(M2) 상에 상기 격벽 모패턴(P3') 만을 잔류시킬 수 있다.
상기 격벽 모패턴(P3')을 마스크로하여 상기 제2 금속층(M2)을 식각하여 상기 격벽 모패턴(P3') 의 하부에 희생 패턴(M2')을 형성한다.
상기 제1 패시베이션층(P1)의 일부 및 상기 격벽 모패턴(P3')을 식각하여 제거할 수 있다. 따라서, 상기 제1 금속층(M1) 상에 형성된 격벽 패턴(P1') 및 상기 격벽 패턴(P1') 상에 형성된 상기 희생 패턴(M2')을 형성할 수 있다. 이후 상기 희생 패턴(M2')은 제거될 수 있으며, 따라서, 상기 제1 금속층(M1) 상에 상기 격벽 패턴(P1') 만을 잔류시킬 수 있다.
상기 격벽 패턴(P1')은 역테이퍼(reverse taper) 형상을 가질 수 있다.
예를 들어, 상기 격벽 패턴(P1')은 45ㅀ 이상 내지 90ㅀ 미만의 역테이퍼 각(reverse tapered angle)을 가질 수 있다.
예를 들어, 상기 격벽 패턴(P1')이 형성된 영역은 미세 패턴이 형성되지 않는 영역이다. 즉, 상기 격벽 패턴(P1')이 형성된 영역은 비표시 영역(non-display area)에 대응된다. 이러한 비표시 영역이 증가하는 경우, 표시 패널의 투과율이 감소할 수 있다.
상기 블록코폴리머의 자가정렬을 이용하여 미세 패턴을 형성하는 경우, 인접하는 격벽 패턴(P1')들 사이에 상기 블록코폴리머를 코팅하는 경우, 상기 블록코폴리머는 상기 제1 금속층(M1)을 따라 순차적으로 자가정렬될 수 있다. 뿐만 아니라, 상기 블록코폴리머의 코팅 특성 상, 상기 격벽 패턴(P1')의 측면을 따라 자가정렬될 수 있으며, 상기 격벽 패턴(P1')에 인접한 영역에 상기 블록코폴리머가 뭉쳐지는 현상이 발생하여 뭉쳐진 영역에는 광이 투과할 수 없다.
따라서, 상기 격벽 패턴(P1')이 역테이퍼 형상을 가지는 경우, 상기 블록코폴리머가 상기 격벽 패턴(P1')의 하부에만 뭉쳐져, 표시 패널의 투과율의 감소를 감소시킬 수 있다.
예를 들어, 상기 격벽 패턴(P1')이 형성된 상기 베이스 기판(110)을 표면 처리할 수 있다. 상기 베이스 기판(110)의 표면은 산소 플라즈마 처리, 오존 산화 처리 등을 거쳐 표면 처리될 수 있다.
예를 들어, 상기 격벽 패턴(P1')이 형성된 상기 베이스 기판(110)을 중성화 처리하여, 중성화막을 형성할 수 있다. 상기 중성화 처리를 통하여, 상기 베이스 기판(110)의 표면이 상기 블록코폴리머를 포함하는 조성물과 친화성을 가질 수 있다. 예를 들어, 상기 중성화막은 수지 조성물로 형성될 수 있다.
인접하는 격벽 패턴(P1')들 사이에 블록코폴리머를 포함하는 조성물을 코팅한다.
상기 조성물은 상기 블록코폴리머 및 용매를 포함한다.
예를 들어, 상기 조성물은 0.5중량% 내지 20중량%의 상기 블록코폴리머 및 여분의 상기 용매를 포함할 수 있다.
예를 들어, 상기 블록코폴리머는, 스타이렌(styrene)과 메틸메타크릴레이트(methymethacrlate)의 블록 공중합체(PS-b-PMMA), 스타이렌(styrene)과 4-(테트라-부틸디메틸실릴)옥시 스타이렌(4-(tetra-butyldimethylsilyl)oxystyrene)의 블록 공중합체(PS-b-PSSi), 스타이렌(styrene)과 디메틸실록산(dimethylsiloxane)의 블록공중합체(PS-b-PDMS) 및 스타이렌(styrene)과 비닐피롤리돈(vinylpyrrolidone)의 블록 공중합체(PS-b-PVP) 일 수 있다.
예를 들어, 상기 블록코폴리머의 중량평균분자량은 3,000 내지 1,000,000 일 수 있다. 상기 블록코폴리머의 중량평균분자량이 3,000 미만인 경우, 상기 조성물의 코팅시 균일한 막을 형성하기 어렵다. 상기 블록코폴리머의 중량평균분자량이 1,000,000 초과인 경우, 상기 조성물의 점도가 증가하여 자가정렬 패턴의 두께가 두꺼워진다.
예를 들어, 상기 용매는 톨루엔(toluene), 자일렌(xylene), 프로필렌글리콜모노메틸에테르아세테이트(propylene glycol mono-methyl ether aceate, PGMEA), 프로필렌글리콜모노메틸에테르(propylene glycol mono-methyl ether, PGME), 사이클로헥산온(cyclohexanone), 에틸락테이트(ethylactate) 일 수 있다.
인접하는 격벽 패턴(P1')들 사이에 블록코폴리머를 포함하는 조성물을 코팅한다.
상기 조성물을 가열하여 상기 블록코폴리머를 자가정렬 시켜 자가정렬 패턴(NP)을 형성할 수 있다.
상기 조성물은 상기 블록코폴리머의 유리 전이 온도(glass transition temperature, Tg) 이상의 온도로 가열될 수 있다. 예를 들어, 상기 조성물은 200℃ 내지 300℃의 온도로 가열될 수 있다. 상기 가열 온도가 200℃ 미만인 경우, 상기 자가정렬 패턴이 형성되지 않을 수 있다. 상기 가열 온도가 300℃ 초과인 경우, 상기 블록코폴리머가 변형되어 원하는 자가정렬 패턴이 형성되지 않을 수 있다.
예를 들어, 상기 조성물은 1분 내지 10분 동안 가열될수 있다.
상기 자가정렬 패턴(NP)은 제1 나노 패턴들(NP1) 및 제2 나노 패턴들(NP2)을 포함한다. 상기 제2 나노패턴들(NP2)은 상기 제1 나노패턴들(NP1) 사이에 배치될 수 있다.
상기 제1 나노패턴들(NP1) 및 상기 제2 나노패턴들(NP2)은 식각 선택성이 다른 것일 수 있다. 따라서, 상기 제1 나노패턴들(NP1) 및 상기 제2 나노패턴들(NP2) 중 어느 일부만이 식각되어 상기 자가정렬 패턴(NP)의 일부만을 잔류시킬 수 있다.
예를 들어, 상기 자가정렬 패턴(NP)의 일부는 산소(O2) 플라즈마 처리를 통하여 식각될 수 있다.
예를 들어, 상기 조성물이 스타이렌(styrene)과 메틸메타크릴레이트(methymethacrlate)의 블록 공중합체(PS-b-PMMA)를 포함하는 경우, 상기 제1 나노 패턴들(NP1)은 스타이렌을 포함하고, 상기 제2 나노 패턴들(NP2)은 메틸메타크릴레이트를 포함할 수 있다. 상기 자가정렬 패턴(NP)에 산소 플라즈마 처리를 하는 경우, 상기 메틸메타크릴레이트는 선택적으로 식각되어 제거될 수 있다. 예를 들어, 메틸메타크릴레이트는 스타이렌보다 약 4배 정도 식각선택성이 높다.
상기 자가정렬 패턴(NP)의 일부를 식각하는 경우 상기 제2 나노 패턴들(NP2)은 제거되고, 상기 제1 나노 패턴들(NP1)이 잔류하여 미세 패턴을 형성할 수 있다.
예를 들어, 상기 제1 나노 패턴들(NP1)의 폭은 10nm 내지 30nm로 형성될 수 있다.
상기 자가정렬 패턴(NP)의 상기 제1 나노 패턴들(NP1)을 마스크로하여 상기 제1 금속층(M1)을 식각하여 금속 패턴(M1')을 형성할 수 있다.
상기 금속 패턴(M1')은 상기 제1 나노 패턴들(NP1)의 하부에 형성되며, 상기 제1 나노 패턴들(NP1) 및 상기 금속 패턴(M1')은 서로 동일한 폭을 가질 수 있다.
이후, 상기 제1 나노 패턴들(NP1) 및 상기 격벽 패턴(P1')을 제거할 수 있다. 상기 제1 나노 패턴들(NP1) 및 상기 격벽 패턴(P1')이 형성된 상기 베이스 기판(110)을 톨루엔 등과 같은 용액을 이용하여 초음파 분해를 통하여 제거할 수 있다.
도 3은 본 발명의 일 실시예에 따라 형성된 미세 패턴을 포함하는 표시 패널의 단면도이다.
도 3의 표시 패널은 상기 도 1 내지 도 2m에 따라 형성된 미세 패턴을 포함하며, 상기 미세 패턴은 상기 표시 패널의 편광판에 포함될 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 패널은 제1 기판(100), 제2 기판(200) 및 액정층(300)을 포함한다.
상기 제1 기판(100)은 제1 베이스 기판(110), 제1 편광판(POL1), 박막 트랜지스터(TFT), 게이트 절연층(120), 컬러 필터(CF) 및 화소 전극(PE)을 포함한다.
상기 제1 베이스 기판(110)은 투명한 절연기판이다. 예를 들어, 유리기판 또는 투명한 플라스틱 기판일 수 있다.
상기 제1 베이스 기판(110) 상에 제1 편광판(POL1)이 배치된다. 상기 제1 편광판(POL1)은 일 방향으로 연장된 복수의 금속 패턴들을 포함한다.
상기 제1 베이스 기판(110) 상에 게이트 전극(GE) 및 게이트 라인을 포함하는 게이트 패턴이 배치된다. 상기 게이트 라인은 상기 게이트 전극(GE)과 전기적으로 연결된다.
상기 게이트 절연층(120)은 상기 게이트 패턴이 배치된 상기 제1 베이스 기판(110) 상에 배치되어, 상기 게이트 라인을 커버한다. 상기 게이트 절연층(120)은 상기 게이트 패턴을 절연한다.
상기 게이트 절연층(120) 상에 반도체 패턴(SM)을 형성한다. 상기 반도체 패턴(SM)은 상기 게이트 전극(GE)과 중첩하여 배치된다.
상기 반도체 패턴(SM)이 형성된 상기 게이트 절연층(120)상에 데이터 라인, 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 패턴이 배치된다. 상기 소스 전극(SE)은 상기 반도체 패턴(SM)과 중첩하고, 상기 데이터 라인에 전기적으로 연결된다.
상기 드레인 전극(DE)은 상기 반도체 패턴(SM) 상에 상기 소스 전극(SE)으로부터 이격된다. 상기 반도체 패턴(SM)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 형성한다.
상기 게이트 전극(GE), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체 패턴(SM)은 상기 박막 트랜지스터(TFT)를 구성한다.
상기 게이트 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 컬러 필터(CF)는 상기 박막 트랜지스터(TFT)가 배치된 상기 제1 베이스 기판(110) 상에 배치된다.
상기 컬러 필터(CF)는 상기 액정층(300)을 투과하는 광에 색을 제공하기 위한 것이다. 예를 들어, 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다.
서로 인접한 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다.
예를 들어, 상기 컬러 필터(CF)는 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 서로 인접한 화소 영역의 경계에서 이격되어 형성될 수 있다. 즉, 상기 컬러 필터(CF)는 상기 제1 방향 및 상기 제2 방향으로 게이트 라인들 및 데이터 라인들을 경계로 하여 섬(island) 형태로 형성될 수 있다. 이와 달리, 상기 컬러 필터(CF)는 서로 인접한 화소 영역의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩될 수 있다.
상기 화소 전극(pixel electrode, PE)은 상기 컬러 필터(CF) 상에 배치된다.
상기 화소 전극(PE)은 콘택홀(contact hole)을 통하여, 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(PE)에는 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)을 통하여 계조 전압(grayscale voltage)이 인가된다.
상기 화소 전극(PE)은 화소 영역 내에 배치될 수 있다. 예를 들어, 상기 화소 전극(PE)은 인접하는 데이터 라인들 사이에 배치될 수 있다.
예를 들어, 상기 화소 전극(PE)은 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO), 알루미늄 도핑된 징크 옥사이드(AZO)와 같은 투명 도전체를 포함할 수 있다.
예를 들어, 상기 화소 전극(PE)은 슬릿 패턴을 가질 수 있다.
상기 제2 기판(200)은 제2 베이스 기판(210), 제2 편광판(POL2) 및 공통 전극(CE)을 포함한다.
상기 제2 베이스 기판(210)은 투명한 절연기판이다. 예를 들어, 유리기판 또는 투명한 플라스틱 기판일 수 있다.
상기 제2 베이스 기판(210) 상에 상기 제2 편광판(POL2)이 배치된다. 상기 제2 편광판(POL2)은 상기 제1 편광판(POL1)의 금속 패턴들이 연장된 방향과 교차하는 방향으로 연장된 금속 패턴들을 포함한다.
상기 공통 전극(common electrode, CE)은 상기 제2 편광판(POL2) 상에 배치된다.
상기 공통 전극(CE)에는 공통 전압(common voltage)이 인가된다.
예를 들어, 상기 공통 전극(CE) 은 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO), 알루미늄 도핑된 징크 옥사이드(AZO)와 같은 투명 도전체를 포함할 수 있다.
상기 액정층(300)은 상기 제1 기판(100) 및 상기 제2 기판(200) 사이에 배치된다.
상기 액정층(300)은 액정 분자(liquid crystal molecule)를 포함할 수 있다. 상기 액정층(300)은 상기 제1 전극 및 상기 제2 전극 사이에 인가되는 전계에 의하여 액정 분자의 배열을 조절하여 상기 화소의 광 투과율이 조절된다.
도시 하지는 않았으나, 상기 표시 패널은 상기 액정층(300)의 상기 액정 분자들을 배향하기 위한 배향막(미도시)을 포함할 수 있다.
상기 배향막은 상기 액정층(300)의 상기 액정 분자들을 프리 틸트(pre-tilt)시키기 위한 것이다.
본 발명의 실시예들에 따른 표시 패널 및 이의 제조 방법은 액정 표시 장치, 유기 발광 표시 장치 등에 적용될 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 제1, 2 기판 110, 210: 제1, 제2 베이스 기판
POL1, POL2: 제1, 제2 편광판 120: 게이트 절연층
M1, M2: 제1, 제2 금속층 P1, P2, P3: 제1, 제2, 제3 패시베이션층
NP: 자가정렬 패턴 NP1, NP2: 제1, 제2 나노 패턴들

Claims (20)

  1. 베이스 기판 상에 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 제1 패시베이션층을 형성하는 단계;
    상기 제1 패시베이션층 상에 마스크 패턴을 형성하는 단계;
    상기 제1 패시베이션층을 식각하여 역테이퍼 형상의 격벽 패턴을 형성하는 단계;
    인접하는 격벽 패턴들 사이에 블록코폴리머를 포함하는 조성물을 코팅하는 단계;
    상기 조성물을 가열하여 자가정렬(self align) 패턴을 형성하는 단계
    상기 자가정렬 패턴의 일부를 식각하는 단계; 및
    상기 자가정렬 패턴을 마스크로하여 상기 제1 금속층을 식각하여 금속 패턴을 형성하는 단계를 포함하는 미세 패턴 형성 방법.
  2. 제1항에 있어서, 상기 제1 금속층은 알루미늄(Al) 또는 알루미늄 합금(alloy)을 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제1항에 있어서, 상기 격벽 패턴은 45ㅀ 이상 내지 90ㅀ 미만의 역테이퍼 각(reverse tapered angle)을 가지는 것을 특징으로 하는 미세 패턴 형성 방법.
  4. 제1항에 있어서, 상기 블록코폴리머는 스타이렌(styrene)과 메틸메타크릴레이트(methymethacrlate)의 블록 공중합체(PS-b-PMMA), 스타이렌(styrene)과 4-(테트라-부틸디메틸실릴)옥시 스타이렌(4-(tetra-butyldimethylsilyl)oxystyrene)의 블록 공중합체(PS-b-PSSi), 스타이렌(styrene)과 디메틸실록산(dimethylsiloxane)의 블록공중합체(PS-b-PDMS) 및 스타이렌(styrene)과 비닐피롤리돈(vinylpyrrolidone)의 블록 공중합체(PS-b-PVP)로 이루어진 그룹에서 선택된 하나이상을 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  5. 제1항에 있어서, 상기 블록코폴리머의 중량평균분자량은 3,000 내지 1,000,000인 것을 특징으로 하는 미세 패턴 형성 방법.
  6. 제1항에 있어서, 상기 블록코폴리머를 포함하는 조성물은 용매를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  7. 제6항에 있어서, 상기 블록코폴리머를 포함하는 조성물은 0.5중량% 내지 20중량%의 상기 블록코폴리머 및 여분의 상기 용매를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  8. 제6항에 있어서, 상기 용매는 톨루엔(toluene), 자일렌(xylene), 프로필렌글리콜모노메틸에테르아세테이트(propylene glycol mono-methyl ether aceate, PGMEA), 프로필렌글리콜모노메틸에테르(propylene glycol mono-methyl ether, PGME), 사이클로헥산온(cyclohexanone), 에틸락테이트(ethylactate)로 이루어진 그룹에서 선택된 하나이상을 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  9. 제1항에 있어서, 상기 조성물은 상기 블록코폴리머의 유리 전이 온도(glass transition temperature, Tg) 이상의 온도로 가열되는 것을 특징으로 하는 미세 패턴 형성 방법.
  10. 제9항에 있어서, 상기 조성물은 200℃ 내지 300℃의 온도로 가열되는 것을 특징으로 하는 미세 패턴 형성 방법.
  11. 제1항에 있어서, 상기 자가정렬 패턴은 복수의 제1 나노 패턴들 및 상기 제1 나노 패턴들 사이에 배치된 제2 나노 패턴들을 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  12. 제11항에 있어서, 상기 제1 나노 패턴들 및 상기 제2 나노 패턴들은 식각 선택성이 다른 것을 특징으로 하는 미세 패턴 형성 방법.
  13. 제1항에 있어서, 상기 자가정렬 패턴의 일부는 산소(O2) 플라즈마 처리를 통하여 식각되는 것을 특징으로 하는 미세 패턴 형성 방법.
  14. 베이스 기판 상에 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 제1 패시베이션층을 형성하는 단계;
    상기 제1 패시베이션층 상에 제2 금속층을 형성하는 단계;
    상기 제2 금속층 상이 제2 패시베이션층을 형성하는 단계;
    상기 제2 패시베이션층 상에 마스크 패턴을 형성하는 단계;
    상기 제2 패시베이션층을 식각하여 패시 패턴을 형성하는 단계;
    상기 패시 패턴의 측면에 격벽 모패턴을 형성하는 단계;
    상기 격벽 모패턴을 마스크로하여 상기 제2 금속층 및 상기 제1 패시베이션층을 식각하여 역테이퍼 형상의 격벽 패턴을 형성하는 단계;
    인접하는 격벽 패턴들 사이에 블록코폴리머를 포함하는 조성물을 코팅하는 단계;
    상기 조성물을 가열하여 자가정렬(self align) 패턴을 형성하는 단계
    상기 자가정렬 패턴의 일부를 식각하는 단계; 및
    상기 자가정렬 패턴을 마스크로하여 상기 제1 금속층을 식각하여 금속 패턴을 형성하는 단계를 포함하는 미세 패턴 형성 방법.
  15. 제14항에 있어서, 상기 제1 금속층은 알루미늄(Al) 또는 알루미늄 합금(alloy)을 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  16. 제14항에 있어서, 상기 격벽 패턴은 45ㅀ 이상 내지 90ㅀ 미만의 역테이퍼 각(reverse tapered angle)을 가지는 것을 특징으로 하는 미세 패턴 형성 방법.
  17. 제14항에 있어서, 상기 블록코폴리머는 스타이렌(styrene)과 메틸메타크릴레이트(methymethacrlate)의 블록 공중합체(PS-b-PMMA), 스타이렌(styrene)과 4-(테트라-부틸디메틸실릴)옥시 스타이렌(4-(tetra-butyldimethylsilyl)oxystyrene)의 블록 공중합체(PS-b-PSSi), 스타이렌(styrene)과 디메틸실록산(dimethylsiloxane)의 블록공중합체(PS-b-PDMS) 및 스타이렌(styrene)과 비닐피롤리돈(vinylpyrrolidone)의 블록 공중합체(PS-b-PVP)로 이루어진 그룹에서 선택된 하나이상을 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  18. 제14항에 있어서, 상기 조성물은 200℃ 내지 300℃의 온도로 가열되는 것을 특징으로 하는 미세 패턴 형성 방법.
  19. 제14항에 있어서, 상기 자가정렬 패턴은 복수의 제1 나노 패턴들 및 상기 제1 나노 패턴들 사이에 배치된 제2 나노 패턴들을 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  20. 제19항에 있어서, 상기 제1 나노 패턴들 및 상기 제2 나노 패턴들은 식각 선택성이 다른 것을 특징으로 하는 미세 패턴 형성 방법.

KR1020140161671A 2014-11-19 2014-11-19 미세 패턴 형성 방법 KR20160060223A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140161671A KR20160060223A (ko) 2014-11-19 2014-11-19 미세 패턴 형성 방법
US14/718,127 US9365933B2 (en) 2014-11-19 2015-05-21 Method of forming a fine pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140161671A KR20160060223A (ko) 2014-11-19 2014-11-19 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20160060223A true KR20160060223A (ko) 2016-05-30

Family

ID=55961171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140161671A KR20160060223A (ko) 2014-11-19 2014-11-19 미세 패턴 형성 방법

Country Status (2)

Country Link
US (1) US9365933B2 (ko)
KR (1) KR20160060223A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319565B1 (ko) * 2015-01-08 2021-11-01 삼성디스플레이 주식회사 액정 표시 장치
CN113851600B (zh) 2019-01-08 2023-06-30 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
JP7516200B2 (ja) * 2020-10-09 2024-07-16 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012031818A2 (en) * 2010-09-09 2012-03-15 Asml Netherlands B.V. Lithography using self-assembled polymers
WO2012046770A1 (ja) 2010-10-07 2012-04-12 東京応化工業株式会社 ガイドパターン形成用ネガ型現像用レジスト組成物、ガイドパターン形成方法、ブロックコポリマーを含む層のパターン形成方法
WO2012175342A2 (en) * 2011-06-23 2012-12-27 Asml Netherlands B.V. Self-assemblable polymer and method for use in lithography
KR20130034778A (ko) 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
US20130209755A1 (en) * 2012-02-15 2013-08-15 Phillip Dene Hustad Self-assembled structures, method of manufacture thereof and articles comprising the same
KR102020485B1 (ko) 2013-01-11 2019-09-11 삼성디스플레이 주식회사 블록 공중합체, 그 형성 방법 및 패턴 형성 방법
US10202479B2 (en) * 2013-06-07 2019-02-12 Regents Of The University Of Minnesota Poly(cyclohexylethylene)-polyacrylate block copolymers, methods of manufacture thereof and articles comprising the same

Also Published As

Publication number Publication date
US20160138169A1 (en) 2016-05-19
US9365933B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
US9209308B2 (en) Thin film transistor, array substrate and method for manufacturing the same, display device
KR102244758B1 (ko) 표시 패널 및 이의 제조 방법
JP6572388B2 (ja) Ｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法及びｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板
US10204936B2 (en) Array substrate and method for manufacturing the same, display device
KR20160053261A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20130134448A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101362960B1 (ko) 액정표시장치와 그 제조방법
WO2018032670A1 (zh) Tft基板的制作方法
KR20160019004A (ko) 표시 패널 및 이의 제조 방법
WO2014015617A1 (zh) 阵列基板及显示装置
US9835921B2 (en) Array substrate, manufacturing method thereof and display device
US9291846B2 (en) Display panel, display apparatus including the same and method of manufacturing the same
KR100914588B1 (ko) 액정 표시 장치의 하부기판 제조방법
KR20160060223A (ko) 미세 패턴 형성 방법
WO2019056993A1 (zh) 显示面板及其制备方法和显示装置
WO2019062320A1 (zh) 阵列基板及其制备方法、显示装置
US9746711B2 (en) Pixel structure and liquid-crystal display
US20170062494A1 (en) Display device and method of fabricating the same
KR101369571B1 (ko) 어레이 기판, 그 제조 방법 및 액정 디스플레이
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20160028074A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
US9910330B2 (en) Display panel and method of manufacturing the same
KR102188065B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN105810642B (zh) 薄膜晶体管基板、其制作方法及显示面板
JP2004029386A (ja) 表示パネルおよびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid