CN107924900B - 用于有机封装衬底缩放的光刻限定的过孔 - Google Patents

用于有机封装衬底缩放的光刻限定的过孔 Download PDF

Info

Publication number
CN107924900B
CN107924900B CN201580082574.0A CN201580082574A CN107924900B CN 107924900 B CN107924900 B CN 107924900B CN 201580082574 A CN201580082574 A CN 201580082574A CN 107924900 B CN107924900 B CN 107924900B
Authority
CN
China
Prior art keywords
dielectric layer
layer
pad
over
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580082574.0A
Other languages
English (en)
Other versions
CN107924900A (zh
Inventor
A·A·埃尔谢尔比尼
H·布劳尼施
B·M·罗林斯
A·阿列克索夫
F·艾德
J·索托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107924900A publication Critical patent/CN107924900A/zh
Application granted granted Critical
Publication of CN107924900B publication Critical patent/CN107924900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例包括导电过孔和用于形成导电过孔的方法。在一个实施例中，在第一电介质层之上形成过孔焊盘，并且在第一电介质层和过孔焊盘之上形成光致抗蚀剂层。然后，实施例可以包括图案化光致抗蚀剂层以在过孔焊盘之上形成过孔开口并且将导电材料沉积到过孔开口中以在过孔焊盘之上形成过孔。然后，实施例可以包括去除光致抗蚀剂层并且在第一电介质层、过孔焊盘和过孔之上形成第二电介质层。例如，在一些实施例中，第二电介质层的顶表面形成在过孔的顶表面上方。然后，实施例可以包括使第二电介质层凹进以暴露过孔的顶部部分。

Description

用于有机封装衬底缩放的光刻限定的过孔
技术领域
本发明的实施例总体上涉及半导体器件的制造。具体而言，本发明的实施例涉及半导体封装中的互连线和过孔以及用于制造这样的器件的方法。
背景技术
用于封装设计规则的一个主要驱动因素是每层每毫米的输入/输出(I/O)密度(IO/mm/层)。I/O密度可能受过孔焊盘尺寸的限制。然而，目前的封装技术限制了可以减小过孔焊盘的尺寸的程度。由于用于通过过孔焊盘上方的电介质层创建过孔开口的激光钻孔过程，过孔焊盘需要是相对大的。激光钻孔受到最小特征尺寸和在对过孔开口进行钻孔时的激光失准的限制。例如，激光钻出的过孔开口的最小特征尺寸在使用CO2激光器时为约40μm或更大，并且层之间的失准可以是大约+/-15μm或更大。如此，过孔焊盘尺寸可能需要为大约70μm(即，40+2(15)μm)或更大。诸如UV激光器之类的替代的激光源能够更大程度地减小过孔开口，但也大大降低了产量。
图1是例示具有大焊盘尺寸的问题的封装中的互连层的一部分的平面视图。在图1中，在两个焊盘之间形成两条导电线130。过孔120形成在每个焊盘110的表面上。为了简单起见，省略了电介质层，通过该电介质层形成了过孔120。允许大过孔120和任何失准所需的焊盘110的大直径防止了在焊盘110之间添加更多的导电线130。相应地，当使用激光钻孔来形成过孔时，封装层上的有效布线密度可以小于30IO/mm。该布线密度对于诸如服务器/高性能计算(HPC)封装之类的某些封装来说是不足的。目前，为了提供足够的逸出布线密度(escape routing density)，需要使用更昂贵的技术，例如硅中介层和嵌入式硅桥。
硅中介层由于可用于硅的设计规则而实现了高布线密度，该设计规则允许显著减小的线宽和间距。硅中介层的使用允许对过孔进行光刻限定，而不是激光钻孔。这允许在过孔形成期间小的过孔和失准，其可以是大约1μm或更小。然而，硅中介层是昂贵的，特别是在用于诸如服务器/HPC管芯之类的大型管芯的情况下。通常硅中阶层也具有最大尺寸(例如，由于在硅处理中使用的光罩尺寸而为22mm×33mm)，其对于更先进的应用来说太小。
还建议使用嵌入式硅桥作为对于非常大的硅中介层而言的更廉价的替代物。然而，在封装中嵌入硅桥的添加比纯有机封装堆叠更昂贵。
因此，需要对过孔制造技术的领域进行改进。
附图说明
图1是具有激光钻孔的过孔的互连层的示意性平面视图。
图2A是根据本发明的实施例的具有形成在表面之上的晶种层的电介质层的平面视图和两个对应的截面图。
图2B是根据本发明的实施例的已经在表面之上形成导电线和过孔焊盘之后的器件的平面视图和两个对应的截面图。
图2C是根据本发明的实施例的在已经沉积并图案化第二光致抗蚀剂材料以形成过孔开口之后的器件的平面视图和两个对应的截面图。
图2D是根据本发明的实施例的已经在过孔开口中形成过孔之后的器件的平面视图和两个对应的截面图。
图2E是根据本发明的实施例的在第二光致抗蚀剂材料和晶种层的暴露部分已经被去除之后的器件的平面视图和两个对应的截面图。
图2F是根据本发明的实施例的已经在表面之上形成第二电介质层之后的器件的平面视图和两个对应的截面图。
图2G是根据本发明的实施例的在第二电介质层已经被凹进以暴露过孔的一部分之后的器件的平面视图和两个对应的截面图。
图2H是根据本发明的实施例的已经在第二电介质层之上形成晶种层之后的器件的平面视图和两个对应的截面图。
图2I是根据本发明的实施例的在第三光致抗蚀剂材料已经被沉积和图案化以在过孔上方形成焊盘之后的器件的平面视图和两个对应的截面图。
图2J是根据本发明的实施例的在第三光致抗蚀剂层和第二晶种层已经被去除之后的器件的平面视图和两个对应的截面图。
图3是根据本发明的实施例的例示了失准、最小线宽和最小间距如何有助于I/O密度的示意性平面视图。
图4A是根据本发明的实施例的具有形成在表面之上的晶种层的电介质层的平面视图和两个对应的截面图。
图4B是根据本发明的实施例的已经在表面之上形成导电线之后的器件的平面视图和两个对应的截面图。
图4C是根据本发明的实施例的在第二光致抗蚀剂材料被沉积和图案化以形成过孔开口之后的器件的平面视图和两个对应的截面图。
图4D是根据本发明的实施例的已经在过孔开口中形成过孔之后的器件的平面视图和两个对应的截面图。
图4E是根据本发明的实施例的在第一和第二光致抗蚀剂层和晶种层被去除之后的器件的平面视图和两个对应的截面图。
图4F是根据本发明的实施例的已经在表面之上形成第二电介质层之后的器件的平面视图和两个对应的截面图。
图4G是根据本发明的实施例的在第二电介质层已经被凹进以暴露过孔的一部分之后的器件的平面视图和两个对应的截面图。
图4H是根据本发明的实施例的在过孔上方形成焊盘之后的器件的平面视图和两个对应的截面图。
图5是根据本发明的实施例的例示了失准、最小线宽和最小间距如何有助于I/O密度的示意性平面视图。
图6A是根据本发明实施例的形成在电介质层之上的过孔焊盘的截面图。
图6B是根据本发明的实施例的在掩模层被沉积在第二电介质层之上并被图案化之后的器件的截面图。
图6C是根据本发明的实施例的在图案化第二电介质层以形成过孔开口之后的器件的截面图。
图6D是根据本发明的实施例的在过孔开口中形成过孔之后的器件的截面图。
图7A是根据本发明的实施例的形成在电介质层之上的过孔焊盘的截面图。
图7B是根据本发明的实施例的在具有蚀刻停止层的掩模层被沉积在第二电介质层之上之后的器件的截面图。
图7C是根据本发明的实施例的在掩模层被图案化之后的器件的截面图。
图7D是根据本发明的实施例的刻蚀停止层被图案化之后的器件的截面图。
图7E是根据本发明的实施例的在图案化第二电介质层以形成过孔开口之后的器件的截面图。
图7F是根据本发明的实施例的在过孔开口中形成过孔之后的器件的截面图。
图8是根据本发明的实施例构建的计算设备的示意图。
具体实施方式
本文描述的是包括半导体封装的系统和形成这样的半导体封装的方法。在下面的描述中，说明性实施方式的各个方面将使用本领域技术人员通常采用的术语来描述以将他们工作的实质传达给本领域的其他技术人员。然而，对于本领域技术人员来说将显而易见的是，本发明可以仅用所描述的一些方面来实践。为了解释的目的，阐述了具体的数字、材料和配置以便提供对说明性实施方式的彻底理解。然而，对于本领域技术人员来说将显而易见的是，可以在没有具体细节的情况下实践本发明。在其它实例中，省略或简化了公知的特征，以免使说明性实施方式难以理解。
各种操作将被描述为多个分立的操作，进而，以最有助于理解本发明的方式进行描述，然而，描述的顺序不应被理解为暗示这些操作一定是依赖于顺序的。具体而言，不需要以表示的顺序来执行这些操作。
如上所述，过孔的激光钻孔限制了过孔焊盘在尺寸上可以减小的程度。因此，本发明的实施例利用依赖于光刻图案化的替代过程来代替过孔的激光钻孔以限定过孔。与激光钻孔相比，光刻实现了更好的对准和更小的焊盘，这进而导致更高的I/O密度。例如，实施例允许将最小线宽和最小间距缩放到2μm或更小，并且可以包括21μm或更小的过孔焊盘尺寸。21μm的焊盘尺寸允许具有+/-7μm失准的7μm直径。
除了增加的I/O密度之外，本发明的实施例也可以提高产量。例如，用于形成过孔的基于光刻的方法允许所有过孔开口可以同时进行图案化，而不是顺序地图案化(这是激光钻孔的情况)。随着对下一代衬底的过孔数量的增加，这提供了更好的可缩放性。另外，光刻的使用允许在单个图案化操作中形成具有多个形状和/或尺寸的过孔。
在一个实施例中，通过用光刻过程代替用于过孔形成的激光钻孔来获得增加的I/O密度以在沉积下一电介质层之前在过孔焊盘上形成过孔。在形成过孔后，电介质层随后可以形成在过孔焊盘和过孔之上。电介质层可以凹进以显露过孔的顶表面，使得可以形成下一层。使用诸如此方法的过程允许用于管芯凸块或用于下一层上的标准过孔的大焊盘，但同时允许更高的布线密度，因为下一级上的焊盘可以与用于下面层上的导电迹线的空间交叠。
现在参考图2A-2J，平面视图和沿线1-1’和2-2’的对应截面图例示了根据实施例的利用光刻过程形成过孔的过程流程。现在参考图2A，本发明的实施例可以包括晶种层235，其被沉积在电介质层205的顶表面之上。通过示例的方式，电介质层205可以是聚合物材料，例如，举例来说，聚酰亚胺、环氧树脂或内建膜(BF)。在实施例中，电介质层205可以是叠置体中的一个层，该层包括用于形成内建结构的多个电介质层。如此，电介质层205可以形成在另一个电介质层之上。附加的实施例可以包括在形成叠置体的核心材料之上形成电介质层205作为第一电介质层。在实施例中，晶种层235可以是铜晶种层。
现在参考图2B，光致抗蚀剂材料285可以形成在晶种层235之上并被图案化以提供用于形成导电线230和过孔焊盘210的开口。根据实施例，光致抗蚀剂材料285的图案化可以利用光刻过程(例如，通过布线层掩模(未示出)暴露于辐射源并用显影剂显影)来实施。在光致抗蚀剂材料285已被图案化之后，可以形成过孔焊盘210和导电线230。在实施例中，过孔焊盘210和导电线230可以用电镀过程、化学镀过程等来形成。
使用光刻操作的本发明的实施例允许减小最小特征尺寸和失准。如此，当使用激光钻孔来形成过孔时，图案化特征的最小线宽L和最小间距S比其它情况更小是可能的。如此，本发明的实施例可以包括仅由所用的光刻设备限制的最小线宽L和间距S。根据实施例，最小线宽L可以小于20μm，并且最小间距S可以小于30μm。在一个特定实施例中，线宽L可以为9μm或更小，并且间距S可以为12μm或更小。根据附加的实施例，最小线宽度L和最小间距S都可以为大约2μm或更小。另外，过孔焊盘210的直径可能受到后续过孔形成过程中的失准的限制。例如，失准可以小于+/-15μm。在特定的实施例中，当最小线宽L为大约7μm并且层之间的失准M为+/-7μm时，过孔焊盘210的直径D可以为大约21μm。应当理解，根据所需的I/O密度要求和所用的光刻设备，直径D可以为大于或小于21μm。
现在参考图2C，第一光致抗蚀剂材料285被剥离，并且第二光致抗蚀剂材料286被沉积在导电线230和过孔焊盘210之上。随后，可以通过使第二光致抗蚀剂材料286通过过孔层掩模(未示出)暴露于辐射并且用显影剂显影来将过孔开口222图案化到第二光致抗蚀剂材料286中。应当理解，为了简单起见，在图2C中仅例示了单个过孔开口222，并且可以同时对多个过孔开口222进行图案化。如此，相比于需要按顺序形成的激光钻孔的过孔开口，可以增加产量。如图2C中的截面图所示，本发明的实施例包括过孔开口222，其具有大体上垂直的侧壁。应当理解，在激光钻孔操作用于形成穿过电介质层的过孔的情况下，实施例包括过孔开口222的非锥形侧壁。
如图2C中的平面视图所示，过孔222大体上为圆形。然而，附加的实施例不限于这样的配置。例如，过孔开口222可以是细长的、矩形或任何其它所需形状。根据实施例，一个或多个过孔开口222可以形成有不同的形状和/或尺寸。使用光刻图案化以形成过孔开口222允许在单个图案化操作中形成多个尺寸和形状。现在参考图2D，过孔220形成在过孔开口222中。根据实施例，过孔220可以用任何合适的沉积过程(例如电镀、化学镀等)来形成。
现在参考图2E，第二光致抗蚀剂材料286被剥离，并且晶种层235的剩余部分被去除。根据实施例，可以利用闪速蚀刻(flash etching)过程去除晶种层235。如所例示的实施例中所示，在形成第二电介质层之前形成过孔220。相比之下，上述激光钻孔过程要求在形成过孔之前形成第二电介质层。
现在参考图2F，在暴露的过孔220、焊盘210和导电线230之上形成第二电介质层206。根据实施例，第二电介质层206可以用任何合适的过程形成，例如层压或狭缝涂覆和固化。在实施例中，第二电介质层206被形成为完全覆盖过孔220的顶表面的厚度。与结晶结构上的层形成相反(例如，硅衬底)，电介质层中的每一个可能不是高度均匀的。因此，第二电介质层206可以被形成为大于过孔220的厚度，以确保跨整个衬底达到适当的厚度。在一些实施例中，第二电介质层206的厚度可以被最小化以减少在后续处理操作中暴露过孔220所需的蚀刻时间。在其它实施例中，当电介质的厚度可以很好地控制时，过孔220可以在第二电介质层206的顶表面的上方延伸。这是有利的，因为可以省略图2G中描述的后续受控的电介质去除过程。
现在参考图2G，执行一种深度受控的电介质去除过程以暴露过孔220的顶部部分，在实施例中，过孔220的顶部部分228可以暴露于第二电介质层206的上方。在实施例中，电介质去除过程可以包括湿法蚀刻、干法蚀刻(例如，等离子体蚀刻)、湿法喷砂或激光烧蚀(例如，通过使用准分子激光器)。根据附加的实施例，可以仅邻近过孔220执行深度受控的电介质去除过程。例如，第二电介质层206的激光烧蚀可以被定位为邻近过孔220的位置。
现在参考图2H，第二晶种层236可以形成在第二电介质层206的暴露部分之上。根据本发明的实施例，第二晶种层236是适于在第二电介质层206的表面上生长导电特征的晶种层。例如，第二晶种层236可以是铜晶种层。
现在参考图2I，第三光致抗蚀剂材料287被沉积和图案化以形成用于下一级导电特征的开口。根据实施例，然后可以利用合适的过程(例如电镀、化学镀等)形成下一级导电特征，如图2J所示。如所示的，第二电介质层206的凹进创建了过孔220的从第二电介质层206的顶表面突出的暴露部分228。因此，根据实施例，晶粒结构中的不连续性可以存在于过孔220与焊盘240之间的界面处。例如，过孔220的晶粒结构可以被观察为延伸到焊盘240中，如图2J所示。
根据实施例，可以在过孔220的顶表面之上形成大焊盘240。例如，当焊盘的层为最后一层时，大焊盘240可以是受控的塌陷芯片连接(C4)焊盘240。使用光刻限定的过孔220允许C4焊盘240跨越下方导电线230的顶表面。例如，在图2J中的沿线1-1'的截面视图中，焊盘240在下方层中的相邻导电线230的顶表面上方延伸。在附加的实施例中，大焊盘240可以是用于随后的布线层中的较大过孔焊盘。例如，在下层中提供的高密度布线在随后的层中可能不需要。如此，本发明的实施例可以包括形成适于与激光钻出的过孔一起使用的大焊盘240。因此，本发明的实施例可以包括由激光钻孔和光刻限定的过孔。
根据附加的实施例，类似于第一过孔焊盘210的第二过孔焊盘可以形成在过孔220的顶表面之上。在这样的实施例中，可以继续对附加层进行高密度布线。根据本发明的又一实施例，可以省略在暴露的过孔220之上形成的焊盘240。当使用线到线的第一级互连(L2LFLI)架构时，这样的实施例可能是有用的。
现在参考图3，例示了根据本发明的实施例的导电线330、过孔焊盘310和过孔320的平面视图。应当理解，为了简单起见，省略了电介质材料和随后的层。如图3所示，最小线宽为L，最小间距为S，并且掩模与掩模的失准是M。根据实施例，最坏情况最小节距由公式(L+M+S)计算。这是最坏情况的情形，因为只有单个导电线330形成在每个焊盘310之间。然而，应理解，当两条或更多条线在焊盘之间布线时，有效的I/O密度能够更高。根据实施例，最小线宽L可以小于20μm，最小间距S可以小于30μm，并且掩模与掩模的失准M可以小于15μm。在一个特定的实施例中，L为9μm，S为12μm，并且M为7μm，(L+M+S)＝28μm，这产生了大约35IO/mm的I/O密度。附加的实施例可以包括最小的线宽度L和大约2μm或更小的间距S，这允许甚至更大的I/O密度。
根据本发明的附加实施例，层之间的过孔也可以是自对准过孔。当形成自对准过孔时，可以不需要使用过孔焊盘。图4A-4H中例示了根据本发明实施例的用于形成这样的自对准过孔的过程。
现在参考图4A，本发明的实施例可以包括晶种层435，其被沉积在电介质衬底层405的顶表面之上。通过示例的方式，电介质层405可以是聚合物材料，例如，举例来说，聚酰亚胺、环氧树脂或内建膜。在实施例中，电介质层405可以是叠置体中的一个层，该叠置体包括用于形成内建结构的多个电介质层。如此，电介质层405可以形成在另一个电介质层之上。附加的实施例可以包括在核心材料之上形成电介质层405作为第一电介质层，叠置体形成在所述核心材料上。在实施例中，晶种层435可以是铜晶种层。
现在参考图4B，光致抗蚀剂材料485可以形成在晶种层435之上并且被图案化以提供用于形成导电线430的开口。与前一过程流程相反，由于随后形成的过孔焊盘将是自对准的，所以实施例可以不需要过孔焊盘。根据实施例，光致抗蚀剂材料485的图案化可以利用光刻过程(例如，通过布线层掩模(未示出)暴露于辐射源并用显影剂显影)来实施。在光致抗蚀剂材料485已被图案化后，可以形成导电线430。在实施例中，导电线430可以利用电镀过程、化学镀过程等来形成。
使用光刻操作的本发明的实施例允许减小最小特征尺寸和失准。如此，当使用激光钻孔来形成过孔时，图案化特征的最小线宽L和最小间距S比其它情况更小是可能的。如此，本发明的实施例可以包括仅由所使用的光刻设备限制的最小线宽L和间距S。根据实施例，最小线宽L可以小于20μm，最小间距S可以小于30μm。在一个特定实施例中，线宽L可以为9μm或更小，并且间距S可以为12μm或更小。根据附加的实施例，最小线宽度L和最小间距S都可以是大约2μm或更小。
现在参考图4C，施加第二光致抗蚀剂材料486，并用过孔层掩模(未示出)进行图案化以形成过孔开口422。开口的宽度需要考虑第二光致抗蚀剂材料的图案化过程中的任何失准。相应地，过孔422的宽度可以是至少最小线宽L加上光刻过程失准的两倍。在一些实施例中，除了导电线430的一部分之外，开口422的宽度显露了第一光致抗蚀剂材料485的表面。
在所例示的实施例中，第二光致抗蚀剂材料486被沉积在第一光致抗蚀剂材料485的顶表面之上，虽然实施例不限于这样的配置。例如，在沉积第二光致抗蚀剂材料486之前可以剥离第一光致抗蚀剂材料485并且可以利用闪速蚀刻过程去除晶种层435。在这样的实施例中，第二光刻材料486随后可以被直接沉积在第一电介质层405和导电线430之上。
现在参考图4D，过孔420形成在过孔开口422中。根据实施例，可以利用电镀过程、化学镀过程等形成过孔420。即使过孔开口422可能不与下面的导电线完全对准，过孔420仍将与下面的导电线430自对准，因为沉积过程(例如，电镀过程、化学镀过程等)将仅在导电线430的暴露部分之上生长。
现在参考图4E，可以去除第一和第二光致抗蚀剂材料485、486和晶种层435。例如，可以剥离光致抗蚀剂材料，并且可以利用闪速蚀刻过程去除晶种层435。
现在参考图4F，第二电介质层406沉积在第一电介质层405、导电线430和过孔420之上。根据实施例，第二电介质层406可以利用任何合适的过程来形成，例如层压或狭缝涂覆和固化。在实施例中，第二电介质层406被形成为完全覆盖过孔420的顶表面的厚度以考虑到不均匀的表面，并确保在整个衬底上达到所需的最小厚度。在一些实施例中，第二电介质层406的厚度被最小化以减少在后续处理操作中暴露过孔420所需的蚀刻时间。
现在参考图4G，深度受控的电介质去除过程被执行以暴露过孔420的顶部部分。在实施例中，过孔220的部分428可以暴露在第二电介质层406上方。在实施例中，电介质去除过程可以包括湿法蚀刻、干法蚀刻(例如，等离子体蚀刻)、湿法喷砂或激光烧蚀(例如，通过使用准分子激光器)。根据附加的实施例，可仅邻近过孔420执行深度受控的电介质去除过程。例如，第二电介质层406的激光烧蚀可以被定位为邻近过孔420的位置。
现在参考图4H，焊盘440可以形成在第二电介质层406的顶表面之上。根据实施例，焊盘440可以使用任何合适的过程来形成。例如，可以形成第二晶种层，并且可以沉积并图案化光致抗蚀剂材料，类似于在前一流程中如何形成焊盘240。在实施例中，当焊盘440的层为最后一层时，焊盘440可以是C4焊盘。使用光刻限定过孔420允许C4焊盘440跨越下方的导电线430的顶表面。例如，在沿图4H中的线1-1’的截面视图中，焊盘440在下方的层中的相邻导电线430的顶表面上方延伸。
在附加的实施例中，焊盘440可以是用于后续布线层中的较大过孔焊盘。例如，在下层中提供的高密度布线在后续层中可能不需要。如此，本发明的实施例可以包括形成适于与激光钻出的过孔一起使用的大焊盘440。相应地，本发明的实施例可以包括由激光钻孔和光刻限定的过孔。根据本发明的附加实施例，可以省略在暴露的过孔420之上形成的焊盘440。当使用L2L FLI架构时，这样的实施例可能是有用的。
现在参考图5，例示了根据本发明的实施例的导电线530、过孔540和过孔520的平面视图。应当理解，为了简单起见，省略了电介质材料和随后的层。如图5所例示，最小线宽为L，最小间距为S，并且掩模与掩模的失准为M。在自对准过孔实施例中，能够产生的最坏情况的最小节距可以取决于最小间距S的值是否大于失准M的两倍。当失准2M的两倍大于最小间距S时，最坏情况的最小节距可以用公式(2M+L)计算。当最小间距S大于失准2M的两倍时，最坏情况的最小节距可以用公式(S+L)计算。根据实施例，最小线宽L可以小于20μm，最小间距S可以小于30μm，并且掩模与掩模的失准M可以小于15μm。在一个特定实施例中，L为9μm，S为12μm，并且M为7μm，最坏情况最小节距为(max(2M,S)+L)＝23μm，其为约43IO/mm。附加的实施例可以包括最小线宽L和大约2μm或更小的间距S，这允许甚至更大的IO密度。另外，可以理解，与所例示的单路径布线相比，在过孔之间对两条或更多条线进行布线时，有效的IO密度能够更高。
本发明的附加实施例还包括在形成过孔开口之前形成第二电介质层的过程流程。然而，与使用激光钻孔创建过孔的过程不同，本发明的实施例可以利用第二电介质的等离子体蚀刻来创建过孔开口。为了利用等离子体蚀刻形成过孔开口，可能需要使用光刻来形成和图案化掩模层，从而当使用针对上述图2A-2J所例示的过程流程时，使得相同的I/O密度增加能够是可用的。在图6A-6D中例示了根据这样的实施例的用于形成过孔的过程流程。
现在参考图6A，在第一电介质层605之上形成两个焊盘610。根据实施例，第二电介质层606可以形成于第一电介质层605和焊盘610之上。例如，第二电介质层可以用任何合适的过程形成，例如层压或狭缝涂覆和固化。
现在参考图6B，本发明的实施例包括在第二电介质层之上沉积光致抗蚀剂690。根据实施例，光致抗蚀剂690随后可以被图案化以形成过孔开口622。在一些实施例中，光致抗蚀剂690可以是不透明的。在这样的实施例中，在光致抗蚀剂690下方的对准标记(未示出)可以通过激光钻孔过程显露。在显露对准标记之后，过孔层掩模(未示出)可以与对准标记对准并用于将过孔开口622图案化到光致抗蚀剂690中。
现在参考图6C，使用光致抗蚀剂690作为掩模来图案化第二电介质层606以便将过孔开口622转移到第二电介质层606中。本发明的实施例包括各向异性蚀刻过程，该各向异性蚀刻过程为第二电介质层606中的过孔开口622提供大体上垂直的侧壁。例如，利用诸如等离子蚀刻之类的干法蚀刻过程来蚀刻第二电介质层606。如图6C中所例示，干法刻蚀过程也可以蚀刻光致抗蚀剂690。相应地，本发明的实施例包括光致抗蚀剂690，该光致抗蚀剂690具有允许部分被去除同时仍然保持用于第二电介质层606的蚀刻掩模的厚度。
现在参考图6D，可以剥离剩余的光致抗蚀剂690并且可以形成过孔620、第二焊盘640和导电线630。在实施例中，晶种层(未示出)可以首先形成，然后进行金属沉积过程。例如，金属沉积过程可以是均厚化学镀过程、电镀过程等。在均厚沉积过程之后，然后可以使用光刻过程来限定焊盘640和导电线630。在实施例中，当焊盘640的层为最后一层时，焊盘640可以为C4焊盘。在附加实施例中，焊盘640可以是用于随后的布线层中的较大过孔焊盘。例如，在下层中提供的高密度布线在随后的层中可能不需要。如此，本发明的实施例可以包括形成适于与激光钻出的过孔一起使用的大焊盘640。相应地，本发明的实施例可以包括由激光钻孔和光刻限定的过孔。
根据附加实施例，类似于第一过孔焊盘610的第二过孔焊盘可以在过孔620的顶表面之上形成。在这样的实施例中，可以继续对附加层进行高密度布线。根据本发明的附加实施例，可以省略在暴露的过孔620之上形成的焊盘640。当使用L2L FLI架构时，这样的实施例可能是有用的。
本发明的实施例还可以利用过程流程，其中在形成过孔开口之前形成第二电介质层，并且硬掩模层还包括蚀刻停止层。在图7A-7F中例示了这样的实施例。
现在参考图7A，在第一电介质层705之上形成两个焊盘710。根据实施例，第二电介质层706可以形成在第一电介质层705和焊盘710之上。例如，第二电介质层可以用任何合适的过程形成，例如层压或狭缝涂覆和固化。
现在参考图7B，本发明的实施例包括在第二电介质层706之上沉积蚀刻停止层792。光致抗蚀剂791然后可以形成在蚀刻停止层792之上。根据附加实施例，蚀刻停止层792还可以被形成为位于第二电介质层706之上的包覆层。相应地，在一些实施例中，可以省略形成蚀刻停止层792的单独沉积过程。通过示例的方式，蚀刻停止层792可以是铜层。根据实施例，光致抗蚀剂791然后可以通过光致抗蚀剂791图案化以形成过孔开口722。过孔开口722可以在蚀刻停止层792处停止。在一些实施例中，光致抗蚀剂791可以是不透明的。在这样的实施例中，光致抗蚀剂791下方的对准标记(未示出)可以用激光钻孔过程显露。在显露对准标记之后，过孔层掩模(未示出)可以与对准标记对准并用于将过孔开口722图案化到DFR791中。
现在参考图7C，经图案化的光致抗蚀剂791可以用作蚀刻停止层792的蚀刻掩模。在实施例中，蚀刻停止层792可以用湿法蚀刻过程进行蚀刻。在过孔开口722被转移到蚀刻停止层792中之后，可以剥离光致抗蚀剂791，如图7D所例示的。
现在参考图7E，使用蚀刻停止层792作为掩模来图案化第二电介质层706，以将过孔开口722转移到第二电介质层706中。本发明的实施例包括各向异性蚀刻过程，该各向异性蚀刻过程为第二电介质层706中的过孔开口722提供大体上垂直的侧壁。例如，第二电介质层706用诸如等离子蚀刻之类的干法蚀刻过程进行蚀刻。由于蚀刻停止层792是不易受干法蚀刻(例如，非有机材料)的影响的材料，对先前描述的流程中所需的刻蚀进行控制不是必须的。因此，降低了在第二电介质层706中形成过孔开口722的蚀刻过程的复杂性。
现在参考图7E，可以蚀刻掉剩余的蚀刻停止层792，并且可以形成过孔720、第二焊盘740和导电线730。在实施例中，可以首先形成晶种层(未示出)，然后进行金属沉积过程。例如，金属沉积过程可以是均厚化学镀过程、电镀过程等。在均厚沉积过程之后，然后可以使用光刻过程来限定焊盘740和导电线730。在实施例中，当焊盘740的层为最后一层时，焊盘740可以为C4焊盘。在附加实施例中，焊盘740可以是用于随后的布线层中的较大过孔焊盘。根据附加实施例，类似于第一过孔焊盘710的第二过孔焊盘可形成在过孔720的顶表面之上。根据本发明的附加实施例，可以省略在暴露的过孔720之上形成的焊盘740。
根据技术参数，本发明的一些实施例将提供比其它实施例更好的I/O密度。例如，当掩模失准相对较大时，自对准过程(即，使用与图4A-4H中所例示的过程类似的实施例)在线之间需要较大的间距，以避免在相邻线上创建过孔。相应地，非自对准过程(例如，利用与图2A-2J中所例示的过程类似的过程的实施例，图6A-6D和图7A-7F)可以提供改进的I/O密度。替代地，如果失准是相对低的，则使用类似于图4A-4H中例示的自对准过程的自对准过程的实施例可以提供最高的I/O密度。
本发明实施例提供了几种优点。例如，可以两倍或更多地增加布线密度而不改变L/S要求。如此，本发明的实施例提供了层数减小(即，半个逃逸布线层)同时使用相同的工具和材料。另外，不需要新的抗蚀剂或电介质(例如光限定电介质)或与目前可用的相比更细的线和空间的光刻工具，这可以帮助降低成本。
图8例示了根据本发明的一个实施方式的计算设备800。计算设备800容纳板802。板802可以包括多个部件，包括但不限于处理器804和至少一个通信芯片806。处理器804与板802物理和电耦合。在一些实施方式中，至少一个通信芯片806也与板802物理和电耦合。在进一步的实施方式中，通信芯片806是处理器802的一部分。
根据其应用，计算设备800可以包括其它部件，这些其它部件可以或可以不与板802物理和电耦合。这些其它部件包括但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机、大容量储存设备(例如硬盘驱动器、光盘、数字多功能盘(DVD)等)。
通信芯片806实现了无线通信，以用于将数据传送到计算设备800和从计算设备800传送数据。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射来经由非固态介质传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关联的设备不包含任何电线，尽管在一些实施例中它们可能不包括任何电线。通信芯片806可以实施多种无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及它们的衍生物，以及被指定为3G、4G、5G以及更高代的任何其它无线协议。计算设备800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙等，并且第二通信芯片806可以专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备800的处理器804包括封装在处理器804内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括一个或多个器件，例如包括根据本发明的实施方式进行光刻地图案化的互连线之间的过孔的器件。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换为可以储存在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片806还包括封装在通信芯片806内的集成电路管芯。根据本发明的另一实施方式，通信芯片的集成电路管芯包括一个或多个器件，例如包括根据本发明的实施方式进行光刻地图案化的互连线之间的过孔的器件。
以上对本发明的说明性实施方式的描述包括在摘要中描述的内容，不旨在穷举或将本发明限制于所公开的精确形式。虽然为了说明的目的本文描述了本发明的特定实施方式和示例，如本领域技术人员将认识到的，在本发明的范围内可以进行各种等效的修改。
根据以上详细描述可以对本发明进行这些修改。在所附权利要求中使用的术语不应被解释为将本发明局限于说明书和权利要求中公开的特定实施方式。相反，本发明的范围将完全由所附权利要求确定，这将根据所建立的权利要求解释的原则来解释。
本发明的实施例包括形成导电过孔的方法，该方法包括：在第一电介质层之上形成过孔焊盘；在第一电介质层和过孔焊盘之上沉积光致抗蚀剂层；图案化光致抗蚀剂层以在过孔焊盘上方形成过孔开口；将导电材料沉积到过孔开口中以在过孔焊盘之上形成过孔；去除光致抗蚀剂层；在第一电介质层、过孔焊盘和过孔之上形成第二电介质层，其中，第二电介质层的顶表面形成在过孔的顶表面的上方；以及使第二电介质层凹进以暴露过孔的顶部部分。
本发明的附加实施例包括方法，其中使第二电介质层凹进包括湿法蚀刻、干法蚀刻、湿法喷砂或激光烧蚀过程。
本发明的附加实施例包括方法，其中凹进是激光烧蚀过程，并且其中，凹进仅在邻近过孔处实施。
本发明的附加实施例包括方法，还包括形成多个过孔开口。
本发明的附加实施例包括方法，其中，多个过孔开口用单一的图案化过程形成在光致抗蚀剂层中。
本发明的附加实施例包括方法，其中，多个过孔开口形成有多个形状或多个尺寸。
本发明的附加实施例包括方法，还包括在第二电介质层和过孔之上形成第二焊盘。
本发明的附加实施例包括方法，其中，第二焊盘是C4焊盘。
本发明的附加实施例包括方法，其中，第二焊盘大体上类似于过孔焊盘。
本发明的附加实施例包括方法，其中，第二焊盘足够大以通过用激光钻孔过程形成的随后形成的过孔来接触。
本发明的附加实施例包括方法，其中，过孔开口形成有大体上垂直的侧壁。
本发明的附加实施例包括一种形成导电过孔的方法，包括：在第一电介质层之上沉积第一光致抗蚀剂材料，并且图案化第一光致抗蚀剂材料以形成导电线开口；在导电线开口中形成导电线；在第一光致抗蚀剂材料、第一电介质层和导电线之上沉积第二光致抗蚀剂材料；图案化第二光致抗蚀剂材料以在导电线之上形成过孔开口；将导电材料沉积到过孔开口中以形成过孔，其中，导电材料仅沉积在暴露的导电线的部分上；去除第一光致抗蚀剂层和第二光致抗蚀剂层；在第一电介质层、导电线和过孔之上形成第二电介质层，其中，第二电介质层的顶表面形成在过孔的顶表面上方；以及使第二电介质层凹进以暴露过孔的顶部部分。
本发明的附加实施例包括方法，其中，过孔开口暴露导电线的一部分和第一光致抗蚀剂材料的一部分。
本发明的附加实施例包括方法，还包括：在沉积第二光致抗蚀剂材料之前去除第一光致抗蚀剂材料，其中，第二光致抗蚀剂材料直接沉积在第一电介质层和导电线之上。
本发明的附加实施例包括方法，其中，使第二电介质层凹进包括湿法蚀刻、干法蚀刻、湿法喷砂或激光烧蚀过程。
本发明的附加实施例包括方法，其中，凹进是激光烧蚀过程，并且其中，凹进仅在邻近过孔处实施。
本发明的附加实施例包括方法，其中，过孔开口具有大体上垂直的侧壁。
本发明的附加实施例包括方法，还包括在第二电介质层和过孔之上形成第二焊盘。
本发明的附加实施例包括形成导电过孔的方法，包括：在第一电介质层之上形成过孔焊盘；在过孔焊盘和第一电介质层之上形成第二电介质层；在第二电介质层之上沉积硬掩模层；图案化硬掩模层以在硬掩模层中形成过孔开口；通过干法蚀刻过程将硬掩模层中的过孔开口转移到第二电介质层的侧壁，其中，过孔开口的侧壁大体上是垂直的；以及将导电材料沉积到过孔开口中以形成过孔。
本发明的附加实施例包括方法，还包括：利用激光烧蚀过程将对准标记暴露在硬掩模层下方；以及使用对准标记以在图案化硬掩模层之前对硬掩模层上方的过孔图案化掩模进行对准。
本发明的附加实施例包括方法，还包括：在沉积硬掩模层之前在第二电介质层之上形成蚀刻停止层。
本发明的附加实施例包括方法，其中，蚀刻停止层是形成在第二电介质层之上的包覆层。
本发明的附加实施例包括方法，还包括：将过孔开口图案从硬掩模层转移到蚀刻停止层中；从蚀刻停止层上去除硬掩模层；以及将过孔开头图案从蚀刻停止层转移到第二电介质层中。
本发明的实施例包括电封装，其包括：第一电介质层；多个导电线，其形成在第一电介质层之上；多个过孔，其电耦合至多条导电线；第二电介质层，其形成在导电线之上且围绕多个过孔，其中多个过孔的顶部部分在第二电介质层的顶表面上方延伸；以及多个第二焊盘，其形成在第二电介质层之上，并且每个第二焊盘电耦合到多个过孔中的一个过孔，其中，多个过孔和第二焊盘之间的界面产生不连续的晶粒结构。
本发明的附加实施例包括电封装，其中，多个过孔通过形成在第一电介质层上的过孔焊盘耦合到导电线。
本发明的附加实施例包括电封装，其中，过孔具有大体上垂直的侧壁。
本发明的附加实施例包括电封装，其中，第二焊盘为C4焊盘。
本发明的附加实施例包括电封装，其中，第二焊盘大体上类似于过孔焊盘。
本发明的附加实施例包括电封装，还包括第二多个过孔，第二多个过孔包括锥形的侧壁，锥形的侧壁各自电耦合到多个第二焊盘中的一个焊盘。
本发明的附加实施例包括电封装，其中，多个过孔是线到线的第一级互连。

Claims (4)

1.一种形成导电过孔的方法，包括：
在第一电介质层之上沉积第一光致抗蚀剂材料，并且图案化所述第一光致抗蚀剂材料以形成导电线开口；
在所述导电线开口中形成导电线；
在所述第一光致抗蚀剂材料、所述第一电介质层和所述导电线之上沉积第二光致抗蚀剂材料；
图案化所述第二光致抗蚀剂材料以在所述导电线之上形成过孔开口，其中，所述过孔开口暴露所述导电线的一部分和所述第一光致抗蚀剂材料的一部分；
将导电材料沉积到所述过孔开口中以形成过孔，其中，所述导电材料仅沉积在暴露的导电线的部分上；
去除所述第一光致抗蚀剂层和所述第二光致抗蚀剂层；
在所述第一电介质层、所述导电线和所述过孔之上形成第二电介质层，其中，所述第二电介质层的顶表面形成在所述过孔的顶表面上方；
使所述第二电介质层凹进以暴露所述过孔的顶部部分；以及
在所述第二电介质层和所述过孔之上形成第二焊盘，使得所述过孔的晶粒结构延伸到所述第二焊盘中。
2.根据权利要求1所述的方法，其中，使所述第二电介质层凹进包括湿法蚀刻、干法蚀刻、湿法喷砂或激光烧蚀过程。
3.根据权利要求2所述的方法，其中，所述凹进是激光烧蚀过程，并且其中，所述凹进仅在邻近所述过孔处实施。
4.根据权利要求1所述的方法，其中，所述过孔开口具有大体上垂直的侧壁。
CN201580082574.0A 2015-09-25 2015-09-25 用于有机封装衬底缩放的光刻限定的过孔 Active CN107924900B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/052460 WO2017052647A1 (en) 2015-09-25 2015-09-25 Lithographically defined vias for organic package substrate scaling

Publications (2)

Publication Number Publication Date
CN107924900A CN107924900A (zh) 2018-04-17
CN107924900B true CN107924900B (zh) 2023-06-20

Family

ID=58386887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580082574.0A Active CN107924900B (zh) 2015-09-25 2015-09-25 用于有机封装衬底缩放的光刻限定的过孔

Country Status (3)

Country Link
US (1) US10381291B2 (zh)
CN (1) CN107924900B (zh)
WO (1) WO2017052647A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170092412A1 (en) * 2015-09-26 2017-03-30 Mathew J. Manusharow Package integrated power inductors using lithographically defined vias
US10319896B2 (en) 2017-06-29 2019-06-11 Intel Corporation Shielded interconnects
US10121679B1 (en) 2017-09-29 2018-11-06 Intel Corporation Package substrate first-level-interconnect architecture
US10672693B2 (en) 2018-04-03 2020-06-02 Intel Corporation Integrated circuit structures in package substrates
WO2023236159A1 (zh) * 2022-06-09 2023-12-14 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201007904A (en) * 2008-08-15 2010-02-16 Phoenix Prec Technology Corp Substrate having semiconductor chip embedded therein and fabrication method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049184A (ko) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7041598B2 (en) 2003-06-25 2006-05-09 Hewlett-Packard Development Company, L.P. Directional ion etching process for patterning self-aligned via contacts
US7217651B2 (en) * 2004-07-28 2007-05-15 Intel Corporation Interconnects with interlocks
US7816231B2 (en) 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
JP5849327B2 (ja) * 2006-10-02 2016-01-27 カーボン シンク インコーポレイテッド 空気から二酸化炭素を抽出するための方法および装置
US7531373B2 (en) 2007-09-19 2009-05-12 Micron Technology, Inc. Methods of forming a conductive interconnect in a pixel of an imager and in other integrated circuitry
KR20090068637A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법
US8485527B2 (en) * 2011-07-29 2013-07-16 Savant Shuffler LLC Card shuffler
KR101902402B1 (ko) 2012-04-05 2018-09-28 삼성전자 주식회사 반도체 장치의 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
CN102856213B (zh) * 2012-08-24 2014-12-10 中国兵器工业集团第二一四研究所苏州研发中心 一种基于ltcc基板薄膜多层布线制作方法
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9111931B2 (en) 2014-01-22 2015-08-18 Nanya Technology Corporation Method of forming an interconnect structure with high process margins

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201007904A (en) * 2008-08-15 2010-02-16 Phoenix Prec Technology Corp Substrate having semiconductor chip embedded therein and fabrication method thereof

Also Published As

Publication number Publication date
US20180233431A1 (en) 2018-08-16
US10381291B2 (en) 2019-08-13
CN107924900A (zh) 2018-04-17
WO2017052647A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
CN107924900B (zh) 用于有机封装衬底缩放的光刻限定的过孔
US11694951B2 (en) Zero-misalignment two-via structures
US11502037B2 (en) Zero-misalignment two-via structures using photoimageable dielectric, buildup film, and electrolytic plating
US10971416B2 (en) Package power delivery using plane and shaped vias
US11735531B2 (en) Panel level packaging for multi-die products interconnected with very high density (VHD) interconnect layers
KR20240056662A (ko) 리소그래픽으로 정의된 비아들 내의 스케일러블 임베디드 실리콘 브리지 비아 필러들 및 그 제조 방법들
US11328996B2 (en) Zero-misalignment two-via structures using photoimageable dielectric film buildup film, and transparent substrate with electroless plating
US11929330B2 (en) Lithographic cavity formation to enable EMIB bump pitch scaling
EP4356424A1 (en) Glass-based cavity and channels for cooling of embedded dies and 3d integrated modules using package substrates with glass core
US20230090350A1 (en) Lithography pillar process for embedded bridge scaling
US20240178145A1 (en) Lithographic cavity formation to enable emib bump pitch scaling
NL2031856B1 (en) Package substrate with glass core having vertical power planes for improved power delivery
US11694898B2 (en) Hybrid fine line spacing architecture for bump pitch scaling
US20220406617A1 (en) Dual sided glass interconnect dual damascene vias
US20230207436A1 (en) Via micro-modules for through mold via replacement
JP2023086551A (ja) 露光方法および露光システム
CN116387276A (zh) 具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构
KR20120128517A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant