CN112071803A - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN112071803A
CN112071803A CN202010979497.1A CN202010979497A CN112071803A CN 112071803 A CN112071803 A CN 112071803A CN 202010979497 A CN202010979497 A CN 202010979497A CN 112071803 A CN112071803 A CN 112071803A
Authority
CN
China
Prior art keywords
dielectric layer
contact plug
hole
conductor material
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010979497.1A
Other languages
English (en)
Inventor
张栋
郑祖辉
梁玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010979497.1A priority Critical patent/CN112071803A/zh
Publication of CN112071803A publication Critical patent/CN112071803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种半导体结构及其制造方法，包括提供第一介质层，第一介质层中形成有通孔，向通孔中填充导体材料，以形成通孔中的接触塞，对接触塞的上部拐角进行平滑处理，这是因为通常接触塞的结构为倒梯形，上部横向尺寸最大，因此不同接触塞的上部距离最近，容易导致错误连接造成短路，平滑接触塞的上部拐角之后，不同接触塞之间的上部距离扩大，因此扩大了接触塞之间的整体距离，降低接触塞之间错误连接导致短路的风险，降低了接触塞在施加电压之后击穿的风险，提高器件可靠性。

Description

一种半导体结构及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种半导体结构及其制造方法。
背景技术
目前，在后段(back-end-of-line，简称BEOL)工艺中，通常使用镶嵌式工艺来制作多层内连线结构，在层间介质层(Inter Layer Dielectric，ILD)内蚀刻出沟槽(Trench)和/或通孔(via)，而后在沟槽和/或通孔中填充金属构成连线结构，然而随着器件尺寸的减小，连线结构之间的距离相应减小，而连线结构的尺寸受到刻蚀工艺的限制，因此存在连线结构短路的风险。
发明内容
有鉴于此，本申请的目的在于提供一种半导体结构及其制造方法，扩大连线结构之间的距离，降低连线结构短路的风险。
为实现上述目的，本申请有如下技术方案：
一种半导体结构的制造方法，包括：
提供第一介质层；所述第一介质层中形成有通孔；
向所述通孔中填充导体材料，以形成所述通孔中的接触塞；
对所述接触塞的上部拐角进行平滑处理，以扩大不同接触塞的上部拐角之间的距离。
可选的，所述对所述接触塞的上部拐角进行平滑处理，包括：
利用平坦化工艺对所述第一介质层和所述接触塞进行处理，以平滑所述接触塞的上部拐角，且使所述接触塞凸出所述第一介质层表面；在所述平坦化工艺中，所述第一介质层的去除速率大于所述导体材料的去除速率。
可选的，所述对所述接触塞的上部拐角进行平滑处理，包括：
利用刻蚀工艺对所述第一介质层和所述接触塞进行处理，以平滑所述接触塞的上部拐角；在所述刻蚀工艺中，所述第一介质层的去除速率大于所述导体材料的去除速率。
可选的，所述接触塞的上部为拱形结构。
可选的，所述第一介质层为氧化硅和/或氮化硅，所述接触塞为铜或钨。
可选的，所述方法还包括：
在所述第一介质层上形成第二介质层；所述第二介质层中形成有与所述接触塞连接的导体结构。
可选的，所述导体结构包括通孔中的导体材料和/或沟槽中的导体材料。
本申请实施例还提供了一种半导体结构，包括：
第一介质层；所述第一介质层中形成有通孔，所述通孔中形成有导体材料的接触塞，所述接触塞的上部拐角经过平滑处理，所述平滑处理用于扩大不同接触塞的上部拐角之间的距离。
可选的，所述接触塞凸出所述第一介质层表面。
可选的，所述接触塞的上部为拱形结构。
可选的，所述第一介质层为氧化硅和/或氮化硅，所述接触塞为铜或钨。
可选的，半导体结构还包括：
所述第一介质层上的第二介质层，所述第二介质层中形成有与所述接触塞连接的导体结构。
可选的，所述导体结构包括通孔中的导体材料和/或沟槽中的导体材料。
本申请实施例提供了一种半导体结构及其制造方法，包括提供第一介质层，第一介质层中形成有通孔，向通孔中填充导体材料，以形成通孔中的接触塞，对接触塞的上部拐角进行平滑处理，这是因为通常接触塞的结构为倒梯形，上部横向尺寸最大，因此不同接触塞的上部距离最近，容易导致错误连接造成短路，平滑接触塞的上部拐角之后，不同接触塞之间的上部距离扩大，因此扩大了接触塞之间的整体距离，降低接触塞之间错误连接导致短路的风险，降低了接触塞在施加电压之后击穿的风险，提高器件可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本申请实施例半导体结构的制造方法的流程示意图；
图2-7示出了根据本申请实施例的制造方法形成半导体结构过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，可以在层间介质层中形成沟槽和/或通孔，而后在沟槽和/或通孔中填充金属构成连线结构，然而，发明人研究发现，刻蚀得到的通孔往往呈现倒梯形结构，其开口的尺寸较大，底部尺寸较小，这样在通孔中填充的金属结构也呈现倒梯形结构，其上部横向尺寸最大，不同金属结构的上部距离也最近，容易导致错误连接造成短路，且上部距离较小时，在器件工作时容易被击穿。
随着半导体器件的尺寸的逐渐减小，连线结构之间的间距也在逐渐减小，而连线结构的尺寸受到刻蚀工艺的限制，因此存在连线结构短路的风险，以及在工作时存在击穿的风险。
基于以上技术问题，本申请实施例提供了一种半导体结构及其制造方法，包括提供第一介质层，第一介质层中形成有通孔，向通孔中填充导体材料，以形成通孔中的接触塞，对接触塞的上部拐角进行平滑处理，这是因为通常接触塞的结构为倒梯形，上部横向尺寸最大，因此不同接触塞的上部距离最近，容易导致错误连接造成短路，平滑接触塞的上部拐角之后，不同接触塞之间的上部距离扩大，因此扩大了接触塞之间的整体距离，降低接触塞之间错误连接导致短路的风险，降低了接触塞在施加电压之后击穿的风险，提高器件可靠性。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-7对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种半导体结构的制造方法的流程图，该方法包括以下步骤：
S01，提供第一介质层300，第一介质层300中形成有通孔，参考图2和图3所示。
本申请实施例中，第一介质层300可以为形成有连线结构的层间介质层，层间介质层可以形成与衬底100之上，层间介质层和衬底100之间可以形成有隔离层200，隔离层200中可以形成有其他器件结构，也可以不形成有其他器件结构。
衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。
第一介质层300的材料可以为氧化硅、氮化硅等中的至少一种。在第一介质层300中可以形成有通孔，通孔可以贯穿第一介质层300，通孔是通过刻蚀得到，刻蚀工艺可以是干法刻蚀工艺，通孔可以呈现倒梯形结构，其开口位置的尺寸较大，而底部尺寸较小，这种结构有利于在通孔中填充金属材料。
S02，向通孔中填充导体材料，以形成通孔中的接触塞301，参考图3和图4所示。
本申请实施例中，在第一介质层300中形成通孔后，可以向通孔中填充导体材料，以使通孔中形成接触塞301，接触塞301可以用于连接第一介质层300的下层结构和第一介质层300的上层结构。导体材料可以为金属材料，也可以为其他可以导电的材料，例如可以为铜或钨材料。
由于通孔为倒梯形结构，则在通孔中填充的接触塞301也呈现倒梯形结构，即在上部的横向尺寸较大，而在下部的横向尺寸较小，则不同的接触塞301之间上部的横向距离最小。
向通孔中填充导体材料，可以具体为，沉积导体材料，而后利用平坦化工艺去除第一介质层300上表面的导体材料，从而得到在通孔中的接触塞301。平坦化工艺可以为化学机械研磨(CMP)工艺。
图4所示为本申请实施例提供的一种半导体结构的俯视图，图3所示为结构为图4所示的半导体结构沿AA向的剖视图，从图4可以看出，在接触塞301的上部，接触塞301之间沿不同方向的距离分别为a1、b1和c1。
S03，对接触塞301的上部拐角进行平滑处理，以扩大不同接触塞的上部拐角之间的距离，参考图5和图6所示。
在通孔中形成接触塞301之后，可以对接触塞301的上部拐角进行平滑处理，这样接触塞301的上部尺寸减小，不同的接触塞301的上部拐角之间的距离增大，从而增大了不同的接触塞301之间的整体距离，降低短路的风险以及击穿的风险。参考图6所示，为本申请实施例中另一种半导体结构的俯视图，图5所示为图6中的半导体结构沿AA向的剖视图，其中，接触塞301的上部沿不同方向的距离从a1、b1和c1(虚线所示为平滑之前的接触塞301的位置，其距离分别为a1、b1和c1)调整为a2、b2和c2，且a2小于a1，b2小于b1，c2小于c1，由此可见，接触塞301之间的距离有所降低。
具体的，可以利用平坦化工艺对第一介质层300和接触塞301进行处理，以平滑接触塞301的上部拐角，其中，在平坦化工艺中，第一介质层300的去除速率大于导体材料的去除速率，从而在平坦化工艺后，导体材料保留较多从而凸出第一介质层300的上表面，且由于第一介质层300表面刻蚀较快，平坦化工艺过程中会逐渐暴露接触塞301的上部侧壁，而后对接触塞301的上部侧壁进行刻蚀，从而平滑接触塞301的上部拐角。其中，平坦化工艺可以为化学机械研磨工艺，第一介质层300的去除速率和导体材料的去除速率可以通过对研磨液的调配而控制。
具体的，也可以利用刻蚀工艺对第一介质层300和接触塞301进行处理，以平滑接触塞301的上部拐角，其中，在刻蚀工艺中，第一介质层300的去除速率大于导体材料的去除速率，从而在刻蚀工艺后，导体材料保留较多从而凸出第一介质层300的上表面，且由于第一介质层300表面刻蚀较快，刻蚀工艺过程中会逐渐暴露接触塞301的上部侧壁，而后对接触塞301的上部侧壁进行刻蚀，从而平滑接触塞301的上部拐角。其中，刻蚀工艺可以为干法刻蚀，具体的，可以为等离子体刻蚀，等离子体刻蚀过程中，第一介质层300的去除速率和导体材料的去除速率可以通过对刻蚀气体的调配而控制。
接触塞301的上部拐角被平滑后，可以呈现棱角，也可以呈现为圆角，接触塞301的上部可以为拱形结构，在不增加刻蚀工艺难度的前提下，保证纵向的尺寸，同时降低接触塞301上部的横向尺寸，利于降低不同接触塞301之间的距离。
在对接触塞301的上部拐角进行平滑处理后，还可以在第一介质层300上形成第二介质层400，并在第二介质层400中形成与接触塞301连接的导体结构，具体的，可以对第二介质层400进行刻蚀，形成贯穿第二介质层400的沟槽和/或通孔，之后在第二介质层400中的沟槽和/或通孔中填充导体材料，作为第二介质层400中的导体结构。其中，贯穿第二介质层400的沟槽和/或通孔可以与第一介质层300中的接触塞301对齐，从而使导体结构与接触塞301连接。
本申请实施例提供了一种半导体结构的制造方法，包括提供第一介质层，第一介质层中形成有通孔，向通孔中填充导体材料，以形成通孔中的接触塞，对接触塞的上部拐角进行平滑处理，这是因为通常接触塞的结构为倒梯形，上部横向尺寸最大，因此不同接触塞的上部距离最近，容易导致错误连接造成短路，平滑接触塞的上部拐角之后，不同接触塞之间的上部距离扩大，因此扩大了接触塞之间的整体距离，降低接触塞之间错误连接导致短路的风险，提高器件可靠性。
基于以上半导体结构的制造方法，本申请实施例还提供了一种半导体结构，参考图7所示，包括：
第一介质层；所述第一介质层中形成有通孔，所述通孔中形成有导体材料的接触塞，所述接触塞的上部拐角经过平滑处理，所述平滑处理用于扩大不同接触塞的上部拐角之间的距离。
可选的，所述接触塞凸出所述第一介质层表面。
可选的，所述接触塞的上部为拱形结构。
可选的，所述第一介质层为氧化硅和/或氮化硅，所述接触塞为铜或钨。
可选的，半导体结构还包括：
所述第一介质层上的第二介质层，所述第二介质层中形成有与所述接触塞连接的导体结构。
可选的，所述导体结构包括通孔中的导体材料和/或沟槽中的导体材料。
本申请实施例提供了一种半导体结构，包括第一介质层，第一介质层中形成有通孔，通孔中形成有导体材料的接触塞，接触塞的上部拐角经过平滑处理，这是因为通常接触塞的结构为倒梯形，上部横向尺寸最大，因此不同接触塞的上部距离最近，容易导致错误连接造成短路，平滑接触塞的上部拐角之后，不同接触塞之间的上部距离扩大，因此扩大了接触塞之间的整体距离，降低接触塞之间错误连接导致短路的风险，降低了接触塞在施加电压之后击穿的风险，提高器件可靠性。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (10)

1.一种半导体结构的制造方法，其特征在于，包括：
提供第一介质层；所述第一介质层中形成有通孔；
向所述通孔中填充导体材料，以形成所述通孔中的接触塞；
对所述接触塞的上部拐角进行平滑处理，以扩大不同接触塞的上部拐角之间的距离。
2.根据权利要求1所述的方法，其特征在于，所述对所述接触塞的上部拐角进行平滑处理，包括：
利用平坦化工艺对所述第一介质层和所述接触塞进行处理，以平滑所述接触塞的上部拐角，且使所述接触塞凸出所述第一介质层表面；在所述平坦化工艺中，所述第一介质层的去除速率大于所述导体材料的去除速率。
3.根据权利要求1所述的方法，其特征在于，所述对所述接触塞的上部拐角进行平滑处理，包括：
利用刻蚀工艺对所述第一介质层和所述接触塞进行处理，以平滑所述接触塞的上部拐角；在所述刻蚀工艺中，所述第一介质层的去除速率大于所述导体材料的去除速率。
4.根据权利要求1-3任意一项所述的方法，其特征在于，所述接触塞的上部为拱形结构。
5.根据权利要求1-3任意一项所述的方法，其特征在于，所述第一介质层为氧化硅和/或氮化硅，所述接触塞为铜或钨。
6.根据权利要求1-3任意一项所述的方法，其特征在于，还包括：
在所述第一介质层上形成第二介质层；所述第二介质层中形成有与所述接触塞连接的导体结构。
7.根据权利要求6所述的方法，其特征在于，所述导体结构包括通孔中的导体材料和/或沟槽中的导体材料。
8.一种半导体结构，其特征在于，包括：
第一介质层；所述第一介质层中形成有通孔，所述通孔中形成有导体材料的接触塞，所述接触塞的上部拐角经过平滑处理，所述平滑处理用于扩大不同接触塞的上部拐角之间的距离。
9.根据权利要求8所述的半导体结构，其特征在于，所述接触塞的上部为拱形结构。
10.根据权利要求8所述的半导体结构，其特征在于，还包括：
所述第一介质层上的第二介质层，所述第二介质层中形成有与所述接触塞连接的导体结构。
CN202010979497.1A 2020-09-17 2020-09-17 一种半导体结构及其制造方法 Pending CN112071803A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010979497.1A CN112071803A (zh) 2020-09-17 2020-09-17 一种半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010979497.1A CN112071803A (zh) 2020-09-17 2020-09-17 一种半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN112071803A true CN112071803A (zh) 2020-12-11

Family

ID=73681717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010979497.1A Pending CN112071803A (zh) 2020-09-17 2020-09-17 一种半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112071803A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599474A (zh) * 2020-12-21 2021-04-02 维沃移动通信(重庆)有限公司 闪存器件制作方法、闪存器件及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030114000A1 (en) * 2001-12-18 2003-06-19 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
US20070077726A1 (en) * 2005-09-30 2007-04-05 Masavuki Moriva Semiconductor device and fabrication method therefor
US20130320453A1 (en) * 2012-06-01 2013-12-05 Abhijit Jayant Pethe Area scaling on trigate transistors
US20140151893A1 (en) * 2012-12-04 2014-06-05 Boyan Boyanov Semiconductor interconnect structures
CN104992910A (zh) * 2015-06-24 2015-10-21 武汉新芯集成电路制造有限公司 一种金属突刺混合键合方法
US20180254216A1 (en) * 2010-02-16 2018-09-06 Deca Technologies Inc. Semiconductor device and method of packaging

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030114000A1 (en) * 2001-12-18 2003-06-19 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
US20070077726A1 (en) * 2005-09-30 2007-04-05 Masavuki Moriva Semiconductor device and fabrication method therefor
TW200721382A (en) * 2005-09-30 2007-06-01 Spansion Llc Semiconductor device and fabrication method therefor
US20180254216A1 (en) * 2010-02-16 2018-09-06 Deca Technologies Inc. Semiconductor device and method of packaging
US20130320453A1 (en) * 2012-06-01 2013-12-05 Abhijit Jayant Pethe Area scaling on trigate transistors
US20140151893A1 (en) * 2012-12-04 2014-06-05 Boyan Boyanov Semiconductor interconnect structures
CN104992910A (zh) * 2015-06-24 2015-10-21 武汉新芯集成电路制造有限公司 一种金属突刺混合键合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599474A (zh) * 2020-12-21 2021-04-02 维沃移动通信(重庆)有限公司 闪存器件制作方法、闪存器件及电子设备

Similar Documents

Publication Publication Date Title
US10957584B2 (en) Structure and method to improve FAV RIE process margin and electromigration
US10236213B1 (en) Gate cut structure with liner spacer and related method
CN106033741B (zh) 金属内连线结构及其制作方法
TWI686880B (zh) 半導體裝置和其製造方法
TW201703200A (zh) 具有穿經基體互連體及微電氣機械系統（ｍｅｍｓ）裝置之電子系統
EP3229263A1 (en) Semiconductor device and fabrication method thereof
CN111162048A (zh) 具有贯穿硅通路的半导体器件及其制造方法
KR102024971B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20170096690A (ko) 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US9837305B1 (en) Forming deep airgaps without flop over
US8835306B2 (en) Methods for fabricating integrated circuits having embedded electrical interconnects
US20070224775A1 (en) Trench isolation structure having an expanded portion thereof
CN111834290A (zh) 制造集成电路器件的方法
CN112071803A (zh) 一种半导体结构及其制造方法
US10833149B2 (en) Capacitors
US20080174027A1 (en) Semiconductor interconnect structure with rounded edges and method for forming the same
US6794304B1 (en) Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process
US11562974B2 (en) Hybrid bonding structure and method of fabricating the same
CN113451395B (zh) 半导体结构及其形成方法
CN113421850A (zh) 电路
US20200286780A1 (en) Fabricating vias with lower resistance
US20180108567A1 (en) Semiconductor device and a method for forming a semiconductor device
US9202746B2 (en) Integrated circuits with improved gap fill dielectric and methods for fabricating same
CN111668179B (zh) 半导体结构
TWI801614B (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination