CN111668179B

CN111668179B - 半导体结构

Info

Publication number: CN111668179B
Application number: CN202010568127.9A
Authority: CN
Inventors: 方晓培; 黄永泰; 游馨; 郭东龙; 夏勇
Original assignee: Fujian Jinhua Integrated Circuit Co Ltd
Current assignee: Fujian Jinhua Integrated Circuit Co Ltd
Priority date: 2020-06-19
Filing date: 2020-06-19
Publication date: 2022-03-29
Anticipated expiration: 2040-06-19
Also published as: CN114388465A; CN111668179A

Abstract

本发明提出一种特殊形状的半导体结构。特征在于在两个倒L型的接触结构之间形成多层的电介质层，其中下方的电介质层与上方的电介质层材质不同，且下方电介质层优选由低电介质系数的材料构成。此材料的搭配下可以降低半导体结构的电阻电容延迟(RC delay)。此外，两个倒L型的接触结构具有特殊的形状，此形状有助于稳固形成在两个倒L型的接触结构之间的第一电介质层与第二电介质层，并且提升半导体结构的稳定性。

Description

半导体结构

技术领域

本发明有关于半导体领域，尤其是一种具有多层的凹陷电介质层的半导体结构，具有降低导电组件之间电阻电容延迟(RC delay)的功效。

背景技术

由于半导体组件朝向高密度化发展，单元面积内的组件尺寸不断减小。半导体组件因其尺寸小，功能多和/或制造成本低而广泛用于电子工业。半导体组件分为储存逻辑数据的半导体组件，操作、处理逻辑数据操作的半导体逻辑组件，或是同时具有半导体储存组件的功能和半导体逻辑组件和/或其他半导体组件功能的混合半导体组件。

随着半导体工艺之线宽不断缩小，半导体组件之尺寸不断地朝微型化发展，然而，由于目前半导体工艺之线宽微小化至一定程度后，具金属栅极之半导体结构的整合工艺亦浮现出更多挑战与瓶颈。

发明内容

本发明提供一种半导体结构，包含衬底，两倒L型接触结构，位于所述衬底上，第一电介质层与第二电介质层，位于所述两倒L型接触结构之间，其中所述第二电介质层位于所述第一电介质层上。

可选的，其中所述每一个倒L型接触结构包含有竖直部以及水平部。

可选的，其中所述两倒L型接触结构的两个水平部，位于所述两倒L型接触结构的两竖直部之间。

可选的，其中所述水平部位于所述竖直部的顶部。

可选的，其中所述第二电介质层的顶面与所述水平部的顶面齐平。

可选的，其中所述第二电介质层的侧面与所述水平部的侧面以及所述第一电介质层的侧面切齐。

可选的，其中所述第二电介质层的顶面低于所述水平部的顶面。

可选的，其中更包含有一第三电介质层，覆盖于所述第二电介质层与所述水平部上，并且与所述第二电介质层与所述水平部直接接触，其中所述第二电介质层与所述水平部将所述第三电介质层与所述第一电介质层隔开。

可选的，更包含有一浅沟渠隔离结构，位于所述衬底中，其中所述两倒L型接触结构位于所述浅沟渠隔离结构的两侧。

可选的，其中更包含有一第四电介质层，位于所述第一电介质层与所述沟渠隔离结构之间。

可选的，其中位于所述两倒L型接触结构之间的所述第一电介质层与所述第二电介质层，位于所述浅沟渠隔离结构上。

可选的，其中位于所述两倒L型接触结构之间的所述第二电介质层完全位于所述浅沟渠隔离结构上

可选的，其中所述第一电介质层包含有一凹陷顶面，且其中所述第二电介质层位于所述第一电介质层凹陷内。

可选的，其中所述第一电介质层包含低电介质系数材质，所述第一电介质层的电介质系数低于5。

可选的，其中所述第二电介质层包含氮化硅。

可选的，其中所述任一个倒L型接触结构具有弧边外侧壁。

附图说明

图1、图2、图3、图4、图6绘示本发明第一实施例之制作方法的步骤示意图。

图5绘示本发明另一实施例之半导体结构的结构示意图。

图7绘示本发明第二实施例之半导体结构的结构示意图。

图8绘示本发明第三实施例之半导体结构的结构示意图。

其中，附图标记说明如下：

100 衬底

101 主动区域(鳍状结构)

102 浅沟渠隔离

104 导电层

105 光致抗蚀剂

110 接触结构

110A 竖直部

110B 水平部

110S 外侧壁

200 第一电介质层

300 第二电介质层

400 第三电介质层

500 第四电介质层

W1 宽度

W2 宽度

具体实施方式

下文已揭露足够的细节俾使所述领域的技术人员得以具以实施。再者,一些本领域技术人员熟知的对象结构与操作流程不再多加详述。当然,本发明中亦可应用其他的实施例,或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性及电性上的改变。

同样的,附图的实施例仅为示意且为清楚描述部分细节并未完全依照比例绘制。此外,为求简易明确,当多个实施例具有部分相近的特征时,此相近特征将以同样的实质标记表示。

请参考图1、图2、图3、图4、图6，其绘示本发明第一实施例之制作方法的步骤示意图。首先，如图1所示，提供一衬底100。衬底100可以是具有半导体材料的衬底，例如是硅衬底(silicon substrate)、磊晶硅(epitaxial silicon substrate)、硅锗半导体衬底(silicon germanium substrate)、碳化硅衬底(silicon carbide substrate)或硅覆绝缘(silicon-on-insulator，SOI)衬底等，也可以是具有非半导体材质之衬底，例如是玻璃衬底(glass substrate)，但不以此为限。此外，可预先于衬底100选择性地形成至少一个浅沟渠隔离(shallow trench isolation，STI)102，以藉由浅沟渠隔离102定义出各主动区域101。其中，各主动区域101可以是鳍状结构，或是包含有各种电子组件的区域(例如二极管、源极/漏极等)的区域，位于各浅沟渠隔离102旁。浅沟渠隔离102的材质例如为氧化硅，但不以此为限。

衬底100上形成有图案化的第一电介质层200，以及导电层104覆盖在第一电介质层200上。导电层104的材质例如为金属，例如钨、钴、铜、铝，或是其他导电材质，。其中第一电介质层200在浅沟渠隔离102分别各有一凹槽(图未示出)，然后导电层104再填入各所述凹槽中，导电层104接触浅沟渠隔离102旁的主动区域104。然后再形成一图案化光致抗蚀剂105于导电层104上。

其中，第一电介质层200于衬底100上。值得注意的是，本实施例中，第一电介质层200的材质例如为低电介质系数材料，其中第一电介质层200的电介质常数小于5，但不限于此。

本优选实施例中，第一电介质层200的材质例如为低电介质系数材料，常见的低电介质系数材质包含SiLK(Dow Chemical开发的一种低电介质系数材料)、多孔SiLK、Fox(DowCorning开发的基于HSQ的低电介质系数材料)、MSQ(methylsilsesquioxane，一种硅基高分子材料)、多孔MSQ、Nanoglass(Nanopore同Honeywell推出的基于气凝胶的低电介质系数材料)、HOSP(Honeywell推出的基于有机物和硅氧化物的混合体的低电介质系数材料)、BlackDiamond(应用材料公司推出的基于化学气相沉积碳搀杂氧化硅的低电介质系数材料)、Coral(Novellus推出的基于化学气相沉积碳搀杂氧化硅的低电介质系数材料)、Aurora(ASM International推出的基于化学气相沉积碳搀杂氧化硅的低电介质系数材料)等，但不限于此。

如图2所示，进行蚀刻步骤，移除部分的导电层104，后续再移除光致抗蚀剂105以及部份的第一电介质层200。因此形成如图2所示的结构。此处将剩余的导电层104定义为接触结构110，因此本发明的接触结构110也位于浅沟渠隔离102的两侧。根据上述图1到图2所述的步骤，本发明所述的接触结构110，是先全面性在衬底10上形成第一电介质层200以及导电层104，然后再进行蚀刻方式移除导电层104之后，以形成接触结构110。值得注意的是，本发明所述的接触结构110为一倒L型结构。详细而言，包含有一竖直部110A以及一位于竖直部110A上方的水平部110B，也就是说，水平部110B位于竖直部110A的顶部。其中，水平部110B突出竖直部110A左右两个侧边的其中一个侧边，而并未突出竖直部110A的另外一个侧边。因此从图1来看，接触结构110呈现倒L型的结构。此外，优选来看，两个接触结构110对称排列，也就是说以垂直线(或是浅沟渠隔离102的中垂线)为中心呈现左右镜像排列，因此一个接触结构110的水平部110B的突出部分会靠近另外一个接触结构110的水平部110B的突出部分。换句话说，沿着水平方向来看，两个接触结构110的共两个水平部110B，会位于两个接触结构110的两个竖直部110A之间。

此外，如图2所示，在形成接触结构110时，接触结构的外侧壁110S(也就是远离水平部110B的突出部分的那一侧壁)可能因为蚀刻工艺的关系，导致任一个接触结构110的外侧壁110S呈现弧面，也就是说外侧壁110S并非沿着竖直面延伸。此实施例也属于本发明的涵盖范围内。

如图3所示，对第一电介质层200进行一回蚀刻工艺，例如是一干蚀刻工艺、湿蚀刻工艺或是依序进行干蚀刻工艺及湿蚀刻工艺，以移除部分的第一电介质层200，并使部分接触结构110自第一电介质层200中暴露出。也就是说，第一电介质层200仅覆盖各接触结构110的下半部，并且，第一电介质层200的产生一凹陷的顶面。

接着，如图4所示，在衬底100上全面地形成一第二电介质层300，覆盖接触结构110及第一电介质层200。详言之，可全面型地于衬底100及第一电介质层200上覆盖一第二电介质材料层(未绘示)，第二电介质材料层可选择与第一电介质层210不同的材质，例如为氮化硅。由于第一电介质层200具有凹陷顶面，因此第二电介质层300将会位于第一电介质层200的凹陷顶面上(或是，第二电介质层300位于第一电介质层200的凹陷内)。其后，则再操作另一平坦化工艺，例如是化学机械抛光工艺或蚀刻工艺，以形成第4图所示的第二电介质层300。

申请人发现，第一电介质层200的材质选用低电介质系数的材料，其中所述低电介质系数的电介质系数小于5，而第二电介质层300的材料选择不同于第一电介质层200的材料(例如选用氮化硅)，两层不同的材料搭配可以降低整体半导体结构的电阻电容延迟(RCdelay)，因此可以提高半导体结构的质量。另外，本发明中接触结构110被制作成倒L型，因此第一电介质层200形成后，第一电介质层200可以被稳定地固定在两个相邻的接触结构110之间，且部分的第一电介质层200被接触结构110的水平部110B所覆盖住。如此一来，后续填入两接触结构110之间的第二电介质层300与第一电介质层200之间的结合也会更紧密，提高组件的可靠性。

在本优选实施例中，如图4所示，当第二电介质层300形成之前，由于会经过平坦化步骤或是蚀刻工艺，因此第二电介质层300形成后，第二电介质层300的顶面可能会与接触结构110的水平部110B的顶面齐平。或是在本发明的另一优选实施例中，如图5所示，第二电介质层300的顶面可能会低于接触结构110的水平部110B的顶面，上述两实施例皆属于本发明的涵盖范围内。

另外，由于接触结构110位于浅沟渠隔离102的两侧，因此位于两个接触结构110之间的第一电介质层200以及第二电介质层300都位于浅沟渠隔离102上方。其中优选而言，浅沟渠隔离102的宽度(例如图4的宽度W1)大于第二电介质层300的宽度(例如图4的宽度W2)。因此，第二电介质层300将完全位于浅沟渠隔离102上方，也就是说，从俯视图来看，第二电介质层300并未超出浅沟渠隔离102的范围。但上述实施例仅为本发明的其中一优选实施例，而在本发明的其他实施例中则不限于此。

接下来如图6所示，在后续步骤中，可以形成一第三电介质层400，覆盖在水平部110B上以及覆盖在第二电介质层300上。其中第三电介质层400的材质可能包含氧化硅、氮化硅、氮氧化硅等，但不限于此。后续步骤中，可以在第三电介质层400中形成其他组件(例如其他的接触结构等)电性连接接触结构110，此属于本领域的公知技术，在此不多加说明。

在本发明的另一实施例中，请参考图7，图7绘示本发明第二实施例之半导体结构的结构示意图。在本实施例中，可以在衬底100上额外形成有第四电介质层500，位于两接触结构110之间，且位于浅沟渠隔离102以及第一电介质层200之间。第四电介质层500有助于加强第一电介质层200与衬底100或是浅沟渠隔离102之间的附着性，达到稳固半导体结构的功效。

在本发明的另一实施例中，请参考图8，图8绘示本发明第三实施例之半导体结构的结构示意图。本实施例中，由于可能产生蚀刻误差的关系，导致左右两个接触结构110沿着中垂线(图未示)并不对称，也就是左右两边的外侧壁110S形状并不相同。除此之外，本实施例中的弧状外侧壁110S的范围较第一优选实施例的弧状外侧壁更长，本实施例中弧状外侧壁110S的底端(也就是弧边与垂直边的交界处)低于第一电介质层200的最高顶面(如图8的虚线表示)。此外，本实施例中，水平部110B的侧边、第一电介质层200的侧边以及第二电介质层300的侧边在垂直方向上对齐。另外，第三电介质层400覆盖在水平部110B与第二电介质层300上，并且直接接触第二电介质层300与水平部110B，其中水平部110B与第二电介质层300将第一电介质层200与第三电介质层400隔开。此结构也属于本发明的涵盖范围内。

综上所述，本发明提出一种特殊形状的半导体结构。特征在于在两个倒L型的接触结构之间形成多层的电介质层。其中下方的电介质层与上方的电介质层材质不同，且下方电介质层优选由低电介质系数的材料构成。此材料的搭配下可以降低半导体结构的电阻电容延迟(RC delay)。此外，两个倒L型的接触结构具有特殊的形状，此形状有助于稳固形成在两个倒L型的接触结构之间的第一电介质层与第二电介质层，并且提升半导体结构的稳定性。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种半导体结构，包含：

衬底；

两倒L型接触结构，位于所述衬底上，所述每一个倒L型接触结构包含有竖直部以及水平部，所述两倒L型接触结构的两个水平部位于所述两倒L型接触结构的两个竖直部之间；

第一电介质层与第二电介质层，位于所述两倒L型接触结构之间，其中所述第二电介质层位于所述第一电介质层上；

浅沟渠隔离结构，位于所述衬底中，其中所述两倒L型接触结构位于所述浅沟渠隔离结构的两侧的所述衬底上。

2.根据权利要求1所述的半导体结构,其特征在于，其中所述倒L型接触结构的所述水平部位于所述竖直部的顶部。

3.根据权利要求1所述的半导体结构,其特征在于，其中所述第二电介质层的侧面与所述水平部的侧面以及所述第一电介质层的侧面切齐。

4.根据权利要求1所述的半导体结构,其特征在于，其中所述第二电介质层的顶面低于所述水平部的顶面。

5.根据权利要求1所述的半导体结构,其特征在于，其中更包含有一第三电介质层，覆盖于所述第二电介质层与所述水平部上，并且与所述第二电介质层与所述水平部直接接触，其中所述第二电介质层与所述水平部将所述第三电介质层与所述第一电介质层隔开。

6.根据权利要求1所述的半导体结构,其特征在于，其中更包含有一第四电介质层，位于所述第一电介质层与所述沟渠隔离结构之间。

7.根据权利要求1所述的半导体结构,其特征在于，其中位于所述两倒L型接触结构之间的所述第一电介质层与所述第二电介质层，位于所述浅沟渠隔离结构上。

8.根据权利要求1所述的半导体结构,其特征在于，其中位于所述两倒L型接触结构之间的所述第二电介质层完全位于所述浅沟渠隔离结构上。

9.根据权利要求1所述的半导体结构,其特征在于，其中所述第一电介质层包含有一凹陷顶面，且其中所述第二电介质层位于所述第一电介质层凹陷内。

10.根据权利要求1所述的半导体结构,其特征在于，其中所述第一电介质层包含低电介质系数材质，所述第一电介质层的电介质系数低于5。

11.根据权利要求1所述的半导体结构,其特征在于，其中所述第二电介质层包含氮化硅。

12.根据权利要求1所述的半导体结构,其特征在于，其中所述任一个倒L型接触结构具有弧边外侧壁。

13.根据权利要求12所述的半导体结构,其特征在于所述两个倒L型接触结构的所述弧边外侧壁的形状不相同。