KR102024971B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR102024971B1
KR102024971B1 KR1020150168006A KR20150168006A KR102024971B1 KR 102024971 B1 KR102024971 B1 KR 102024971B1 KR 1020150168006 A KR1020150168006 A KR 1020150168006A KR 20150168006 A KR20150168006 A KR 20150168006A KR 102024971 B1 KR102024971 B1 KR 102024971B1
Authority
KR
South Korea
Prior art keywords
metal line
trench
sub
dielectric layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150168006A
Other languages
English (en)
Other versions
KR20170010710A (ko
Inventor
신치에 요
시웬 띠엔
치엔후아 후앙
청슝 차이
영쉬 우
청주 리
띠엔아이 바오
사우린 슈
칼로스 에이치. 디아즈
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170010710A publication Critical patent/KR20170010710A/ko
Application granted granted Critical
Publication of KR102024971B1 publication Critical patent/KR102024971B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/4236—
    • H10W20/43—
    • H01L29/0649—
    • H01L29/42336—
    • H01L29/42352—
    • H01L29/4991—
    • H01L29/66583—
    • H10P50/267—
    • H10P50/71—
    • H10W20/056—
    • H10W20/063—
    • H10W20/072—
    • H10W20/081—
    • H10W20/42—
    • H10W20/4424—
    • H10W20/46—
    • H10W20/47—
    • H10P50/264—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)

Abstract

반도체 디바이스를 제조하는 방법이 제공된다. 방법은 기판 위에 제1 유전체층을 형성하는 단계, 제1 유전체층 내에 제1 트렌치를 형성하는 단계, 제1 트렌치 내에 금속 라인을 형성하는 단계, 금속 라인의 제1 부분을 제거하여 제2 트렌치를 형성하고 금속 라인의 제2 부분을 제거하여 제3 트렌치를 형성하는 단계를 포함한다. 금속 라인의 제3 부분은 제2 트렌치와 제3 트렌치 사이에 배치된다. 방법은 또한 제2 트렌치와 제3 트렌치 내에 제2 유전체층을 형성하는 단계를 포함한다.

Description

반도체 디바이스 및 그 제조 방법{METHOD FOR INTERCONNECT SCHEME}
본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.
반도체 집적 회로(IC; integrated circuit) 산업은 급속한 성장을 겪어 왔다. IC 디자인 및 재료에 있어서 기술적 진보는 여러 세대의 IC를 만들었는데, 각 세대는 이전 세대보다 작고 더 복잡한 회로를 갖는다. IC의 발달 과정에서, 기능적 밀도(즉, 칩 면적 당 상호 연결된 디바이스들의 갯수)는 대체로 증가되었고, 기하학적 크기[즉, 제조 프로세스를 이용하여 생성될 수 있는 가장 작은 컴포넌트(또는 라인)]는 감소되었다.
이러한 축소 프로세스는 대체로 제조 효율을 증가시키고 관련 비용을 절감함으로써 이익을 제공한다. 그러한 축소는 또한 IC 처리 및 제조의 복잡성을 증가시켰다. 이러한 진보가 실현되기 위해, IC 처리 및 제조에 있어서 유사한 발달이 요구된다. 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET; metal-oxide-semiconductor field-effect transistor) 등의 반도체 디바이스가 다양한 기술 노드를 통해 축소될 때에, 트랜지스터와 다른 디바이스 사이에 배선을 용이하게 하는, 전도성 라인과 관련 유전체 재료의 상호 연결부가 IC 성능 개선에 더욱 중요한 역할을 한다. IC 디바이스를 제조하는 기존의 방법은 그 소기의 목적에 대체로 적절하였지만, 모든 면에서 완전히 만족스럽지 못하였다. 예컨대, 짧은 길이를 갖는, 또는 금속 아일랜드(metal island)로서 지칭되는 금속 라인을 형성하는 데에 도전 과제가 발생한다.
본 발명의 목적은 종래 기술의 문제들 중 하나 이상을 제거 또는 완화시키는 것이다.
본 개시의 양태는 첨부 도면과 함께 읽을 때에 이하의 상세한 설명으로부터 가장 잘 이해된다. 산업에 있어서의 표준적 실시에 따라, 다양한 피쳐들은 실척으로 도시되지 않는다. 사실상, 다양한 피쳐들의 치수는 설명의 명확도를 위해 임의로 증가 또는 감소될 수 있다.
도 1은 몇몇 실시예에 따라 구성되는 반도체 디바이스를 제조하는 예시적인 방법의 흐름도이다.
도 2a, 3a, 4a, 4c, 5a, 6a, 6c 및 7a는 몇몇 실시예에 따른 예시적인 반도체 디바이스의 평면도이다.
도 2b는 도 2a의 선 A-A를 따른, 몇몇 실시예에 따른 예시적인 반도체 디바이스의 단면도이다.
도 3b는 도 3a의 선 B-B를 따른, 몇몇 실시예에 따른 예시적인 반도체 디바이스의 단면도이다.
도 4b는 도 4a의 선 B-B를 따른, 몇몇 실시예에 따른 예시적인 반도체 디바이스의 단면도이다.
도 4d는 도 4c의 선 B-B를 따른, 몇몇 실시예에 따른 예시적인 반도체 디바이스의 단면도이다.
도 5b는 도 5a의 선 A-A를 따른, 몇몇 실시예에 따른 예시적인 반도체 디바이스의 단면도이다.
도 6b는 도 6a의 선 A-A를 따른, 몇몇 실시예에 따른 예시적인 반도체 디바이스의 단면도이다.
도 6d는 도 6c의 선 A-A를 따른, 몇몇 실시예에 따른 예시적인 반도체 디바이스의 단면도이다.
도 7b 및 도 7c는 도 7a의 선 A-A를 따른, 몇몇 실시예에 따른 예시적인 반도체 디바이스의 단면도이다.
이하의 개시는 본 발명의 상이한 피쳐들을 실시하기 위한 많은 상이한 실시예, 즉 예를 제공한다. 구성요소 및 구성의 특정한 예는 본 개시를 간소화하도록 아래에서 설명된다. 물론, 이들은 단지 예일 뿐이고 한정하도록 의도되지 않는다. 예컨대, 아래의 설명에서 제2 피쳐 위에 또는 제2 피쳐 상에 제1 피쳐의 형성은 제1 및 제2 피쳐가 직접적인 접촉 상태로 형성되는 실시예를 포함할 수 있고, 또한 제1 및 제2 피쳐가 직접적으로 접촉하지 않을 수 있도록 제1 및 제2 피쳐 사이에 추가의 피쳐가 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 간소화 및 명확도를 위한 것이고 설명되는 다양한 실시예들 및/또는 구성들 간의 관계를 자체가 결정하지 않는다.
또한, "밑에", "아래에", "하부", "위에", "상부" 등과 같이 공간적으로 상대적인 용어는 본 명세서에서 도면에 예시된 바와 같이 다른 요소(들) 또는 피쳐(들)에 대한 하나의 요소 또는 피쳐의 관계를 설명하도록 설명의 용이함을 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향 외에 사용 또는 작동 시에 디바이스의 상이한 배향을 포함하도록 의도된다. 장치는 달리 배향(90도 또는 다른 배향으로 회전)될 수 있고 본 명세서에 사용되는 공간적으로 상대적인 기술어는 마찬가지로 이에 따라 해석될 수 있다.
도 1은 몇몇 실시예에 따른 하나 이상의 반도체 디바이스를 제조하는 방법(100)의 흐름도이다. 방법(100)은 도 2a-2b, 3a-3b, 4a-4d, 5a-5b, 6a-6d 및 7a-7c에 도시된 반도체 디바이스(200)를 참조하여 아래에서 상세하게 설명된다.
도 1은 본 개시의 양태에 따른 하나 이상의 반도체 디바이스를 제조하는 방법(100)의 일 실시예의 흐름도이다. 방법(100)은 예를 위해서 도 2a 내지 도 7b에 도시된 반도체 디바이스(200)를 참조하여 아래에서 상세하게 설명된다.
도 1a 및 도 2a-2b를 참조하면, 방법(100)은 기판(210)을 제공함으로써 단계(102)에서 시작한다. 기판(210)은 벌크 실리콘 기판일 수 있다. 대안적으로, 기판(210)은, 결정질 구조 내에 실리콘 또는 게르마늄 등의 원소 반도체; 실리콘 게르마늄, 실리콘 탄화물, 게르마늄 비소, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 및/또는 인듐 안티몬화물 등의 화합물 반도체; 또는 이들의 조합을 포함할 수 있다. 가능한 기판(210)은 또한 실리콘 온 절연체(SOI; silicon-on-insulator) 기판을 포함한다. SOI 기판은 산소의 주입에 의한 분리(SIMOX; separation by implantation of oxygen), 웨이퍼 접합, 및/또는 다른 적절한 방법을 이용하여 제조된다.
몇몇의 예시적인 기판(210)은 또한 절연체층을 포함한다. 절연체층은, 실리콘 산화물, 사파이어, 및/또는 이들의 조합을 비롯하여 임의의 적절한 재료를 포함한다. 예시적인 절연체층은 베리드 산화물층(BOX; buried oxide layer)일 수 있다. 절연체는, 주입(예컨대, SIMOX), 산화, 증착, 및/또는 다른 적절한 프로세스 등의 임의의 적절한 프로세스에 의해 형성된다. 몇몇의 예시적인 반도체 디바이스(200)에서, 절연체층은 실리콘 온 절연체 기판의 컴포넌트(예컨대, 층)이다.
기판(210)은 또한 다양한 도핑 구역을 포함한다. 도핑 구역에는 붕소 또는 BF2 등의 p형 도판트; 인 또는 비소 등의 n형 도판트; 또는 이들의 조합이 도핑될 수 있다. 도핑 구역은 직접 기판(210) 상에, P-웰 구조체 내에, N-웰 구조체 내에, 이중-웰 구조체 내에, 또는 상승된 구조체를 이용하여 형성될 수 있다. 기판(210)은 또한 N형 금속 산화물 반도체 트랜지스터를 위해 구성된 구역과 P형 금속 산화물 반도체 트랜지스터 디바이스를 위해 구성된 구역 등의 다양한 능동 구역을 포함할 수 있다.
기판(210)은 또한 다양한 격리 피쳐를 포함할 수 있다. 격리 피쳐는 기판(210)에서 다양한 디바이스 구역들을 분리시킨다. 격리 피쳐는 상이한 처리 기법을 이용하여 형성되는 상이한 구조체를 포함한다. 예컨대, 격리 피쳐는 얕은 트렌치 격리(STI; shallow trench isolation) 피쳐를 포함할 수 있다. STI의 형성은 기판(210)에 트렌치를 에칭하고 트렌치 내에 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 등의 절연체 재료를 충전하는 것을 포함할 수 있다. 충전된 트렌치는 실리콘 질화물이 트렌치를 충전한 상태인 열 산화물 라이너층과 같은 다층 구조체를 가질 수 있다. 화학적 기계적 폴리싱(CMP; chemical mechanical polishing)이 수행되어 여분의 절연체 재료를 폴리싱하고 격리 구조체의 상부면을 평탄화시킬 수 있다.
기판(210)은 또한 유전체층과 전극층에 의해 형성되는 게이트 스택을 포함할 수 있다. 유전체층은, 화학 기상 증착(CVD; chemical vapor deposition), 원자층 증착(ALD; atomic layer deposition), 물리 기상 증착(PVD; physical vapor deposition), 열산화, 이들의 조합, 또는 다른 적절한 기법과 같은 적절한 기법에 의해 성막되는 계면층(IL; interfacial layer)과 하이-k(HK) 유전체층을 포함할 수 있다. 전극층은, ALD, PVD, CVD, 또는 다른 적절한 프로세스에 의해 형성되는 금속층, 라이너층, 습윤층, 및 접착층 등의 단층 또는 다층을 포함할 수 있다.
기판(210)은 또한 게이트 스택 옆에 있고 게이트 스택에 의해 분리되는 소스/드레인(S/D) 피쳐를 포함할 수 있다. S/D 피쳐는 게르마늄(Ge), 실리콘(Si), 갈륨 비화물(GaAs), 알루미늄 갈륨 비화물(AlGaAs), 실리콘 게르마늄(SiGe), 갈륨 비화물 인화물(GaAsP), 갈륨 안티몬화물(GaSb), 인듐 안티몬화물(InSb), 인듐 갈륨 비화물(InGaAs), 인듐 비화물(InAs), 및/또는 다른 적절한 재료를 포함할 수 있다. S/D 피쳐는 CVD, VPE 및/또는 UHV-CVD, 분자빔 에피택시, 및/또는 다른 적절한 프로세스 등의 에피택셜 성장 프로세스에 의해 형성될 수 있다.
기판(210)은 또한 전도성 피쳐를 포함할 수 있다. 전도성 피쳐는 전극, 캐패시터, 레지스터 또는 레지스터의 일부를 포함할 수 있다. 전도성 피쳐는 또한 기판(210) 내의 다양한 디바이스들을 입력/출력 전력 및 신호에 연결하도록 전기 루팅을 제공하는, 다층 상호 연결(MLI; multi-layer interconnect) 구조체 및 MLI 구조체와 통합되는 레벨간 유전체(ILD; interlevel dielectric)층을 포함하는, 상호 연결 구조체의 부분을 포함할 수 있다. 상호 연결 구조체는 다양한 금속 라인, 접점 및 비아 피쳐(또는 비아 플러그)를 포함한다. 금속 라인은 수평 전기 루팅을 제공한다. 접점은 기판과 금속 라인 사이에 수직 연결을 제공하고, 비아 피쳐는 상이한 금속층들에서 금속 라인들 간에 수직 연결을 제공한다. 전도성 피쳐는 리소그래피, 에칭 및 증착을 포함하는 절차에 의해 형성될 수 있다.
본 실시예에서, 기판(210)은 제1 유전체층(220)을 포함한다. 제1 유전체층(220)은 실리콘 산화물, 테트라에틸오소실리케이트(TEOS; tetraethylorthosilicate) 산화물과 같이 열 실리콘 산화물보다 낮은 유전체 상수(k)를 갖는 유전체 재료(이에 따라, 로우-k 유전체 재료층으로 지칭됨), 비도핑된 실리케이트 글래스, 또는 보로포스포실리케이트 글래스(BPSG; borophosphosilicate glass), 융합된 실리카 글래프(fused silica glass), 포스포실리케이트 글래스(PSG; phosphosilicate glass), 붕소 도핑된 실리콘 글래스(BSG; boron doped silicon galss) 등의 도핑된 실리케이트 글래스, 및/또는 다른 적절한 유전체 재료를 포함할 수 있다. 제1 유전체층(220)은 단층 또는 다층을 포함할 수 있다. 제1 유전체층(220)은 CVD, ALD 또는 스핀온 코팅에 의해 성막될 수 있다.
다층 상호 연결부는 통상적으로 기판(210) 위에 형성되고 다양한 디바이스들(트랜지스터, 레지스터, 캐패시터 등)을 연결하여 집적 회로를 형성한다. 통상적인 상호 연결 구조체에서, 금속 라인(예컨대, 구리 와이어)이 제1 유전체층(220) 내에 설치되고 하나의 층으로부터 비아를 통해 다른 층에 연결된다. 구리 와이어와 비아는 통상적으로 단일 또는 이중 다마신 프로세스를 이용하여 제조된다. 그러한 프로세스에서, 제1 유전체층(220)은 트렌치를 형성하도록 패터닝되고, 이어서 트렌치에 구리가 과충전되며, 화학적 기계적 평탄화(CMP; chemical-mechanical planarization)가 이용되어 여분의 구리를 제거함으로서, 트렌치 내에 구리 와이어를 형성한다. 이후에, 아래에 있는 유전체층 위에 다른 유전체층이 형성되고, 상기 프로세스가 반복되어 비아와 상부 레벨 구리 와이어를 형성한다.
다양한 길이를 갖는 금속 라인들이 요구되는 경우가 많다. 특히, 디바이스가 축소될 때에 그러하다. 통상, 금속 라인은, 다양한 길이를 갖는 트렌치를 형성한 다음, 이들 트렌치를 금속층으로 충전함으로써 형성된다. 그러나, 트렌치 치수가 작게 될 때에, 금속 재료의 간극 충전 능력이 제한되고 간극 충전 품질 및 신뢰성이 도전 과제가 된다. 이 결과 금속 라인에 공극이 형성되고, 이는 높은 저항 문제와 디바이스 신뢰성 문제를 유발할 수 있다. 또한, 금속 라인의 형성 중에 유전체층 상에 프로세스 유도 손상을 최소화하기 위한 도전 과제가 대두된다. 본 실시예에서, 방법(100)은 작은 트렌치 내에 금속층을 충전하는 많은 도전 과제를 피하면서 금속 라인(또는 아일랜드)을 형성하는 것을 제공한다.
도 1 및 도 3a-도 3b를 참조하면, 100의 방법은 제1 유전체층(220) 내에 제1 트렌치(310)를 형성함으로써 단계(104)로 진행한다. 제1 트렌치(310)는 도 3a에서 선 A-A 방향을 따라 연장된다. 몇몇 실시예에서, 제1 트렌치(310)는 제1 유전체층(220) 위에 패터닝된 포토레지스트층을 형성한 다음에 패터닝된 포토레지스트층을 통해 제1 유전체층(220)을 에칭함으로써 형성된다. 예시적인 리소그래피 프로세스는 레지스트층을 형성하는 것, 리소그래피 노출 프로세스에 의해 레지스트층을 노출하는 것, 노출 후 베이킹 프로세스를 수행하는 것, 및 레지스트층을 현상하여 패터닝된 레지스트층을 형성하는 것을 포함한다. 다른 실시예에서, 제1 트렌치(310)는 제1 유전체층(220) 위에 HM 층을 성막하고, HM 층 위에 포토레지스트층을 성막하며, 포토레지스트층을 패터닝한 다음에, 패터닝된 포토레지스트층을 통해 HM 층을 에칭하여 패터닝하고 나서, 유전체층(220)을 패터닝된 HM 층을 통해 에칭함으로써 형성된다.
에칭 프로세스는 선택적 습식 에칭, 선택적 건식 에칭, 및/또는 이들의 조합을 포함할 수 있다. 일례로서, 에칭 프로세스는 CF4, SF6, CH2F2, CHF3, 및/또는 C2F6 등의 불소계 화합물을 이용하는 플라즈마 건식 에칭 프로세스를 포함한다. 각각의 에칭 프로세스는, 사용된 에칭제, 에칭 온도, 에칭액 농도, 에칭 압력, 에칭 유량, 및/또는 다른 적절한 파라미터 등의 다양한 에칭 파라미터를 이용하여 조정될 수 있다.
제1 트렌치(310)를 형성한 후에, 패터닝된 HM은 적절한 에칭 프로세스에 의해 제거된다. 패턴이된 HM이 포토레지스트 패턴인 한가지 예에서, 패터닝된 HM은 그 후에 습식 스트리핑 및/또는 플라즈마 애싱(plasma ashing)에 의해 제거된다.
도 1 및 도 4-도 4b를 참조하면, 방법(100)은 제1 트렌치(310) 내에 금속층(405)을 형성함으로써 단계(106)로 진행된다. 본 실시예에서, 금속층(405)이 제1 트렌치(310) 내에 성막된다. 금속층(405)은 구리(Cu), 주석(Sn), 은(Ag), 금(Au), 팔라듐(Pd), 플라티늄(Pt), 레늄(Re), 이리듐(Ir), 루테늄(Ru), 오스뮴(Os), 구리 망간(CuMn), 구리 알루미늄(CuAl), 구리 티타늄(CuTi), 구리 바나듐(CuV), 구리 크롬(CuCr), 구리 실리콘(CuSi), 구리 니오븀(CuNb), 또는 다른 적절한 금속을 포함할 수 있다. 금속층(405)은 PVD, CVD, ALD, 전기화학적 도금(ECP; electrochemical plating), 또는 다른 적절한 프로세스에 의해 성막될 수 있다. 일 실시예에서, 금속층(405)은 PVD에 의해 성막된 구리층을 포함한다. 일 실시예에서, 금속층(405)은 PVD에 의해 성막된 구리 시드층과 도금에 의해 성막된 벌크 구리층을 포함한다. 다양한 다른 예에서, 구리 성막은 CVD 또는 MOCVD 등의 다른 기법에 의해 실시될 수 있다. Cu 리플로우 프로세스가 추가되어 Cu 충전 프로파일을 향상시킬 수 있다.
몇몇 실시예에서, 제1 트렌치(310) 내에 전기적 금속 확산 배리어층(도시 생략)이 먼저 성막되고 금속층(405)이 배리어층 위에 성막된다. 배리어층은 탄탈륨(Ta) 또는 탄탈륨 질화물(TaN)을 포함할 수 있고 금속 도체는 구리(Cu), 알루미늄(Al), 텅스텐(W), 코발트(Co), 또는 다른 적절한 금속일 수 있다. 실시예에서, 배리어층은 하나 이상의 재료층을 포함한다. 배리어층은 PVD, MOCVD, 또는 다른 적절한 기법에 의해 성막될 수 있다.
그 후, 도 4c-도 4d를 참조하면, CMP 프로세스가 수행되어 제1 유전체층(220) 위에 있는 여분의 금속층(405)을 제거하도록 디바이스(200)의 상부면을 평탄화시킨다. 제1 트렌치(310) 내의 금속층(405)은 남아 있어 금속 라인(410)을 형성한다. CMP 프로세스의 결과로서, 유전체층(220)의 상부면과 금속 라인(410)의 상부면은 실질적으로 동일 평면 상에 있다.
금속 라인(410)은 상호 연결 구조체의 다른 하지층을 통해 또는 능동 및/또는 수동 디바이스의 단자(예컨대, 소스, 드레인, 및 게이트 접점)을 통해 기판(210) 내의 능동 및/또는 수동 디바이스에 연결될 수 있다.
도 1 및 도 5a-도 5b를 참조하면, 방법(100)은 금속 라인(410)과 유전체층(220) 위에 하드 마스크(510; 또는 컷 하드 마스크)를 형성함으로써 단계(108)로 진행한다. 하드 마스크(510)는 금속 라인(410)의 제1 부분과 제2 부분(이하, 참조 번호 410A와 410B를 각각 붙임)을 노출시키도록 제1 개구(520)와 제2 개구(525)를 갖는다. 본 실시예에서, 제1 개구(520)는, 아래에서 상세하게 설명되는 바와 같이, 나중의 금속 아일랜드의 목표 길이(L)가 되도록 선택되는 거리만큼 선 A-A 방향을 따라 제2 개구(525)로부터 떨어져 있다. 몇몇 실시예에서, 하드 마스크(510)는 금속 라인(410)보다 폭이 넓은 제1 및 제2 개구(520, 525)를 획정하고, 제1 유전체층(220)의 일부는 참조 번호 220A에 의해 확인되는 바와 같이 제1 및 제2 개구(520, 525)에서 노출된다. 또 다른 실시예에서, 제1 및 제2 개구(520, 525)는 이점을 얻기 위해 인접한 제1 유전체층(220A)까지 연장하도록 더 큰 폭을 갖는다.
몇몇 실시예에서, 하드 마스크(510)는 패터닝된 포토레지스트층이다. 다른 실시예에서, 하드 마스크(510)는 하드 마스크층을 성막하는 것, 하드 마스크층 위에 패터닝된 포토레지스트층을 형성하는 것, 및 에칭 마스크로서 패터닝된 포토레지스트층을 이용하여 하드 마스크층을 에칭하는 것을 포함하는 절차에 의해 형성된다.
도 1 및 도 6a-도 6b를 참조하면, 방법(100)은 제1 및 제2 개구(520, 525)를 통해 금속 라인(410)의 노출된 제1 부분(410A)과 제2 부분(410B)을 각각 제거하여 제2 트렌치(610)와 제3 트렌치(620)를 각각 형성함으로써 단계(110)로 진행된다. 제1 및 제2 개구(520, 525) 사이에 있는 금속 라인(410)의 제3 부분은 에칭 프로세스 중에 하드 마스크(520)에 의해 보호된다. 에칭 프로세스는 습식 에칭, 건식 에칭, 및/또는 이들의 조합을 포함할 수 있다. 몇몇 실시예에서, 금속 라인(410)은 구리 라인이고, 반응성 이온 에칭(RIE; reactive ion etching)에서 적용되는 구리 에칭 가스는 CxHy, CxFy, CxHyFz, 또는 이들의 조합을 포함한다. 첨자 x, y 또는 z는 0보다 크고 6보다 작은 값을 갖는다. 몇몇 실시예에서, 반응성 이온 에칭(RIE)에서 적용되는 구리 에칭 가스는 CO와 O2 중 적어도 하나와, N2와 Ar 중 적어도 하나를 더 포함한다. 본 예의 발전에서, 에칭 온도(기판 온도)는 약 20℃ 내지 약 120℃의 범위 내에 있다. 다른 예에서, 에칭 온도는 약 20℃ 내지 약 80℃의 범위 내에 있다.
몇몇 실시예에서, 제2 및 제3 트렌치(610, 620)는, 선 A-A 방향을 따라, 제2 및 제3 트렌치(610, 620)의 상부 개구가 제1 및 제3 트렌치(610, 620)의 바닥 개구의 제2 폭(w2)보다 큰 제1 폭(w1)을 갖는다.
몇몇 실시예에서, 습식 에칭 프로세스가 대안적으로 또는 추가적으로 사용되어 노출된 제1 및 제2 부분(410A, 410B)을 제거할 수 있다. 대응하는 에칭제는 HCl, FeCl3 및 H2O의 혼합물을 포함할 수 있다. 또 다른 실시예에서, 금속 라인(410)이 알루미늄 또는 텅스텐 등의 다른 적절한 금속을 포함할 때에, 다른 에칭 가스가 사용될 수 있다.
몇몇 실시예에서, 금속 라인(410)은 금속 라인(410A)을 둘러싸는 배리어층을 포함한다. 그러한 시나리오에서, 에칭 프로세스는 배리어층을 에칭하는 것을 더 포함한다. 일 실시예에서, 노출된 금속 라인(410A)을 제거하는 에칭 프로세스는 전술한 바와 같이 금속층(405)을 에칭하는 제1 에칭 서브 단계와, 건식 에칭 및/또는 습식 에칭과 같이 배리어층을 에칭하는 제2 에칭 서브 단계를 포함한다. 일례로서, 배리어층을 에칭하는 제2 에칭 서브 단계는 CxFx, N2(또는 Ar), CxHy, 및 Cl2(또는 HBr)을 포함하는 가스를 이용하는 건식 에칭을 포함한다. 다른 실시예에서, 습식 에칭이 사용되어 배리어층을 에칭하며, 대응하는 에칭제는 NH4OH, H2O2 및 H2O를 갖는 표준 세척액(SCl)을 포함한다.
도 5a-도 5b를 참조하여 전술한 바와 같이, 몇몇 실시예에서, 유전체층(220A)의 일부가 제1 및 제2 개구(520, 525) 내에서 노출된다. 그러한 시나리오에서, 에칭 프로세스는, 노출된 유전체층(220A)을 실질적으로 에칭하는 일 없이, 노출된 제1 부분(410A)과 제2 부분(410B)을 에칭하도록 적절하게 선택된다. 그러한 실시예에서, 제1 및 제2 개구(520, 525) 내에서 유전체층(220A)의 노출된 부분은 에칭 프로세스 중에 서브 에칭 마스크의 역할을 한다. 적절한 에칭 선택도를 이용하여, 노출된 제1 부분(410A)과 제2 부분(410B)은 프로세스 제약을 완화시키는 자가 정렬 물성을 갖도록 제거된다.
도 6c 및 도 6d를 참조하면, 노출된 제1 부분(410A)과 제2 부분(410B)을 제거한 후에, 하드 마크스(510)는 에칭 프로세스에 의해 제거된다. 하드 마스크(510)가 포토레지스트 패턴인 일례에서, 하드 마스크(510)는 습식 스트리핑 및/또는 플라즈마 애싱에 의해 제거된다. 도시된 바와 같이, 금속 라인(410)은, 도 5a 및 도 5b에 도시된 바와 같이, 제1 및 제2 개구(520, 525) 사이에 있는 금속 라인(410)의 제3 부분인 금속 아일랜드(410I)를 비롯하여 여러 개의 서브 금속 라인으로 분할된다. 도시된 바와 같이, 금속 라인(410)의 제1 부분(410A)은 제2 트렌치(610)의 제1 측벽(615)을 획정하고, 금속 아일랜드(410I)는 제2 트렌치(610)의 제2 측벽(616)과 제3 트렌치(620)의 제3 측벽(625)을 획정하며, 금속 라인(401)의 제2 부분(410B)은 제3 트렌치(620)의 제4 측벽(626)을 획정한다.
도 5a-도 5b를 참조하여 전술한 바와 같이, 몇몇 실시예에서, 제2 및 제3 트렌치(610, 620)는 테이퍼형 측벽 프로파일을 갖는다. 그러한 시나리오에서, 금속 아일랜드(410I)는, 선 A-A 방향을 따라, 그 바닥 길이(LB)보다 작은 상부 길이(LT)를 갖는다. 동시에, 금속 아일랜드(410I)의 각 측부 다음에 있는 각 금속 라인(410)은 그 상부 길이(LD)보다 큰 바닥 길이(LC)를 각각 갖는다.
본 실시예에서, 금속 아일랜드를 형성하도록 금속층을 작은 트렌치 내에 충전하는 대신에, 금속 아일랜드(410I)는 금속 라인(410)을 절단함으로써 형성된다. 그러한 방법은 금속 아일랜드(410I) 내에 공극을 형성하는 것, 또는 트렌치의 측벽과 바닥에 관한 열악한 금속 충전 단계의 범위와 같은 간극 충전 문제를 회피한다.
도 1 및 도 7a-도 7b를 참조하면, 방법(100)은 금속 아일랜드(410I)와 금속 라인들(410) 사이에 전기적 격리를 제공하기 위해, 제2 및 제3 트렌치(610, 620)를 충전하는 것을 비롯하여 제1 유전체층(220), 금속 아일랜드(410I) 및 금속 라인(410) 위에 제2 유전체층(710)을 성막함으로써 단계(112)로 진행된다. 금속 아일랜드(410I)는 제2 유전체층(710) 내에 매립된다. 일 실시예에서, 제2 유전체 재료층(710)은 조성면에서 제1 유전체 재료층(220)과 유사하다. 예컨대, 제2 유전체층(710)은 로우-k 유전체 재료, 실리콘 산화물, 또는 다른 적절한 유전체 재료층을 포함한다. 제2 유전체층(710)은 시간 지연 및 전력 소산을 최소화하기 위해 금속 라인들 사이의 혼선 뿐만 아니라 정전 용량 성분을 감소시키도록 필요한 이산화실리콘보다 낮은 유전체 상수(k)를 갖는 재료를 포함한다. 제2 유전체층(710)은 CVD, ALD, 또는 스핀온 코팅에 의해 성막될 수 있다.
도 7a-도 7b에 도시된 바와 같이, 제2 유전체층(710)은 제2 및 제3 트렌치(610, 620)를 실질적으로 충전한다. 일례로서, 제2 유전체층(710)은 제2 및 제3 트렌치(610, 620) 내를 실질적으로 충전하도록 스핀온 유전체(SOD) 프로세스에 의해 성막된다.
이와 달리, 다른 실시예에서, 제2 및 제3 트렌치(610, 620) 내에 배치된 제2 유전체층(710)은 도 7c에 도시된 바와 같이 평균 유전체 상수를 더 감소시키고 격리 효율을 증가시키도록 공극(또는 공기 간극)(715)을 포함한다. 공기 간극(715)은 제2 유전체층(710)을 형성하도록 적절한 증착 프로세스를 선택하고 조정함으로써 형성될 수 있다. 일 실시예에서, 제2 유전체층(710)은 CVD에 의해 성막되고 CVD 증착은 공기 간극(715)을 형성하도록 조정된다. 예컨대, CVD 증착률이, 제2 유전체층(710)이 제2 및 제3 트렌치 내를 완전히 충전하기 전에 끝나도록 더 높게 조정될 때에, 공기 간극(715)이 형성된다.
본 실시예에서, 제2 유전체층(710)은 금속 아일랜드(410I)와 금속 라인(410)이 형성된 후에 성막된다. 이는 유리하게는 제2 유전체층(710)이, 금속층(405)의 형성 및 그 후에 금속 라인(410)의 에칭 중에 존재했던 제2 유전체층(710)에게 발생할 수 있는 플라즈마 손상을 겪는 것을 방지한다. 플라즈마 손상은 낮은 k 값을 떨어뜨리고 회로의 열악한 정전 용량 성능을 야기한다. 제2 유전체층(710)의 성막은 또한 도 7c와 관련하여 전술한 바와 같이 제2 트렌치(610)에서 자기-형태(self-form) 공기-간극 능력과 함께 수반된다.
추가의 단계가 방법(100) 전에, 도중에, 그리고 후에 제공될 수 있다. 설명된 단계들의 일부는 방법(100)의 추가 실시예를 위해 대체되거나, 제거되거나, 이동될 수 있다.
반도체 디바이스(200)는 그 다음의 처리에 의해 형성될 수 있는 추가의 피쳐를 포함할 수 있다. 예컨대, 다양한 비아/라인 및 다층 상호 연결 피쳐(예컨대, 금속층 및 층간 유전체)가 기판(210) 위에 형성된다. 예컨대, 다층 상호 연결은 종래의 비아 또는 접점과 같은 수직 상호 연결부와, 금속 라인 등의 수평 상호 연결부를 포함한다. 다양한 상호 연결 피쳐는 구리, 텅스텐, 및/또는 규화물을 포함하는 다양한 전도성 재료를 실행할 수 있다. 일례에서, 다마신 및/또는 이중 다마신 프로세스가 이용되어 구리 관련된 다층 상호 연결 구조체를 형성한다.
상기의 설명을 기초로 하여, 본 개시가 작은 금속 아일랜드를 형성하는 방법을 제공한다는 것이 확인될 수 있다. 방법은 작은 간극 충전 문제를 피하기 위해 금속 라인을 절단하고 금속 아일랜드를 형성하는 것을 채용한다. 방법은 로우-k 유전체층에 대한 프로세스 유도 손상을 최소화하기 위하여 금속 아일랜드를 포함하는 금속 라인을 먼저 형성하고 로우-k 유전체층을 마지막에 형성하는 계획을 채용한다.
본 개시는 기존의 방안에 비해 하나 이상의 개선을 제공하는, 반도체 디바이스를 제조하는 많은 상이한 방법을 제공한다. 일 실시예에서, 반도체 디바이스의 제조 방법은, 기판 위에 제1 유전체층을 형성하는 단계, 제1 유전체층 내에 제1 트렌치를 형성하는 단계, 제1 트렌치 내에 금속 라인을 형성하는 단계, 금속 라인의 제1 부분을 제거하여 제2 트렌치를 형성하고 금속 라인의 제2 부분을 제거하여 제3 트렌치를 형성하는 단계를 포함한다. 금속 라인의 제3 부분이 제2 트렌치와 제3 트렌치 사이에 배치된다. 방법은 또한 제2 트렌치와 제3 트렌치 내에 제2 유전체층을 형성하는 단계를 포함한다.
또 다른 실시예에서, 방법은 기판 위에 제1 유전체층을 형성하는 단계, 제1 유전체층 내에 금속 라인을 형성하는 단계, 금속 라인 위에 패터닝된 하드 마스크층을 형성하는 단계를 포함한다. 패터닝된 하드 마스크층은 금속 라인을 노출시키는 제1 개구와 제2 개구를 갖는다. 방법은 또한 제1 개구와 상기 제2 개구를 통해 금속 라인의 노출된 부분을 제거하여 제1 트렌치 및 제2 트렌치를 각각 형성하는 단계, 및 제1 트렌치와 제2 트렌치 내에 제2 유전체층을 형성하는 단계를 포함한다.
또 다른 실시예에서, 반도체 디바이스는 기판 위에 배치되는 제1 방향을 따르는 제1 금속 라인, 및 제1 금속 라인에 정렬되고 제1 방향을 따르는 제2 금속 라인을 포함한다. 제1 방향을 따르는 제2 금속 라인의 측벽은 테이퍼형 측벽 프로파일을 갖고, 제1 방향을 따르는 제2 금속 라인의 바닥측은 제2 금속 라인의 상부측보다 넓다.
전술한 내용은 당업자가 본 개시의 양태를 더욱 잘 이해할 수 있도록 여러 개의 실시예들의 특징을 개설하고 있다. 당업자라면 본 명세서에서 소개된 실시예들의 동일한 목적을 수행하고 및/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 알아야 한다. 당업자라면 또한 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않고, 본 개시의 사상 및 범위로부터 벗어남이 없이 본 명세서에 다양한 변화, 대체 및 변경이 이루어질 수 있다는 것을 알아야 한다.

Claims (10)

  1. 기판 위에 제1 유전체층을 형성하는 단계;
    상기 제1 유전체층 내에 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치 내에 금속 라인을 형성하는 단계;
    상기 금속 라인 위에 하드 마스크를 형성하는 단계로서, 상기 하드 마스크는 상기 금속 라인의 제1 부분 및 제2 부분을 각각 노출시키는 제1 개구 및 제2 개구를 포함하고, 상기 제1 유전체층의 제1 부분이 상기 제1 개구 내에서 노출되는, 상기 하드 마스크를 형성하는 단계;
    상기 금속 라인의 상기 제1 부분을 제거하여 제2 트렌치를 형성하고 상기 금속의 상기 제2 부분을 제거하여 제3 트렌치를 형성하는 단계로서, 상기 제2 트렌치와 상기 제3 트렌치 사이에 상기 금속 라인의 제3 부분이 배치되는 것인 단계; 및
    상기 제2 트렌치와 상기 제3 트렌치 내에 제2 유전체층을 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 금속 라인의 상기 제3 부분은 상기 제1 트렌치와 상기 제2 트렌치에 의해 정의되는 상부 폭 및 하부 폭을 갖는 것인 방법.
  3. 제1항에 있어서,
    상기 제2 트렌치 및 상기 제3 트렌치를 형성하는 것은, 상기 제2 트렌치의 제1 측벽 및 제2 측벽과 상기 제3 트렌치의 제3 측벽 및 제4 측벽을 형성하기 위해 상기 금속 라인의 제1 부분 및 제2 부분을 제거하는 것을 포함하고,
    상기 제2 트렌치의 상부 폭 및 하부 폭은 상기 제1 및 제2 측벽들에 의해 정의되며, 상기 제3 트렌치의 상부 폭 및 하부 폭은 상기 제3 및 제4 측벽들에 의해 정의되고, 상기 상부 폭들은 상기 하부 폭들보다 큰 것인 방법.
  4. 제1항에 있어서,
    상기 금속 라인의 상기 제1 부분을 제거하여 제2 트렌치를 형성하고 상기 금속 라인의 상기 제2 부분을 제거하여 제3 트렌치를 형성하는 단계는,
    상기 제1 개구 및 상기 제2 개구 각각을 통해 상기 금속 라인의 상기 노출된 제1 부분 및 제2 부분을 에칭하는 단계; 및
    상기 하드 마스크를 제거하는 단계
    를 포함하는 것인 방법.
  5. 제1항에 있어서,
    상기 제2 트렌치 및 제3 트렌치를 형성하는 것은, 상기 금속 라인의 2개의 노출된 부분을 제거하는 동안 상기 제1 유전체층을 서브 에칭 마스크로서 사용하는 것을 포함하는 것인 방법.
  6. 제1항에 있어서,
    상기 제2 트렌치와 상기 제3 트렌치 내에 제2 유전체층을 형성하는 단계는 제2 유전체 재료층 내에 공극을 형성하는 단계를 포함하는 것인 방법.
  7. 기판 위의 제1 유전체층에 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치 내에 금속 라인을 형성하는 단계;
    상기 금속 라인 상에 패터닝된 하드 마스크층을 형성하는 단계로서, 상기 패터닝된 하드 마스크층은 상기 금속 라인의 제1 부분 및 제2 부분을 각각 노출시키기 위한 제1 개구 및 제2 개구를 포함하고, 상기 제1 유전체층의 제1 부분은 상기 제1 개구 내에서 노출되는 것인, 상기 패터닝된 하드 마스크층을 형성하는 단계;
    금속 아일랜드 특징부(metal island feature)를 형성하기 위해 상기 금속 라인의 상기 제1 부분 및 상기 제2 부분을 에칭하는 단계; 및
    상기 제1 개구 및 상기 제2 개구 내에 제2 유전체층을 형성하는 단계
    를 포함하는 방법.
  8. 디바이스에 있어서,
    기판 위에 배치된 제1 유전체층 내의 제1 방향을 따르는 제1 트렌치에 형성된 금속 라인을 포함하고,
    상기 금속 라인은,
    제1 서브 금속 라인; 및
    상기 제1 서브 금속 라인에 정렬되고 상기 제1 방향을 따르는 제2 서브 금속 라인
    을 포함하고,
    상기 제1 서브 금속 라인 및 상기 제2 서브 금속 라인의 상부 표면들은 상기 제1 유전체층의 상부 표면과 동일 평면 상에 있고, 상기 제2 서브 금속 라인은 제2 유전체층으로 충진되는 제2 트렌치에 의해 상기 제1 서브 금속 라인과 분리되며, 상기 제2 유전체층은 상기 제1 유전체층, 상기 제1 서브 금속 라인 및 상기 제2 서브 금속 라인을 덮고, 상기 제1 방향을 따르는 상기 제2 서브 금속 라인의 측벽들은 테이퍼형 측벽 프로파일을 갖고, 상기 제1 방향을 따르는 상기 제2 서브 금속 라인의 바닥측은 상기 제2 서브 금속 라인의 상부측보다 넓은 것인, 디바이스.
  9. 제8항에 있어서,
    상기 제2 서브 금속 라인을 향해 있는 상기 제1 서브 금속 라인의 측벽은 테이퍼형 측벽 프로파일을 갖고, 상기 제1 방향을 따르는 상기 제1 서브 금속 라인의 바닥측은 상기 제1 서브 금속 라인의 상부측보다 넓은 것인, 디바이스.
  10. 제8항에 있어서,
    상기 금속 라인은 상기 제1 서브 금속 라인에 정렬되고 상기 제1 방향을 따르는 제3 서브 금속 라인을 더 포함하고,
    상기 제3 서브 금속 라인은 상기 제2 서브 금속 라인의 다른 측에 위치되고, 상기 제3 서브 금속 라인은 상기 제2 유전체층으로 충진되는 제3 트렌치에 의해 분리되며, 상기 제2 서브 금속 라인을 향해 있는 상기 제3 서브 금속 라인의 측벽은 테이퍼형 측벽 프로파일을 갖고, 상기 제1 방향을 따르는 상기 제3 서브 금속 라인의 바닥측은 상기 제3 서브 금속 라인의 상부측보다 넓은 것인, 디바이스.
KR1020150168006A 2015-07-20 2015-11-27 반도체 디바이스 및 그 제조 방법 Active KR102024971B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/803,671 2015-07-20
US14/803,671 US9589890B2 (en) 2015-07-20 2015-07-20 Method for interconnect scheme

Publications (2)

Publication Number Publication Date
KR20170010710A KR20170010710A (ko) 2017-02-01
KR102024971B1 true KR102024971B1 (ko) 2019-09-24

Family

ID=57836264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150168006A Active KR102024971B1 (ko) 2015-07-20 2015-11-27 반도체 디바이스 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9589890B2 (ko)
KR (1) KR102024971B1 (ko)
CN (2) CN113314461B (ko)
TW (1) TWI600118B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659874B2 (en) * 2015-10-14 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming deep trench and deep trench isolation structure
US9859208B1 (en) * 2016-09-18 2018-01-02 International Business Machines Corporation Bottom self-aligned via
US10522394B2 (en) * 2017-09-25 2019-12-31 Marvell World Trade Ltd. Method of creating aligned vias in ultra-high density integrated circuits
US11152261B2 (en) 2019-10-26 2021-10-19 International Business Machines Corporation Self-aligned top via formation at line ends
US11862559B2 (en) * 2020-07-31 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241750A1 (en) * 2009-12-09 2012-09-27 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US20140151888A1 (en) * 2012-11-30 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air-Gap Formation in Interconnect Structures

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355567B1 (en) * 1999-06-30 2002-03-12 International Business Machines Corporation Retrograde openings in thin films
US6518670B1 (en) * 2002-03-06 2003-02-11 International Business Machines Corporation Electrically porous on-chip decoupling/shielding layer
US7394155B2 (en) 2004-11-04 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top and sidewall bridged interconnect structure and method
US20060115981A1 (en) * 2004-12-01 2006-06-01 Jyu-Horng Shieh Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric
KR100772254B1 (ko) * 2005-12-28 2007-11-01 동부일렉트로닉스 주식회사 병렬 구조를 이용한 다층 메탈 배선의 구조 및 형성 방법
KR100866135B1 (ko) * 2007-02-05 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
KR101090372B1 (ko) * 2009-10-30 2011-12-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR101168507B1 (ko) * 2010-07-16 2012-07-27 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9224643B2 (en) * 2011-09-19 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for tunable interconnect scheme
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
CN102364673A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 一种铜互连的形成方法
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
US9034756B2 (en) * 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
CN103633016B (zh) * 2012-08-23 2016-08-03 中国科学院微电子研究所 一种半导体结构及其制造方法
US8927413B2 (en) * 2012-11-12 2015-01-06 Taiwan Semiconductor Manufacturing, Ltd. Semiconductor structure and semiconductor fabricating process for the same
US9373586B2 (en) * 2012-11-14 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Copper etching integration scheme
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8799834B1 (en) 2013-01-30 2014-08-05 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multiple patterning layout design
US9076729B2 (en) * 2013-03-13 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnection structure having notches for semiconductor device
US9501601B2 (en) 2013-03-14 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization of a main pattern and a cut pattern
US9054159B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a feature of a semiconductor device
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
CN104576509B (zh) * 2013-10-23 2017-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241750A1 (en) * 2009-12-09 2012-09-27 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US20140151888A1 (en) * 2012-11-30 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air-Gap Formation in Interconnect Structures

Also Published As

Publication number Publication date
TWI600118B (zh) 2017-09-21
US9589890B2 (en) 2017-03-07
KR20170010710A (ko) 2017-02-01
TW201705363A (zh) 2017-02-01
US20170025346A1 (en) 2017-01-26
CN106373921A (zh) 2017-02-01
CN113314461A (zh) 2021-08-27
CN113314461B (zh) 2024-11-01

Similar Documents

Publication Publication Date Title
US11569124B2 (en) Interconnect structure having an etch stop layer over conductive lines
US11715689B2 (en) Method of forming metal interconnection
US9972529B2 (en) Method of forming metal interconnection
CN107046001B (zh) 半导体器件及其形成方法
US9224643B2 (en) Structure and method for tunable interconnect scheme
CN105374772B (zh) 双镶嵌结构的结构和形成方法
US10515896B2 (en) Interconnect structure for semiconductor device and methods of fabrication thereof
US9076729B2 (en) Method of forming interconnection structure having notches for semiconductor device
US10804143B2 (en) Semiconductor structure and method for manufacturing the same
US9721887B2 (en) Method of forming metal interconnection
KR102024971B1 (ko) 반도체 디바이스 및 그 제조 방법
US20210090943A1 (en) Method of Forming Trenches with Different Depths
US12495573B2 (en) Semiconductor device including air gap
US12512363B2 (en) Forming interconnect structures in semiconductor devices
JP2023527329A (ja) 層スタックの部分を修正する方法
US20250087532A1 (en) Semiconductor device and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T13-X000 Administrative time limit extension granted

St.27 status event code: U-3-3-T10-T13-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 7