CN114373750A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114373750A
CN114373750A CN202011094542.1A CN202011094542A CN114373750A CN 114373750 A CN114373750 A CN 114373750A CN 202011094542 A CN202011094542 A CN 202011094542A CN 114373750 A CN114373750 A CN 114373750A
Authority
CN
China
Prior art keywords
source
drain
layer
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011094542.1A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011094542.1A priority Critical patent/CN114373750A/zh
Publication of CN114373750A publication Critical patent/CN114373750A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底、栅极结构、栅极盖帽层、侧墙、源漏掺杂区、底部介质层、源漏接触层以及源漏盖帽层；在底部介质层上形成顶部介质层，覆盖栅极盖帽层、源漏盖帽层和侧墙；形成贯穿第一区域的顶部介质层和源漏盖帽层的源漏通孔，暴露出源漏接触层的顶面；形成贯穿第二区域的顶部介质层和栅极盖帽层的栅极通孔，暴露出栅极结构的顶面；其中，在形成源漏通孔和栅极通孔中任意一个或两个的步骤中，去除对应区域的部分高度侧墙，形成位于对应通孔侧壁上且覆盖侧墙顶部的刻蚀阻挡层；形成位于栅极通孔中的栅极插塞以及位于源漏通孔中的源漏插塞。本发明实施例有利于提升半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂区表面的源漏接触孔插塞，用于实现源漏掺杂区与外部电路的连接。
目前，为实现晶体管面积的进一步缩小，引入了有源栅极接触孔插塞(ContactOver Active Gate，COAG)工艺。与传统的栅极接触孔插塞位于隔离区域的栅极结构上方相比，COAG工艺能够把栅极接触孔插塞做到有源区(Active Area，AA)的栅极结构上方，从而进一步节省芯片的面积。
但是，目前采用COAG工艺形成的器件仍有性能不佳的问题。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升了半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，包括用于形成源漏插塞的第一区域和用于形成栅极插塞的第二区域；栅极结构，分立于所述基底上；栅极盖帽层，位于所述栅极结构的顶部；侧墙，位于所述栅极结构和栅极盖帽层的侧壁上；源漏掺杂区，位于所述栅极结构两侧的基底中；底部介质层，位于所述栅极结构侧部且覆盖所述源漏掺杂区；源漏接触层，位于所述底部介质层中且与所述源漏掺杂区相接触；源漏盖帽层，位于所述源漏接触层的顶部；顶部介质层，位于所述底部介质层上且覆盖所述栅极盖帽层、源漏盖帽层和侧墙；源漏插塞，贯穿位于所述第一区域的顶部介质层和源漏盖帽层，所述源漏插塞与所述源漏接触层的顶部相接触；栅极插塞，贯穿位于所述第二区域的顶部介质层和栅极盖帽层，所述栅极插塞与所述栅极结构的顶部相接触；刻蚀阻挡层，位于所述源漏插塞和栅极插塞中的任意一个或两个的侧壁，且覆盖对应区域的侧墙顶面。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，包括用于形成源漏插塞的第一区域和用于形成栅极插塞的第二区域；所述基底上形成有分立的栅极结构，所述栅极结构的顶部上形成有栅极盖帽层，所述栅极结构和栅极盖帽层的侧壁上形成有侧墙，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构的侧部上形成有覆盖所述源漏掺杂区的底部介质层，所述底部介质层中形成有与所述源漏掺杂区相接触的源漏接触层，所述源漏接触层的顶部上形成有源漏盖帽层；在所述底部介质层上形成顶部介质层，覆盖所述栅极盖帽层、源漏盖帽层和侧墙；形成贯穿所述第一区域的顶部介质层和源漏盖帽层的源漏通孔，暴露出所述源漏接触层的顶面；形成贯穿所述第二区域的顶部介质层和栅极盖帽层的栅极通孔，暴露出所述栅极结构的顶面；其中，在形成源漏通孔和栅极通孔中任意一个或两个的步骤中，去除对应区域的部分高度侧墙，形成位于对应通孔侧壁上且覆盖所述侧墙顶部的刻蚀阻挡层；形成位于所述栅极通孔中的栅极插塞以及位于所述源漏通孔中的源漏插塞。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，在形成源漏通孔和栅极通孔中任意一个或两个的步骤中，还去除对应区域的部分高度侧墙，形成位于对应通孔侧壁上且覆盖所述侧墙顶部的刻蚀阻挡层；通过将对应区域的部分高度侧墙替换为刻蚀阻挡能力更强的所述刻蚀阻挡层，从而引入与所述源漏盖帽层、栅极盖帽层以及侧墙的材料均具有较高刻蚀选择比的膜层，以平行于基底且与栅极结构延伸方向相垂直的方向为横向，在形成源漏通孔或栅极通孔的步骤中，所述刻蚀阻挡层能够在沿所述横向上起到刻蚀阻挡的作用，并对侧墙起到保护的作用，或者，所述刻蚀阻挡层能够占据原先侧墙所在的部分空间位置，有利于防止在对应区域的侧墙顶面拐角处产生薄弱点(Weak Point)，在形成源漏插塞和栅极插塞后，所述刻蚀阻挡层能够对源漏插塞和相邻的栅极结构之间，或对栅极插塞和相邻的源漏接触层之间起到隔离的作用，从而降低了源漏插塞和相邻的栅极结构之间、或栅极插塞与相邻的源漏接触层之间发生桥接或击穿的几率，进而提升了半导体结构的性能。
此外，本发明实施例提供的半导体结构的形成方法中，在形成源漏通孔和栅极通孔中任意一个或两个的步骤中，去除对应区域的部分高度侧墙，形成位于对应通孔侧壁上且覆盖所述侧墙顶部的刻蚀阻挡层，从而仅在需要形成源漏通孔或栅极通孔的区域，形成所述刻蚀阻挡层，不仅有利于将利用形成源漏通孔或栅极通孔的工艺，与去除对应区域的部分高度侧墙和形成刻蚀阻挡层的工艺步骤相整合，而且还有利于降低对其他区域的膜层结构的影响，进而有利于提高工艺兼容性、降低工艺风险。
本发明实施例提供的半导体结构包括刻蚀阻挡层，位于所述源漏插塞和栅极插塞中的任意一个或两个的侧壁，且覆盖对应区域的侧墙顶面，以平行于基底且垂直于栅极结构的延伸方向的方向为横向，形成源漏插塞或栅极插塞的过程中，通常需要先在对应区域形成源漏通孔或栅极通孔，所述刻蚀阻挡层用于在形成源漏通孔或栅极通孔的步骤中，在沿所述横向上起到刻蚀阻挡的作用，并对侧墙起到保护的作用，或者，所述刻蚀阻挡层能够占据原先侧墙所在的部分空间位置，有利于防止在对应区域的侧墙顶面拐角处产生薄弱点(Weak Point)，而且，所述刻蚀阻挡层能够对源漏插塞和相邻的栅极结构之间，或对栅极插塞和相邻的源漏接触层之间起到隔离的作用，从而降低了源漏插塞和相邻的栅极结构之间、或栅极插塞与相邻的源漏接触层之间发生桥接或击穿的几率，进而提升了半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4至图5是另一种半导体结构的形成方法中各步骤对应的结构示意图；
图6至图26是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前采用COAG工艺形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底1，基底1上形成有栅极结构2，栅极结构2的顶面上形成有栅极盖帽层3，栅极结构2和栅极盖帽层3的侧壁上形成有侧墙4，栅极结构2和侧墙4两侧的基底1中形成有源漏掺杂区5，栅极结构2露出的基底1上形成有覆盖源漏掺杂区5的底部介质层(图中未示出)，底部介质层露出栅极盖帽层3顶面，底部介质层中形成有与源漏掺杂区5相接触的源漏接触层6，源漏接触层6的侧壁与侧墙4相接触。
参考图2，去除部分厚度的源漏接触层6和侧墙4，在源漏接触层6上形成源漏盖帽层7，所述源漏盖帽层7的侧壁与栅极盖帽层3相接触，且所述源漏盖帽层7覆盖侧墙4和源漏接触层6的顶部。
参考图3，形成覆盖所述底部介质层6、栅极盖帽层3以及源漏盖帽层7的顶部介质层8；形成贯穿源漏盖帽层7和顶部介质层8，且与源漏接触层6相接触的源漏插塞9。
上述形成方法在形成源漏插塞9的过程中，需先形成贯穿源漏盖帽层7和顶部介质层8且露出源漏接触层6的源漏通孔，再在源漏通孔中形成源漏插塞9，为保证源漏通孔能够暴露出源漏接触层6的顶面，以使源漏插塞9与源漏接触层6具有足够大的接触面积，在形成源漏通孔的过程中通常还会进行过刻蚀(Over Etch)，在进行过刻蚀的过程中，容易对位于源漏接触层7侧壁的侧墙4造成误刻蚀，从而容易在侧墙4的顶部拐角处形成薄弱点(WeakPoint)(如图3中虚线圈所示)，源漏插塞9容易在薄弱点处与栅极结构2发生桥接或击穿，进而容易降低半导体结构的性能和生产制造良率。
目前提出了另一种半导体结构的形成方法。图4至图5是另一种半导体结构的形成方法中各步骤对应的结构示意图。所述半导体结构的形成方法与前述半导体结构的形成方法的相同之处不再赘述，不同之处在于：
参考图4，去除部分厚度的源漏接触层6a，在源漏接触层6a上形成源漏盖帽层7a，所述源漏盖帽层7a的侧壁与侧墙4a的侧壁相接触。
参考图5，形成覆盖所述底部介质层(图未示)、栅极盖帽层3a以及源漏盖帽层7a的顶部介质层8a；形成贯穿栅极盖帽层3a和顶部介质层8a，且与栅极结构2a相接触的栅极插塞9a。
上述形成方法中，栅极插塞9a与有源区的栅极结构2a相接触，所述栅极插塞9a为有源栅极接触孔插塞(Contact Over Active Gate，COAG)。其中，在去除部分厚度的源漏接触层6a的过程中，仅去除部分厚度的源漏接触层6a，无需对所述侧墙4a进行刻蚀，从而使源漏盖帽层7a的侧壁与侧墙4a的侧壁相接触。在形成源漏插塞(图未示)的过程中，侧墙4a覆盖于源漏接触层6a的侧壁，不易存在薄弱点，侧墙4a还能够对栅极结构2a和源漏插塞之间起到隔离的作用。
但是，上述方法在形成栅极插塞9a的过程中，需先形成贯穿栅极盖帽层3a和顶部介质层8a，且露出栅极结构2a的栅极通孔(图未示)，再在栅极通孔中形成栅极插塞9a，为保证栅极通孔暴露出栅极结构2a的顶面，以使栅极插塞9a与栅极结构2a具有足够大的接触面积，在形成栅极通孔的过程中通常还会进行过刻蚀，在进行过刻蚀的过程中，容易对位于所述栅极盖帽层3a和栅极结构2a侧壁的侧墙4a造成误刻蚀，进而容易导致栅极插塞9a与源漏接触层6a发生桥接或击穿(如图5中虚线圈位置处所示)，导致半导体结构的性能不佳、生产良率降低。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，通过将对应区域的部分高度侧墙替换为刻蚀阻挡能力更强的所述刻蚀阻挡层，从而引入与所述源漏盖帽层、栅极盖帽层以及侧墙的材料均具有较高刻蚀选择比的膜层，以平行于基底且与栅极结构延伸方向相垂直的方向为横向，在形成源漏通孔或栅极通孔的步骤中，所述刻蚀阻挡层能够在沿所述横向上起到刻蚀阻挡的作用，并对侧墙起到保护的作用，或者，所述刻蚀阻挡层能够占据原先侧墙所在的部分空间位置，有利于防止在对应区域的侧墙顶面拐角处产生薄弱点(Weak Point)，在形成源漏插塞和栅极插塞后，所述刻蚀阻挡层能够对源漏插塞和相邻的栅极结构之间，或对栅极插塞和相邻的源漏接触层之间起到隔离的作用，从而降低了源漏插塞和相邻的栅极结构之间、或栅极插塞与相邻的源漏接触层之间发生桥接或击穿的几率，进而提升了半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图26是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6和图7，图6为俯视图，图7为图6沿x-x割线的剖面图，提供基底100，包括用于形成源漏插塞的第一区域100a和用于形成栅极插塞的第二区域100b；所述基底100上形成有分立的栅极结构110，所述栅极结构110的顶部上形成有栅极盖帽层120，所述栅极结构110和栅极盖帽层120的侧壁上形成有侧墙130，所述栅极结构110两侧的基底100中形成有源漏掺杂区140，所述栅极结构110的侧部上形成有覆盖所述源漏掺杂区140的底部介质层(图未示)，所述底部介质层中形成有与所述源漏掺杂区140相接触的源漏接触层150，所述源漏接触层150的顶部上形成有源漏盖帽层160。
基底100用于为后续工艺制程提供工艺平台。本实施例中，基底100用于形成鳍式场效应晶体管(FinFET)。
本实施例中，基底100为立体型基底，包括衬底(未标示)以及凸出于衬底的鳍部(未标示)。在其他实施例中，当基底用于形成平面型场效应晶体管时，基底相应为平面型基底。本实施例中，衬底为硅衬底，鳍部与衬底的材料相同。
在器件工作时，栅极结构110用于控制导电沟道的开启或关断。
本实施例中，栅极结构110位于衬底上，栅极结构110横跨鳍部且覆盖鳍部的部分顶面和部分侧壁。本实施例中，栅极结构110为金属栅极结构，包括高k栅介质层(图未示)、以及位于高k栅介质层上的栅电极层(图未示)。
栅极盖帽层120用于在形成源漏接触层150以及后续形成源漏插塞的过程中，对栅极结构110的顶部起到保护的作用。
栅极盖帽层120选用与源漏盖帽层160、底部介质层以及后续顶部介质层具有刻蚀选择性的材料，从而有利于保证栅极盖帽层120能够对栅极结构110起到保护的作用。本实施例中，栅极盖帽层120的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。作为示例，栅极盖帽层120的材料为氮化硅。
侧墙130用于定义源漏掺杂区140的形成区域，侧墙130还用于保护栅极结构110的侧壁。
本实施例中，所述侧墙130的材料包括氮化硅、碳氮化硅、碳氧化硅、碳化硅和低k介质材料中的一种或多种。作为一种示例，所述侧墙130的材料为低k介质材料，有利于减小栅极结构110与源漏接触层150之间的有效电容。
源漏掺杂区140用于提供载流子源。本实施例中，源漏掺杂区140还用于在器件工作时为沟道提供应力，以提高载流子的迁移率。本实施例中，源漏掺杂区140位于栅极结构110和侧墙130两侧的鳍部中。
当形成NMOS晶体管时，源漏掺杂区140包括掺杂有N型离子的应力层；当形成PMOS晶体管时，源漏掺杂区140包括掺杂有P型离子的应力层。
底部介质层用于实现相邻器件之间的隔离，底部介质层还用于实现源漏接触层150之间的电隔离。
本实施例中，底部介质层为层间介质层(ILD)。底部介质层的材料为介电材料，例如：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，底部介质层的材料为氧化硅。
源漏接触层150与源漏掺杂区140相接触，用于使源漏掺杂区140与外部电路或其他互连结构之间实现电连接。本实施例中，源漏接触层150的材料为铜。在其他实施例中，源漏接触层的材料还可以为钨或钴等导电材料。
后续形成与栅极结构110相接触的栅极插塞，源漏盖帽层160位于源漏接触层150的顶面，在形成栅极插塞的过程中，源漏盖帽层160能够对源漏接触层150起到保护的作用。
源漏盖帽层160选用与栅极盖帽层120、底部介质层以及后续顶部介质层具有较高刻蚀选择性的材料，从而保证源漏盖帽层160能够对源漏接触层150起到保护的作用。
源漏盖帽层160的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。具体地，源漏盖帽层160和栅极盖帽层120的材料不同。作为示例，源漏盖帽层160的材料为碳化硅。
参考图8和图9，图8为俯视图，图9为图8沿x-x割线的剖面图，在所述底部介质层上形成顶部介质层170，覆盖所述栅极盖帽层120、源漏盖帽层160和侧墙130。
顶部介质层170的材料为介电材料，例如：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、低k介质材料和超低k介质材料中的一种或多种。
参考图10至图11，图10为俯视图，图11为图10沿x-x割线的剖面图，所述半导体结构的形成方法还包括：在形成所述顶部介质层170之后，形成源漏通孔和栅极通孔之前，形成贯穿部分厚度所述顶部介质层170的互连槽300，所述互连槽300位于所述第一区域100a和第二区域100b的上方。
所述互连槽300用于为形成互连线提供空间位置。
本实施例中，在形成源漏通孔和栅极通孔之前，形成互连槽300，以垂直于互连槽300的延伸方向为纵向，相应地，后续形成源漏通孔和栅极通孔的步骤中，源漏通孔和栅极通孔位于互连槽底部，源漏通孔和栅极通孔相应能够与互连槽300在沿纵向上实现自对准，而且，源漏通孔和栅极通孔能够与互连槽300相连通，在形成源漏插塞和栅极插塞、以及互连线后，源漏插塞和栅极插塞以及互连线能够为一体型结构，相应有利于提高源漏插塞和互连线之间、以及栅极插塞和互连线之间的接触性能。
本实施例中，所述互连槽300位于第一区域100a和第二区域100b的上方。
参考图10至图17，形成贯穿所述第一区域100a的顶部介质层170和源漏盖帽层160的源漏通孔210，暴露出所述源漏接触层150的顶面。
参考图18至图24，形成贯穿所述第二区域100b的顶部介质层170和栅极盖帽层120的栅极通孔220，暴露出所述栅极结构110的顶面。
其中，在形成源漏通孔210和栅极通孔220中任意一个或两个的步骤中，去除对应区域的部分高度侧墙130，形成位于对应通孔侧壁上且覆盖所述侧墙130顶部的刻蚀阻挡层200。
通过将对应区域的部分高度侧墙130替换为刻蚀阻挡能力更强的所述刻蚀阻挡层200，从而引入与源漏盖帽层160、栅极盖帽层120以及侧墙130的材料均具有较高刻蚀选择比的膜层，以平行于基底100且与栅极结构110延伸方向相垂直的方向为横向，在形成源漏通孔210或栅极通孔220的步骤中，所述刻蚀阻挡层200能够在沿所述横向上起到刻蚀阻挡的作用，并对侧墙130起到保护的作用，或者，所述刻蚀阻挡层200能够占据原先侧墙130所在的部分空间位置，有利于防止在对应区域的侧墙130顶面拐角处产生薄弱点(WeakPoint)，在形成源漏插塞和栅极插塞后，所述刻蚀阻挡层200能够对源漏插塞和相邻的栅极结构110之间，或对栅极插塞和相邻的源漏接触层150之间起到隔离的作用，从而降低了源漏插塞和相邻的栅极结构110之间、或栅极插塞与相邻的源漏接触层150之间发生桥接或击穿的几率，进而提升了半导体结构的性能。
此外，在形成源漏通孔210和栅极通孔220中任意一个或两个的步骤中，去除对应区域的部分高度侧墙130，形成位于对应通孔侧壁上且覆盖所述侧墙130顶部的刻蚀阻挡层200，从而仅在需要形成源漏通孔210或栅极通孔220的区域，形成所述刻蚀阻挡层200，不仅有利于将利用形成源漏通孔210或栅极通孔220的工艺，与去除对应区域的部分高度侧墙130和形成刻蚀阻挡层200的工艺步骤相整合，而且还有利于降低对其他区域的膜层结构的影响，进而有利于提高工艺兼容性、降低工艺风险。
作为一种示例，在形成所述源漏通孔210的步骤中，去除所述第一区域100a的部分高度侧墙130，形成位于源漏通孔210的侧壁上且覆盖侧墙130顶部的第一刻蚀阻挡层200(1)。
作为一种示例，在形成所述栅极通孔220的步骤中，去除所述第二区域100b的部分高度侧墙130，形成位于栅极通孔220的侧壁上且覆盖侧墙130顶部的第二刻蚀阻挡层200(2)。
以下将结合附图，对本实施例形成源漏通孔210、栅极通孔220以及刻蚀阻挡层200的具体步骤进行详细说明。
参考图10至图17，形成贯穿所述第一区域100a的顶部介质层170和源漏盖帽层160的源漏通孔210(如图17所示)，暴露出源漏接触层150的顶面。
源漏通孔210用于为形成源漏插塞提供空间位置。
本实施例中，形成贯穿所述互连槽300底部的顶部介质层170和源漏盖帽层160的所述源漏通孔210，所述源漏通孔210与所述互连槽300相连通。
本实施例中，在形成所述源漏通孔210的步骤中，去除所述第一区域100a的部分高度侧墙130，形成位于源漏通孔210的侧壁上且覆盖侧墙130顶部的第一刻蚀阻挡层200(1)。
所述第一刻蚀阻挡层200(1)的材料与所述栅极盖帽层120、侧墙130和源漏盖帽层160中的任意一个或多个均具有刻蚀选择比，从而在形成源漏通孔210的步骤中，所述第一刻蚀阻挡层200(1)能够在沿所述横向上起到刻蚀阻挡的作用，并对侧墙130起到保护的作用。
所述第一刻蚀阻挡层200(1)的材料包括氮化硅、碳氮化硅、碳氧化硅、碳化硅、氮化铝和氧化铝中的一种或多种。作为一种示例，第一刻蚀阻挡层200(1)的材料为氧化铝。
作为一种示例，所述第一刻蚀阻挡层200(1)的底面高于所述源漏盖帽层160和栅极盖帽层120的底面。在其他实施例中，形成所述第一刻蚀阻挡层的步骤中，所述第一刻蚀阻挡层的底面还可以低于所述源漏盖帽层和栅极盖帽层的底面，从而有利于进一步提高所述第一刻蚀阻挡层用于在沿横向上的刻蚀阻挡效果。
本实施例中，形成源漏通孔210和第一刻蚀阻挡层200(1)的步骤包括：
如图10和图11所示，图10为俯视图，图11为图10沿x-x割线的剖面图，形成贯穿所述第一区域100a的顶部介质层170的初始源漏通孔180。
本实施例中，形成贯穿所述互连槽300底部的顶部介质层170的初始源漏通孔180，初始源漏通孔180与互连槽300相连通，在形成初始源漏通孔180的步骤中，所述初始源漏通孔180能够在沿纵向上与互连槽300实现自对准。
如图12所示，去除所述初始源漏通孔180露出的部分高度侧墙130，使源漏盖帽层160与相邻栅极盖帽层120以及剩余侧墙130顶部围成第一间隙10。
在其他实施例中，去除对应区域的部分高度侧墙的步骤中，沿平行于基底表面且沿垂直于栅极结构的延伸方向，还刻蚀位于所述侧墙侧壁的部分厚度栅极盖帽层和部分厚度源漏盖帽层。具体地，去除初始源漏通孔露出的部分高度侧墙的步骤中，沿平行于基底表面且沿垂直于栅极结构的延伸方向，还刻蚀位于第一区域的侧墙侧壁的部分厚度栅极盖帽层和部分厚度源漏盖帽层，从而使得在与基底平行的投影面上，沿垂直于栅极结构的延伸方向，所述第一间隙凸出于所述侧墙的侧壁，进而使得后续形成的第一刻蚀阻挡层的宽度大于所述侧墙的宽度，有利于使第一刻蚀阻挡层用于在沿横向上的刻蚀阻挡效果更为显著。
相应地，在沿所述横向上，所述第一间隙的剖面可以为矩形或倒梯形。
本实施例中，去除对应区域的部分高度侧墙130的工艺包括：干法刻蚀和湿法刻蚀中的一种或两种工艺。
如图13至图15所示，在所述第一间隙10中形成第一刻蚀阻挡层200(1)。
形成所述第一刻蚀阻挡层200(1)的步骤包括：如图13所示，采用沉积工艺，在所述第一间隙10中填充第一刻蚀阻挡膜101，所述第一刻蚀阻挡膜101还位于初始源漏通孔180的底部和侧壁以及所述互连槽300的底部和侧壁上；如图14和图15所示，图14为俯视图，图15为图14沿x-x割线的剖面图，采用刻蚀工艺，去除位于所述初始源漏通孔180的底部和侧壁、以及所述互连槽300的底部和侧壁上的第一刻蚀阻挡膜101，剩余位于所述第一间隙10中的第一刻蚀阻挡膜101用于作为所述第一刻蚀阻挡层200(1)。
本实施例中，所述沉积工艺包括原子层沉积工艺，有利于提高第一刻蚀阻挡膜101的间隙填充能力和阶梯覆盖能力，相应提高第一刻蚀阻挡层200(1)的成膜质量。
本实施例中，所述刻蚀工艺为各向同性的刻蚀工艺。各向同性的刻蚀工艺具有各向同性刻蚀的特性，从而不仅能够将位于初始源漏通孔180和互连槽300的底部上的第一刻蚀阻挡膜101去除，还能够将位于初始源漏通孔180和所述互连槽300的侧壁上的第一刻蚀阻挡膜101去除。其中，由于第一间隙10中的第一刻蚀阻挡膜101的去除难度大，从而能够保留作为第一刻蚀阻挡层200(1)。
本实施例中，所述刻蚀工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。
如图16和图17所示，图16为俯视图，图17为图16沿x-x割线的剖面图，形成所述第一刻蚀阻挡层200(1)后，去除所述初始源漏通孔180下方的源漏盖帽层160，形成所述源漏通孔210。
本实施例中，去除所述初始源漏通孔180下方的源漏盖帽层160的工艺包括：干法刻蚀和湿法刻蚀中的一种或两种工艺。
本实施例中，通过先去除初始源漏通孔180露出的部分高度侧墙130，形成第一间隙10，再在第一间隙10中形成第一刻蚀阻挡层200(1)，之后再去除初始源漏通孔180下方的源漏盖帽层160形成源漏通孔210，有利于对第一刻蚀阻挡层200(1)的形成位置、尺寸以及剖面形貌进行精确控制。
在其他实施例中，形成所述源漏通孔和第一刻蚀阻挡层的步骤还可以包括：形成贯穿所述第一区域的顶部介质层的初始源漏通孔；去除所述初始源漏通孔下方的源漏盖帽层；去除所述初始源漏通孔露出的部分高度侧墙；在所述初始源漏通孔露出的栅极盖帽层侧壁上形成所述第一刻蚀阻挡层，使所述初始源漏通孔形成所述源漏通孔。
参考图18至图24，形成贯穿所述第二区域100b的顶部介质层170和栅极盖帽层120的栅极通孔220，暴露出所述栅极结构110的顶面。
所述栅极通孔220用于为形成栅极插塞提供空间位置。
本实施例中，形成贯穿所述互连槽300底部的顶部介质层170和栅极盖帽层120的所述栅极通孔220，所述栅极通孔220与所述互连槽300相连通。
本实施例中，在形成所述栅极通孔220的步骤中，去除所述第二区域100b的部分高度侧墙130，形成位于所述栅极通孔220的侧壁上且覆盖侧墙130顶部的第二刻蚀阻挡层200(2)。
所述第二刻蚀阻挡层200(2)的材料与所述栅极盖帽层120、侧墙130和源漏盖帽层160中的任意一个或多个均具有刻蚀选择比，从而在形成栅极通孔220的步骤中，所述第二刻蚀阻挡层200(2)能够在沿所述横向上起到刻蚀阻挡的作用，并对侧墙130起到保护的作用。
所述第二刻蚀阻挡层200(2)的材料包括氮化硅、碳氮化硅、碳氧化硅、碳化硅、氮化铝和氧化铝中的一种或多种。作为一种示例，第二刻蚀阻挡层200(2)的材料为氧化铝。
作为一种示例，所述第二刻蚀阻挡层200(2)的底面高于所述源漏盖帽层160和栅极盖帽层120的底面。在其他实施例中，形成所述第二刻蚀阻挡层的步骤中，所述第二刻蚀阻挡层的底面还可以低于所述源漏盖帽层和栅极盖帽层的底面，从而有利于进一步提高所述第二刻蚀阻挡层用于在沿横向上的刻蚀阻挡效果。
本实施例中，形成栅极通孔220和第二刻蚀阻挡层200(2)的步骤包括：
如图18和图19所示，图18为俯视图，图19为图18沿x-x割线的剖面图，形成贯穿位于所述第二区域100b的顶部介质层170的初始栅极通孔190。
本实施例中，形成贯穿所述互连槽300底部的顶部介质层170的初始栅极通孔190，所述初始栅极通孔190与所述互连槽300相连通，在形成初始栅极通孔190的步骤中，所述初始栅极通孔190能够在沿纵向上与所述互连槽300实现自对准。
如图20所示，去除初始栅极通孔190露出的部分高度侧墙130，使栅极盖帽层120和相邻的源漏盖帽层160以及剩余的侧墙130顶部围成第二间隙20。
在其他实施例中，去除对应区域的部分高度侧墙的步骤中，沿平行于基底表面且沿垂直于栅极结构的延伸方向，还刻蚀位于所述侧墙侧壁的部分厚度栅极盖帽层和部分厚度源漏盖帽层。具体地，去除初始栅极通孔露出的部分高度侧墙的步骤中，沿平行于基底表面且沿垂直于栅极结构的延伸方向，还刻蚀位于第二区域的侧墙侧壁的部分厚度栅极盖帽层和部分厚度源漏盖帽层，从而使得在与基底平行的投影面上，沿垂直于栅极结构的延伸方向，所述第二间隙凸出于所述侧墙的侧壁，进而使得后续形成的第二刻蚀阻挡层的宽度大于所述侧墙，有利于使第二刻蚀阻挡层的用于在沿横向上的刻蚀阻挡效果更显著。
相应地，在沿所述横向上，所述第二间隙的剖面可以为矩形或倒梯形。
如图21至图22所示，图21为俯视图，图22为图21沿x-x割线的剖面图，在第二间隙20中形成所述第二刻蚀阻挡层200(2)。
形成所述第二刻蚀阻挡层200(2)的步骤包括：采用沉积工艺，在所述第二间隙20中填充第二刻蚀阻挡膜(图未示)，所述第二刻蚀阻挡膜(图未示)还位于所述初始栅极通孔190的底部和侧壁、以及所述互连槽300的底部和侧壁上；采用刻蚀工艺，去除位于所述初始栅极通孔190的底部和侧壁、以及所述互连槽300的底部和侧壁上的第二刻蚀阻挡膜，剩余位于所述第二间隙20中的第二刻蚀阻挡膜用于作为所述第二刻蚀阻挡层200(2)。
关于形成所述第二刻蚀阻挡膜、以及刻蚀第二阻挡膜以形成第二刻蚀阻挡层200(2)的详细描述，请结合参考前述对形成第一刻蚀阻挡层200(1)的相关描述，在此不再赘述。
如图23至图24所示，图23为俯视图，图24为图23沿x-x割线的剖面图，形成所述第二刻蚀阻挡层200(2)后，去除所述初始栅极通孔190下方的栅极盖帽层120，形成所述栅极通孔220。
本实施例中，去除所述初始栅极通孔190下方的栅极盖帽层120的工艺包括：干法刻蚀和湿法刻蚀中的一种或两种工艺。
本实施例中，通过先去除初始栅极通孔190露出的部分高度侧墙130，形成第二间隙20，再在第二间隙20中形成第二刻蚀阻挡层200(2)，之后再去除初始栅极通孔190下方的栅极盖帽层120，形成栅极通孔220，有利于对第二刻蚀阻挡层200(2)的形成位置、尺寸以及剖面形貌进行精确控制。
在其他实施例中，形成所述栅极通孔和第二刻蚀阻挡层的步骤还可以包括：形成贯穿所述第二区域的顶部介质层的初始栅极通孔；去除所述初始栅极通孔下方的栅极盖帽层；去除所述初始栅极通孔露出的部分高度侧墙；在所述初始栅极通孔露出的源漏盖帽层侧壁上形成所述第二刻蚀阻挡层，使所述初始栅极通孔形成所述栅极通孔。
参考图25和图26，图25为俯视图，图26为图25沿x-x割线的剖面图，形成位于所述栅极通孔220中的栅极插塞240以及位于所述源漏通孔210中的源漏插塞230。
栅极插塞240用于实现栅极结构110与外部电路或其他互连结构之间的电连接。本实施例中，栅极插塞240形成于有源区的栅极结构110上方，栅极插塞240为有源栅极接触孔插塞(COAG)，有利于节省芯片的面积，从而实现芯片尺寸的进一步缩小。
源漏插塞230与源漏接触层150相接触，从而通过源漏接触层150使源漏掺杂区140与外部电路或其他互连结构之间实现电连接。
本实施例中，所述半导体结构的形成方法还包括：在形成所述栅极插塞240和源漏插塞230的步骤中，形成位于所述互连槽300中的互连线310，所述互连线310与所述栅极插塞240和源漏插塞230的顶部相接触。
所述互连线310用于实现所述栅极插塞240和源漏插塞230与外部电路或其他互连结构之间的电连接。
本实施例中，所述栅极通孔220与互连槽300、源漏通孔210与互连槽300相连通，通过在所述栅极通孔220、源漏通孔210以及互连槽300中填充导电材料，形成所述互连线310、栅极插塞240和源漏插塞230。
相应地，所述互连线310、栅极插塞240和源漏插塞230的材料相同，所述互连线310、栅极插塞240和源漏插塞230为一体型结构，有利于提高互连线310与栅极插塞240、互连线310与源漏插塞230之间的接触性能。
本实施例中，所述导电材料的材料为铜。在其他实施例中，导电材料的材料还可以为钨或钴等导电材料。
相应的，本发明还提供一种半导体结构。参考图25和图26，图25为俯视图，图26为图25沿x-x割线的剖面图，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底100，包括用于形成源漏插塞的第一区域100a和用于形成栅极插塞的第二区域100b；栅极结构110，分立于所述基底100上；栅极盖帽层120，位于所述栅极结构110的顶部；侧墙130，位于所述栅极结构110和栅极盖帽层120的侧壁上；源漏掺杂区140，位于所述栅极结构110两侧的基底100中；底部介质层(图未示)，位于所述栅极结构110侧部且覆盖所述源漏掺杂区140；源漏接触层150，位于所述底部介质层中且与所述源漏掺杂区140相接触；源漏盖帽层160，位于所述源漏接触层150的顶部；顶部介质层170，位于所述底部介质层上且覆盖所述栅极盖帽层120、源漏盖帽层160和侧墙130；源漏插塞230，贯穿位于所述第一区域100a的顶部介质层170和源漏盖帽层160，所述源漏插塞230与所述源漏接触层150的顶部相接触；栅极插塞240，贯穿位于所述第二区域100b的顶部介质层170和栅极盖帽层120，所述栅极插塞240与所述栅极结构110的顶部相接触；刻蚀阻挡层200，位于所述源漏插塞230和栅极插塞240中的任意一个或两个的侧壁，且覆盖对应区域的侧墙130顶面。
通过将对应区域的部分高度侧墙130替换为刻蚀阻挡能力更强的所述刻蚀阻挡层200，从而引入与所述源漏盖帽层160、栅极盖帽层120以及侧墙130的材料均具有较高刻蚀选择比的膜层，以平行于基底100且与栅极结构110延伸方向相垂直的方向为横向，在形成源漏插塞230或栅极插塞240的步骤中，所述刻蚀阻挡层200能够在沿所述横向上起到刻蚀阻挡的作用，并对侧墙130起到保护的作用，或者，所述刻蚀阻挡层200能够占据原先侧墙130所在的部分空间位置，有利于防止在对应区域的侧墙130顶面拐角处产生薄弱点(WeakPoint)，所述刻蚀阻挡层200还能够对源漏插塞230和相邻的栅极结构110之间，或对栅极插塞240和相邻的源漏接触层150之间起到隔离的作用，从而降低了源漏插塞230和相邻的栅极结构110之间、或栅极插塞140与相邻的源漏接触层150之间发生桥接或击穿的几率，进而提升了半导体结构的性能。
此外，刻蚀阻挡层200仅位于所述源漏插塞230和栅极插塞240中的任意一个或两个的侧壁，且覆盖对应区域的侧墙130顶面，从而仅在需要形成源漏插塞230或栅极插塞240的区域，设置所述刻蚀阻挡层200，有利于降低对其他区域的膜层结构的影响，进而有利于提高工艺兼容性、降低工艺风险。
本实施例中，基底100用于形成鳍式场效应晶体管(FinFET)。
本实施例中，基底100为立体型基底，包括衬底(未标示)以及凸出于衬底的鳍部(未标示)。在其他实施例中，当基底用于形成平面型场效应晶体管时，基底相应为平面型基底。本实施例中，衬底为硅衬底，鳍部与衬底的材料相同。
在器件工作时，栅极结构110用于控制导电沟道的开启或关断。
本实施例中，栅极结构110位于衬底上，栅极结构110横跨鳍部且覆盖鳍部的部分顶面和部分侧壁。本实施例中，栅极结构110为金属栅极结构，包括高k栅介质层(图未示)、以及位于高k栅介质层上的栅电极层(图未示)。
栅极盖帽层120用于在形成源漏接触层150以及形成源漏插塞230的过程中，对栅极结构110的顶部起到保护的作用。
栅极盖帽层120选用与源漏盖帽层160、底部介质层以及顶部介质层170具有刻蚀选择性的材料，从而保证栅极盖帽层120对栅极结构110的保护作用。本实施例中，栅极盖帽层120的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。作为示例，栅极盖帽层120的材料为氮化硅。
侧墙130用于定义源漏掺杂区140的形成区域，侧墙130还用于保护栅极结构110的侧壁。
本实施例中，所述侧墙130的材料包括氮化硅、碳氮化硅、碳氧化硅、碳化硅和低k介质材料中的一种或多种。作为一种示例，所述侧墙130的材料为低k介质材料，有利于减小栅极结构110与源漏接触层150之间的有效电容。
源漏掺杂区140用于提供载流子源。本实施例中，源漏掺杂区140还用于在器件工作时为沟道提供应力，以提高载流子的迁移率。本实施例中，源漏掺杂区140位于栅极结构110和侧墙130两侧的鳍部中。
当形成NMOS晶体管时，源漏掺杂区140包括掺杂有N型离子的应力层；当形成PMOS晶体管时，源漏掺杂区140包括掺杂有P型离子的应力层。
底部介质层用于实现相邻器件之间的隔离，底部介质层还用于实现源漏接触层150之间的电隔离。本实施例中，底部介质层的材料为氧化硅。
源漏接触层150与源漏掺杂区140相接触，用于使源漏掺杂区140与外部电路或其他互连结构之间实现电连接。
本实施例中，源漏接触层150的材料为铜。在其他实施例中，源漏接触层的材料还可以为钨或钴等导电材料。
在形成栅极插塞240的过程中，源漏盖帽层160能够对源漏接触层150起到保护的作用。源漏盖帽层160选用与栅极盖帽层120、底部介质层以及顶部介质层170具有较高刻蚀选择性的材料，从而保证源漏盖帽层160对源漏接触层150的保护作用。源漏盖帽层160的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。具体地，源漏盖帽层160和栅极盖帽层120的材料不同。作为示例，源漏盖帽层160的材料为碳化硅。
顶部介质层170的材料为介电材料，例如：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、低k介质材料和超低k介质材料中的一种或多种。
源漏插塞230与源漏接触层150相接触，从而通过源漏接触层150使源漏掺杂区140与外部电路或其他互连结构之间实现电连接。
栅极插塞240用于实现栅极结构110与外部电路或其他互连结构之间的电连接。本实施例中，栅极插塞240形成于有源区的栅极结构110上方，栅极插塞240为有源栅极接触孔插塞(COAG)，有利于节省芯片的面积，从而实现芯片尺寸的进一步缩小。
本实施例中，所述半导体结构还包括：互连线310，位于所述源漏插塞230和栅极插塞240上的所述顶部介质层170中，所述互连线310与所述源漏插塞230和栅极插塞240的顶部相接触，且所述互连线310与所述源漏插塞230以及栅极插塞240为一体型结构。
所述互连线310用于实现所述栅极插塞240和源漏插塞230与外部电路或其他互连结构之间的电连接。
所述互连线310、栅极插塞240和源漏插塞230为一体型结构，有利于提高互连线310与栅极插塞240、互连线310与源漏插塞230之间的接触性能。
本实施例中，所述互连线310、栅极插塞240和源漏插塞230的材料相同所述互连线310、栅极插塞240和源漏插塞230的材料为铜。在其他实施例中，所述互连线、栅极插塞和源漏插塞的材料还可以为钨或钴等导电材料。
本实施例中，所述刻蚀阻挡层200包括第一刻蚀阻挡层200(1)，位于所述源漏插塞230侧壁与相邻栅极盖帽层120的侧壁之间，所述第一刻蚀阻挡层200(1)覆盖所述第一区域100a的侧墙130顶面。
所述第一刻蚀阻挡层200(1)用于在形成源漏插塞230的步骤中，在沿横向上起到刻蚀阻挡的作用，并对第一区域100a的侧墙130起到保护的作用。
本实施例中，所述刻蚀阻挡层200包括第二刻蚀阻挡层200(2)，位于所述栅极插塞240侧壁与相邻源漏盖帽层160的侧壁之间，所述刻蚀阻挡层200(2)覆盖所述第二区域100b的侧墙130的顶面。
所述第二刻蚀阻挡层200(2)用于在形成栅极插塞240的步骤中，在沿横向上起到刻蚀阻挡的作用，并对第二区域100b的侧墙130起到保护的作用。
所述刻蚀阻挡层200的材料，与所述栅极盖帽层120、侧墙30和源漏盖帽层160中的任意一个或多个的材料均具有刻蚀选择比。所述刻蚀阻挡层200的材料包括氮化硅、碳氮化硅、碳氧化硅、碳化硅、氮化铝和氧化铝中的一种或多种。作为一种示例，刻蚀阻挡层200的材料为氧化铝。
所述第一刻蚀阻挡层200(1)和第二刻蚀阻挡层200(2)的材料可以相同或不同。
本实施例中，所述刻蚀阻挡层200的底面高于所述源漏盖帽层160和栅极盖帽层120的底面。在其他实施例中，所述刻蚀阻挡层的底面还可以低于所述源漏盖帽层和栅极盖帽层的底面。从而有利于进一步提高所述刻蚀阻挡层用于在沿横向上的刻蚀阻挡效果。
本实施例中，所述刻蚀阻挡层200的侧壁与下方的侧墙130的侧壁相齐平。在其他实施例中，在与基底平行的投影面上，沿垂直于栅极结构的延伸方向，所述刻蚀阻挡层还可以凸出于所述侧墙的侧壁，进而使得刻蚀阻挡层的宽度大于所述侧墙的宽度，有利于使刻蚀阻挡层用于在沿横向上的刻蚀阻挡效果更为显著。在沿所述横向上，所述刻蚀阻挡层的剖面可以为矩形或倒梯形。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (23)

1.一种半导体结构，其特征在于，包括：
基底，包括用于形成源漏插塞的第一区域和用于形成栅极插塞的第二区域；
栅极结构，分立于所述基底上；
栅极盖帽层，位于所述栅极结构的顶部；
侧墙，位于所述栅极结构和栅极盖帽层的侧壁上；
源漏掺杂区，位于所述栅极结构两侧的基底中；
底部介质层，位于所述栅极结构侧部且覆盖所述源漏掺杂区；
源漏接触层，位于所述底部介质层中且与所述源漏掺杂区相接触；
源漏盖帽层，位于所述源漏接触层的顶部；
顶部介质层，位于所述底部介质层上且覆盖所述栅极盖帽层、源漏盖帽层和侧墙；
源漏插塞，贯穿位于所述第一区域的顶部介质层和源漏盖帽层，所述源漏插塞与所述源漏接触层的顶部相接触；
栅极插塞，贯穿位于所述第二区域的顶部介质层和栅极盖帽层，所述栅极插塞与所述栅极结构的顶部相接触；
刻蚀阻挡层，位于所述源漏插塞和栅极插塞中的任意一个或两个的侧壁，且覆盖对应区域的侧墙顶面。
2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：互连线，位于所述源漏插塞和栅极插塞上的所述顶部介质层中，所述互连线与所述源漏插塞和栅极插塞的顶部相接触，且所述互连线与所述源漏插塞以及栅极插塞为一体型结构。
3.如权利要求1所述的半导体结构，其特征在于，所述刻蚀阻挡层包括第一刻蚀阻挡层，位于所述源漏插塞侧壁与相邻栅极盖帽层的侧壁之间，所述第一刻蚀阻挡层覆盖所述第一区域的侧墙顶面。
4.如权利要求1所述的半导体结构，其特征在于，所述刻蚀阻挡层包括第二刻蚀阻挡层，位于所述栅极插塞侧壁与相邻源漏盖帽层的侧壁之间，所述刻蚀阻挡层覆盖所述第二区域的侧墙的顶面。
5.如权利要求1所述的半导体结构，其特征在于，所述刻蚀阻挡层的底面低于所述源漏盖帽层和栅极盖帽层的底面。
6.如权利要求1所述的半导体结构，其特征在于，在与基底平行的投影面上，沿垂直于栅极结构的延伸方向，所述刻蚀阻挡层凸出于所述侧墙的侧壁。
7.如权利要求1所述的半导体结构，其特征在于，所述刻蚀阻挡层的材料，与所述栅极盖帽层、侧墙和源漏盖帽层中的任意一个或多个的材料均具有刻蚀选择比。
8.如权利要求1所述的半导体结构，其特征在于，所述刻蚀阻挡层的材料包括氮化硅、碳氮化硅、碳氧化硅、碳化硅、氮化铝和氧化铝中的一种或多种。
9.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成源漏插塞的第一区域和用于形成栅极插塞的第二区域；所述基底上形成有分立的栅极结构，所述栅极结构的顶部上形成有栅极盖帽层，所述栅极结构和栅极盖帽层的侧壁上形成有侧墙，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构的侧部上形成有覆盖所述源漏掺杂区的底部介质层，所述底部介质层中形成有与所述源漏掺杂区相接触的源漏接触层，所述源漏接触层的顶部上形成有源漏盖帽层；
在所述底部介质层上形成顶部介质层，覆盖所述栅极盖帽层、源漏盖帽层和侧墙；
形成贯穿所述第一区域的顶部介质层和源漏盖帽层的源漏通孔，暴露出所述源漏接触层的顶面；
形成贯穿所述第二区域的顶部介质层和栅极盖帽层的栅极通孔，暴露出所述栅极结构的顶面；
其中，在形成源漏通孔和栅极通孔中任意一个或两个的步骤中，去除对应区域的部分高度侧墙，形成位于对应通孔侧壁上且覆盖所述侧墙顶部的刻蚀阻挡层；
形成位于所述栅极通孔中的栅极插塞以及位于所述源漏通孔中的源漏插塞。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述顶部介质层之后，形成所述源漏通孔和栅极通孔之前，形成贯穿部分厚度所述顶部介质层的互连槽，所述互连槽位于所述第一区域和第二区域的上方；
形成贯穿所述互连槽底部的顶部介质层和源漏盖帽层的所述源漏通孔，所述源漏通孔与所述互连槽相连通；
形成贯穿所述互连槽底部的顶部介质层和栅极盖帽层的所述栅极通孔，所述栅极通孔与所述互连槽相连通；
所述半导体结构的形成方法还包括：在形成所述栅极插塞和源漏插塞的步骤中，形成位于所述互连槽中的互连线，所述互连线与所述栅极插塞和源漏插塞的顶部相接触。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述源漏通孔的步骤中，去除所述第一区域的部分高度侧墙，形成位于源漏通孔的侧壁上且覆盖侧墙顶部的第一刻蚀阻挡层；
形成所述源漏通孔和所述第一刻蚀阻挡层的步骤包括：形成贯穿所述第一区域的顶部介质层的初始源漏通孔；去除所述初始源漏通孔露出的部分高度侧墙，使所述源漏盖帽层与相邻栅极盖帽层以及剩余侧墙顶部围成第一间隙；在所述第一间隙中形成所述第一刻蚀阻挡层；形成所述第一刻蚀阻挡层后，去除所述初始源漏通孔下方的源漏盖帽层，形成所述源漏通孔。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述源漏通孔的步骤中，去除所述第一区域的部分高度侧墙，形成位于所述源漏通孔的侧壁上且覆盖侧墙顶部的第一刻蚀阻挡层；
形成所述源漏通孔和第一刻蚀阻挡层的步骤包括：形成贯穿所述第一区域的顶部介质层的初始源漏通孔；去除所述初始源漏通孔下方的源漏盖帽层；去除所述初始源漏通孔露出的部分高度侧墙；在所述初始源漏通孔露出的栅极盖帽层侧壁上形成所述第一刻蚀阻挡层，使所述初始源漏通孔形成所述源漏通孔。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述栅极通孔的步骤中，去除所述第二区域的部分高度侧墙，形成位于栅极通孔的侧壁上且覆盖侧墙顶部的第二刻蚀阻挡层；
形成所述栅极通孔和第二刻蚀阻挡层的步骤包括：形成贯穿位于所述第二区域的顶部介质层的初始栅极通孔；去除所述初始栅极通孔露出的部分高度侧墙，使所述栅极盖帽层和相邻的源漏盖帽层以及剩余的侧墙顶部围成第二间隙；在所述第二间隙中形成所述第二刻蚀阻挡层；形成所述第二刻蚀阻挡层后，去除所述初始栅极通孔下方的栅极盖帽层，形成所述栅极通孔。
14.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述栅极通孔的步骤中，去除所述第二区域的部分高度侧墙，形成位于所述栅极通孔的侧壁上且覆盖侧墙顶部的第二刻蚀阻挡层；
形成所述栅极通孔和第二刻蚀阻挡层的步骤包括：形成贯穿所述第二区域的顶部介质层的初始栅极通孔；去除所述初始栅极通孔下方的栅极盖帽层；去除所述初始栅极通孔露出的部分高度侧墙；在所述初始栅极通孔露出的源漏盖帽层侧壁上形成所述第二刻蚀阻挡层，使所述初始栅极通孔形成所述栅极通孔。
15.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述第一刻蚀阻挡层的步骤包括：采用沉积工艺，在所述第一间隙中填充第一刻蚀阻挡膜，所述第一刻蚀阻挡膜还位于初始源漏通孔的底部和侧壁上；
采用刻蚀工艺，去除位于所述初始源漏通孔的底部和侧壁上的第一刻蚀阻挡膜，剩余位于所述第一间隙中的第一刻蚀阻挡膜用于作为所述第一刻蚀阻挡层。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述第二刻蚀阻挡层的步骤包括：采用沉积工艺，在所述第二间隙中填充第二刻蚀阻挡膜，所述第二刻蚀阻挡膜还位于所述初始栅极通孔的底部和侧壁上；
采用刻蚀工艺，去除位于所述初始栅极通孔的底部和侧壁上的第二刻蚀阻挡膜，剩余位于所述第二间隙中的第二刻蚀阻挡膜用于作为所述第二刻蚀阻挡层。
17.如权利要求15或16所述的半导体结构的形成方法，其特征在于，所述沉积工艺包括原子层沉积工艺。
18.如权利要求15或16所述的半导体结构的形成方法，其特征在于，所述刻蚀工艺为各向同性的刻蚀工艺。
19.如权利要求9所述的半导体结构的形成方法，其特征在于，去除对应区域的部分高度侧墙的步骤中，沿平行于基底表面且沿垂直于栅极结构的延伸方向，还刻蚀位于所述侧墙侧壁的部分厚度栅极盖帽层和部分厚度源漏盖帽层。
20.如权利要求9所述的半导体结构的形成方法，其特征在于，去除对应区域的部分高度侧墙的工艺包括：干法刻蚀和湿法刻蚀中的一种或两种工艺。
21.如权利要求9所述的半导体结构的形成方法，其特征在于，所述刻蚀阻挡层的底面低于所述源漏盖帽层和栅极盖帽层的底面。
22.如权利要求9所述的半导体结构的形成方法，其特征在于，所述刻蚀阻挡层的材料与所述栅极盖帽层、侧墙和源漏盖帽层中的任意一个或多个均具有刻蚀选择比。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，所述刻蚀阻挡层的材料包括氮化硅、碳氮化硅、碳氧化硅、碳化硅、氮化铝和氧化铝中的一种或多种。
CN202011094542.1A 2020-10-14 2020-10-14 半导体结构及其形成方法 Pending CN114373750A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011094542.1A CN114373750A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011094542.1A CN114373750A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114373750A true CN114373750A (zh) 2022-04-19

Family

ID=81138499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011094542.1A Pending CN114373750A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114373750A (zh)

Similar Documents

Publication Publication Date Title
US10121874B2 (en) Self-aligned bottom up gate contact and top down source-drain contact structure in the premetallization dielectric or interlevel dielectric layer of an integrated circuit
CN113809007B (zh) 半导体结构及其形成方法
CN111863711B (zh) 半导体结构及其形成方法
KR20090041167A (ko) 반도체 장치 및 그 제조방법
CN111554578B (zh) 半导体结构及其形成方法
KR101095739B1 (ko) 반도체 소자 및 그 형성 방법
CN114975580A (zh) 半导体结构及其形成方法
CN114823894A (zh) 半导体结构及其形成方法
CN114068481A (zh) 半导体结构及其形成方法
CN111200017B (zh) 半导体结构及其形成方法
CN114975581A (zh) 半导体结构及其形成方法
CN114792683A (zh) 半导体结构及其形成方法
CN114373750A (zh) 半导体结构及其形成方法
CN114649257A (zh) 半导体结构及其形成方法
CN115997275A (zh) 半导体结构及其形成方法
CN114078760B (zh) 半导体结构的及其形成方法
CN114068394B (zh) 半导体结构的形成方法
CN114068395B (zh) 半导体结构及其形成方法
CN117133716A (zh) 半导体结构及其形成方法
CN114613740A (zh) 半导体结构及其形成方法
CN109786248B (zh) 半导体器件及其形成方法
CN115050740A (zh) 半导体结构及其形成方法
CN115621249A (zh) 半导体结构及其形成方法
CN114551597A (zh) 半导体结构及其形成方法
CN118825015A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination