CN114649257A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114649257A
CN114649257A CN202011494798.1A CN202011494798A CN114649257A CN 114649257 A CN114649257 A CN 114649257A CN 202011494798 A CN202011494798 A CN 202011494798A CN 114649257 A CN114649257 A CN 114649257A
Authority
CN
China
Prior art keywords
source
drain contact
layer
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011494798.1A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011494798.1A priority Critical patent/CN114649257A/zh
Publication of CN114649257A publication Critical patent/CN114649257A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底、栅极结构、源漏掺杂区和介质层；在介质层上形成牺牲层；形成贯穿源漏掺杂区顶部的介质层和牺牲层的初始源漏接触结构，初始源漏接触结构位于牺牲层中的部分作为牺牲源漏接触结构；以初始源漏接触结构为沿横向停止位置，形成贯穿栅极结构顶部的介质层和牺牲层的初始栅极插塞，初始栅极插塞位于牺牲层中的部分作为牺牲栅极插塞；牺牲源漏接触结构和牺牲栅极插塞中任意一个或两个沿横向剖面为倒梯形结构；采用第一平坦化工艺去除牺牲源漏接触结构和牺牲栅极插塞与牺牲层，形成栅极插塞和源漏接触结构。本发明有利于简化工艺，降低栅极插塞和源漏接触结构发生桥接的几率。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂区表面的源漏接触孔插塞，用于实现源漏掺杂区与外部电路的连接。
但是，目前半导体结构的形成工艺仍具有较大的挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于简化形成栅极插塞和源漏接触结构的工艺流程，降低栅极插塞和源漏接触结构之间发生桥接的概率。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂区，所述基底上形成有介质层，覆盖所述栅极结构的侧壁和顶部、以及所述源漏掺杂区，所述栅极结构沿纵向延伸，与所述纵向相垂直的方向为横向；在所述介质层上形成牺牲层；形成贯穿所述源漏掺杂区顶部的介质层和牺牲层的初始源漏接触结构，与所述源漏掺杂区相接触，所述初始源漏接触结构位于所述牺牲层中的部分作为牺牲源漏接触结构；以所述初始源漏接触结构为沿横向上的停止位置，形成贯穿所述栅极结构顶部的介质层和牺牲层的初始栅极插塞，与所述栅极结构相接触，所述初始栅极插塞位于所述牺牲层中的部分作为牺牲栅极插塞；其中，所述牺牲源漏接触结构和所述牺牲栅极插塞中任意一个或两个沿所述横向的剖面为倒梯形结构；采用第一平坦化工艺，去除所述牺牲源漏接触结构和牺牲栅极插塞以及所述牺牲层，使所述初始栅极插塞和初始源漏接触结构之间具有间隔，剩余的所述初始栅极插塞用于作为栅极插塞，剩余的所述初始源漏接触结构用于作为源漏接触结构。
相应的，本发明实施例还提供一种半导体结构，包括：基底；栅极结构，位于所述基底上，所述栅极结构沿纵向延伸，与所述纵向相垂直的方向为横向；源漏掺杂区，位于所述栅极结构两侧的基底中；介质层，位于所述基底上，且覆盖所述栅极结构的侧壁和顶部、以及所述源漏掺杂区；研磨停止层，位于所述介质层上；源漏接触结构，贯穿所述源漏掺杂区顶部的所述介质层和研磨停止层，所述源漏接触结构与所述源漏掺杂区相接触；栅极插塞，贯穿所述栅极结构顶部的所述介质层和研磨停止层，所述栅极插塞与所述栅极结构相接触，所述栅极插塞和所述源漏接触结构之间具有间隔，且所述栅极插塞与所述源漏接触结构以及所述研磨停止层的顶面相齐平。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的形成方法中，先形成初始源漏接触结构，之后以所述初始源漏接触结构为沿横向上的停止位置，形成贯穿所述栅极结构顶部的介质层的初始栅极插塞，从而通过初始源漏接触结构，自对准(Self-Aligned)地定位出所述初始栅极插塞的形成位置，使得沿所述横向上，所述初始栅极插塞位于相邻的所述初始源漏接触结构之间；而且，所述牺牲源漏接触结构和所述牺牲栅极插塞中任意一个或两个沿所述横向的剖面为倒梯形结构，也就是说，在沿基底法线的方向上，越靠近所述基底，所述牺牲源漏接触结构和牺牲栅极插塞中任意一个或两个的横向尺寸越来越小，相应地，在采用第一平坦化工艺，去除所述牺牲源漏接触结构和牺牲栅极插塞以及所述牺牲层的过程中，随着第一平坦化工艺去除的初始栅极插塞和初始源漏接触结构的厚度的增加，所述初始栅极插塞和初始源漏接触结构之间能够逐渐被间隔开，进而实现了所述栅极插塞和所述源漏接触结构之间的隔离；综上，本发明实施例利用初始源漏接触结构作为沿横向上的停止位置形成所述初始栅极插塞，之后再通过第一平坦化工艺实现所述栅极插塞和源漏接触结构之间的间隔，从而简化了形成栅极插塞和源漏接触结构的工艺流程，且降低了栅极插塞和源漏接触结构之间发生桥接(Bridge)的概率，进而提升生产效率和产品良率，优化了半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4至图5是另一种半导体结构的形成方法中各步骤对应的结构示意图；
图6至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前半导体结构的形成工艺仍具有较大的挑战。具体地，目前COAG工艺具有较大的挑战。现结合一种半导体结构的形成方法进行具体分析。图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底1，基底1上形成有栅极结构2，栅极结构2的顶面上形成有栅极盖帽层3，栅极结构2和栅极盖帽层3的侧壁上形成有侧墙4，栅极结构2和侧墙4两侧的基底1中形成有源漏掺杂区5，栅极结构2露出的基底1上形成有覆盖源漏掺杂区5的底部介质层(图未示)，底部介质层露出栅极盖帽层3的顶面，底部介质层中形成有与源漏掺杂区5相接触的源漏接触层6，源漏接触层6的侧壁与侧墙4相接触。
参考图2，去除部分厚度的源漏接触层6和侧墙4，在源漏接触层6上形成源漏盖帽层7，源漏盖帽层7的侧壁与栅极盖帽层3相接触，且源漏盖帽层7覆盖侧墙4和源漏接触层6的顶部。
参考图3，形成覆盖底部介质层6、栅极盖帽层3以及源漏盖帽层7的顶部介质层8；形成贯穿源漏盖帽层7和顶部介质层8，且与源漏接触层6相接触的源漏插塞9。
上述方法在形成源漏插塞9的过程中，需先形成贯穿源漏盖帽层7和顶部介质层8且露出源漏接触层6的源漏通孔，再在源漏通孔中形成源漏插塞9，在形成源漏通孔的过程中，容易对位于源漏接触层6侧壁的侧墙4造成误刻蚀，从而容易在侧墙4的顶部拐角处形成薄弱点(Weak Point)(如图3中虚线圈所示)，导致源漏插塞9容易在薄弱点处与栅极结构2发生桥接或击穿，进而容易降低半导体结构的性能和生产制造良率。
目前提出了另一种形成方法。图4至图5是另一种半导体结构的形成方法中各步骤对应的结构示意图。所述方法与前述方法的相同之处不再赘述，不同之处在于：参考图4，去除部分厚度的源漏接触层6a，在源漏接触层6a上形成源漏盖帽层7a，源漏盖帽层7a的侧壁与侧墙4a的侧壁相接触；参考图5，形成覆盖底部介质层、栅极盖帽层3a以及源漏盖帽层7a的顶部介质层8a；形成贯穿栅极盖帽层3a和顶部介质层8a，且与栅极结构2a相接触的栅极插塞9a。
上述方法在形成栅极插塞9a的过程中，需先形成贯穿栅极盖帽层3a和顶部介质层8a，且露出栅极结构2a的栅极通孔(图未示)，再在栅极通孔中形成栅极插塞9a，在形成栅极通孔的过程中容易对位于栅极盖帽层3a和栅极结构2a侧壁的侧墙4a造成误刻蚀，进而导致栅极插塞9a与源漏接触层6a容易发生桥接或击穿(如图5中虚线圈所示)，导致半导体结构的性能不佳、生产良率降低，半导体结构的形成工艺仍具有较大的挑战。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，，先利用初始源漏接触结构作为沿横向上的停止位置形成所述初始栅极插塞，之后再通过第一平坦化工艺实现所述栅极插塞和源漏接触结构之间的间隔，从而简化了形成栅极插塞和源漏接触结构的工艺流程，且降低了栅极插塞和源漏接触结构之间发生桥接的概率，进而有利于提升生产效率和产品良率、以及优化半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图6至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6至图8，提供基底100，基底100上形成有栅极结构110，栅极结构110两侧的基底100中形成有源漏掺杂区140，基底100上形成有介质层200，覆盖栅极结构110的侧壁和顶部、以及源漏掺杂区140，栅极结构110沿纵向(如图6中X方向所示)延伸，与纵向相垂直的方向为横向(如图6中Y方向所示)。本实施例中，纵向和横向均平行于基底100的表面。
基底100用于为后续工艺制程提供工艺平台。本实施例中，基底100用于形成鳍式场效应晶体管(FinFET)，基底100为立体型基底，包括衬底(未标示)和凸出于衬底的鳍部(未标示)。本实施例中，衬底为硅衬底，鳍部与衬底的材料相同。其他实施例中，基底还可以为其他类型的立体型基底。在另一些实施例中，当形成平面型场效应晶体管时，基底相应为平面型基底。
栅极结构110用于控制导电沟道的开启或关断。本实施例中，栅极结构110横跨鳍部且覆盖鳍部的部分顶面和部分侧壁。本实施例中，栅极结构110为金属栅极结构。在其他实施例中，栅极结构还可以为多晶硅栅极结构。
本实施例中，栅极结构110的顶部上还形成有栅极盖帽层120。栅极盖帽层120用于在后续制程(例如：形成与源漏掺杂区140相接触的源漏接触结构)中，对栅极结构110的顶部起到保护的作用。栅极盖帽层120选用与介质层200具有刻蚀选择性的材料。作为示例，栅极盖帽层120的材料为氮化硅。
源漏掺杂区140用于提供载流子源。本实施例中，源漏掺杂区140还用于在器件工作时为沟道提供应力，以提高载流子的迁移率。本实施例中，源漏掺杂区140位于栅极结构110两侧的鳍部中。
介质层200用于实现相邻器件之间的隔离，介质层200还用于实现栅极插塞与源漏接触结构之间的电隔离。介质层200的材料为介电材料，例如：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，介质层200覆盖栅极盖帽层120的顶部。
本实施例中，提供基底100的步骤包括以下步骤：
如图6和图7所示，图6为俯视图，图7为图6沿x-x方向的剖面图，提供基底100、位于基底100上的栅极结构110、位于栅极结构110两侧的基底100中的源漏掺杂区140以及位于栅极结构110侧部基底100上的底部介质层150，底部介质层150覆盖源漏掺杂区140。本实施例中，底部介质层150为层间介质层(ILD)。本实施例中，底部介质层150的材料为氧化硅。
作为一种示例，提供基底100、栅极结构110、源漏掺杂区140和底部介质层150的步骤包括：提供基底100；在基底100上形成伪栅结构(图未示)；在伪栅结构两侧的基底100中形成源漏掺杂区140；在伪栅结构侧部的基底100上形成覆盖源漏掺杂区140的底部介质层150；去除伪栅结构，在底部介质层150中形成栅极开口(图未示)；在栅极开口中形成栅极结构110。
本实施例中，栅极结构110的侧壁上还形成有侧墙130。具体地，在形成伪栅结构之后，形成源漏掺杂区140之前，在伪栅结构的侧壁上形成侧墙130。
侧墙130用于定义源漏掺杂区140的形成区域、以及保护栅极结构110的侧壁。本实施例中，侧墙130的材料包括氮化硅、碳氮化硅、碳氧化硅、碳化硅和低k介质材料中的一种或多种。
本实施例中，在形成栅极结构110后，还去除部分厚度的栅极结构110，在栅极结构110的顶部形成凹槽；在凹槽中形成栅极盖帽层120。本实施例中，为方便示意和说明，仅在剖面图中示意出底部介质层150和栅极盖帽层120。
如图8所示，在底部介质层150上形成顶部介质层160，覆盖栅极结构110的顶部，顶部介质层160和底部介质层150用于构成介质层200。
顶部介质层160用于实现栅极插塞与源漏接触结构之间的电隔离。顶部介质层160的材料为介电材料，例如：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、低k介质材料和超低k介质材料中的一种或多种。
在其他实施例中，形成方法还可以包括：在提供基底、栅极结构、源漏掺杂区以及底部介质层之后，形成顶部介质层之前，形成贯穿源漏掺杂区顶部的底部介质层的源漏接触层，与源漏掺杂区相接触。源漏接触层用于将源漏掺杂区的电性引出，从而使得源漏掺杂区能够与外部电路或其他互连结构之间实现电连接。源漏接触层的材料可以为铜、钨或钴等导电材料。
参考图9和图10，图9为俯视图，图10为图9沿x-x方向的剖面图，形成方法还包括：在提供基底100之后，在介质层200上形成研磨停止层210。
后续步骤还包括，在介质层200上形成牺牲层；形成贯穿源漏掺杂区140顶部的介质层200和牺牲层的初始源漏接触结构，初始源漏接触结构位于牺牲层中的部分作为牺牲源漏接触结构；形成贯穿栅极结构110顶部的介质层200和牺牲层的初始栅极插塞，初始栅极插塞位于牺牲层中的部分作为牺牲栅极插塞；采用第一平坦化工艺，去除牺牲源漏接触结构和牺牲栅极插塞以及牺牲层。
通过在形成介质层200后，形成牺牲层之前，在介质层200上形成研磨停止层210，从而在后续能够以研磨停止层210的顶面为停止位置进行第一平坦化工艺，有利于降低第一平坦化工艺的难度、精确控制第一平坦化工艺的平坦化厚度，并提高第一平坦化工艺后的初始栅极插塞和初始源漏接触结构的顶面平坦度与高度一致性，使得形成的栅极插塞和源漏接触结构的顶面高度能够得到精确控制，此外，研磨停止层210还有利于降低介质层200顶面受损的几率。
因此，研磨停止层210选用的材料的致密度和硬度，高于介质层200、后续形成的牺牲层、初始源漏接触结构以及初始栅极插塞材料的致密度与硬度，从而保证研磨停止层210能够在第一平坦化工艺的过程中起到定义停止位置的作用。具体地，研磨停止层210的材料包括氮化硅、氮化钛、氮氧化硅、碳氮氧化硅、和碳氮化硅硼中的一种或多种。
本实施例中，研磨停止层210的材料为介电材料，有利于降低研磨停止层210对半导体结构的影响，提高研磨停止层210与后续制程的兼容性。作为示例，研磨停止层210的材料为氮化硅。选用氮化硅材料有利于提高工艺兼容性、降低工艺成本，而且氮化硅材料的致密度和硬度较高，有利于提高研磨停止层210用于定义第一平坦化工艺停止位置的效果。
研磨停止层210不宜过薄，否则容易增加研磨停止层210在后续第一平坦化工艺的过程中被去除的风险，进而易降低研磨停止层210用于定义第一平坦化工艺停止位置的效果；研磨停止层210也不宜过厚，否则容易造成不必要的材料和时间浪费。本实施例中，研磨停止层210的厚度为10nm至100nm。
本实施例中，形成研磨停止层210的工艺包括化学气相沉积、原子层沉积和物理气相沉积中的一种或多种工艺。作为示例，采用原子层沉积工艺形成研磨停止层210，有利于提高研磨停止层210的厚度均一性，使研磨停止层210的厚度能够得到精确控制，而且，采用原子层沉积工艺还有利于提高研磨停止层210材料的致密度和成膜质量。
继续参考图9和图10，图9为俯视图，图10为图9沿x-x方向的剖面图，在介质层200上形成牺牲层220。具体地，在研磨停止层210上形成牺牲层220。
牺牲层220用于与介质层200共同为形成初始源漏接触结构和初始栅极插塞提供支撑作用。而且，后续形成贯穿源漏掺杂区140顶部的介质层200和牺牲层220的初始源漏接触结构，初始源漏接触结构位于牺牲层220中的部分作为牺牲源漏接触结构，以及形成贯穿栅极结构110顶部的介质层200和牺牲层210的初始栅极插塞，初始栅极插塞位于牺牲层中的部分作为牺牲栅极插塞，牺牲源漏接触结构和牺牲栅极插塞中任意一个或两个的剖面为倒梯形结构，之后采用第一平坦化工艺，去除牺牲源漏接触结构和牺牲栅极插塞以及牺牲层210，从而使得所形成的初始栅极插塞和初始源漏接触结构之间能够具有间隔。
本实施例中，牺牲层220的材料为介质材料，有利于提高牺牲层220与后续工艺制程之间的兼容性，而且牺牲层220的材料与研磨停止层210的材料不同，在后续第一平坦化工艺的过程中，牺牲层220的被去除速率与研磨停止层210的被去除速率具有差异，且牺牲层220的被去除速率更快，使得第一平坦化工艺能够停止在研磨停止层210上，此外，由于后续还会去除牺牲层220，因此，与介质层200的材料相比，牺牲层220材料的选择灵活度和自由度更高。
本实施例中，牺牲层220的材料包括氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼、碳氮化硼、氧化铝和氮化铝中的一种或多种。作为一种示例，牺牲层220的材料为氧化硅。牺牲层220的材料与顶部介质层160的材料相同，有利于进一步提高工艺兼容性。
牺牲层220的厚度不宜过小，否则后续牺牲源漏接触结构和牺牲栅极插塞的厚相应过小，在进行第一平坦化工艺的过程中，所去除的初始源漏接触结构和初始栅极插塞的厚度相应较小，容易导致第一平坦化工艺后的剩余初始源漏接触结构和剩余初始栅极插塞之间的间隔过小，不利于减小源漏接触结构和栅极插塞之间的寄生电容；牺牲层220的厚度也不宜过大，则容易造成不必要的材料的浪费，且后续牺牲源漏接触结构和牺牲栅极插塞的厚度相应过大，还容易增加第一平坦化工艺所需的时间，进而容易降低生产产能、增加工艺风险与副作用。为此，本实施例中，牺牲层220的厚度为10nm至1000nm。
本实施例中，采用沉积工艺(例如：化学气相沉积工艺)，形成牺牲层220。
参考图11至图15，形成贯穿源漏掺杂区140顶部的介质层200和牺牲层220的初始源漏接触结构230，与源漏掺杂区140相接触，初始源漏接触结构230位于牺牲层220中的部分作为牺牲源漏接触结构230(a)。
参考图16至图22，以初始源漏接触结构230为沿横向上的停止位置，形成贯穿栅极结构110顶部的介质层200和牺牲层220的初始栅极插塞240，与栅极结构110相接触，初始栅极插塞240位于牺牲层220中的部分作为牺牲栅极插塞240(a)。其中，牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)中任意一个或两个沿横向的剖面为倒梯形结构。
本实施例中，形成初始源漏接触结构230之后，以初始源漏接触结构230为沿横向上的停止位置，形成贯穿栅极结构110顶部的介质层200的初始栅极插塞240，从而通过初始源漏接触结构230，自对准地定位出初始栅极插塞240的形成位置，使得沿横向初始栅极插塞240位于相邻的初始源漏接触结构230之间；而且，牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)中任意一个或两个沿横向的剖面为倒梯形结构，在沿基底100法线的方向上，越靠近基底100，牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)中任意一个或两个的横向尺寸越来越小，从而在靠近介质层200顶面位置处，初始源漏接触结构230和初始栅极插塞240之间能够具有间隔。
相应地，在后续采用第一平坦化工艺，去除牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)以及牺牲层220的过程中，随着第一平坦化工艺去除的初始栅极插塞240和初始源漏接触结构230的厚度的增加，初始栅极插塞240和初始源漏接触结构230之间能够逐渐被间隔开，进而能够实现栅极插塞和源漏接触结构之间的隔离，降低了栅极插塞和源漏接触结构之间发生桥接的概率。
作为一种示例，牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)中沿横向的剖面均为倒梯形结构。本实施例中，初始源漏接触结构230和初始栅极插塞240中任意一个或两个沿横向的剖面为倒梯形结构。作为一种示例，初始源漏接触结构230和初始栅极插塞240沿横向的剖面均为倒梯形结构。
其他实施例中，初始源漏接触结构和初始栅极插塞中任意一个沿横向的剖面可以为倒梯形结构，另外一个沿横向剖面可以为矩形结构。另一些实施例中，初始源漏接触结构位于牺牲源漏接触结构下方的部分，与初始栅极插塞位于牺牲栅极插塞下方的部分中的任意一个或两个沿横向的剖面还可以为矩形结构。
本实施例中，形成初始源漏接触结构230和初始栅极插塞240的步骤包括：
参考图11至图15，形成贯穿源漏掺杂区140顶部的介质层200和牺牲层220的初始源漏接触结构230，与源漏掺杂区140相接触，初始源漏接触结构230位于牺牲层220中的部分作为牺牲源漏接触结构230(a)。
本实施例中，初始源漏接触结构230的材料为铜。在其他实施例中，初始源漏接触结构的材料还可以为钨或钴等导电材料。
作为一种示例，形成初始源漏接触结构230的步骤包括：
如图11至图12所示，形成源漏接触开口250，贯穿源漏掺杂区140顶部的介质层200和牺牲层220且暴露出源漏掺杂区140。
源漏接触开口250用于为形成初始源漏接触结构提供空间位置。本实施例中，源漏接触开口250还贯穿研磨停止层210。
本实施例中，源漏接触开口250贯穿源漏掺杂区140顶部的介质层200和牺牲层220，且暴露出源漏掺杂区140，后续在源漏接触开口250中形成初始源漏接触结构的过程中，初始源漏接触结构相应为一体型结构。
本实施例中，形成源漏接触开口250的步骤包括：如图11所示，在牺牲层220上形成源漏接触掩膜层170；如图12所示，以源漏接触掩膜层170为掩膜，依次刻蚀牺牲层220、研磨停止层210和介质层200，形成源漏接触开口250；去除源漏接触掩膜层170。
本实施例中，源漏接触掩膜层170的材料为氮化钛。
本实施例中，采用各向异性的刻蚀工艺，依次刻蚀牺牲层220、研磨停止层210和介质层200。各向异性的刻蚀工艺具有各向异性刻蚀的特性，即纵向刻蚀速率大于横向刻蚀速率，有利于提高对源漏接触开口250的剖面控制性，提高源漏接触开口250的形貌质量。
在形成源漏接触开口250后，去除源漏接触掩膜层170。
如图13至图15所示，在源漏接触开口250中填充导电材料，形成初始源漏接触结构230。本实施例中，初始源漏接触结构230与源漏掺杂区140相接触，且初始源漏接触结构230为一体型结构，有利于使得初始源漏结构230具有较低的电阻、以及与源漏掺杂区140之间具有较低的接触电阻，进而有利于改善后段RC延迟，提升半导体结构的性能。
本实施例中，初始源漏接触结构230沿纵向延伸，初始源漏接触结构230为长条形结构，从而在沿横向上，相邻的初始源漏接触结构230之间的区域定位出了初始栅极插塞的形成位置，相应实现初始栅极插塞的位置自对准，有利于提高初始源漏接触结构230用于作为沿横向上的栅极插塞310的自对准停止位置的效果，进一步降低栅极插塞与源漏接触结构发生桥接的概率。
本实施例中，形成初始源漏接触结构230的步骤包括：如图13所示，在源漏接触开口250中填充导电材料260，导电材料260还形成于牺牲层220上；如图14和图15所示，图14为俯视图，图15为图14沿x-x方向的剖面图，去除位于牺牲层220上的导电材料260，位于源漏接触开口250中的剩余导电材料260用于作为初始源漏接触结构230。
本实施例中，形成导电材料260的工艺包括物理气相沉积、化学气相沉积和电化学镀中的一种或多种工艺。本实施例中，采用化学机械平坦化工艺，去除位于牺牲层220上的导电材料260。
其他实施例中，当底部介质层中形成有与源漏掺杂区相接触的源漏接触层时，形成初始源漏接触结构的步骤相应包括：在源漏接触层上形成贯穿顶部介质层和牺牲层的源漏接触孔，暴露出源漏接触层；在源漏接触孔中形成与源漏接触层相接触的初始源漏接触插塞，用于与源漏接触层构成初始源漏接触结构。
参考图16至图20，以初始源漏接触结构230为沿横向上的停止位置，形成贯穿栅极结构110顶部的介质层200和牺牲层220的初始栅极插塞240，与栅极结构110相接触，初始栅极插塞240位于牺牲层220中的部分作为牺牲栅极插塞240(a)。初始栅极插塞240用于经后续第一平坦化工艺形成栅极插塞。
本实施例中，初始栅极插塞240与有源区(Active Area，AA)的栅极结构110顶部相接触，且初始栅极插塞240贯穿栅极盖帽层120。相应地，后续采用第一平坦化工艺，去除牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)时，所形成的栅极插塞位于有源区的栅极结构110上方，栅极插塞相应为有源栅极接触孔插塞(COAG)。本实施例中，初始栅极插塞240的材料为铜。在其他实施例中，初始栅极插塞的材料还可以为钨或钴等导电材料。
本实施例中，形成初始栅极插塞240的步骤包括：
如图16至图19所示，以初始源漏接触结构230为沿横向上的停止位置，在栅极结构110顶部的介质层200和牺牲层220中形成栅极接触孔270，暴露出栅极结构110。栅极接触孔270用于为形成栅极插塞提供空间位置。
本实施例中，在形成栅极接触孔270的过程中，由于牺牲层220与初始源漏接触结构230之间、以及介质层200与初始源漏接触结构230之间均具有较高的刻蚀选择比，形成栅极接触孔270的刻蚀工艺对初始源漏接触结构230的刻蚀速率低，从而形成栅极接触孔270的刻蚀工艺能够以初始源漏接触结构230为沿横向上的刻蚀停止位置，进而实现栅极接触孔270沿横向上的自对准。
具体地，牺牲层220和介质层200的材料均为介质材料，初始源漏接触结构230的材料为金属材料，牺牲层220与初始源漏接触结构230之间、以及介质层200与初始源漏接触结构230之间均易于实现较高的刻蚀选择比，形成栅极接触孔270的刻蚀工艺对初始源漏接触结构230造成误刻蚀的几率低。
具体地，形成栅极接触孔270的步骤包括：如图16和图17所示，图16为俯视图，图17为图16沿x-x方向的剖面图，在牺牲层220和初始源漏接触结构230上形成硬掩膜层180，硬掩膜层180中形成有掩膜开口185，掩膜开口185位于栅极结构110的顶部上方且沿横向位于初始源漏接触结构230之间；如图18和图19所示，图18为俯视图，图19为图18沿x-x方向的剖面图，以硬掩膜层180为掩膜，并以初始源漏接触结构230为沿横向上的停止位置，沿掩膜开口185刻蚀牺牲层220和介质层200，形成栅极接触孔270。
硬掩膜层180用于作为形成栅极接触孔的刻蚀掩膜。本实施例中，硬掩膜层180的材料包括氮化钛。掩膜开口185用于定义栅极接触孔的形成位置。
作为示例，沿横向，掩膜开口185还延伸暴露出初始源漏接触结构230的部分顶部。本实施例中，即使沿横向掩膜开口185还延伸位于部分的初始源漏接触结构230的上方，由于牺牲层220与初始源漏接触结构230之间、以及介质层200与初始源漏接触结构230之间均具有较高的刻蚀选择比，也能够利用初始源漏接触结构230作为沿横向的停止位置，从而有利于降低对掩膜开口185的尺寸精度要求，增大形成掩膜开口185以及形成栅极接触孔的工艺窗口。
形成栅极接触孔270的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或两种。具体地，沿掩膜开口185，依次采用干法刻蚀工艺和湿法刻蚀工艺，刻蚀牺牲层220和介质层200，形成栅极接触孔270。
本实施例中，在形成栅极接触孔270后，还去除硬掩膜层180。
如图20所示，在栅极接触孔270中填充导电材料，形成初始栅极插塞240。
本实施例中，初始栅极插塞240填充于栅极接触孔270，且形成于牺牲层220和初始源漏接触结构230上。本实施例中，在栅极接触孔270中填充导电材料的工艺包括化学气相沉积、物理气相沉积和电化学镀中的一种或多种工艺。
参考图21和图22，图21为俯视图，图22为图21沿x-x方向的剖面图，采用第一平坦化工艺，去除牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)以及牺牲层220，使初始栅极插塞240和初始源漏接触结构230之间具有间隔，剩余的初始栅极插塞240用于作为栅极插塞310，剩余的初始源漏接触结构230用于作为源漏接触结构300。
牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)中任意一个或两个沿横向的剖面为倒梯形结构，在沿基底100法线的方向上，越靠近基底100，牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)中任意一个或两个的横向尺寸越来越小，从而在靠近介质层200顶面位置处，初始源漏接触结构230和初始栅极插塞240之间能够具有间隔，相应地，在去除牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)以及牺牲层220后，剩余的初始源漏接触结构230和初始栅极插塞240之间能够具有间隔，相应实现栅极插塞310和源漏接触结构300之间的隔离。
综上，本实施例利用初始源漏接触结构230作为沿横向上的停止位置形成初始栅极插塞240，之后通过第一平坦化工艺实现栅极插塞310和源漏接触结构300之间的间隔，简化了形成栅极插塞310和源漏接触结构300的工艺流程，降低栅极插塞310和源漏接触结构300之间发生桥接的概率，进而提升生产效率和产品良率、以及优化半导体结构的性能。
栅极插塞310用于实现栅极结构110与外部电路之间的电连接。本实施例中，栅极插塞310形成于有源区的栅极结构110上方，栅极插塞310为有源栅极接触孔插塞，有利于节省芯片的面积，从而实现芯片尺寸的进一步缩小。
源漏接触结构300与源漏掺杂区140相接触，从而使源漏掺杂区140与外部电路或其他互连结构之间实现电连接。本实施例中，源漏接触结构300为一体型结构，有利于降低源漏接触结构300的电阻，进而改善后段RC延迟、降低功耗。本实施例中，源漏接触结构300为沿纵向延伸的长条形结构。
本实施例中，第一平坦化工艺的步骤中，以研磨停止层210顶面为停止位置，去除牺牲源漏接触结构230(a)和牺牲栅极插塞240(a)以及牺牲层220，有利于降低第一平坦化工艺的难度、精确控制第一平坦化工艺的平坦化厚度，并提高第一平坦化工艺后的初始栅极插塞240和初始源漏接触结构230的顶面平坦度、与高度一致性，使得栅极插塞310和源漏接触结构300的顶面高度能够得到精确控制，此外，还有利于降低介质层200的顶面受损的几率。
本实施例中，第一平坦化工艺包括化学机械平坦化(CMP)工艺。化学机械平坦化工艺能够实现特性不同的各种材料全面平坦化，在提高平坦化效率的同时，还有利于提高平坦化后的膜层顶面平坦度和高度一致性。
参考图23和图24，图23为俯视图，图23为图23沿x-x方向的剖面图，形成方法还包括：在去除牺牲源漏接触结构230(a)和牺牲栅极插塞240(b)以及牺牲层220后，去除研磨停止层210，暴露出介质层200的顶面，从而防止研磨停止层210对栅极插塞310和源漏接触结构300之间的寄生电容造成影响，并且便于后续在介质层200上形成介电常数较低的材料，有利于减小半导体结构的寄生电容，进而降低RC延迟，提升了半导体结构的性能。
本实施例中，采用第二平坦化工艺，去除研磨停止层210。本实施例中，去除研磨停止层210的过程中，还去除部分高度的栅极插塞310和源漏接触结构300。相应地，去除研磨停止层210和部分高度的栅极插塞310与源漏接触结构300后，剩余栅极插塞310和源漏接触结构300与介质层200顶面相齐平。
相应的，本发明还提供一种半导体结构。参考图21和图22，图21为俯视图，图22为图21沿x-x方向的剖面图，示出了本发明半导体结构一实施例的结构示意图。
本实施例中，所述半导体结构包括：基底100；栅极结构110，位于基底100上，栅极结构110沿纵向(如图21中Y方向所示)延伸，与纵向相垂直的方向为横向(如图21中X方向所示)；源漏掺杂区140，位于栅极结构110两侧的基底100中；介质层200，位于基底100上，且覆盖栅极结构110的侧壁和顶部、以及源漏掺杂区140；研磨停止层210，位于介质层200上；源漏接触结构300，贯穿源漏掺杂区140顶部的介质层200和研磨停止层210，源漏接触结构300与源漏掺杂区140相接触；栅极插塞310，贯穿栅极结构110顶部的介质层200和研磨停止层210，栅极插塞310与栅极结构110相接触，栅极插塞310和源漏接触结构300之间具有间隔，且栅极插塞310与源漏接触结构300以及研磨停止层210的顶面相齐平。
本实施例中，半导体结构包括研磨停止层210，且栅极插塞310与源漏接触结构300以及研磨停止层210的顶面相齐平，是由于在半导体结构的形成过程中，在研磨停止层210上还形成有牺牲层，并且先形成贯穿牺牲层、研磨停止层210和介质层200的初始源漏接触结构，之后以初始源漏接触结构为沿横向上的停止位置，形成贯穿栅极结构110顶部的介质层200的初始栅极插塞，从而通过初始源漏接触结构，自对准地定位出初始栅极插塞的形成位置，使得沿横向上，初始栅极插塞位于相邻的初始源漏接触结构之间，之后再以研磨停止层210的顶面为停止位置，对初始源漏接触结构和初始栅极插塞以及牺牲层进行平坦化，使得初始栅极插塞和初始源漏接触结构之间能够逐渐被间隔开，进而实现了栅极插塞310和源漏接触结构300之间的隔离，从而简降低栅极插塞310和源漏接触结构300之间发生桥接的概率，进而优化半导体结构的性能。
本实施例中，所述纵向和横向均平行于基底100的表面。
本实施例中，基底100用于形成FinFET，基底100为立体型基底，包括衬底以及凸出于衬底的鳍部。其他实施例中，基底还可以为其他类型的立体型基底。另一些实施例中，当形成平面型场效应晶体管时，基底为平面型基底。
栅极结构110用于控制导电沟道的开启或关断。本实施例中，栅极结构110横跨鳍部且覆盖鳍部的部分顶面和部分侧壁。本实施例中，栅极结构110为金属栅极结构。其他实施例中，栅极结构还可以为多晶硅栅极结构。
本实施例中，半导体结构还包括：栅极盖帽层120，位于栅极结构110的顶部与介质层200之间。栅极盖帽层120用于在半导体结构的形成过程中，对栅极结构110的顶部起到保护的作用。栅极盖帽层120选用与介质层200具有刻蚀选择性的材料。作为一种示例，栅极盖帽层120的材料为氮化硅。
本实施例中，半导体结构还包括：侧墙130，位于栅极结构110和栅极盖帽层120的侧壁上。侧墙130用于定义源漏掺杂区140的形成区域、以及保护栅极结构110的侧壁。
源漏掺杂区140用于提供载流子源。本实施例中，源漏掺杂区140还用于在器件工作时为沟道提供应力，以提高载流子的迁移率。本实施例中，源漏掺杂区140位于栅极结构110两侧的鳍部中。
介质层200用于实现相邻器件之间的隔离以及用于实现栅极插塞310与源漏接触结构300之间的电隔离。介质层200的材料为介电材料，例如：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，介质层200覆盖栅极盖帽层120的顶部。
本实施例中，介质层200为叠层结构，包括：底部介质层150，位于栅极结构110侧部的基底100上且覆盖源漏掺杂区140；顶部介质层160，位于底部介质层150上且覆盖栅极结构110的顶部。关于底部介质层150和顶部介质层160的具体描述，请参考前述实施例中的相应描述，在此不再赘述。
研磨停止层210用于在形成栅极插塞310和源漏接触结构300的第一平坦化工艺过程中定义停止位置，有利于降低第一平坦化工艺的难度、精确控制第一平坦化工艺的平坦化厚度，提高栅极插塞310和源漏接触结构300的顶面平坦度、与高度一致性，栅极插塞310和源漏接触结构300的顶面高度也能够得到精确控制，设置研磨停止层210还有利于降低介质层200的顶面受损的几率。
因此，研磨停止层210材料的致密度和硬度，高于介质层200、源漏接触结构300以及栅极插塞310材料的致密度与硬度。本实施例中，研磨停止层210的材料为介质材料，从而降低研磨停止层210对半导体结构的影响，使得研磨停止层210能够保留在半导体结构中。具体地，研磨停止层210的材料包括氮化硅、氮氧化硅、碳氮氧化硅和碳氮化硅硼中的一种或多种。作为示例，研磨停止层210的材料为氮化硅。选用氮化硅材料有利于提高工艺兼容性、降低工艺成本，而且氮化硅材料的致密度和硬度较高。
为保证研磨停止层210用于在第一平坦化工艺的过程中用于定义停止位置的效果，以及避免造成工艺时间、材料的浪费，本实施例中，研磨停止层210的厚度为10nm至100nm。
源漏接触结构300用于使源漏掺杂区140与外部电路之间实现电连接。本实施例中，源漏接触结构300为一体型结构，有利于降低源漏接触结构300的电阻，进而有利于改善后段RC延迟、降低功耗。
其他实施例中，源漏接触结构还可以不为一体型结构，源漏接触结构包括：源漏接触层，贯穿源漏掺杂区顶部上的底部介质层，且与源漏掺杂区相接触；源漏接触插塞，贯穿源漏接触层上的顶部介质层，且与源漏接触层相接触。
本实施例中，源漏接触结构300为沿纵向延伸的长条形结构，相应地，在源漏接触结构300的形成过程中，初始源漏接触结构也为沿纵向延伸的长条形结构，从而在沿横向上，相邻的初始源漏接触结构之间的区域定位出栅极插塞的形成位置，相应实现栅极插塞310的位置自对准，有利于提高初始源漏接触结构用于作为沿横向上的栅极插塞310的自对准停止位置的效果，进一步降低栅极插塞310与源漏接触结构300发生桥接的概率。
本实施例中，源漏接触结构300的材料为铜。在其他实施例中，源漏接触结构的材料还可以为钨或钴等导电材料。
栅极插塞310用于实现栅极结构110与外部电路之间的电连接。本实施例中，栅极插塞310与有源区的栅极结构110相接触，栅极插塞310相应为有源栅极接触孔插塞，有利于节省芯片的面积、实现芯片尺寸的进一步缩小。
本实施例中，栅极插塞310贯穿栅极盖帽层120。本实施例中，栅极插塞310的材料为铜。其他实施例中，栅极插塞的材料还可以为钨或钴等导电材料。
本实施例中，源漏接触结构300和栅极插塞310中任意一个或两个沿横向的剖面为倒梯形结构，即在沿基底100法线的方向上，越靠近基底100，栅极插塞310和源漏接触结构300中任意一个或两个的横向尺寸越小，在栅极插塞310和源漏接触结构300的形成过程中，在靠近介质层200的顶面位置处，初始源漏接触结构和初始栅极插塞之间能够具有间隔，进而在利用第一平坦化工艺将高于介质层200顶面的初始源漏接触结构和初始栅极插塞去除之后，所形成的源漏接触结构300和栅极插塞310之间能够实现电隔离。作为示例，源漏接触结构300和栅极插塞310沿横向剖面均为倒梯形结构。
在其他实施例中，源漏接触结构和栅极插塞中，其中一个沿横向的剖面可以为倒梯形结构，另外一个沿横向的剖面可以为矩形结构。在另一些实施例中，源漏接触结构和栅极插塞沿横向的剖面还可以均为矩形结构。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (25)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂区，所述基底上形成有介质层，覆盖所述栅极结构的侧壁和顶部、以及所述源漏掺杂区，所述栅极结构沿纵向延伸，与所述纵向相垂直的方向为横向；
在所述介质层上形成牺牲层；
形成贯穿所述源漏掺杂区顶部的介质层和牺牲层的初始源漏接触结构，与所述源漏掺杂区相接触，所述初始源漏接触结构位于所述牺牲层中的部分作为牺牲源漏接触结构；
以所述初始源漏接触结构为沿横向上的停止位置，形成贯穿所述栅极结构顶部的介质层和牺牲层的初始栅极插塞，与所述栅极结构相接触，所述初始栅极插塞位于所述牺牲层中的部分作为牺牲栅极插塞；
其中，所述牺牲源漏接触结构和所述牺牲栅极插塞中任意一个或两个沿所述横向的剖面为倒梯形结构；
采用第一平坦化工艺，去除所述牺牲源漏接触结构和牺牲栅极插塞以及所述牺牲层，使所述初始栅极插塞和初始源漏接触结构之间具有间隔，剩余所述初始栅极插塞用于作为栅极插塞，剩余所述初始源漏接触结构用于作为源漏接触结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述初始源漏接触结构的步骤包括：形成源漏接触开口，贯穿所述源漏掺杂区顶部的介质层和牺牲层，所述源漏接触开口暴露出所述源漏掺杂区；
在所述源漏接触开口中填充导电材料，形成所述初始源漏接触结构。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述初始源漏接触结构的步骤中，所述初始源漏接触结构沿所述纵向延伸，所述初始源漏接触结构为长条形结构。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底、栅极结构、源漏掺杂区以及所述介质层的步骤包括：提供基底、位于所述基底上的栅极结构、位于所述栅极结构两侧的基底中的所述源漏掺杂区以及位于所述栅极结构侧部基底上的底部介质层，所述底部介质层覆盖所述源漏掺杂区；在所述底部介质层上形成顶部介质层，覆盖所述栅极结构的顶部，所述顶部介质层和底部介质层用于构成所述介质层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在提供基底、栅极结构、源漏掺杂区以及底部介质层之后，形成所述顶部介质层之前，形成贯穿所述源漏掺杂区顶部的底部介质层的源漏接触层，与所述源漏掺杂区相接触；
形成所述初始源漏接触结构的步骤包括：在所述源漏接触层上形成贯穿所述顶部介质层和牺牲层的源漏接触孔，暴露出所述源漏接触层；在所述源漏接触孔中形成初始源漏接触插塞，与所述源漏接触层相接触，所述初始源漏接触插塞与所述源漏接触层用于构成所述初始源漏接触结构。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述初始栅极插塞的步骤包括：以所述初始源漏接触结构为沿横向上的停止位置，在所述栅极结构顶部的介质层和牺牲层中形成栅极接触孔，暴露出所述栅极结构；在所述栅极接触孔中填充导电材料，形成所述初始栅极插塞。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述栅极接触孔的步骤包括：在所述牺牲层和所述初始源漏接触结构上形成硬掩膜层，所述硬掩膜层中形成有掩膜开口，所述掩膜开口位于所述栅极结构的顶部上方且沿横向位于所述初始源漏接触结构之间；以所述硬掩膜层为掩膜，并以所述初始源漏接触结构为沿横向上的停止位置，沿所述掩膜开口刻蚀所述牺牲层和介质层，形成所述栅极接触孔。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述栅极接触孔中填充导电材料的步骤中，所述初始栅极插塞填充于所述栅极接触孔，且还形成于所述牺牲层和初始源漏接触结构上。
9.如权利要求1至8任一项所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在提供基底之后，形成所述牺牲层之前，在所述介质层上形成研磨停止层；
在所述第一平坦化工艺的步骤中，以所述研磨停止层的顶面为停止位置，去除所述牺牲源漏接触结构和牺牲栅极插塞以及所述牺牲层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在采用第一平坦化工艺，去除所述牺牲源漏接触结构和牺牲栅极插塞以及所述牺牲层之后，去除所述研磨停止层，暴露出所述介质层的顶面。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述研磨停止层的步骤包括：采用第二平坦化工艺，去除所述研磨停止层。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述研磨停止层的步骤中，所述研磨停止层的材料包括氮化硅、氮化钛、氮氧化硅、碳氮氧化硅和碳氮化硅硼中的一种或多种。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤中，所述牺牲层的厚度为10nm至1000nm。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤中，所述牺牲层的材料包括氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼、碳氮化硼、氧化铝和氮化铝中的一种或多种。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一平坦化工艺包括化学机械平坦化工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始源漏接触结构和所述初始栅极插塞中任意一个或两个沿所述横向的剖面为倒梯形结构。
17.一种半导体结构，其特征在于，包括：
基底；
栅极结构，位于所述基底上，所述栅极结构沿纵向延伸，与所述纵向相垂直的方向为横向；
源漏掺杂区，位于所述栅极结构两侧的基底中；
介质层，位于所述基底上，且覆盖所述栅极结构的侧壁和顶部、以及所述源漏掺杂区；
研磨停止层，位于所述介质层上；
源漏接触结构，贯穿所述源漏掺杂区顶部的所述介质层和研磨停止层，所述源漏接触结构与所述源漏掺杂区相接触；
栅极插塞，贯穿所述栅极结构顶部的所述介质层和研磨停止层，所述栅极插塞与所述栅极结构相接触，所述栅极插塞和所述源漏接触结构之间具有间隔，且所述栅极插塞与所述源漏接触结构以及所述研磨停止层的顶面相齐平。
18.如权利要求17所述的半导体结构，其特征在于，所述源漏接触结构为一体型结构。
19.如权利要求18所述的半导体结构，其特征在于，所述源漏接触结构沿所述纵向延伸，所述源漏接触结构为长条形结构。
20.如权利要求18所述的半导体结构，其特征在于，所述介质层包括：底部介质层，位于所述栅极结构侧部的基底上且覆盖所述源漏掺杂区；顶部介质层，位于所述底部介质层上且覆盖所述栅极结构的顶部。
21.如权利要求20所述的半导体结构，其特征在于，所述源漏接触结构包括：源漏接触层，贯穿所述源漏掺杂区顶部上的所述底部介质层，且与所述源漏掺杂区相接触；源漏接触插塞，贯穿所述源漏接触层上的所述顶部介质层，且与所述源漏接触层相接触。
22.如权利要求17所述的半导体结构，其特征在于，所述研磨停止层的厚度为10nm至100nm。
23.如权利要求17所述的半导体结构，其特征在于，所述研磨停止层的材料为介质材料；所述研磨停止层的材料包括氮化硅、氮氧化硅、碳氮氧化硅和碳氮化硅硼中的一种或多种。
24.如权利要求17所述的半导体结构，其特征在于，所述源漏接触结构和所述栅极插塞中任意一个或两个沿所述横向的剖面为倒梯形结构。
25.如权利要求18所述的半导体结构，其特征在于，所述半导体结构还包括：栅极盖帽层，位于所述栅极结构的顶部与所述介质层之间；
所述栅极插塞与有源区的所述栅极结构顶部相接触，且所述栅极插塞贯穿所述栅极盖帽层。
CN202011494798.1A 2020-12-17 2020-12-17 半导体结构及其形成方法 Pending CN114649257A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011494798.1A CN114649257A (zh) 2020-12-17 2020-12-17 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011494798.1A CN114649257A (zh) 2020-12-17 2020-12-17 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114649257A true CN114649257A (zh) 2022-06-21

Family

ID=81990878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011494798.1A Pending CN114649257A (zh) 2020-12-17 2020-12-17 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114649257A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117529105A (zh) * 2024-01-08 2024-02-06 长鑫新桥存储技术有限公司 半导体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117529105A (zh) * 2024-01-08 2024-02-06 长鑫新桥存储技术有限公司 半导体结构及其形成方法
CN117529105B (zh) * 2024-01-08 2024-05-14 长鑫新桥存储技术有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
US20130175622A1 (en) Electrical isolation structures for ultra-thin semiconductor-on-insulator devices
CN111863711B (zh) 半导体结构及其形成方法
US8378395B2 (en) Methods of fabricating field effect transistors having protruded active regions
CN113809007B (zh) 半导体结构及其形成方法
CN114649257A (zh) 半导体结构及其形成方法
CN114792683A (zh) 半导体结构及其形成方法
CN114975581A (zh) 半导体结构及其形成方法
US20060172496A1 (en) DOUBLE-GATE FETs (FIELD EFFECT TRANSISTORS)
CN113497144A (zh) 半导体结构及半导体结构的形成方法
CN114078701B (zh) 半导体结构及其形成方法
CN114078760B (zh) 半导体结构的及其形成方法
CN114068395B (zh) 半导体结构及其形成方法
CN114068394B (zh) 半导体结构的形成方法
CN114078704B (zh) Ldmos器件及其形成方法
CN109904073B (zh) 半导体结构及其形成方法
CN115440813A (zh) 半导体结构及其形成方法
CN114373750A (zh) 半导体结构及其形成方法
CN115621249A (zh) 半导体结构及其形成方法
CN108878419B (zh) 半导体结构及其形成方法
CN114267674A (zh) 半导体结构及其形成方法
CN113497034A (zh) 半导体结构及其形成方法
CN117832217A (zh) 半导体结构及其形成方法
CN114613740A (zh) 半导体结构及其形成方法
CN116367531A (zh) 半导体装置与其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination