CN1788356A - 沟槽存储电容器及其制造方法 - Google Patents
沟槽存储电容器及其制造方法 Download PDFInfo
- Publication number
- CN1788356A CN1788356A CN200480013034.9A CN200480013034A CN1788356A CN 1788356 A CN1788356 A CN 1788356A CN 200480013034 A CN200480013034 A CN 200480013034A CN 1788356 A CN1788356 A CN 1788356A
- Authority
- CN
- China
- Prior art keywords
- layer
- trench
- storage capacitor
- conductor layer
- annulus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000003860 storage Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims abstract description 94
- 239000011241 protective layer Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 35
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000011049 filling Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 4
- 210000003141 lower extremity Anatomy 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 2
- 238000002360 preparation method Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims 1
- 238000007704 wet chemistry method Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Abstract
本发明涉及一种沟槽存储电容器及其制造方法。在该存储电容器情形中，通过掺杂的硅层(8)将掩埋板(3)变长到恰好位于环状绝缘层(4)之上。导体层(8)优选用于“掩埋”环状绝缘层，并通过由ALD制备的保护层(9)来遮掩导体层(8)。在另一个实施方案中，导体层(8)包括非晶硅，其用作下沟槽区域(12)中的HSG层(18′)。
Description
技术领域
本发明涉及一种依照权利要求1的前序的沟槽存储电容器及其的制造方法。
背景技术
在具有存储电容器和选择晶体管的存储单元中，例如在DRAM的情形中，由半导体主体的掺杂半导体材料制成的掩埋板作为DT(DT＝深沟槽)的下沟槽区域中的底部电极，而作为环状(collar)部分的上沟槽区域设置有绝缘层，且在这里与存储电容器电隔离，具体地说也就是掩埋板与选择晶体管电隔离。其结果是环状部分的整个区域不能用作电容器区域。举例来说，如果在DT的总深度大约为8μm的情形中，在存储电容器情形中的环状部分占据大约1.5μm的深度，则这就意味着对于存储电容器来说损失了大约20％的沟槽区域，且存储电容器具有相对低的电容。
发明内容
本发明的一个目的是提供一种沟槽存储电容器，其中沟槽的环状部分也用于存储电容器的电容；此外，本发明也描述了制造这种存储电容器的方法。
在引言中提到的类型的沟槽存储电容器情形中，依照本发明通过专利权利要求1的限定部分中所指定的特征来获得该目的。
专利权利要求16中指定了制造这种沟槽存储电容器的有利方法。
本发明的有利改进记载在从属权利要求中。
因而，在依照本发明的沟槽存储电容器的情形中，位于上沟槽区域中的环状部分用作电容器区域。为此，掩埋板“变长”进入环状部分中。这通过导体层、优选由非晶硅或多晶硅制成的导体层来实现。在该情形中，所述导体层在形成环状部分后形成。
关于通过导体层“变长”掩埋板从而将环状部分集成到存储电容器的电容中的问题是在上沟槽区域中指定的几何边界条件：随着尺寸越来越小，环状部分中可利用的空间也越来越小。通过半导体层-甚至用薄的方式-进一步限定该小的空间，由此进一步加重了上述的问题区域。
然而，由于环状部分优选“掩埋”在沟槽的侧壁中，所以可通过沉积硅和其随后的掺杂来形成所述薄导体层，并进行例如作为保护层的氧化铝的ALD(ALD＝原子层沉积)，以将导体层图案化，可以符合指定的几何边界条件。
为了提高电容，可在电容器的电介质层与其掩埋板之间以有利的方式额外地设置HSG层(HSG＝半球状颗粒)。所述HSG层可以与例如由非晶硅层形成的环状部分中的导体层一起制备。
依照本发明的沟槽存储电容器的实质是“变长”环状部分中的掩埋板，以便上沟槽区域也可用作电容器区域，结果，存储电容器的电容可提高至少大约10到20％。
具体实施方式
下面参照附图1到9和10到12更加详细地解释本发明，所述附图在每种情况下都示出了在不同方法阶段中具有沟槽的半导体主体的截面图，以分别解释本发明的第一和第二典型的实施方案。
图1显示了例如由具有沟槽2的硅制成的半导体主体1，其具有上沟槽区域11和下沟槽区域12，从而形成了DTs。例如由二氧化硅和/或氮化硅制成的环状绝缘层4位于上沟槽区域11中。
所述环状绝缘层掩埋在沟槽2的侧壁中。它们例如由CFE(CFE＝在蚀刻过程中形成环状部分或在沟槽蚀刻工序中形成环状部分)制备。
也可使用其他的材料代替所述的材料。因而，代替半导体主体的硅，还可选择另外适宜的半导体材料，例如碳化硅、化合物半导体等等。例如半导体主体本身可以进行p掺杂。然而，也可进行其他的掺杂。一般地，也可以颠倒分别指定的导电类型。
图1中显示了在利用例如由氮化硅制成的蚀刻掩模13和环状绝缘层4的环状部分形成的沟槽蚀刻之后所获得的结构。
然后接着在沟槽2中和图1结构的表面上沉积薄导体层8，其具有大约5到30nm、优选具有10到20nm的厚度。未掺杂的硅优选用于所述导体层8。
代替硅，如果适当的话，诸如金属的其他材料也可以用于导体层8。然而，该其他材料应当相对于以后涂覆的保护层9(参见图3)是可选择性蚀刻的。
无论如何，以这种方式最后获得了图2中示出的结构，在该结构中导体层8涂覆到图1结构的表面上。
应当注意到，例如由氮化硅制成的形成环状部分的环状绝缘层4也在半导体主体1的表面上延伸。然而，这未必是必须的情形。只要满足所述绝缘层4存在于上沟槽区域11中即可。
然后接着通过ALD的方式非共形地沉积氧化铝(Al2O3)，从而形成的保护层9延伸直到环状绝缘层4的下边缘以下的深度。举例来说，TMA(三甲基铝)与水(H2O)一起可用于该沉积，在该情况下保护层9的层厚度大约为5到10nm。代替氧化铝，其他的材料也可用于保护层9，假若它们相对于半导体层8是可选择性蚀刻的。
因而最后形成了图3中所示的结构，除了在上沟槽区域11中的图2的结构以外，该结构还包含保护层9，且其稍微超过环状绝缘层4的下边缘以下。
然后在大约600℃到1200℃，特别是在800℃到1000℃时，可选地进行10到100s持续时间的尤其是由氧化铝制成的保护层9的热处理，从而使保护层“致密化”。然而，如果适当的话，该可选的步骤还可以省略。
接着进行“湿瓶(wet bottle)”工序(湿法蚀刻工序)，其中移除不被保护层9覆盖的优选由硅制成的导体层8，就是说实质上是在下沟槽区域12中的导体层8。如果适当的话，在该工序中也可额外地蚀刻半导体主体1的结晶硅，以增加下沟槽区域12中沟槽2的直径。保护层9防止了上沟槽区域11中半导体层8的蚀刻。
因而出现了图4中所示的结构，在该结构中，下沟槽区域12延伸并具有比上沟槽区域11大的直径。然而该延伸不是强制的。而是，下沟槽区域可包括与上沟槽区域相同的直径。换句话说，不必发生半导体主体1的结晶硅的蚀刻。在该情形中，下沟槽区域12保留了由虚线14所示的形式。
随后移除保护层9。如果所述保护层例如包括氧化铝，则可例如通过适宜酸的蚀刻来完成该移除。因而出现了图5中所示的结构。
随后将掩埋板3引入下沟槽区域12中的沟槽壁5中。这可通过气相掺杂来完成。该适宜的手段是在大约950℃温度时的AsH3气体。以这样方式产生掩埋板3，同时类似地用砷掺杂由硅制成的导体层8。
代替砷，例如还可使用其他适宜的掺杂剂，如磷或锑用于n型掺杂。如果进行p型掺杂，则例如可以使用硼。
因而出现了图6中所示的结构，在该结构中，除了图5中的结构以外，还引入了掩埋板3，并用砷掺杂由硅制成的导体层8。
在这方面，应当注意下面的问题：层8先前已被称作导体层，即使它包括未掺杂的非晶或多晶硅。直到用砷(或其他适宜的掺杂剂)掺杂，层8实际上才包含了良好的导体特性。
然后在上沟槽区域中回蚀刻掺杂的层8，从而其仅保留在环状区域中。从而产生了图7中所示的结构。
随后沉积例如由NO或氧化铝制成的节点(node)电介质，从而在沟槽壁5上的沟槽内部和结构的表面上形成电介质层6。不用说，其他适宜的材料，例如二氧化硅和/或氮化硅也可以用于所述的电介质层6。以这种方式获得了图8中所示的结构，除了图6中的结构以外，该结构还提供有电介质层6。
然后接着在沟槽2的内部沉积形成反向电极的沟槽填充物7，并回蚀刻上沟槽区域11中的所述沟槽填充物。掺杂的多晶硅优选用于沟槽填充物7。用于它的适宜掺杂剂例如为砷。
因而出现了图9中所示的结构，该结构与图8的结构不同在于沟槽填充物7。
代替多晶硅，其他适宜的金属导电材料也可以用作沟槽填充物7。然而，优选使用多晶硅。
在图9所示结构的情形中，通过由掺杂的硅制成的残留导体层8使沟槽板3“变长”进入环状绝缘层4上的上沟槽区域11中。因而获得的电容增加达到了不具有导体层8的原始电容的大约10到20％。
因而图9的结构显示了具有作为底部电极的导体层8和掩埋板3及作为反向电极的沟槽填充物7的存储电容器。
电介质层6位于两个电极之间。然后将该存储电容器以常规的方式连接到选择晶体管，从而最终形成例如DRAM的存储单元。
图10到12显示了半导体主体1的截面图，以说明本发明另外典型的实施方案。在该典型的实施方案情形中，与图1到9的典型实施方案形成对比，在电容器的电介质层6及其掩埋板3之间额外设置了HSG层18。所述HSG层18增加了电容器的“面积”，从而有助于增加它的电容。
在图10到12典型实施方案的情形中，首先通过蚀刻将沟槽2引入半导体主体1中。在该情形中，例如由二氧化硅制成的掩蔽层13用作掩模。之后，通过在上沟槽区域11中进行非共形沉积来产生例如由二氧化硅制成的环状绝缘层4。代替二氧化硅，例如还可使用氧化铝。然后在沟槽2中共形地沉积由非晶硅制成的层18。所述层18用作“HSG启动(starter)”。在上沟槽区域11中非共形地形成由氮化硅和/或二氧化硅制成的衬垫层19。下沟槽区域12没有被所述层19覆盖。因而出现了图10中所示的结构。
随后在没有被层19覆盖的其下沟槽区域12中，以常规的方式将层18转变为HSG层18′。这例如通过蚀刻来完成。然后移除层19，并进行扩散，以产生电容器的掩埋板3。最后，通过干蚀刻移除上沟槽区域11中的层18。结果，出现了图11中所示的结构。
然后在层18、HSG层18′和掩埋板3的表面上的沟槽2内部形成电介质层6，作为“节点电介质”。随后将由掺杂的多晶硅制成的沟槽填充物7引入沟槽2的内部。以常规方式处理并回蚀刻所述沟槽填充物7，结果最终产生了图12中所示的结构。这里可清楚地看到层18连接到掩埋板3、并且从而将电容器的底部电极变长进入环状区域11中的方式。
在图10到12典型实施方案的情形中，代替层18的非晶硅，如果适当的话，还可在保护层4上的环状区域11中额外设置多晶硅或金属层作为遮蔽。
附图标记列表
1 半导体主体
2 沟槽
3 掩埋板
4 环状绝缘层
5 沟槽壁
6 电介质层
7 沟槽填充物
8 导体层
9 保护层
11 上沟槽区
12 下沟槽区
13 掩模层
18 非晶硅层
18′HSG层
19 绝缘层
Claims (31)
1.一种沟槽存储电容器，具有：
-沟槽(2)，其在上沟槽区域(11)和下沟槽区域(12)中具有环状部分，且被引入到半导体主体(1)中，
-在围绕下沟槽区域(12)的区域中作为底部电极的掩埋板(3)，其由半导体主体(1)的掺杂半导体材料制成，
-围绕环状部分的环状绝缘层(4)，
-电介质层(6)，其垫衬下沟槽区域(12)中的沟槽壁，设置在掩埋板(3)上并延伸直到环状部分中，以及
-在下沟槽区域(12)中和环状部分中形成反向电极的沟槽填充物(7)，
特征在于：
导体层(8)，其连接到掩埋板(3)并设置在环状部分中的环状绝缘层(4)和电介质层(6)之间。
2.如权利要求1所述的沟槽存储电容器，
其中设置在环状部分中的导体层(8)包括非晶或多晶硅。
3.如权利要求2所述的沟槽存储电容器，
其中设置在环状部分中的导体层(8)的非晶或多晶硅是掺杂的。
4.如权利要求1到3之一所述的沟槽存储电容器，
其中电介质层(6)包括氮化硅或二氧化硅或氧化铝或多个这些材料。
5.如权利要求1到4之一所述的沟槽存储电容器，
其中形成反向电极的沟槽填充物(7)包括掺杂的多晶硅。
6.如权利要求1到5之一所述的沟槽存储电容器，
其中掩埋板(3)是n掺杂的。
7.如权利要求6所述的沟槽存储电容器，
其中掩埋板(3)的掺杂剂是砷。
8.如权利要求1到7之一所述的沟槽存储电容器，
其中环状绝缘层(4)包括二氧化硅和/或氮化硅。
9.如权利要求1到8之一所述的沟槽存储电容器，
其中设置在环状部分中的导体层(8)具有大约5到30nm的层厚度。
10.如权利要求9所述的沟槽存储电容器，
其中导体层(8)具有10到20nm的层厚度。
11.如权利要求1到10之一所述的沟槽存储电容器，
其中下沟槽区域(12)形成沟槽(2)的瓶颈部分。
12.如权利要求11所述的沟槽存储电容器，
其中所述瓶颈部分具有比环状部分大的直径。
13.如权利要求1到12之一所述的沟槽存储电容器，
其中环状绝缘层(4)掩埋在沟槽壁(5)中。
14.如权利要求1到13之一所述的沟槽存储电容器，
其中在电介质层(6)和掩埋板(4)之间设置有HSG层(18’)。
15.如权利要求14所述的沟槽存储电容器，
其中HSG层(18’)和导体层(8)由相同材料形成。
16.一种制造如权利要求1到15之一所述的沟槽存储电容器的方法，包括下述步骤：
(a)在先前已经引入半导体主体(1)的沟槽(2)的上沟槽区域(11)中制备环状绝缘层(4)，
(b)至少在沟槽(2)中沉积薄导体层(8)，
(c)在沟槽中沉积薄保护层(9)，直到环状绝缘层(4)的下边缘以下的深度，
(d)至少部分移除下沟槽区域(12)中的薄导体层(8)，其中该薄导体层(8)没有被保护层(9)覆盖，
(e)移除保护层(9)，
(f)在下沟槽区域(12)中形成掩埋板(3)，
(g)回蚀刻上沟槽区域中的薄导体层(8)，
(h)至少在沟槽(2)中沉积电介质层(6)，以及
(i)在沟槽(2)中沉积作为反向电极的沟槽填充物(7)。
17.如权利要求16所述的方法，
其中沉积薄的、未掺杂的半导体层作为导体层(8)。
18.如权利要求17所述的方法，
其中，在半导体主体(1)包含硅的情形中，沉积未掺杂的硅层(8)作为半导体层。
19.如权利要求16所述的方法，
其中沉积非晶硅层(18)作为所述导体层，并在其没有被保护层(19)覆盖的区域中转变为HSG层。
20.如权利要求16到19之一所述的方法，
其中通过ALD(ALD＝原子层沉积)沉积氧化铝层作为保护层(9)。
21.如权利要求20所述的方法，
其中借助TMA(三甲基铝)和水沉积氧化铝层，其具有5到10nm的层厚度。
22.如权利要求21所述的方法，
其中所述氧化铝层在600℃到1200℃，尤其是800℃到1000℃时经过10到100s持续时间的热处理。
23.如权利要求16到22之一所述的方法，
其中，在方法步骤(d)中，在下沟槽区域(12)中蚀刻半导体主体(1)，结果与上沟槽区域(11)相比，沟槽(2)的直径在下沟槽区域(12)中扩展。
24.如权利要求16到23之一所述的方法，
其中通过借助适宜的酸进行蚀刻，移除包含氧化铝的保护层(9)。
25.如权利要求16到24之一所述的方法，
其中通过气相掺杂制备掩埋板(3)。
26.如权利要求25所述的方法，
其中在AsH3气氛中在大约950℃时进行所述气相掺杂。
27.如权利要求16到26之一所述的方法，
其中，在方法步骤(g)中，电介质层(6)由二氧化硅或氮化硅或氧化铝或其混合物制备。
28.如权利要求16到27之一所述的方法，
其中沉积沟槽填充物(7)作为掺杂的多晶硅。
29.如权利要求28所述的方法，
其中所述多晶硅用砷掺杂。
30.如权利要求16到29之一所述的方法，
其中相对于导体层(8)选择性地湿法化学地移除电介质层(6)。
31.如权利要求16到30之一所述的方法，
其中相对于二氧化硅和氮化硅选择性地移除导体层(8)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10321466A DE10321466B4 (de) | 2003-05-13 | 2003-05-13 | Trench-Speicherkondensator und Verfahren zu dessen Herstellung |
| DE10321466.6 | 2003-05-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1788356A true CN1788356A (zh) | 2006-06-14 |
Family
ID=33440761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200480013034.9A Pending CN1788356A (zh) | 2003-05-13 | 2004-05-13 | 沟槽存储电容器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070034927A1 (zh) |
| CN (1) | CN1788356A (zh) |
| DE (1) | DE10321466B4 (zh) |
| TW (1) | TWI234875B (zh) |
| WO (1) | WO2004102674A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101178486B (zh) * | 2006-11-09 | 2010-06-09 | 国际商业机器公司 | 调制光学信号的方法和设备 |
| CN103094075A (zh) * | 2011-11-07 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种成长无缝填充非晶硅沟槽的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004027271B4 (de) * | 2004-06-03 | 2007-09-27 | Qimonda Ag | Verfahren zur Herstellung eines Grabenkondensators |
| US7122439B2 (en) * | 2004-11-17 | 2006-10-17 | International Business Machines Corporation | Method of fabricating a bottle trench and a bottle trench capacitor |
| US7320912B2 (en) * | 2005-05-10 | 2008-01-22 | Promos Technologies Inc. | Trench capacitors with buried isolation layer formed by an oxidation process and methods for manufacturing the same |
| US20080173917A1 (en) * | 2007-01-19 | 2008-07-24 | Matthias Patz | Selective deposition method |
| US20240079246A1 (en) * | 2022-09-01 | 2024-03-07 | Tokyo Electron Limited | Methods for forming semiconductor devices using metal hardmasks |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637275A (ja) * | 1992-07-13 | 1994-02-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US6090661A (en) * | 1998-03-19 | 2000-07-18 | Lsi Logic Corporation | Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls |
| DE19944012B4 (de) * | 1999-09-14 | 2007-07-19 | Infineon Technologies Ag | Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren |
| DE10040464A1 (de) * | 2000-08-18 | 2002-02-28 | Infineon Technologies Ag | Grabenkondensator und Verfahren zu seiner Herstellung |
| DE10133688A1 (de) * | 2001-07-11 | 2002-09-26 | Infineon Technologies Ag | Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators |
| US6599798B2 (en) * | 2001-07-24 | 2003-07-29 | Infineon Technologies Ag | Method of preparing buried LOCOS collar in trench DRAMS |
| DE10143283C1 (de) * | 2001-09-04 | 2002-12-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher |
-
2003
- 2003-05-13 DE DE10321466A patent/DE10321466B4/de not_active Expired - Fee Related
-
2004
- 2004-04-29 TW TW093112097A patent/TWI234875B/zh not_active IP Right Cessation
- 2004-05-13 CN CN200480013034.9A patent/CN1788356A/zh active Pending
- 2004-05-13 WO PCT/DE2004/001003 patent/WO2004102674A1/de active Application Filing
-
2005
- 2005-11-14 US US11/272,038 patent/US20070034927A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101178486B (zh) * | 2006-11-09 | 2010-06-09 | 国际商业机器公司 | 调制光学信号的方法和设备 |
| CN103094075A (zh) * | 2011-11-07 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种成长无缝填充非晶硅沟槽的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200425481A (en) | 2004-11-16 |
| DE10321466B4 (de) | 2007-01-25 |
| WO2004102674A1 (de) | 2004-11-25 |
| TWI234875B (en) | 2005-06-21 |
| DE10321466A1 (de) | 2004-12-16 |
| US20070034927A1 (en) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1177357C (zh) | 具有最小覆盖电容的金属氧化物半导体场效应晶体管 | |
| CN1129171C (zh) | 半导体器件的电容器的形成方法 | |
| CN1674259A (zh) | 带有底切区域中的绝缘层环的沟槽电容器及其制造方法 | |
| CN1251207A (zh) | 制造纵向mos晶体管的方法 | |
| CN1949518A (zh) | 半导体存储器件及其制造方法 | |
| CN1469428A (zh) | 制造半导体器件的方法 | |
| CN1298043C (zh) | 半导体元件和隔离半导体元件的方法 | |
| CN1758427A (zh) | 具有嵌入式电容的半导体元件基材 | |
| CN1391701A (zh) | 在浅槽中形成深槽以隔离半导体器件的自对准方法 | |
| CN1269202C (zh) | 电容器及其制造方法 | |
| CN1835208A (zh) | 制造半导体器件的方法 | |
| CN1320638C (zh) | 半导体基板、形成于其中的半导体电路及其制造方法 | |
| US6989561B2 (en) | Trench capacitor structure | |
| CN1240121C (zh) | 半导体器件及使用金属镶嵌工艺制造半导体器件的方法 | |
| CN1788356A (zh) | 沟槽存储电容器及其制造方法 | |
| CN1667796A (zh) | 形成半导体器件的电容器的方法 | |
| CN1630040A (zh) | 制造凹式栅极结构的方法 | |
| CN1210369A (zh) | 半导体器件及其制造方法 | |
| CN1142592C (zh) | 半导体器件电容器的制备方法 | |
| CN1404104A (zh) | 一种电容下层储存电极的制作方法 | |
| CN100339949C (zh) | 沟槽电容器及制造沟槽电容器之方法 | |
| CN1540746A (zh) | 制造半导体器件的电容器的方法 | |
| CN1519910A (zh) | 半导体装置的制造方法 | |
| CN1324650C (zh) | 制造半导体器件中的电容器的方法 | |
| CN1309043C (zh) | 一种增加沟槽电容器的电容的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20060614 |