CN1674259A - 带有底切区域中的绝缘层环的沟槽电容器及其制造方法 - Google Patents

带有底切区域中的绝缘层环的沟槽电容器及其制造方法 Download PDF

Info

Publication number
CN1674259A
CN1674259A CNA2005100624152A CN200510062415A CN1674259A CN 1674259 A CN1674259 A CN 1674259A CN A2005100624152 A CNA2005100624152 A CN A2005100624152A CN 200510062415 A CN200510062415 A CN 200510062415A CN 1674259 A CN1674259 A CN 1674259A
Authority
CN
China
Prior art keywords
layer
groove
sige
insulating barrier
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100624152A
Other languages
English (en)
Other versions
CN1674259B (zh
Inventor
郑淑真
李承桓
金晟泰
金荣善
林载顺
朴影根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1674259A publication Critical patent/CN1674259A/zh
Application granted granted Critical
Publication of CN1674259B publication Critical patent/CN1674259B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/16—Processes, not specifically provided for elsewhere, for producing decorative surface effects for applying transfer pictures or the like
    • B44C1/165—Processes, not specifically provided for elsewhere, for producing decorative surface effects for applying transfer pictures or the like for decalcomanias; sheet material therefor
    • B44C1/17—Dry transfer
    • B44C1/1708—Decalcomanias provided with a layer being specially adapted to facilitate their release from a temporary carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C5/00—Processes for producing special ornamental bodies
    • B44C5/04—Ornamental plaques, e.g. decorative panels, decorative veneers
    • B44C5/0469—Ornamental plaques, e.g. decorative panels, decorative veneers comprising a decorative sheet and a core formed by one or more resin impregnated sheets of paper
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J7/00—Chemical treatment or coating of shaped articles made of macromolecular substances
    • C08J7/04—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2327/00—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers
    • C08J2327/02—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers not modified by chemical after-treatment
    • C08J2327/04—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers not modified by chemical after-treatment containing chlorine atoms
    • C08J2327/06—Homopolymers or copolymers of vinyl chloride

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及在底切区域中具有绝缘层环的沟槽电容器及其制造方法。制造沟槽电容器的一些方法包括在衬底上形成第一层。在与衬底相对的第一层上形成第二层。在第一和第二层之上形成具有开口的掩模。通过经由掩模中的开口去除第一和第二层的一部分形成第一沟槽。去除第二层下面的第一层的一部分，从而在第二层下面形成底切区域。在第二层下面底切区域中形成绝缘层环。通过经由掩模中的开口去除衬底的一部分形成从第一沟槽延伸的第二沟槽。沿着第二沟槽在衬底中形成掩埋极板。在第二沟槽的内壁和底部上形成介电层。在介电层上第二沟槽中形成存储电极。

Description

带有底切区域中的绝缘层环的沟槽电容器及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，并特别涉及用于动态随机存取存储器(DRAM)单元中的沟槽电容器及其制造方法。
背景技术
DRAM存储器单元器件通常包含单晶体管存储单元。单晶体管存储单元包括选择晶体管和存储电容器。信息以电荷形式储存在存储电容器中，并且通过字线在读晶体管的控制下，信息可以通过位线读出。
为了可靠地保持电荷并使信息能够被读出并被识别，存储电容器应该具有高电容量。然而，随着集成密度提高及单晶体管存储单元占据的面积减少，可用于存储电容器的面积减少了。因此，期望在小面积中具有高电容量。
制造存储电容器的一种方法是在衬底中的沟槽内形成存储电容器。这种沟槽电容器能具有更平滑的表面拓扑，能用更少的光刻工序形成，并且与堆叠型电容器(stack-type capacitor)相比能具有更低的位线电容。因此，沟槽型存储电容器可以以更低的成本制造，并且可以用比叠型电容器更低的功率驱动。
图1是包括常规沟槽电容器的DRAM的截面图。这种典型的沟槽电容器DRAM单元在例如发表于IEDM 93-627中的“Trench Capacitor DRAM CellWith Self-aligned Buried Strap”中被公开。衬底100用P型掺杂剂掺杂。沟槽电容器160包括深深地蚀刻进衬底100中的沟槽、及填充该沟槽的N型掺杂的多晶硅161。N型掺杂的多晶硅161作为顶电极(存储电极)。N型掺杂的区域165覆盖沟槽的底部并作为底电极。N型掺杂的区域165也称为掩埋极板。介电层164隔离掩埋极板165和N型掺杂的多晶硅161。掩埋的(buried)N型阱170将P型阱151从衬底100隔离并作为连接掩埋极板165的传导桥(conduction bridge)。
DRAM单元还包括晶体管110。晶体管110包括栅112及扩散区113和114。由沟道117隔开的扩散区113和114通过注入N型掺杂剂例如磷(P)形成。也称为节点结(node junction)的节点扩散区(node diffusion region)125将沟槽电容器160连接到晶体管110。节点扩散区125通过掺杂剂经由掩埋带(buried strap)162从填充沟槽的N型掺杂的多晶硅161向外扩散形成。
通过向栅112和位线185提供适当的电压并触发晶体管110，沟槽电容器160被存取。通常，栅112形成字线，并且在DRAM单元阵列中扩散区113通过接触部183连接到位线185。位线185通过层间绝缘层189与扩散区113隔开。
浅沟槽隔离(shallow trench isolation：STI)180被设置来将DRAM与另外的单元或器件绝缘。如图1所示，字线120形成在沟槽顶部上并通过STI180绝缘。字线120也称为通过字线(passing word line)。
另外，绝缘层环(insulating layer collar)168用来抑制/防止节点结向掩埋极板165漏电。漏电降低维持单元的时间并增加刷新频率，这降低了效率。形成绝缘层环168的工艺包括沉积和硅的局部氧化(LOCOS)。
常见并周知的形成掩埋极板165的工艺包括热扩散、气相掺杂、及等离子体浸入离子注入，其中使掺杂剂扩散出去在沟槽的底部进入衬底100。
使用常规的热扩散形成沟槽电容器的掩埋极板的工艺及使用氧化物层沉积形成环的工艺在图2A至2D中示出。首先，如图2A所示，垫氧化物层2和硬掩模4形成在衬底1上。然后，利用硬掩模4形成沟槽6。
在图2B中，掺杂的绝缘层12例如砷硅酸盐玻璃(arsenosilicate glass，ASG)形成在沟槽6的内壁和底部上。然后，沟槽6的底部被光致抗蚀剂14填充。结果，沟槽6的顶部内壁上的掺杂的绝缘层12保持暴露。
沟槽16的顶部上的掺杂的绝缘层12通过蚀刻去除。因而，掺杂的绝缘层12a只保留在沟槽6的底部部分处。然后，盖氧化物层例如原硅酸四乙酯(teraethylorthosilicate：TEOS)层沉积在沟槽6上。盖氧化物层凹进从而暴露光致抗蚀剂14，由此形成环16。此工艺示于图2C中。
参照图2D，去除图2C的光致抗蚀剂14后，通过将掺杂的绝缘层12内部的杂质经过对掺杂的绝缘层12和其它层的热处理扩散进入衬底1中，形成扩散区18。这个扩散区18为掩埋极板。
然后，进行其余的工艺从而形成图1所示的结构。根据上面描述的工艺制造的沟槽电容器可能使用多于7道的工序操作来形成环16和掩埋极板18。另外，ASG可以包括有机前体(precursor)例如TEOS和砷酸三乙酯(triethylarsenate：TEAS)或原乙酸三乙酯(triethylorthoacetate：TEOA)。可能难以在低压化学气相沉积(LPCVD)工艺中使用ASG，因为这些前体可能在衬底中造成缺陷和不均匀性。而且，ASG可能较昂贵。
图3A至3C示出使用常规的气相掺杂或等离子体浸入离子注入形成沟槽电容器的掩埋极板及使用LOCOS工艺形成环的工艺。用于形成掩埋带的工艺示于图3D至3F。
首先，如图3A所示，垫氧化物层22和硬掩模24形成在衬底21上。然后，利用硬掩模24形成沟槽26。在沟槽26的内壁和底部上形成绝缘层例如氮化硅层后，沟槽26的底部用光致抗蚀剂34填充。然后，通过蚀刻将绝缘层从沟槽26的顶部内壁去除。结果，一氧化防止层32仅保留在沟槽26的底部部分，并且沟槽26的顶部内壁暴露。
下一步，如图3B所示，去除图3A的光致抗蚀剂34之后，通过氧化沟槽26被暴露的内壁形成LOCOS型环36。
氧化防止层32如图3C所示被去除。这里，图3B的沟槽26可以扩展从而形成具有更大底部宽度的沟槽26a。然后，通过气相掺杂或等离子体浸入离子注入工艺，掩埋极板38形成在沟槽26a的内壁上和底部处。
然后，进行其余的工序从而形成图1所示的结构。气相掺杂和等离子体浸入离子注入工艺每个可能都会比热扩散工艺简单。然而，使用气相掺杂和/或等离子体浸入离子注入工艺可能难以保持均匀的掺杂剖面(profile)或至少难以在高深宽比(aspect ratio)的沟槽中保持预定的掺杂浓度。即使利用比图2C所示的沉积和蚀刻来形成环16更简单的LOCOS工艺，也会需要多于6道工序。
另外，如图3D形成介电层(未示出)和掺杂的多晶硅40之后，需要形成连接晶体管和电容器的掩埋带(图1的162)。如图3E所示，需要一工艺来去除环36的一部分从而形成环图案36a，然后暴露其上将形成掩埋带的区域42。然后，如图3F所示形成掩埋带44。
然而，根据上述的工艺，环36的厚度可能受到限制，因为氧化工艺只能进行到氧化防止层32能承受的程度。因此，掩埋极板38与掩埋带44的电流泄漏会不能充分控制。另外，需要单独的工序来形成用于电连接的掩埋的N型阱(图1的170)。
发明内容
本发明的一些实施例提供一种制造沟槽电容器的方法。在衬底上形成第一层。在第一层上形成与衬底相对的第二层。在第一和第二层之上形成具有开口的掩模。通过经由掩模中的开口去除第一和第二层的一部分形成第一沟槽。去除第二层下面的第一层的一部分，从而在第二层下面形成底切区域。在第二层下面底切区域中形成绝缘层环。通过经由掩模中的开口去除衬底的一部分形成从第一沟槽延伸的第二沟槽。沿着第二沟槽在衬底中形成掩埋极板。在第二沟槽的内壁和底部上形成介电层。在介电层上第二沟槽中形成存储电极。
在本发明的另外一些实施例中，衬底可以包括硅衬底，第一层可以包括SiGe，第二层可以包括Si，并且掩模可以是蚀刻掩模。第一沟槽可以通过利用蚀刻掩模蚀刻Si层和SiGe层形成。底切区域可以通过选择性地、各向同性地蚀刻SiGe层的一部分形成。绝缘层环可以通过在第一沟槽及底切区域中形成绝缘层以及各向异性地蚀刻绝缘层以至少基本上从第一沟槽去除绝缘层而形成。第二沟槽可以通过利用蚀刻掩模蚀刻硅衬底形成。
在本发明的另外一些实施例中，SiGe层及Si层可通过外延生长工艺形成。SiGe层和Si层可通过控制掺杂剂气体的量生长，从而改变在单位原子层中它们的掺杂浓度。掩模可形成为一层或更多层的Si、SiO2、Si3N4、SiGe、Al2O3、和/或Ta2O5。底切区域可通过使用氟基气体、氯基气体、He、和/或O2干蚀刻SiGe层的一部分、和/或通过使用硝酸、乙酸、和/或氢氟酸湿蚀刻SiGe层的一部分形成。
在本发明的一些其它实施例中，沟槽电容器通过首先在衬底中形成下沟槽形成。在下沟槽中形成掩埋极板。在下沟槽中掩埋极板上形成介电层。在下沟槽中介电层上形成与掩埋极板相对的存储电极。在衬底上形成第一层。在第一层上形成与衬底相对的第二层。在第一和第二层之上形成具有开口的掩模。通过掩模中的开口形成从下沟槽延伸的上沟槽。从第二层下面去除第一层的一部分从而在第二层下面形成底切区域。在第二层下面底切区域内形成绝缘层环。然后去除蚀刻掩模。
在本发明的一些其它实施例中，沟槽电容器通过在硅衬底上形成第一导电型掺杂的Si层形成。在第一导电型掺杂的Si层上形成与衬底相对的SiGe层。在SiGe层上形成与第一导电型掺杂的Si层相对的第二导电型掺杂的Si层。在第二导电型掺杂的Si层之上形成具有开口的蚀刻掩模。通过利用蚀刻掩模蚀刻第二导电型掺杂的Si层和SiGe层形成第一沟槽。通过选择性地、各向同性地蚀刻SiGe层来去除SiGe层的一部分，从而在SiGe层下面形成底切区域。在第一沟槽和底切区域中形成绝缘层。蚀刻绝缘层从而在底切区域中形成绝缘层环。通过经由蚀刻掩模中的开口蚀刻硅衬底的一部分形成从第一沟槽延伸的第二沟槽。沿着第二沟槽在衬底中形成掩埋极板。去除蚀刻掩模。在第二沟槽中在掩埋极板上形成介电层。在第二沟槽中介电层上形成与掩埋极板相对的存储电极。
在本发明的一些另外实施例中，第一导电型掺杂的Si层和第二导电型掺杂的Si层可形成为现场掺杂的Si层。第二导电型掺杂的Si层可通过在SiGe层上形成Si层而形成在SiGe层上，并通过离子注入来掺杂Si层从而形成第二导电型掺杂的Si层。第一导电型可以是N+并且第二导电型可以是P+。SiGe层和Si层可以外延生长。SiGe层可以包括少于20％的Ge。蚀刻掩模形成为一层或更多层的Si、SiO2、Si3N4、SiGe、Al2O3、和/或Ta2O5。在第一沟槽和底切区域中的绝缘层可通过原子层沉积、化学气相沉积、等离子体增强原子层沉积、等离子体增强化学气相沉积、和/或涂覆工艺沉积该绝缘层形成。
本发明的一些实施例提供一种沟槽电容器。该沟槽电容器包括衬底、第一层、第二层、沟槽、底切区域、绝缘层环、掩埋极板、介电层、和存储电极。第一层在衬底上。第二层在第一层上与衬底相对。沟槽限定在第一和第二层中。底切区域限定在第一层中并在第二层下面横向延伸。绝缘层环在底切区域中并在第二层下面横向延伸。掩埋极板沿着沟槽在衬底中。介电层在掩埋极板上在沟槽中。存储电极在沟槽中介电层上与掩埋极板相对。
在本发明的一些其它实施例中，衬底可以包括硅衬底，第一层可以包括SiGe层，并且第二层可包括Si层。介电层和存储电极可延伸到超过邻近的衬底的顶主表面并远离之。介电层和存储电极的顶表面可与绝缘层环的顶表面对齐，或者介电层和存储电极的顶表面可与邻近的衬底的顶主表面对齐。
本发明的一些其它实施例还提供了一种沟槽电容器。该沟槽电容器包括硅衬底、第一导电型掺杂的Si层、SiGe层、第二导电型掺杂的Si层、沟槽、底切区域、绝缘层环、掩埋极板、介电层、和存储电极。
第一导电型掺杂的Si层在硅衬底上。SiGe层在第一导电型掺杂的Si层上。第二导电型掺杂的Si层在SiGe层上与第一导电型掺杂的Si层相对。沟槽被限定在第二导电型掺杂的Si层、SiGe层、及第一导电型掺杂的Si层中。底切区域限定在SiGe层中，并沿着第一和第二导电型掺杂的Si层横向延伸。绝缘层环在底切区域中，并沿着第一和第二导电型掺杂的Si层横向延伸。掩埋极板沿着沟槽在第一导电型掺杂的Si层中。介电层在掩埋极板上沟槽中。存储电极在沟槽中介电层上与掩埋极板相对。
介电层和存储电极的顶表面可延伸到超过邻近的第一导电型掺杂的Si层的顶表面并远离之。
附图说明
图1是动态随机存取存储器(DRAM)中的常规沟槽电容器的截面；
图2A至2D是使用热扩散制造沟槽电容器掩埋极板的常规工艺的截面；
图3A至3C是使用气相掺杂或等离子体浸入离子注入制造掩埋极板的常规工艺的截面；
图3D至3F是用于制造掩埋带的常规工艺的截面；
图4至11是制造根据本发明的一些实施例的沟槽电容器的工艺的截面；
图12至17是用于制造根据本发明的一些其它实施例的沟槽电容器的工艺的截面；
图18至24是制造根据本发明其它实施例的沟槽电容器的工艺的截面。
具体实施方式
现在将参照附图在下面更充分地描述本发明，附图中示出本发明的实施例。然而，本发明不应该被解释为局限于这里提出的实施例。更确切地，提供这些实施例是使得本公开详细而完整，并向本领域的技术人员充分传达本发明的范围。在图中，为清晰起见，层的厚度和区域做了放大。相同的附图标记始终表示相同的元件。这里使用的术语“和/或”包括列出的相关项目的任何一种及一种或多种的所有组合。
这里使用的术语只是为了描述特定实施例的目的，而不是要限制本发明。这里使用的单数形式“一”和“该”意图也包括复数形式，除非上下文清楚地显示其它形式。还应该理解术语“包括”用于本说明书中时确定所表述的特征、整数、步骤、操作、元件、和/或成分的存在，但不排除一种以上的其它特征、整数、步骤、操作、元件、成分、和/或它们的组的存在或增加。
应该理解，当元件例如层、膜、区域或衬底被称为在或延伸到另一元件“上”时，它可以直接在或直接延伸到另一元件上，或者可以存在插入的元件。相反，当元件被称为“直接在”或“直接延伸到”另一元件上时，没有插入的元件存在。还应当理解，当元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到其它元件，或者可以存在介于其间的元件。相反，当元件被称为“直接连接”或“直接联接”到另一元件时，没有介于其间的元件存在。在说明书中相同的附图标记始终表示相同的元件。
应该理解，尽管术语第一、第二等等可以用于这里来描述不同元件、成分、区域、层和/或部分，这些元件、成分、区域、层和/或部分不应该被这些术语局限。这些术语只是用来将一个元件、成分、区域、层或部分与另一元件、成分、区域、层或部分区分开。因此，下面讨论的第一元件、成分、区域、层或部分可以称为第二元件、成分、区域、层或部分，而不背离本发明的宗旨。
另外，相对术语，例如“下”或“底”及“上”或“顶”在这里可以用来描述如图中所示的一个元件与其他元件的关系。应当理解，相对术语意图在图中所示的方位以外还包括器件的不同方位。例如，如果图中的器件被翻转，描述为在其它元件的“下”面的元件这时将被定位于其它元件的“上”面。因此，依赖于图的具体取向，示例的术语“下”可以包括“下”和“上”两种定位。类似的，如果一个图中的器件翻转，描述为在其它元件的“下方”和“下面”的元件这时将被定位于其它元件的“上方”。因此，示例的术语“下方”或“下面”可以包括上方和下方两种定位。应该理解，术语“膜”和“层”在这里可以交换使用。
这里参照截面(和/或平面图)图描述本发明的实施例，这些图是本发明的理想化实施例的示意图。同样，由于例如制造技术和/或公差，可以预期图中形状的变化。因此，本发明的实施例不应当被解释为局限于这里示出的区域的特定形状，而是包括由例如制造工艺引起的形状上的偏差。例如，示出或描述为矩形的被蚀刻区域一般将具有圆形的或弯曲的特征。因此，图中示出的区域本质上是示意性的，并且其形状不是意图示出器件的区域的精确形状并且不是意图限制本发明的范围。
除非另外定义，这里使用的所有术语(包括技术和科学术语)具有本领域的普通技术人员所通常理解的相同含义。还应当理解，诸如在常用的字典中定义的这些术语，应当解释为具有与其在相关技术领域范围的含义一致的含义，而不应在理想化的或过度正式的意义上解释，除非在这里特别地这样定义。本领域的技术人员也将理解，“邻近”另一部件设置的结构或部件的参考可以具有位于临近部件之下或与临近部件交迭的部分。
图4至11是制造根据本发明的一些实施例的沟槽电容器的方法截面图。首先参照图4，SiGe层205和Si层210依次形成在硅衬底200上。然后，具有开口215的蚀刻掩模220形成在Si层210上。
SiGe层205和Si层210可以利用外延生长方法形成。SiGe层205相对于Si层210的蚀刻选择率依赖于包括在SiGe层205中的锗(Ge)的数量。包括在SiGe层205中的Ge越多，SiGe层205被蚀刻得越快。为控制蚀刻，包括在SiGe层205中的Ge的成分比率可以设定为小于20％。Si层210可以根据晶体管的导电类型形成为P+或N+掺杂的Si层。P+掺杂的Si层可以通过用诸如硼(B)的杂质现场(in-situ)掺杂Si层形成，而N+掺杂的Si层可以通过用诸如砷(As)的杂质现场掺杂Si层形成。当形成SiGe层205和Si层210时，SiGe层205和Si层210可以通过控制掺杂剂气体的量而生长，从而使原子层单位中的掺杂浓度不同。可选择地，或另外地，P+或N+掺杂的Si层210可以在形成Si层后通过离子注入掺杂。
蚀刻掩模220可以由单层或多层的Si、SiO2、Si3N4、Al2O3、或Ta2O5形成，只要该组合允许SiGe层205比蚀刻掩模220和Si层210蚀刻得更快。
参照图5，第一沟槽225通过使用蚀刻掩模220蚀刻Si层210和SiGe层205形成。Si层210和SiGe层205可以通过具有卓越各向异性特性的干蚀刻来蚀刻。
下一步，参照图6，底切(undercut)230通过选择性地各向同性蚀刻SiGe层205形成在SiGe层205内，由此与第一沟槽225一起形成倒置的T形。底切230使用能够相对于硅衬底200、Si层210、及蚀刻掩模220选择性地蚀刻SiGe层205的工艺形成。例如，底切230可以通过使用选自氟基气体、氯基气体、He、O2等的气体的干蚀刻形成。如果气体的指向性降低，近似各向同性蚀刻是可以的。可选择地，底切230可以通过使用硝酸、乙酸、和氢氟酸的混合物的湿蚀刻形成。因此，这个工艺能够选择性地只去除SiGe层205而不会破坏Si、SiO2和Si3N4(其可用于蚀刻掩模220)以及硅衬底200，因为SiGe层205比Si、SiO2、和Si3N4更易于被蚀刻。
如图7所示，绝缘层235形成在作为结果的包括底切230的结构上。绝缘层235可以使用原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强ALD(PEALD)、等离子体增强CVD(PECVD)、和/或涂覆方法沉积，并且可以用氧化硅层形成。通过增加阶梯覆盖(step coverage)，绝缘层235可以形成在底切230内。图7示出一个厚度完全掩埋第一沟槽225的绝缘层235的例子。然而，绝缘层235可以形成为具有未完全掩埋第一沟槽225的厚度。
参照图8，绝缘层环235a通过各向异性地蚀刻图7的绝缘层235而形成在底切230中。形成在底切230中的绝缘层环235a的厚度可以通过控制图7所示的操作中的SiGe层205的蚀刻量来控制。因此，通过增加底切230的深度可以形成具有大厚度的绝缘层环235a，因此常规的掩埋极板和掩埋带之间的电流泄漏可以降低。如果在图7所示的操作中绝缘层235形成为具有未完全掩埋第一沟槽225的厚度，可以形成凹形的绝缘层环，例如图9中绝缘层环235b所示。
参照图10，第二沟槽225′(其是第一沟槽225的延伸)通过使用图8的蚀刻掩模220蚀刻硅衬底200形成。然后去除蚀刻掩模220。
形成覆盖第二沟槽225′的外部的掩埋极板240。掩埋极板240可以使用包括例如热扩散、气相掺杂、或等离子体浸入离子注入的工艺形成。介电层245形成在第二沟槽225′的内壁和底部上，并且存储电极250形成在第二沟槽225′内部。还可以包括使介电层245和存储电极250凹进的操作。例如，介电层245和存储电极250的顶部可以凹进直到与绝缘层环235a的顶部平行。结果，包括掩埋极板240、介电层245、及存储电极250的沟槽电容器C1被形成。存储电极250可由硅化钨、钨、氮化钨、钌、氧化钌、铱、和/或氧化铱制成。然后掩埋的N+阱255和掩埋带260可以形成，如图11所示。
根据图3E所示的常规工艺，需要额外的工艺从区域42去除环36(见图3D)，在区域42上将形成掩埋带44(见图3F)。然而，根据本发明的一些实施例，用于形成沟槽电容器C1的工艺可以简化，因为绝缘层环235a可以距离器件(在本实施例中是Si层210)的顶表面预定距离形成，并且其上掩埋带260将要形成的区域不必为了正确定位掩埋带260而至少部分地去除。
通过上述工艺形成的沟槽电容器C1可以包括SiGe层205和Si层210依次层叠的硅衬底200、及形成在SiGe层205、Si层210、和硅衬底200内的沟槽225′。底切230(见图8)在SiGe层205内从沟槽225′延伸，并且绝缘层环235a形成在底切230内。沟槽电容器C1包括在硅衬底200内沿着沟槽225′的掩埋极板240、在沟槽225′的内壁和底部上的介电层245、及在沟槽225′内部的存储电极250。介电层245和存储电极250延伸超过并远离硅衬底200的邻近顶主表面，使得介电层245和存储电极250的顶表面高于硅衬底200的顶表面。
本实施例的沟槽电容器C1可以充分地降低电流泄漏，因为绝缘层环235a比可以通过常规工艺形成的绝缘层环厚。
晶体管能够形成在Si层210的顶部，并且使用掩埋带260能够形成电连接晶体管的源/漏和存储电极250的节点扩散区。当硅层210形成为外延层时，由于外延层的结晶质量，其上形成的晶体管可以具有改进的特性。
图12至17是用于制造根据本发明的一些其它实施例的沟槽电容器的工艺的截面。与前面的对于图4至11解释的工艺不同，在本实施例中，沟槽电容器在绝缘层环形成之前形成。为简化描述，下面将不重复与上面描述的本发明的前面实施例中的工艺相同的工艺。
参照图12，下沟槽305形成在硅衬底300内部之后，形成覆盖沟槽305的外侧壁和底部的掩埋极板310。掩埋极板310可以使用诸如热扩散、气相掺杂、和/或等离子体浸入离子注入的方法形成。通过在下沟槽305的内壁和底部上形成介电层315并且在下沟槽305内部形成存储电极320，形成沟槽电容器C2。掩埋的N+阱322另外形成。SiGe层325和Si层330依次层叠在包括存储电极320的硅衬底300的顶部上。然后，带有开口335的蚀刻掩模340形成在Si层330上。
参照图13，上沟槽345通过使用蚀刻掩模340蚀刻Si层330和SiGe层325形成。
参照图14，底切350通过选择性地各向同性蚀刻SiGe层325形成在SiGe层325内。
参照图15，绝缘层355形成在包括底切350的作为结果的结构上。绝缘层355形成到可以掩埋或可以不掩埋上沟槽345的厚度。
参照图16，绝缘层环335a通过各向异性地干蚀刻绝缘层335形成在底切350内。
参照图17，去除蚀刻掩模340。
使用上面描述的工艺，沟槽电容器C2能够形成为使得介电层315和存储电极320的顶部与硅衬底300的邻近顶部主平面对齐。
图18至24是用于制造根据本发明的其它实施例的沟槽电容器的工艺的截面。在图18至24所示的实施例中，只有用于形成沟槽电容器的掩埋极板的工艺与图4至11所示的实施例不同。下面未描述的本实施例的细节与对于图4至11所示的实施例所解释的相同。尽管图18至24所示的实施例示出第一导电类型是N+并且第二导电类型是P+，应当理解第一导电类型可以是P+，并且第二导电类型可以是N+。
参照图18，第一导电型(N+)掺杂的Si层405、SiGe层410、和第二导电型(P+)掺杂的Si层415依次形成在硅衬底400之上。N+掺杂的Si层405、SiGe层410、及P+掺杂的Si层415可以通过外延生长方法形成。下一步，带有开口420的蚀刻掩模425形成在P+掺杂的Si层415之上。
参照图19，第一沟槽430通过使用蚀刻掩模425蚀刻P+掺杂的Si层415和SiGe层410形成。
参照图20，底切435通过选择性地各向同性蚀刻SiGe层410形成在SiGe层410中。
参照图21，绝缘层440形成在作为结果的包括底切435的结构上。
参照图22，绝缘层环440a通过各向异性地干蚀刻绝缘层440形成在底切435内。
从第一沟槽430(见图22)延伸的第二沟槽430′通过使用蚀刻掩模425蚀刻N+掺杂的Si层405形成。图23示出其中蚀刻掩模425被去除的状态。这里，作为第二沟槽430′的侧壁和底部暴露的N+掺杂的Si层405自身是掩埋极板，则不需要如在常规工艺中那样使用热扩散、离子注入等掺杂。
然后，如图24所示，介电层445形成在第二沟槽430′的内壁和底部上，并且存储电极450形成在第二沟槽430′内。这个工艺还可以包括使介电层445和存储电极450凹进。例如，介电层445和存储电极450可以凹进直到介电层445和存储电极450的顶部与绝缘层环440a的上表面对齐。因此，完成了可以包括掩埋极板(N+掺杂的Si层405)、介电层445、及存储电极450的沟槽电容器C3。然后掩埋带460可以形成。
本工艺还可以简化用于形成沟槽电容器C3的工艺，因为蚀刻第二沟槽430′之后，用于掺杂和离子注入从而形成掩埋极板的另外工艺可以省略。此外，此工艺可以更简单，因为掩埋极板和掩埋阱不需要通过外延生长N+掺杂的Si层405和P+掺杂的Si层415单独形成。
使用图18至24的实施例的工艺形成的沟槽电容器C3包括：具有依次层叠的N+掺杂的Si层405、SiGe层410、和P+掺杂的Si层415的硅衬底400，及形成在硅衬底400、P+掺杂的Si层415、SiGe层410、和N+掺杂的Si层405内的第二沟槽430′(见图23)。底切435形成在沟槽430外面并在SiGe层410内，并且绝缘层环440a形成在底切435内。覆盖第二沟槽430′的外面和底部的N+掺杂的Si层405是掩埋极板。介电层445形成在第二沟槽430′的内壁和底部上，并且存储电极450形成在第二沟槽430′内。介电层445和存储电极450的顶部比N+掺杂的Si层405的表面高。
关于图1至3F描述的常规工艺可能不能充分地防止电流泄漏，因为使用例如局部硅氧化(LOCOS)形成的绝缘层环可能不具有足够的厚度。另外，常规工艺可能更复杂，因为在形成掩埋带之前可能需要额外的工序来去除绝缘层环的顶部。相反，通过本发明的一些实施例，绝缘层环形成在底切中，在那里可以通过控制底切的深度例如通过调整SiGe层的蚀刻选择率来控制厚度。因此可以获得能够降低电流泄漏的更厚的绝缘层环。而且，因为绝缘层环可以更容易地在需要的位置形成，掩埋带可以形成于其上而不需要先去除掩埋带将形成于其上的区域的一部分，这可以简化用于形成沟槽电容器的工艺。
沟槽电容器的电特性可以通过在硅衬底上外延生长电容器的晶体管而改进。另外，通过利用在硅衬底之上外延生长N+掺杂的Si层形成沟槽从而可以同时形成掩埋极板和掩埋N+阱，该工艺可以进一步简化。
尽管已经参照本发明的实施例具体示出并描述了本发明，然而优选实施例应当仅在描述的意义上考虑，而不是为了限制的目的。因此，本发明的范围不是由本发明的详细描述限定，而是由所附的权利要求限定。
本申请要求2004年3月26日在韩国知识产权局提交的第10-2004-0020765号韩国专利申请的优选权，其公开的全部内容在此引入作为参考。

Claims (36)

1.一种制造沟槽电容器的方法，该方法包括：
在衬底上形成第一层；
在所述第一层上形成与所述衬底相对的第二层；
在所述第一和第二层之上形成具有开口的掩模；
通过经由所述掩模中的所述开口去除所述第一和第二层的一部分形成第一沟槽；
去除所述第二层下面的所述第一层的一部分，从而在所述第二层下面形成底切区域；
在所述第二层下面所述底切区域中形成绝缘层环；
通过经由所述掩模中的所述开口去除所述衬底的一部分来形成从所述第一沟槽延伸的第二沟槽；
沿着所述第二沟槽在所述衬底中形成掩埋极板；
在所述第二沟槽的内壁和底部上形成介电层；以及
在所述介电层上所述第二沟槽中形成存储电极。
2.如权利要求1的方法，其中：
在衬底上形成第一层包括在硅衬底上形成SiGe层；
形成第二层包括在所述SiGe层上形成与所述硅衬底相对的Si层；
形成掩模包括形成具有暴露所述Si层的一部分的开口的蚀刻掩模；
形成第一沟槽包括利用所述蚀刻掩模蚀刻所述Si层和所述SiGe层；
去除在所述第二层下面的所述第一层的一部分从而形成底切区域包括选择性地、各向同性地蚀刻所述SiGe层的一部分；
在所述第二层下面所述底切区域中形成绝缘层环包括在所述第一沟槽及所述底切区域中形成绝缘层，并且各向异性地蚀刻所述绝缘层从而至少基本上从所述第一沟槽去除所述绝缘层；以及
形成第二沟槽包括利用所述蚀刻掩模蚀刻所述硅衬底。
3.如权利要求2的方法，其中所述SiGe层及所述Si层通过外延生长工艺形成。
4.如权利要求2的方法，其中在形成所述SiGe层和所述Si层时，所述SiGe层和所述Si层通过控制掺杂剂气体的量生长，从而改变在原子层单位中它们的掺杂浓度。
5.如权利要求2的方法，其中所述掩模形成为Si、SiO2、Si3N4、SiGe、Al2O3、和/或Ta2O5的一层或更多层。
6.如权利要求2的方法，其中各向同性地蚀刻所述SiGe层的一部分从而形成底切区域包括使用氟基气体、氯基气体、He、和/或O2干蚀刻所述SiGe层的一部分。
7.如权利要求2的方法，其中各向同性地蚀刻所述SiGe层的一部分从而形成底切区域包括使用硝酸、乙酸、和/或氢氟酸湿蚀刻所述SiGe层的一部分。
8.一种制造沟槽电容器的方法，该方法包括：
在衬底中形成下沟槽；
在所述下沟槽中形成掩埋极板；
在所述下沟槽中所述掩埋极板上形成介电层；
在所述下沟槽中所述介电层上形成与所述掩埋极板相对的存储电极；
在所述衬底上形成第一层；
在所述第一层上形成与所述衬底相对的第二层；
在所述第一和第二层之上形成具有开口的掩模；
通过所述掩模中的所述开口形成从所述下沟槽延伸的上沟槽；
去除在所述第二层下面的所述第一层的一部分从而在所述第二层下面形成底切区域；
在所述第二层下面所述底切区域内形成绝缘层环；以及
去除所述蚀刻掩模。
9.如权利要求8的方法，其中
在衬底中形成下沟槽包括在半导体衬底中形成该下沟槽；
在所述下沟槽中形成掩埋极板包括形成覆盖所述下沟槽的外部和底部的该掩埋极板；以及
在所述下沟槽中的所述掩埋极板上形成介电层包括形成覆盖所述下沟槽的外部和底部的掩埋极板。
10.如权利要求8的方法，其中
形成第一层包括在所述衬底上形成SiGe层；
形成第二层包括在所述SiGe层上形成与所述衬底相对的Si层；
形成掩模包括形成蚀刻掩模；
形成延伸的上沟槽包括利用所述蚀刻掩模蚀刻所述Si层和所述SiGe层；
去除在所述第二层下面的所述第一层的一部分从而在第二层下面形成底切区域包括选择性地、各向同性地蚀刻所述SiGe层的一部分；以及
在所述第二层下面所述底切区域内形成绝缘层环包括在所述上沟槽及所述底切区域中形成绝缘层以及各向异性地蚀刻所述绝缘层从而至少基本上从所述上沟槽去除所述绝缘层。
11.如权利要求10的方法，其中所述绝缘层形成至不掩埋所述上沟槽的厚度。
12.如权利要求10的方法，其中所述绝缘层形成至掩埋所述上沟槽的厚度。
13.如权利要求10的方法，其中所述SiGe层及所述Si层通过外延生长工艺形成。
14.如权利要求10的方法，其中在形成所述SiGe层和所述Si层时，所述SiGe层和所述Si层通过控制掺杂剂气体的量生长，从而改变在原子层单位中它们的掺杂浓度。
15.如权利要求10的方法，其中所述蚀刻掩模形成为Si、SiO2、Si3N4、SiGe、Al2O3、和/或Ta2O5的一层或更多层。
16.如权利要求8的方法，其中去除在所述第二层下面的所述第一层的一部分从而在所述第二层下面形成底切区域包括使用氟基气体、氯基气体、He、和/或O2干蚀刻所述第一层。
17.一种制造沟槽电容器的方法，该方法包括：
在硅衬底上形成第一导电型掺杂的Si层；
在所述第一导电型掺杂的Si层上形成与所述衬底相对的SiGe层；
在所述SiGe层上形成与所述第一导电型掺杂的Si层相对的第二导电型掺杂的Si层；
在所述第二导电型掺杂的Si层之上形成具有开口的蚀刻掩模；
通过利用所述蚀刻掩模蚀刻所述第二导电型掺杂的Si层和所述SiGe层形成第一沟槽；
通过选择性地、各向同性地蚀刻所述SiGe层去除所述SiGe层的一部分，从而在所述SiGe层下面形成底切区域；
在所述第一沟槽和所述底切区域中形成绝缘层；
蚀刻所述绝缘层从而在所述底切区域中形成绝缘层环；
通过经由所述蚀刻掩模中的所述开口蚀刻所述硅衬底的一部分形成从所述第一沟槽延伸的第二沟槽；
沿着所述第二沟槽在所述衬底中形成掩埋极板；
去除所述蚀刻掩模；
在所述第二沟槽中所述掩埋极板上形成介电层；以及
在所述第二沟槽中所述介电层上形成与所述掩埋极板相对的存储电极。
18.如权利要求17的方法，其中所述第一导电型掺杂的Si层和所述第二导电型掺杂的Si层形成为现场掺杂的Si层。
19.如权利要求17的方法，其中在所述SiGe层上形成第二导电型掺杂的Si层包括：
在所述SiGe层上形成Si层；以及
通过离子注入来掺杂所述Si层，从而形成所述第二导电型掺杂的Si层。
20.如权利要求17的方法，其中所述第一导电型是N+并且所述第二导电型是P+。
21.如权利要求17的方法，其中所述SiGe层和所述Si层外延生长。
22.如权利要求17的方法，其中在形成所述SiGe层和所述Si层时，所述SiGe层和所述Si层通过控制掺杂剂气体的量生长，从而改变在原子层单位中它们的掺杂浓度。
23.如权利要求17的方法，其中所述SiGe层包括少于20％的Ge。
24.如权利要求17的方法，其中所述蚀刻掩模形成为Si、SiO2、Si3N4、SiGe、Al2O3、和/或Ta2O5的一层或更多层。
25.如权利要求17的方法，其中去除所述SiGe层中的一部分从而在所述SiGe层下面形成底切区域包括使用氟基气体、氯基气体、He、和/或O2干蚀刻所述SiGe层。
26.如权利要求17的方法，其中去除所述SiGe层中的一部分从而在所述SiGe层下面形成底切区域包括使用硝酸、乙酸、和/或氢氟酸湿蚀刻所述SiGe层。
27.如权利要求17的方法，其中在所述第一沟槽和所述底切区域中形成绝缘层包括通过原子层沉积、化学气相沉积、等离子体增强原子层沉积、等离子体增强化学气相沉积、和/或涂覆工艺沉积该绝缘层。
28.如权利要求17的方法，其中所述绝缘层形成至不掩埋所述第一沟槽的厚度。
29.如权利要求17的方法，其中所述绝缘层形成至掩埋所述第一沟槽的厚度。
30.一种沟槽电容器，包括
衬底，
在所述衬底上的第一层；
在所述第一层上与所述衬底相对的第二层；
限定在所述第一和第二层中的沟槽；
底切区域，限定在所述第一层中，在所述第二层下面横向延伸；
绝缘层环，在所述底切区域中，在所述第二层下面横向延伸；
掩埋极板，在所述衬底中沿着所述沟槽；
介电层，在所述掩埋极板上所述沟槽中；以及
存储电极，在所述沟槽中所述介电层上与所述掩埋极板相对。
31.如权利要求30的沟槽电容器，其中：
所述衬底包括硅衬底；
所述第一层包括SiGe层；以及
所述第二层包括Si层。
32.如权利要求30的沟槽电容器，其中所述介电层和所述存储电极延伸到超过所述衬底的邻近顶主表面并远离之。
33.如权利要求30的沟槽电容器，其中所述介电层和所述存储电极的顶表面与所述绝缘层环的顶表面对齐。
34.如权利要求30的沟槽电容器，其中所述介电层和所述存储电极的顶表面与邻近的所述衬底的顶主表面对齐。
35.一种沟槽电容器，包括：
硅衬底；
在所述硅衬底上的第一导电型掺杂的Si层；
SiGe层，在所述第一导电型掺杂的Si层上；
第二导电型掺杂的Si层，在所述SiGe层上与所述第一导电型掺杂的Si层相对；
沟槽，限定在所述第二导电型掺杂的Si层、所述SiGe层、及所述第一导电型掺杂的Si层中；
底切区域，限定在所述SiGe层中，并沿着所述第一和第二导电型掺杂的Si层横向延伸；
绝缘层环，在所述底切区域中，沿着所述第一和第二导电型掺杂的Si层横向延伸；
沿着所述沟槽在所述第一导电型掺杂的Si层中的掩埋极板；
在所述掩埋极板上所述沟槽中的介电层；以及
存储电极，在所述沟槽中所述介电层上与所述掩埋极板相对。
36.如权利要求35的沟槽电容器，其中所述介电层和所述存储电极的顶表面延伸到超过邻近的所述第一导电型掺杂的Si层的顶表面并远离之。
CN2005100624152A 2004-03-26 2005-03-28 带有底切区域中的绝缘层环的沟槽电容器及其制造方法 Expired - Fee Related CN1674259B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0020765A KR100532509B1 (ko) 2004-03-26 2004-03-26 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
KR20765/04 2004-03-26
KR20765/2004 2004-03-26

Publications (2)

Publication Number Publication Date
CN1674259A true CN1674259A (zh) 2005-09-28
CN1674259B CN1674259B (zh) 2010-10-06

Family

ID=34988750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100624152A Expired - Fee Related CN1674259B (zh) 2004-03-26 2005-03-28 带有底切区域中的绝缘层环的沟槽电容器及其制造方法

Country Status (4)

Country Link
US (2) US7354821B2 (zh)
JP (1) JP4880240B2 (zh)
KR (1) KR100532509B1 (zh)
CN (1) CN1674259B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997000A (zh) * 2010-08-24 2011-03-30 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
CN115376905A (zh) * 2022-10-27 2022-11-22 山东中清智能科技股份有限公司 一种半导体晶片的切割工艺
WO2023000373A1 (zh) * 2021-07-20 2023-01-26 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构和电容结构
WO2023070952A1 (zh) * 2021-10-27 2023-05-04 长鑫存储技术有限公司 半导体结构及其制造方法

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532509B1 (ko) * 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
KR100608386B1 (ko) * 2005-06-30 2006-08-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
DE102006029622A1 (de) * 2006-06-28 2008-01-03 Robert Bosch Gmbh Verfahren zur Herstellung eines Bauelements, insbesondere ein mikromechanisches und/oder mikrofluidisches und/oder mikroelektronisches Bauelement und Bauelement
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
KR101160930B1 (ko) * 2006-07-31 2012-06-29 어플라이드 머티어리얼스, 인코포레이티드 카본-함유 실리콘 에피택셜 층을 형성하는 방법
WO2008033186A1 (en) 2006-07-31 2008-03-20 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
JP4285536B2 (ja) * 2006-12-19 2009-06-24 セイコーエプソン株式会社 半導体装置の製造方法
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
DE102007018098B4 (de) * 2007-04-17 2016-06-16 Austriamicrosystems Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
JP5422669B2 (ja) * 2009-11-30 2014-02-19 富士通セミコンダクター株式会社 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
CN101996999B (zh) * 2010-08-24 2012-06-20 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
KR20210045226A (ko) 2019-10-16 2021-04-26 삼성전자주식회사 개별 부품용 디커플링 커패시터 및 이를 포함하는 집적회로 칩 패키지
KR20210056778A (ko) 2019-11-11 2021-05-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US20220344339A1 (en) * 2021-04-23 2022-10-27 Applied Materials, Inc. Three-dimensional dynamic random-access memory (3d dram) gate all-around (gaa) design using stacked si/sige

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824793A (en) * 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
JPH06125055A (ja) * 1992-10-09 1994-05-06 Toshiba Corp 半導体記憶装置の製造方法
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
JP3302190B2 (ja) * 1994-09-19 2002-07-15 株式会社東芝 半導体装置の製造方法
US5681773A (en) * 1996-10-28 1997-10-28 Vanguard International Semiconductor Corp. Method for forming a DRAM capacitor
TW365696B (en) * 1998-02-02 1999-08-01 Vanguard Int Semiconduct Corp Method of manufacture of DRAM on silicon on insulator (SOI) wafer having 2D trench capacitor insulation
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6310375B1 (en) * 1998-04-06 2001-10-30 Siemens Aktiengesellschaft Trench capacitor with isolation collar and corresponding manufacturing method
JP3231020B2 (ja) * 1998-08-06 2001-11-19 株式会社東芝 半導体装置
US6140175A (en) 1999-03-03 2000-10-31 International Business Machines Corporation Self-aligned deep trench DRAM array device
JP3859439B2 (ja) * 1999-09-30 2006-12-20 シャープ株式会社 Ｍｏｓｆｅｔ構造の製造方法
JP2001267528A (ja) * 2000-03-21 2001-09-28 Toshiba Corp 半導体装置の製造方法
JP4056195B2 (ja) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
TW457643B (en) * 2000-05-16 2001-10-01 Nanya Technology Corp Manufacturing method of semiconductor memory unit transistor
US6373086B1 (en) 2000-06-29 2002-04-16 International Business Machines Corporation Notched collar isolation for suppression of vertical parasitic MOSFET and the method of preparing the same
DE10040464A1 (de) * 2000-08-18 2002-02-28 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
JP4084005B2 (ja) * 2001-06-26 2008-04-30 株式会社東芝 半導体記憶装置及びその製造方法
US6599798B2 (en) * 2001-07-24 2003-07-29 Infineon Technologies Ag Method of preparing buried LOCOS collar in trench DRAMS
US20030020112A1 (en) * 2001-07-24 2003-01-30 Helmut Tews Method of preparing buried LOCOS collar in trench DRAMS
KR20030014832A (ko) 2001-08-13 2003-02-20 삼성전자주식회사 트렌치 커패시터 및 그 제조방법
DE10139827A1 (de) * 2001-08-14 2003-03-13 Infineon Technologies Ag Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE10142580B4 (de) * 2001-08-31 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
JP3660650B2 (ja) * 2002-06-13 2005-06-15 株式会社東芝 半導体装置の製造方法
US6770526B2 (en) * 2002-11-14 2004-08-03 Infineon Technologies North America Corp. Silicon nitride island formation for increased capacitance
JP2004214379A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
JP2005005465A (ja) * 2003-06-11 2005-01-06 Toshiba Corp 半導体記憶装置及びその製造方法
TW591756B (en) * 2003-06-05 2004-06-11 Nanya Technology Corp Method of fabricating a memory cell with a single sided buried strap
US6974991B2 (en) * 2003-10-29 2005-12-13 International Business Machines Corp. DRAM cell with buried collar and self-aligned buried strap
TWI236053B (en) * 2003-11-25 2005-07-11 Promos Technologies Inc Method of selectively etching HSG layer in deep trench capacitor fabrication
KR100532509B1 (ko) * 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7247905B2 (en) * 2004-03-30 2007-07-24 International Business Machines Corporation Offset vertical device
US7223669B2 (en) * 2004-06-16 2007-05-29 International Business Machines Corporation Structure and method for collar self-aligned to buried plate
JP2006093635A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体装置およびその製造方法
US7465642B2 (en) * 2005-10-28 2008-12-16 International Business Machines Corporation Methods for forming semiconductor structures with buried isolation collars
US7427545B2 (en) * 2005-11-21 2008-09-23 International Business Machines Corporation Trench memory cells with buried isolation collars, and methods of fabricating same
TWI302355B (en) * 2006-04-20 2008-10-21 Promos Technologies Inc Method of fabricating a recess channel array transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997000A (zh) * 2010-08-24 2011-03-30 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
CN101997000B (zh) * 2010-08-24 2012-07-04 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
WO2023000373A1 (zh) * 2021-07-20 2023-01-26 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构和电容结构
WO2023070952A1 (zh) * 2021-10-27 2023-05-04 长鑫存储技术有限公司 半导体结构及其制造方法
CN115376905A (zh) * 2022-10-27 2022-11-22 山东中清智能科技股份有限公司 一种半导体晶片的切割工艺

Also Published As

Publication number Publication date
US7531861B2 (en) 2009-05-12
JP2005286334A (ja) 2005-10-13
KR100532509B1 (ko) 2005-11-30
CN1674259B (zh) 2010-10-06
US20080135876A1 (en) 2008-06-12
US7354821B2 (en) 2008-04-08
US20050212026A1 (en) 2005-09-29
KR20050095388A (ko) 2005-09-29
JP4880240B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
CN1674259A (zh) 带有底切区域中的绝缘层环的沟槽电容器及其制造方法
CN1223000C (zh) 带有外延隐埋层的瓶形沟槽式电容器
CN1177353C (zh) 在金属镶嵌栅极工艺中形成自对准接触焊盘的方法
US7691734B2 (en) Deep trench based far subcollector reachthrough
CN1278384C (zh) 制造半导体器件的方法
CN107464807A (zh) 半导体器件
US8399323B2 (en) Method for fabricating vertical channel type nonvolatile memory device
US7982284B2 (en) Semiconductor component including an isolation structure and a contact to the substrate
CN1874003A (zh) 半导体器件及其制造方法
CN102315221A (zh) 半导体存储装置及其制造方法
US5451809A (en) Smooth surface doped silicon film formation
CN100346465C (zh) 用于制造半导体器件的方法
TW201203458A (en) Method for fabricating semiconductor device with side junction
US8912064B2 (en) Method for forming impurity region of vertical transistor and method for fabricating vertical transistor using the same
US20090191686A1 (en) Method for Preparing Doped Polysilicon Conductor and Method for Preparing Trench Capacitor Structure Using the Same
US7078291B2 (en) Method for fabricating a deep trench capacitor
CN114156234B (zh) 半导体器件的制备方法
US6940123B2 (en) Memory cell array
KR20040026564A (ko) 반도체 소자의 이중 도핑 분포를 갖는 콘택플러그 형성 방법
KR101060767B1 (ko) 반도체장치의 접합 형성 방법
CN1207769C (zh) 具有沟槽电容的半导体的制造方法
CN100350596C (zh) 动态随机存取存储器及其制造方法
CN115064499A (zh) 半导体结构、存储结构及其制备方法
CN1901165A (zh) 制作沟渠电容动态随机存取存储器元件的方法
CN1571143A (zh) 控制深沟道顶部尺寸的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

Termination date: 20130328