WO2023070952A1 - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
WO2023070952A1
WO2023070952A1 PCT/CN2022/071851 CN2022071851W WO2023070952A1 WO 2023070952 A1 WO2023070952 A1 WO 2023070952A1 CN 2022071851 W CN2022071851 W CN 2022071851W WO 2023070952 A1 WO2023070952 A1 WO 2023070952A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
deep trench
doped region
substrate
deep
Prior art date
Application number
PCT/CN2022/071851
Other languages
English (en)
French (fr)
Inventor
刘志拯
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to US17/807,847 priority Critical patent/US20230126794A1/en
Publication of WO2023070952A1 publication Critical patent/WO2023070952A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开实施例提供一种半导体结构及其制造方法，包括：衬底，包括第一掺杂区；第一介质层，位于所述衬底上；多个深沟槽电容，从所述第一介质层延伸至所述衬底内部，每一所述深沟槽电容穿透所述第一掺杂区，每一所述深沟槽电容包括锯齿状内壁；多个第二掺杂区，位于所述衬底内，每一所述第二掺杂区包围所述深沟槽电容的底部，且沿着所述深沟槽电容的外壁延伸至所述第一掺杂区内；第一金属层，位于所述第一介质层上，所述第一金属层连接多个所述深沟槽电容。

Description

半导体结构及其制造方法
相关的交叉引用
本公开基于申请号为202111258017.3、申请日为2021年10月27日、发明名称为“半导体结构及其制造方法”的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本公开作为参考。
技术领域
本公开涉及半导体技术领域，涉及但不限于一种半导体结构及其制造方法。
背景技术
在集成电路芯片设计中，例如动态随机存储器(Dynamic Random Access Memory，DRAM)的集成电路芯片设计中，由于逻辑噪声会导致电路速度下降，产生动态电压降，甚至出现芯片故障的现象，而受到了人们的关注。通常使用去耦电容器来降低电路中的噪声，维持电压的稳定。
DRAM中传统的去耦电容器为叠层去耦电容器(2至3个叠层)，但是叠层去耦电容器会使DRAM单元的生产过程复杂，对模式窗口敏感，进而使得去耦电容器的过程窗口与主单元阵列的窗口不同，而导致经常产生缺陷和加载效应，降低生产效率。
发明内容
有鉴于此，本公开实施例提供一种半导体结构及其制造方法。
第一方面，本公开实施例提供一种半导体结构，包括：衬底，包括第一掺杂区；第一介质层，位于所述衬底上；多个深沟槽电容，从所述第一介质层延伸至所述衬底内部，每一所述深沟槽电容穿透所述第一掺杂区，每一所述深沟槽电容包括锯齿状内壁；多个第二掺杂区，位于所述衬底内，每一所述第二掺杂区包围所述深沟槽电容的底部，且沿着所述深沟槽电容的外壁延伸至所述第一掺杂区内；第一金属层，位于所述第一介质层上，所述第一金属层连接多个所述深沟槽电容。
在一些实施例中，所述第一掺杂区的离子掺杂类型和所述第二掺杂区的离子掺杂类型相同。
在一些实施例中，所述第一掺杂区的离子掺杂剂量小于所述第二掺杂区的离子掺杂剂量。
在一些实施例中，所述锯齿状侧壁包括多个凹陷，所述凹陷在第一方向的长度在0.2至0.6微米之间，所述凹陷在第二方向上的长度在0.1至0.4微米之间。
在一些实施例中，所述深沟槽电容包括：第一绝缘层，内衬于所述锯齿状内壁上；第一缓冲层，位于所述第一绝缘层上；第一导电层，位于所述第一缓冲层上；其中，所述第一导电层与所述第一金属层连接，形成所述深沟槽电容的内部电极。
在一些实施例中，所述第一介质层内包括金属垫，所述第一金属层通过所述金属垫与所述第一掺杂区连接，形成所述深沟槽电容的外部电极。
在一些实施例中，还包括硅通孔结构，所述硅通孔结构位于所述第一掺杂区的一侧 或所述第一掺杂区内。
在一些实施例中，多个所述深沟槽电容位于所述硅通孔结构的外周。
在一些实施例中，所述第一金属层连接所述硅通孔结构的一端，所述硅通孔结构的另一端与金属凸块连接。
在一些实施例中，所述硅通孔结构包括所述锯齿状内壁。
在一些实施例中，所述硅通孔结构包括：第二绝缘层，内衬于所述锯齿状内壁上；第二缓冲层，位于所述第二绝缘层上；第二导电层，位于所述第二缓冲层上，所述第二导电层与所述第一金属层连接。
在一些实施例中，所述硅通孔结构的深度在40至60微米之间，所述深沟槽电容的深度在10至20微米之间。
第二方面，本公开实施例提供一种半导体结构的制造方法，包括：提供衬底，所述衬底包括第一掺杂区；形成第一介质层于所述衬底上；形成多个深沟槽，多个所述深沟槽从所述第一介质层延伸至所述衬底内，所述深沟槽穿透所述第一掺杂区，每一所述深沟槽包括锯齿状内壁；通过所述深沟槽向所述衬底进行离子掺杂，并进行热处理，以形成多个第二掺杂区，每一所述第二掺杂区包围每一所述深沟槽的底部，且沿着所述深沟槽的外壁延伸至所述第一掺杂区内；对所述深沟槽进行填充，以形成多个深沟槽电容；形成第一金属层于所述第一介质层上，所述第一金属层连接多个所述深沟槽电容。
在一些实施例中，还包括形成硅通孔，形成所述深沟槽和所述硅通孔的步骤包括：对所述第一介质层和所述衬底进行刻蚀，以形成多个沟槽，其中所述沟槽的底部至所述衬底的底部具有预设距离；覆盖部分所述沟槽，并继续刻蚀暴露的所述沟槽，以贯穿所述衬底，而形成所述硅通孔，同时将覆盖的部分所述沟槽定义为所述深沟槽；其中，多个所述深沟槽位于所述硅通孔的外周，所述硅通孔结构包括锯齿状内壁。
在一些实施例中，形成所述深沟槽电容的步骤包括：在所述深沟槽内形成第一绝缘层，所述第一绝缘层内衬于所述锯齿状内壁上；形成第一缓冲层于所述第一绝缘层上；形成第一导电层于所述第一缓冲层上；其中，所述第一导电层与所述第一金属层连接，形成所述深沟槽电容的内部电极。
在一些实施例中，还包括对所述硅通孔进行填充，以形成硅通孔结构，形成所述硅通孔结构的步骤包括：在所述硅通孔内形成第二绝缘层，所述第二绝缘层内衬于所述锯齿状内壁上；形成所述第二缓冲层于所述第二绝缘层上；形成第二导电层于所述第二缓冲层上；其中，所述硅通孔结构和所述深沟槽电容同时形成。
在一些实施例中，所述第一介质层内包括金属垫，所述第一金属层通过所述金属垫与所述第一掺杂区连接，形成所述深沟槽电容的外部电极。
在一些实施例中，所述第一金属层还连接所述硅通孔结构。
在一些实施例中，所述第一掺杂区的离子掺杂剂量小于所述第二掺杂区的离子掺杂剂量，所述第一掺杂区的离子掺杂类型与所述第二掺杂区的离子掺杂类型相同。
在一些实施例中，所述锯齿状内壁包括多个凹陷。
本公开实施例中，首先，深沟槽电容中的第一导电层与第一金属层连接，形成深沟槽电容的内部电极，深沟槽底部的第二掺杂区延伸至第一掺杂区内，共同形成深沟槽电容的外部电极，深沟槽电容中的第一绝缘层相当于内部电极和外部电极之间的介质层，由于深沟槽包括锯齿状内壁，可以增加第一绝缘层的表面积，同时第一导电层共形设置在第一绝缘层上，使第一导电层的表面积同样增加，从而增加了外部电极和内部电极的正对面积，提高了深沟槽电容的电容量，起到稳压的作用；其次，由于高浓度第二掺杂区的存在，减少了深沟槽电容的耗尽效应，起到了稳定深沟槽电容的电容值的作用；最后，本公开实施例采用深沟槽电容作为去耦电容器，生产过程简单，不容易出现缺陷， 提高了生产效率。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为本公开实施例提供的一种半导体结构制造方法的流程示意图；
图1B至图1J为本公开实施例提供的一种半导体结构制造过程的结构示意图；
图2A至图2C为本公开实施例提供的半导体结构中硅通孔和沟槽制造过程的结构示意图；
图2D至图2E为本公开实施例提供的半导体结构中深沟槽电容和硅通孔结构制造过程的结构示意图；
图2F为本公开实施例提供的半导体结构中金属垫制造过程的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本公开实施例提供一种半导体结构的制造方法，如图1A所示，该方法包括：
步骤S10、提供衬底，所述衬底包括第一掺杂区；
如图1B所示，衬底101包括第一掺杂区102。
这里，衬底可以是硅(Si)衬底、锗(Ge)衬底、锗硅(SiGe)衬底、镓砷化物衬底、陶瓷衬底、石英衬底或用于显示器的玻璃衬底，也可以包括多层，例如绝缘体上硅(Silicon On Insulator，SOI)衬底、或绝缘体上锗(Germanium On Insulator，GOI)衬底等。
第一掺杂区用于形成有源器件，例如，可以为n型掺杂区，掺杂的元素可以是磷、砷、硼或者其他合适的元素。
在实施时，可以在衬底上用于形成有源器件的区域采用离子注入的方式形成第一掺杂区(有源区)。在一些实施例中，可以先在衬底上形成浅沟槽隔离，再形成第一掺杂区，即通过浅沟槽隔离将第一掺杂区隔离开。
步骤S20、形成第一介质层于所述衬底上；
如图1B所示，在衬底101上形成第一介质层103。
这里，所述第一介质层材料可以是SiO 2或者其它绝缘材料。在衬底上沉积第一介质层材料的工艺可以包括化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)或者原子层沉积(Atomic Layer Deposition，ALD)。
步骤S30、形成多个深沟槽，多个所述深沟槽从所述第一介质层延伸至所述衬底内，所述深沟槽穿透所述第一掺杂区，每一所述深沟槽包括锯齿状内壁；
在一些实施例中，每一所述深沟槽包括多个凹陷的锯齿状内壁。
如图1B所示，在形成第一介质层103之后，形成多个深沟槽104。这里，多个深沟槽可以包括一个深沟槽，也可以包括至少两个深沟槽，图中以三个深沟槽为例进行说明。其中，多个深沟槽104从第一介质层103延伸至衬底101内，深沟槽104穿透第一掺杂区102，每一深沟槽104包括多个凹陷的锯齿状内壁。
在一些实施例中，包括多个凹陷的锯齿状内壁可以包括为一个凹陷，也可以包括至少两个凹陷；其中，所述凹陷可以呈规则图案排列；也可以呈不规则图案排列；还可以一部分呈规则图案排列，一部分呈不规则图案排列。
在一些实施例中，所述凹陷呈规则图案排列，如图1C所示(深沟槽104沿垂直于衬底101剖切得到的截面图)，凹陷114的排列图案为在第一方向上呈层叠状排列的凹陷层，图1D为一个凹陷层的俯视图，每一凹陷层包括沿着第三方向排列的凹陷结构；
其中，第一方向为深沟槽104的深度方向(即为图1C中的竖直方向)，第三方向为沿凹陷层外围一周的方向(见图1D中的箭头方向)。
在一些实施例中，所述凹陷结构可以包括椭球状凹陷，和/或，球状凹陷；
如图1C所示，凹陷114在第一方向的长度d1为0.2至0.6微米，凹陷114在第二方向上的长度d2在0.1至0.4微米之间；其中，第一方向为深沟槽的深度方向，第二方向为水平方向，在此结构下，可以增加深沟槽电容的表面积，从而可以增大深沟槽电容中两电极之间的正对面积，从而提高了深沟槽电容的电容量，起到了稳定电压的作用。
这里，可以通过干法刻蚀工艺刻蚀衬底和第一介质层，形成所述沟槽。其中，所述干法刻蚀工艺可以是等离子体刻蚀工艺，反应离子刻蚀工艺或者离子铣工艺；还可以采用深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)来刻蚀衬底和介质层，来得到通孔。其中，DRIE技术是将聚合物钝化层的沉积和对单晶硅的刻蚀这两种工艺过程组合在一起循环交替进行，这样可以避免沉积和刻蚀之间相互影响，保证了钝化层的稳定可靠，从而形成侧壁陡直的高深宽比扇贝结构。本公开的实施例中，可以先用SF 6刻蚀Si表面，然后在侧壁上沉积一层(CF) n高分子钝化膜，再通入SF 6刻蚀掉钝化膜，接着进行Si基材的刻蚀，刻蚀和沉积两步工艺交替进行，形成刻蚀侧壁表面的波纹效应。
步骤S40、通过所述深沟槽向所述衬底进行离子掺杂，并进行热处理，以形成多个 第二掺杂区，每一所述第二掺杂区包围每一所述深沟槽的底部，且沿着所述深沟槽的外壁延伸至所述第一掺杂区内；
如图1E所示，通过深沟槽104向衬底101进行离子掺杂，并进行热处理，以形成多个第二掺杂区105，每一第二掺杂区105包围每一深沟槽104的底部，且沿着深沟槽104的外壁延伸至第一掺杂区102内；
在一些实施例中，可以采用气相掺杂的方式形成第二掺杂区。实施时，如图1F所示，将深沟槽104的开口暴露在高浓度的磷P、砷As等的掺杂气体106中，通过气体106扩散到衬底101中形成图1E中的第二掺杂区105。
在一些实施例中，第二掺杂区105还可以沿着深沟槽104的外壁延伸至第一掺杂区102内，且与第一掺杂区102的顶部接触，从而增加了第二掺杂区105包围深沟槽104的面积，因此可以起到增加后续形成的深沟槽电容的电极面积，因此可以提高深沟槽电容的稳压作用。
在另一些实施例中，也可以通过离子注入的方式形成第二掺杂区。实施时，对掺杂剂例如P或As等进行成角度的注入，例如，根据深沟槽的深度，可以以例如5度(°)或者3°等入射角将掺杂剂注入到深沟槽的底部。如图1G所示，以入射角α将掺杂剂注入到深沟槽104的底部，形成图1E中的第二掺杂区105。
这里，热处理不仅可以加快扩散的速度，还可以恢复由于离子注入导致的晶格缺陷。
需要说明的是，本公开实施例对形成第二掺杂区的方式不做限定。
在一些实施例中，所述第一掺杂区的离子掺杂剂量小于所述第二掺杂区的离子掺杂剂量，因此使得所述第二掺杂区成为重掺杂区，在此情况下，第二掺杂区(外部电极)接地，内部电极接正电压，可以防止在第二掺杂区中形成耗尽，而不会形成耗尽区，从而减少深沟槽电容的耗尽效应，稳定深沟槽电容的电容值。
在一些实施例中，所述第一掺杂区的离子掺杂类型和所述第二掺杂区的离子掺杂类型相同，例如，第一掺杂区的离子掺杂类型为N型，则第二掺杂区的离子掺杂类型也为N型，从而可以使得第一掺杂区和第二掺杂区之间导通，共同形成深沟槽电容的外部电极。
在一些实施例中，该方法在步骤S40后，还包括步骤401：形成硅通孔，所述硅通孔贯穿所述第一介质层和所述衬底，多个所述深沟槽位于所述硅通孔的外周，所述硅通孔包括所述锯齿状内壁；
如图1H所示，形成贯穿第一介质层103和衬底101的硅通孔107，这里，硅通孔是形成在芯片内部，且贯穿芯片衬底的通孔，硅通孔内部填充导电材料，用于实现将芯片正面的信号传输至芯片的背面。
图1H中所示硅通孔107未贯穿衬底101，在实际操作过程中，针对较厚的衬底101，可先刻蚀形成预设深度的硅通孔107，再通过衬底减薄工艺(例如：机械磨削、化学机械抛光(Chemical Mechanical Polishing，CMP)和湿法腐蚀等)将衬底101中硅通孔107未贯穿的部分切除，从而使得硅通孔贯穿衬底101。
其中，硅通孔107位于第一掺杂区102的一侧，即位于浅沟槽隔离内，硅通孔107与第一掺杂区102不交叠。
在一些实施例中，硅通孔还可以位于第一掺杂区内。在第二掺杂区和第一掺杂区形成去耦电容一电极(例如为外部电极)的情况下，硅通孔不仅可以实现将芯片正面的信号传输至芯片的背面，还可以用作去耦电容的另一电极(例如为内部电极)，由此可以增加该电极的面积，也就是可以增加去耦电极的正对面积，由此可以起到稳定电压的作用。
在一些实施例中，硅通孔也可以采用干法刻蚀工艺形成，具有与所述深沟槽相同图 案的锯齿状内壁。
如图1H所示，多个深沟槽104(图中以深沟槽104的数量为3为例进行说明)位于硅通孔107的外周，硅通孔107也包括锯齿状内壁(图中未示出)，硅通孔107的锯齿状内壁结构同图1C和1D中所示的深沟槽的锯齿状内壁。
在一些实施例中，由于多个深沟槽104位于硅通孔107的外周，因此深沟槽电容也位于硅通孔结构的外周，因此这些深沟槽电容可以有效吸收形成硅通孔结构的扩散应力，防止硅通孔结构与其周围的半导体结构之间产生裂缝，由此可以对硅通孔结构进行保护，进而提高半导体结构的性能。
在一些实施例中，如图1I所示，多个深沟槽104可以位于硅通孔107的外周一圈，通过设置多个深沟槽电容，能够起到更好的稳定电压的作用。
在实施时，硅通孔可以和多个深沟槽同时形成，例如，先形成相同深度的第一盲孔，即得到深沟槽，然后再将任一个所述第一盲孔继续刻蚀至预设深度，得到硅通孔。
当然，硅通孔也可以与多个深沟槽分别形成，即在形成多个深沟槽之后形成硅通孔，在此情况下，可以直接将硅通孔刻蚀至预设深度。
步骤S50、对所述深沟槽进行填充，以形成多个深沟槽电容；
如图1J所示，对深沟槽104进行填充，形成多个深沟槽电容110。
这里，深沟槽电容可以包括第一绝缘层、缓冲层和第一导电层，其中；第一绝缘层的材料可以包括SiO 2；缓冲层的材料可以包括金属钽或者氮化钽；第一导电层的材料可以包括金属铜或者金属钨或者金属铝。
在形成硅通孔的情况下，步骤S50还包括：对所述硅通孔进行填充，以形成硅通孔结构；
如图1J所示，对硅通孔107进行填充，形成硅通孔结构111。
这里，硅通孔结构可以包括第二绝缘层、阻挡层、种子层和第二导电层，其中，第二绝缘层的材料可以包括SiO 2；阻挡层的材料可以包括金属钽或者氮化钽；所述种子层的材料可以包括金属钨、钴、铜、铝或其任何组合，第二导电层材料可以包括金属铜或者金属钨。
在一些实施例中，所述硅通孔结构的深度在40至60微米之间，例如为50微米，所述深沟槽电容的深度在10至20微米之间，例如为15微米。
在此情况下，深沟槽电容未贯穿所述衬底，由于深沟槽电容的深度较小，可以降低工艺的难度，在实施时，可以根据需求设置多个深沟槽电容，起到稳定电压的作用。
步骤S60、形成第一金属层于所述第一介质层上，所述第一金属层连接多个所述深沟槽电容。
如图1J所示，形成第一金属层112于第一介质层103上，第一金属层112连接多个深沟槽电容104。
这里，第一金属层的材料可以包括钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合，第一金属层连接多个深沟槽电容，即第一金属层连接多个深沟槽电容中的第一导电层，实现第一金属层与第一导电层之间的导通。
在形成硅通孔结构的情况下，如图1J所示，第一金属层112还连接硅通孔结构111的一端，硅通孔结构111的另一端与金属凸块115连接。
这里，硅通孔结构的一端与第一金属层连接，另一端与金属凸块连接，用于实现将芯片正面的信号传输至芯片的背面。
在一些实施例中，在第二掺杂区和第一掺杂区形成去耦电容一电极的情况下，硅通孔结构还可以用作去耦电容的另一电极，起到稳定电压的作用。
在一些实施例中，第二掺杂区也可以包围硅通孔结构，并且第二掺杂区与第一掺杂 区连接，因此硅通孔结构也可以起到去耦电容作用，也就是起到稳压的作用。
金属凸块的材料可以包括镍(Ni)、镍合金、铜(Cu)、铜合金、钯(Pd)、铂(Pt)、金(Au)、钴或这些材料的组合。
在一些实施例中，金属凸块可以作为焊盘使用，实现有源器件之间的堆叠。
本公开实施例中，首先，深沟槽电容中的第一导电层与第一金属层连接，形成深沟槽电容的内部电极，深沟槽底部的第二掺杂区延伸至第一掺杂区内，共同形成深沟槽电容的外部电极，深沟槽电容中的第一绝缘层相当于内部电极和外部电极之间的介质层，由于深沟槽包括锯齿状内壁，可以增加第一绝缘层的表面积，同时第一导电层共形设置在第一绝缘层上，使第一导电层的表面积同样增加，从而增加了外部电极和内部电极的正对面积，提高了深沟槽电容的电容量，起到稳压的作用；其次，由于高浓度第二掺杂区的存在，减少了深沟槽电容的耗尽效应，起到了稳定深沟槽电容的电容值的作用；最后，本公开实施例采用深沟槽电容作为去耦电容器，生产过程简单，不容易出现缺陷，提高了生产效率。
在一些实施例中，步骤S30“形成多个深沟槽，多个所述深沟槽从所述第一介质层延伸至所述衬底内，所述深沟槽穿透所述第一掺杂区，每一所述深沟槽包括锯齿状内壁”和步骤401“形成硅通孔，所述硅通孔贯穿所述第一介质层和所述衬底，多个所述深沟槽位于所述硅通孔的外周，所述硅通孔包括所述锯齿状内壁”的实施包括以下步骤：
步骤301、对所述第一介质层和所述衬底进行刻蚀，以形成多个沟槽，其中，所述沟槽的底部至所述衬底的底部具有预设距离；
这里，预设距离可以根据衬底的厚度进行确定，预设距离等于衬底的厚度减去深沟槽电容的深度，在一些实施例中，深沟槽电容的深度在10至20微米。
步骤302、覆盖部分所述沟槽，并继续刻蚀暴露的所述沟槽，以贯穿所述衬底，而形成所述硅通孔，同时将覆盖的部分所述沟槽定义为所述深沟槽。
在一些实施例中，步骤301“对所述第一介质层和所述衬底进行刻蚀，以形成多个沟槽，其中，所述沟槽的底部至所述衬底的底部具有预设距离”的实施包括：
步骤301a、在所述衬底上形成第一光阻层。
如图2A所示，在衬底101上形成第一光阻层202。
这里，可以通过旋涂工艺在硅衬底上形成第一光阻层，所述第一光阻层的材料可以由Novolac树脂加上感光性萘醌重氮化合物如二氮萘醌(Diazo Naphtho Quinone，DNQ)和调整黏度及其他物理化学性质的溶剂和添加剂组成的光刻胶，也可以是化学增幅型光阻剂(Chemically amplification Photoresist，CAMP)系统光阻材料，也可以是化学放大的光刻胶。
步骤301b、图形化所述第一光阻层，形成第一窗口；其中，所述第一窗口暴露出多个所述沟槽对应的位置。
如图2A所示，图形化第一光阻层202，形成第一窗口201；其中，第一窗口201暴露出多个沟槽104对应的位置。
在一些实施例中，可以通过曝光、显影等步骤来图形化第一光阻层，形成所述第一窗口。在实际应用中，对准掩膜版和衬底，使第一光阻层曝光，得到第一窗口，最终形成多个所述沟槽位于预设的位置。
步骤301c、通过第一窗口，以所述第一介质层为刻蚀起点，刻蚀所述衬底和所述第一介质层，形成所述沟槽的底部至所述衬底的底部具有预设距离的多个所述沟槽。
如图2A所示，通过第一窗口201，以第一介质层103为刻蚀起点，刻蚀衬底101和第一介质层103，形成沟槽104的底部至衬底101的底部具有预设距离d3的多个沟槽104，之后通过湿法刻蚀工艺或者干法刻蚀工艺去除第一光阻层202。
在一些实施例中，预设距离d3等于衬底的厚度减去深沟槽电容的深度，其中，深沟槽电容的深度在10至20微米。
这里，可以通过干法刻蚀工艺刻蚀衬底和第一介质层，形成所述沟槽。
在一些实施例中，可以通过湿法刻蚀工艺或者干法刻蚀工艺去除所述第一光阻层。
在一些实施例中，步骤302“覆盖部分所述沟槽，并继续刻蚀暴露的所述沟槽，以贯穿所述衬底，而形成所述硅通孔，同时将覆盖的部分所述沟槽定义为所述深沟槽”的实施包括：
步骤302a：在形成有多个所述沟槽的所述衬底上形成第二光阻层；
如图2B所示，在形成有多个沟槽104的衬底101上形成第二光阻层204。
步骤302b：图形化所述第二光阻层，形成第二窗口；其中，所述第二窗口暴露出所述硅通孔对应的位置，覆盖除硅通孔之外的位置；
如图2B所示，图形化第二光阻层204，形成第二窗口203；其中，第二窗口203暴露出硅通孔对应的位置，图形化后的第二光阻层204覆盖除硅通孔之外的位置。
步骤302c：通过第二窗口，以所述沟槽的底部为刻蚀起点，刻蚀所述衬底，形成具有预设深度的所述硅通孔，同时将第二光阻层覆盖的部分所述沟槽定义为所述深沟槽。
如图2B所示，通过第二窗口203，以沟槽104的底部为刻蚀起点，刻蚀贯穿衬底101，形成图2C所示具有预设深度d4的硅通孔107，同时将第二光阻层204覆盖的部分沟槽104定义为所述深沟槽104，之后通过湿法刻蚀工艺或者干法刻蚀工艺去除第二光阻层204。
这里，步骤302a至302c的实施参见步骤301a至301c。其中，第二光阻层的材料可以与第一光阻层相同，也可以不同；形成硅通孔的刻蚀工艺可以与形成深沟槽的刻蚀工艺相同，也可以不同。
在一些实施例中，可以通过湿法刻蚀工艺或者干法刻蚀工艺去除所述第二光阻层。
对应地，在形成多个沟槽的同时，形成硅通孔对应的沟槽的情况下，可以采用离子注入的方式形成第二掺杂区，减少采用气相掺杂方式时对硅通孔的保护工序。
本公开实施例中，通过在形成多个沟槽的同时，形成硅通孔对应的沟槽，再将硅通孔对应的沟槽进行二次刻蚀至预设深度，得到硅通孔，如此一来，可以简化工艺流程，降低工艺复杂度，减少产品缺陷，提高生产效率。
在一些实施例中，步骤S30“形成多个深沟槽，多个所述深沟槽从所述第一介质层延伸至所述衬底内，所述深沟槽穿透所述第一掺杂区，每一所述深沟槽包括锯齿状内壁”和步骤401“形成硅通孔，所述硅通孔贯穿所述第一介质层和所述衬底，多个所述深沟槽位于所述硅通孔的外周，所述硅通孔包括所述锯齿状内壁”的实施还包括以下步骤：
步骤311、对所述第一介质层和所述衬底进行刻蚀，以形成多个深沟槽，其中，所述沟槽的底部至所述衬底的底部具有预设距离；
这里，步骤311的实施参见步骤301。
步骤312、对所述第一介质层和所述衬底进行刻蚀，以形成硅通孔，其中，硅通孔的深度为预设深度。
这里，硅通孔可以在形成所述多个第二掺杂区之后形成。
其中，硅通孔的形成方法参见步骤302a至302c，即利用光刻胶形成具有与硅通孔对应的开口，然后刻蚀形成所述硅通孔。
本公开实施例中，硅通孔可以在形成所述多个第二掺杂区之后形成，如此一来，在采用气相掺杂的方法形成第二掺杂区时，不需要对硅通孔进行单独保护，从而简化工艺，降低工艺复杂度，减少产品缺陷，提高生产效率。
在一些实施例中，步骤S50中的“对所述深沟槽进行填充，以形成多个深沟槽电容” 的实施包括：
步骤501：在所述深沟槽内形成第一绝缘层，所述第一绝缘层内衬于所述锯齿状内壁上；
如图1J所示，在深沟槽104内形成第一绝缘层1103，第一绝缘层1103共形地内衬于锯齿状(图中未示出)内壁上；
这里，第一绝缘层用于隔断后续填充的金属与衬底之间的导电并且保护衬底不被破坏；第一绝缘层材料可以采用硅氧化物、硅氮化物和聚合物等，不同绝缘层材料需要用不同的沉积技术，可以采用热氧化技术(Thermal Oxidation)沉积二氧化硅材料，可以采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)技术沉积二氧化硅材料和Si 3N 4材料，可以采用真空气相沉积技术沉积对二甲苯材料。
在一些实施例中，所述第一绝缘层的厚度为100至300nm，例如为200nm，可以减少由于第一绝缘层表面不均匀导致的漏电问题。
在一些实施例中，所述深沟槽电容的击穿电压大于等于10伏。
步骤502：形成第一缓冲层于所述第一绝缘层上；
如图1G所示，形成第一缓冲层1102于第一绝缘层1103上；
这里，第一缓冲层用于防止后续填充在深沟槽中的导电材料的扩散；第一缓冲层的材料可以是金属钽、氮化钽或者氮化钛等，可以通过任意一种合适的沉积工艺形成所述第一缓冲层。
步骤503：形成第一导电层于所述第一缓冲层上；
如图1J所示，形成第一导电层1101于第一缓冲层1102上；
其中，第一导电层1101与第一金属层112连接，形成深沟槽电容110的外部电极。这里，第一导电层的材料可以是任意一种导电金属，例如，钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合，一般来说，第一导电层的材料采用铜金属，通过电化学镀膜(Electro Chemical Plating，ECP)电镀淀积一层铜形成第一导电层。
在形成硅通孔的情况下，步骤S50中的“对所述硅通孔进行填充，以形成硅通孔结构”的实施包括：
步骤511：在所述硅通孔内形成第二绝缘层，所述第二绝缘层内衬于所述锯齿状内壁上；
如图2D所示，在深沟槽104内形成第一绝缘层1103，第一绝缘层1103共形地内衬于锯齿状(图中未示出)内壁上的同时，在硅通孔107内形成第二绝缘层1114，第二绝缘层1114共形地内衬于锯齿状(图中未示出)内壁上。
这里，第二绝缘层用于隔断后续填充的金属与衬底之间的导电并且保护衬底不被破坏；第二绝缘层的材料可以采用硅氧化物、硅氮化物和聚合物等，不同绝缘层材料需要用不同的沉积技术，可以采用热氧化技术(Thermal Oxidation)沉积二氧化硅材料，可以采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)技术沉积二氧化硅材料和Si 3N 4材料，可以采用真空气相沉积技术沉积对二甲苯材料。
步骤512：形成所述第二缓冲层于所述第二绝缘层上；
如图2E所示，在形成第一缓冲层1102于第一绝缘层1103上的同时，形成第二缓冲层1112于第二绝缘层1114上。这里，第二缓冲层用于防止后续填充在深沟槽中的导电材料的扩散；第二缓冲层的材料可以是金属钽、氮化钽或者氮化钛等，可以通过任意一种合适的沉积工艺形成所述第一缓冲层。
步骤513：形成第二导电层于所述第二缓冲层上；
其中，所述硅通孔结构和所述深沟槽电容同时形成。
在一些实施例中，所述硅通孔结构还可以包括种子层，所述种子层形成于所述第二缓冲层上，所述第二导电层形成于所述种子层上。
如图1J所示，可以先在第二缓冲层1112上形成种子层1113，然后在形成第一导电层1101于第一缓冲层1102上的同时，形成第二导电层1111于种子层1113上。
这里，第二导电层的材料可以是任意一种导电金属，例如，钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。第二导电材料与种子材料可以相同，也可以不同。第二导电层的材料例如采用铜金属，形成铜导电层可以先通过物理气相沉积(Physical Vapor Deposition，PVD)沉积种子层，作为电镀的阴极，通过电化学镀膜(Electro Chemical Plating，ECP)电镀淀积一层铜形成第二导电层。
本公开实施例中，采用硅通孔结构和深沟槽电容同时形成的方式，进一步简化了工艺流程，降低了工艺的复杂度，减少了生产缺陷，提高了生产效率。
在一些实施例中，步骤S20“形成第一介质层于所述衬底上”还包括：形成金属垫于所述第一介质层内，其中，所述第一金属层通过所述金属垫与第一掺杂区连接，形成所述深沟槽电容的外部电极，实施方法包括：
步骤201：在所述衬底上形成第三光阻层。
步骤202：图形化所述第三光阻层，形成第三窗口；其中，所述第三窗口暴露出金属垫对应的位置。
步骤203：通过第三窗口，以所述第一介质层为刻蚀起点，刻蚀贯穿第一介质层的金属垫孔。
这里，步骤201至步骤203的实施参见步骤301a至步骤301c。
步骤204：在所述金属垫孔内形成所述金属垫，其中，所述金属垫连接所述第一金属层与第一掺杂区，形成所述深沟槽电容的外部电极。
这里，可以通过化学气相沉积的方法形成所述金属垫，金属垫的材料可以是金属钨。
需要说明的是，由于深沟槽电容的内部电极是第一导电层和第一金属层，外部电极是第一掺杂区、金属垫和第一金属层，因此，第一金属层至少包括第一子金属块和第二子金属块，其中，第一子金属块与第一导电层连接，第二子金属块与金属垫相连接，如此一来，实现内部电极和外部电极之间的绝缘。内部电极例如为阳极，外部电极例如为阴极。
参见图2F，金属垫113连接第一子金属块1122与第一掺杂区102，形成深沟槽电容110的外部电极，第一导电层1101连接第二子金属块1121，形成深沟槽电容110的内部电极。
在一些实施例中，第一金属层112还连接硅通孔结构111，用于实现将芯片正面的信号传输至芯片的背面。
本公开实施例中，通过在第一介质层中形成金属垫，实现了第一掺杂区与第一金属层的连接。通过在第一金属层上偏置不同的电压，实现内外部电极之间的电场，形成去耦电容器，从而起到稳定电压的作用。
在一些实施例中，步骤S60“形成第一金属层于所述第一介质层上，所述第一金属层连接多个所述深沟槽电容”的实施包括以下步骤：
步骤601：在第一介质层上形成第二介质层；
这里，第二介质层的材料可以和第一介质层的材料一样，也可以不一样。
步骤602：在第二介质层上形成第四光阻层；
步骤603：图形化所述第四光阻层，形成第四窗口；其中，所述第四窗口暴露出所述第一金属层对应的位置；
步骤604：通过第四窗口，以第二介质层为刻蚀起点，刻蚀贯穿所述第二介质层，形成具有第一金属层图案的第二介质层。
这里，步骤702至704的实施参见步骤301a至步骤301c。
步骤605：通过沉积工艺形成第一金属层。
这里，第一金属层的材料可以包括钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
本公开实施例还提供一种半导体结构的制造方法，所述方法包括：
步骤801：参见图1B，提供衬底101，衬底101包括第一掺杂区102；
步骤802：参见图1B，在衬底101上形成第一介质层103；
步骤803：参见图1B，形成多个深沟槽104(图中以三个深沟槽为例进行说明)，其中，深沟槽104的深度在10至20微米之间，多个深沟槽104从第一介质层103延伸至衬底101内，深沟槽104穿透第一掺杂区102，每一深沟槽104包括如图1C所示(深沟槽104沿垂直于衬底101剖切得到的截面图)的多个凹陷114的锯齿状内壁。
在一些实施例中，凹陷呈规则图案排列，在深沟槽深度方向上呈层叠状排列的凹陷层，每一凹陷层包括沿着水平方向排列的凹陷结构，凹陷结构包括椭球状凹陷和/或球状凹陷。
其中，凹陷114在深沟槽深度方向的长度在0.2至0.6微米之间，凹陷114在水平方向上的长度在0.1至0.4微米之间。
步骤804：参见图1E和1F，将深沟槽104的开口暴露在高浓度的磷P、砷As等的掺杂气体106中，通过气体106扩散到衬底101中形成图1E中的第二掺杂区105；
步骤805：参见图1H，形成贯穿第一介质层103和衬底101的硅通孔107；其中，硅通孔的深度为40至60微米之间；
步骤806：参见图2D，在深沟槽104内形成第一绝缘层1103，第一绝缘层1103内衬于锯齿状(图中未示出)内壁上的同时，在硅通孔107内形成第二绝缘层1114，第二绝缘层1114内衬于锯齿状(图中未示出)内壁上；其中，第一绝缘层的厚度为100至300nm，深沟槽电容的击穿电压大于等于10伏。
步骤807：参见图2E，在形成第一缓冲层1102于第一绝缘层1103上的同时，形成第二缓冲层1112于第二绝缘层1114上；
步骤808：参见图1I，在第二缓冲层1112上形成种子层1113；
步骤809：参见图1I，在形成第一导电层1101于第一缓冲层1102上的同时，形成第二导电层1111于种子层1113上；
步骤810：参见图2F，在第一介质层103内形成金属垫113；
步骤811：参见图2F，第一介质层103上形成第一金属层112，其中，第一金属层112至少包括第一子金属块1122和第二子金属块1121，其中，金属垫113连接第一子金属块1122与第一掺杂区102，形成深沟槽电容110的外部电极，第一导电层1101连接第二子金属块1121，形成深沟槽电容110的内部电极。
基于上述方法，本公开实施例提供一种半导体结构，如图2F所示，该半导体结构包括：
衬底101，包括第一掺杂区102；
第一介质层103，位于衬底101上；
在一些实施例中，第一介质层103内包括金属垫113，第一金属层112通过金属垫113与第一掺杂区102连接，形成深沟槽电容110的外部电极。
多个深沟槽电容110，从第一介质层103延伸至衬底101内部，每一深沟槽电容110穿透第一掺杂区102，每一深沟槽电容110分别包括锯齿状内壁；
在一些实施例中，每一深沟槽电容110分别包括多个凹陷的锯齿状内壁。
在一些实施例中，凹陷114在第一方向的长度d1在0.2至0.6微米之间，凹陷114在第二方向上的长度d2在0.1至0.4微米之间。
其中，深沟槽电容110包括：第一绝缘层1103，内衬于锯齿状内壁上；第一缓冲层1102，位于第一绝缘层1103上；第一导电层1101，位于第一缓冲层1102上；所述第一导电层1101与第一金属层112连接，形成深沟槽电容110的内部电极。
在一些实施例中，第一绝缘层的厚度在100至300nm之间。
多个第二掺杂区105，位于衬底101内，每一第二掺杂区105包围深沟槽电容110的底部，且沿着深沟槽电容110的外壁延伸至第一掺杂区102内；
在一些实施例中，第一掺杂区102的离子掺杂类型和第二掺杂区105的离子掺杂类型相同，第一掺杂区102的离子掺杂剂量小于第二掺杂区105的离子掺杂剂量。
第一金属层112，位于第一介质层103上，第一金属层103连接多个深沟槽电容110。
在一些实施例中，所述半导体结构还包括硅通孔结构111，多个深沟槽电容110位于硅通孔结构111的外周。其中，硅通孔结构111包括：第二绝缘层1114，内衬于锯齿状内壁上；第二缓冲层1112，位于第二绝缘层1114上；第二导电层1111，位于第二缓冲层1114上，第二导电层111与第一金属层112连接。
在一些实施例中，硅通孔结构111的深度在40至60微米之间，深沟槽电容110的深度在10至20微米之间。
在一些实施例中，硅通孔结构111位于第一掺杂区102的一侧(即图2F所示的结构)或第一掺杂区102内。
在一些实施例中，第一金属层112还连接硅通孔结构111的一端，硅通孔结构111的另一端与金属凸块115连接。
本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上半导体结构实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本公开半导体结构实施例中未披露的技术细节，请参照本公开方法实施例的描述而理解。
以上所述，仅为本公开的示例性的实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。
工业实用性
本公开实施例中，首先，深沟槽电容中的第一导电层与第一金属层连接，形成深沟槽电容的内部电极，深沟槽底部的第二掺杂区延伸至第一掺杂区内，共同形成深沟槽电容的外部电极，深沟槽电容中的第一绝缘层相当于内部电极和外部电极之间的介质层，由于深沟槽包括锯齿状内壁，可以增加第一绝缘层的表面积，同时第一导电层共形设置在第一绝缘层上，使第一导电层的表面积同样增加，从而增加了外部电极和内部电极的正对面积，提高了深沟槽电容的电容量，起到稳压的作用；其次，由于高浓度第二掺杂区的存在，减少了深沟槽电容的耗尽效应，起到了稳定深沟槽电容的电容值的作用；最后，本申请本公开实施例采用深沟槽电容作为去耦电容器，生产过程简单，不容易出现缺陷，提高了生产效率。

Claims (20)

  1. 一种半导体结构，包括：
    衬底，包括第一掺杂区；
    第一介质层，位于所述衬底上；
    多个深沟槽电容，从所述第一介质层延伸至所述衬底内部，每一所述深沟槽电容穿透所述第一掺杂区，每一所述深沟槽电容包括锯齿状内壁；
    多个第二掺杂区，位于所述衬底内，每一所述第二掺杂区包围所述深沟槽电容的底部，且沿着所述深沟槽电容的外壁延伸至所述第一掺杂区内；
    第一金属层，位于所述第一介质层上，所述第一金属层连接多个所述深沟槽电容。
  2. 根据权利要求1所述的半导体结构，其中，所述第一掺杂区的离子掺杂类型和所述第二掺杂区的离子掺杂类型相同。
  3. 根据权利要求1所述的半导体结构，其中，所述第一掺杂区的离子掺杂剂量小于所述第二掺杂区的离子掺杂剂量。
  4. 根据权利要求1所述的半导体结构，其中，所述锯齿状侧壁包括多个凹陷，所述凹陷在第一方向的长度在0.2至0.6微米之间，所述凹陷在第二方向上的长度在0.1至0.4微米之间。
  5. 根据权利要求1所述的半导体结构，其中，所述深沟槽电容包括：
    第一绝缘层，内衬于所述锯齿状内壁上；
    第一缓冲层，位于所述第一绝缘层上；
    第一导电层，位于所述第一缓冲层上；
    其中，所述第一导电层与所述第一金属层连接，形成所述深沟槽电容的内部电极。
  6. 根据权利要求1所述的半导体结构，其中，所述第一介质层内包括金属垫，所述第一金属层通过所述金属垫与所述第一掺杂区连接，形成所述深沟槽电容的外部电极。
  7. 根据权利要求1所述的半导体结构，其中，还包括硅通孔结构，所述硅通孔结构位于所述第一掺杂区的一侧或所述第一掺杂区内。
  8. 根据权利要求7所述的半导体结构，其中，多个所述深沟槽电容位于所述硅通孔结构的外周。
  9. 根据权利要求7所述的半导体结构，其中，所述第一金属层连接所述硅通孔结构的一端，所述硅通孔结构的另一端与金属凸块连接。
  10. 根据权利要求7所述的半导体结构，其中，所述硅通孔结构包括所述锯齿状内壁。
  11. 根据权利要求10所述的半导体结构，其中，所述硅通孔结构包括：
    第二绝缘层，内衬于所述锯齿状内壁上；
    第二缓冲层，位于所述第二绝缘层上；
    第二导电层，位于所述第二缓冲层上，所述第二导电层与所述第一金属层连接。
  12. 根据权利要求7所述的半导体结构，其中，所述硅通孔结构的深度在40至60微米之间，所述深沟槽电容的深度在10至20微米之间。
  13. 一种半导体结构的制造方法，包括：
    提供衬底，所述衬底包括第一掺杂区；
    形成第一介质层于所述衬底上；
    形成多个深沟槽，多个所述深沟槽从所述第一介质层延伸至所述衬底内，所述深沟槽穿透所述第一掺杂区，每一所述深沟槽包括锯齿状内壁；
    通过所述深沟槽向所述衬底进行离子掺杂，并进行热处理，以形成多个第二掺杂 区，每一所述第二掺杂区包围每一所述深沟槽的底部，且沿着所述深沟槽的外壁延伸至所述第一掺杂区内；
    对所述深沟槽进行填充，以形成多个深沟槽电容；
    形成第一金属层于所述第一介质层上，所述第一金属层连接多个所述深沟槽电容。
  14. 根据权利要求13所述的半导体结构的制造方法，其中，还包括形成硅通孔，形成所述深沟槽和所述硅通孔的步骤包括：
    对所述第一介质层和所述衬底进行刻蚀，以形成多个沟槽，其中所述沟槽的底部至所述衬底的底部具有预设距离；
    覆盖部分所述沟槽，并继续刻蚀暴露的所述沟槽，以贯穿所述衬底，而形成所述硅通孔，同时将覆盖的部分所述沟槽定义为所述深沟槽；
    其中，多个所述深沟槽位于所述硅通孔的外周，所述硅通孔结构包括锯齿状内壁。
  15. 根据权利要求13所述的半导体结构的制造方法，其中，形成所述深沟槽电容的步骤包括：
    在所述深沟槽内形成第一绝缘层，所述第一绝缘层内衬于所述锯齿状内壁上；
    形成第一缓冲层于所述第一绝缘层上；
    形成第一导电层于所述第一缓冲层上；
    其中，所述第一导电层与所述第一金属层连接，形成所述深沟槽电容的内部电极。
  16. 根据权利要求14所述的半导体结构的制造方法，其中，还包括对所述硅通孔进行填充，以形成硅通孔结构，形成所述硅通孔结构的步骤包括：
    在所述硅通孔内形成第二绝缘层，所述第二绝缘层内衬于所述锯齿状内壁上；
    形成第二缓冲层于所述第二绝缘层上；
    形成第二导电层于所述第二缓冲层上；
    其中，所述硅通孔结构和所述深沟槽电容同时形成。
  17. 根据权利要求14所述的半导体结构的制造方法，其中，所述第一介质层内包括金属垫，所述第一金属层通过所述金属垫与所述第一掺杂区连接，形成所述深沟槽电容的外部电极。
  18. 根据权利要求14所述的半导体结构的制造方法，其中，所述第一金属层还连接所述硅通孔结构。
  19. 根据权利要求13所述的半导体结构的制造方法，其中，所述第一掺杂区的离子掺杂剂量小于所述第二掺杂区的离子掺杂剂量，所述第一掺杂区的离子掺杂类型与所述第二掺杂区的离子掺杂类型相同。
  20. 根据权利要求14所述的半导体结构的制造方法，其中，所述锯齿状内壁包括多个凹陷。
PCT/CN2022/071851 2021-10-27 2022-01-13 半导体结构及其制造方法 WO2023070952A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/807,847 US20230126794A1 (en) 2021-10-27 2022-06-20 Semiconductor structure and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111258017.3A CN116056555A (zh) 2021-10-27 2021-10-27 半导体结构及其制造方法
CN202111258017.3 2021-10-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/807,847 Continuation US20230126794A1 (en) 2021-10-27 2022-06-20 Semiconductor structure and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2023070952A1 true WO2023070952A1 (zh) 2023-05-04

Family

ID=86115047

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/071851 WO2023070952A1 (zh) 2021-10-27 2022-01-13 半导体结构及其制造方法

Country Status (2)

Country Link
CN (1) CN116056555A (zh)
WO (1) WO2023070952A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184326A1 (en) * 2004-02-24 2005-08-25 Chun-Wen Cheng Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well
CN1674259A (zh) * 2004-03-26 2005-09-28 三星电子株式会社 带有底切区域中的绝缘层环的沟槽电容器及其制造方法
US20070015327A1 (en) * 2005-07-12 2007-01-18 Yi-Nan Su Method of fabricating a trench capacitor dram device
CN102257622A (zh) * 2008-12-23 2011-11-23 国际商业机器公司 深沟槽变容器
US20150028450A1 (en) * 2013-07-25 2015-01-29 Jae-hwa Park Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same
CN107017237A (zh) * 2015-12-29 2017-08-04 台湾积体电路制造股份有限公司 具有扇形轮廓的深沟槽电容器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184326A1 (en) * 2004-02-24 2005-08-25 Chun-Wen Cheng Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well
CN1674259A (zh) * 2004-03-26 2005-09-28 三星电子株式会社 带有底切区域中的绝缘层环的沟槽电容器及其制造方法
US20070015327A1 (en) * 2005-07-12 2007-01-18 Yi-Nan Su Method of fabricating a trench capacitor dram device
CN102257622A (zh) * 2008-12-23 2011-11-23 国际商业机器公司 深沟槽变容器
US20150028450A1 (en) * 2013-07-25 2015-01-29 Jae-hwa Park Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same
CN107017237A (zh) * 2015-12-29 2017-08-04 台湾积体电路制造股份有限公司 具有扇形轮廓的深沟槽电容器

Also Published As

Publication number Publication date
CN116056555A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
JP7297923B2 (ja) ３次元メモリデバイス及び方法
US10777570B2 (en) Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same
US8664075B2 (en) High capacitance trench capacitor
US10720445B1 (en) Three-dimensional memory device having nitrided direct source strap contacts and method of making thereof
US10854573B2 (en) Semiconductor die singulation using a sacrificial bonding material layer and an anisotropic channel etch
WO2006011632A2 (en) Semiconductor device including a conductive layer buried in an opening and method of manufacturing the same
TW202318639A (zh) 三維記憶體裝置
JP2011238905A (ja) 半導体構造体及びその製造方法
WO2020197596A1 (en) Memory die having wafer warpage-reducing arrangements and structures and method of making the same
TW202209638A (zh) 具有富氫半導體通道的三維記憶體元件
US11411003B2 (en) Dynamic random access memory device and manufacturing method thereof
US5989972A (en) Capacitor in a semiconductor configuration and process for its production
CN112885842B (zh) 三维存储器及其制备方法
WO2023070952A1 (zh) 半导体结构及其制造方法
US20230009279A1 (en) Semiconductor device with capacitor and method for forming the same
KR20110135768A (ko) 반도체 소자의 제조방법
TWI753772B (zh) 三維記憶裝置以及用於製造三維記憶裝置的方法
US10707234B2 (en) Semiconductor device and method of fabricating the same
US20230126794A1 (en) Semiconductor structure and method for manufacturing same
TWI223406B (en) Method for fabricating gate oxides in surrounding gate DRAM concepts
JP2012038994A (ja) 半導体装置及びその製造方法
CN113345896B (zh) 动态随机存取存储器装置及其制造方法
CN112802852B (zh) 三维存储器及其制备方法
US20230091786A1 (en) Semiconductor structure and manufacturing method thereof
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法