DE102007018098B4 - Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben - Google Patents

Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben Download PDF

Info

Publication number
DE102007018098B4
DE102007018098B4 DE102007018098.7A DE102007018098A DE102007018098B4 DE 102007018098 B4 DE102007018098 B4 DE 102007018098B4 DE 102007018098 A DE102007018098 A DE 102007018098A DE 102007018098 B4 DE102007018098 B4 DE 102007018098B4
Authority
DE
Germany
Prior art keywords
trench
oxide layer
silicon oxide
polysilicon
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007018098.7A
Other languages
English (en)
Other versions
DE102007018098A1 (de
Inventor
Bernhard Löffler
Dr. Knaipp Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102007018098.7A priority Critical patent/DE102007018098B4/de
Priority to US12/148,446 priority patent/US7888234B2/en
Publication of DE102007018098A1 publication Critical patent/DE102007018098A1/de
Application granted granted Critical
Publication of DE102007018098B4 publication Critical patent/DE102007018098B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben, umfassend: – Ätzen des Grabens (11) in den Halbleiterkörper (10) derart, dass beim Ätzen des Grabens (11) eine Ätzmaskenanordnung (38) verwendet wird, die eine Polysiliziumschicht (23) aufweist, – Herstellen einer Siliziumoxidschicht (12) mittels einer thermischen Oxidation an zumindest einer Seitenwand (14) des Grabens (11) und an einem Boden (15) des Grabens (11), – Entfernen der Siliziumoxidschicht (12) an dem Boden (15) des Grabens (11) derart, dass für das Entfernen der Siliziumoxidschicht (12) an dem Boden (15) des Grabens (11) eine weitere Ätzmaskenanordnung (39) eingesetzt wird, die eine durch die thermische Oxidation aus der Polysiliziumschicht (23) hergestellte zusätzliche Siliziumoxidschicht (31) aufweist, und – Auffüllen des Grabens (11) mit Polysilizium, welches einen Polysiliziumkörper (13) bildet, der auf einem Substratmaterial (16) des Bodens (15) sowie direkt an der Siliziumoxidschicht (12) angeordnet ist.

Description

  • Die vorliegende Erfindung betrifft einen Halbleiterkörper mit einem Graben und ein Verfahren zu dessen Herstellung.
  • Ein Graben, englisch: trench, in einem Halbleiterkörper ist häufig mit einem isolierenden Material gefüllt und kann zur Isolation zweier Transistoren dienen. Ein Graben, dessen Seitenwand mit einer Isolationsschicht versehen ist und der mit einem leitfähigen Material gefüllt ist, kann bei der Realisierung einer Speicherzelle eingesetzt werden.
  • Das Dokument WO 00/13208 A2 befasst sich mit einem Graben, dessen Seitenwand und dessen Boden mittels einer Siliziumoxidschicht isoliert ist und der mit Polysilizium aufgefüllt ist.
  • Im Dokument US 5 436 190 A ist ein Graben angegeben, dessen Seitenwand mit Siliziumoxid versehen ist und der mit Polysilizium gefüllt ist. Die Siliziumoxidschicht wird mittels einer chemischen Abscheidung aus der Gasphase, englisch: chemical vapor deposition, abgekürzt CVD, hergestellt.
  • Dokument US 5 217 920 A erläutert ein Verfahren zur Herstellung von Gräben mit Substratkontakten. Dabei wird in einem Graben ein Oxid thermisch hergestellt, auf dem ein weiteres Oxid mittels chemischer Abscheidung aus der Gasphase abgeschieden wird. Anschließend werden die Oxidschichten am Boden des Grabens entfernt und der Graben mit Polysilizium gefüllt.
  • Dokument US 5 877 067 A beschreibt das Herstellen eines Grabens in einem Halbleiterkörper. Auf dem Halbleiterkörper werden eine erste Siliziumoxidschicht, eine Siliziumnitridschicht und eine zweite Siliziumoxidschicht hergestellt. Beim Ätzen des Grabens wird die zweite Siliziumoxidschicht als Maske eingesetzt. Nach dem Ätzen des Grabens wird eine dritte Siliziumoxidschicht thermisch im Graben erzeugt, auf die eine Polysiliziumschicht abgeschieden wird. Die Polysiliziumschicht dient als Maske zum Entfernen der dritten Siliziumoxidschicht am Boden des Grabens.
  • Dokument EP 0221394 B1 befasst sich mit der Herstellung eines integrierten Schaltkreises. Dabei werden Gräben mit einem epitaktisch abgeschiedenen Silizium gefüllt.
  • Dokument US 2006/0261444 A1 zeigt einen Halbleiterkörper mit einem Graben. Eine Schichtfolge beim Ätzen des Grabens umfasst eine Siliziumoxidschicht, eine Polysiliziumschicht, eine Siliziumnitridschicht, eine Siliziumoxidschicht sowie einen Fotolack. Eine den Graben und die Ausnehmung in den Schichten auskleidende Liner-Schicht wird am Boden des Grabens ohne Verwendung einer Maske geöffnet.
  • Dokument US 6 277 708 B1 beschreibt einen Halbleiterkörper mit einem flachen Graben. Eine Siliziumnitridmaske wird zum Ätzen des Grabens eingesetzt. Anschließend wird ein Oxid im Graben abgeschieden. Eine Fotoresistmaske dient zum Ätzen einer Ausnehmung im Oxid.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und einen Halbleiterkörper mit einem Graben bereitzustellen, die mit geringem Aufwand realisierbar sind und an einem Boden des Grabens einen elektrischen Kontakt zu dem Halbleiterkörper ermöglichen.
  • Diese Aufgabe wird mit dem Verfahren gemäß Patentanspruch 1 sowie dem Gegenstand des Patentanspruchs 10 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
  • In einer Ausführungsform umfasst ein Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben ein Ätzen des Grabens in den Halbleiterkörper und ein Herstellen einer Siliziumoxidschicht an zumindest einer Seitenwand des Grabens und an einem Boden des Grabens. Beim Ätzen des Grabens wird eine Ätzmaskenanordnung verwendet, die eine Polysiliziumschicht aufweist. Die Siliziumoxidschicht wird mittels einer thermischen Oxidation realisiert. Weiter wird die Siliziumoxidschicht am Boden des Grabens entfernt. Für das Entfernen der Siliziumoxidschicht an dem Boden des Grabens wird eine weitere Ätzmaskenanordnung eingesetzt, die eine durch die thermische Oxidation aus der Polysiliziumschicht hergestellte zusätzliche Siliziumoxidschicht aufweist. Der Graben wird darüber hinaus mit Polysilizium aufgefüllt. Das Polysilizium im Graben bildet einen Polysiliziumkörper, der auf einem Substratmaterial des Bodens sowie direkt an der Siliziumoxidschicht angeordnet ist.
  • Mit Vorteil wird mittels der thermisch oxidierten Siliziumoxidschicht eine verglichen mit einer mittels CVD abgeschiedenen Siliziumoxidschicht qualitativ sehr hochwertige Isolationsschicht an der Seitenwand des Grabens angeordnet. Eine Durchschlagsfestigkeit der thermisch oxidierten Siliziumoxidschicht ist vorteilhafterweise größer als eine Durchschlagsfestigkeit einer mittels CVD abgeschiedenen Siliziumoxidschicht der gleichen Dicke. Dabei weist eine Grenzschicht zwischen der Siliziumoxidschicht und dem Halbleiterkörper eine geringere Anzahl von Verunreinigungen verglichen mit einer Grenzschicht zwischen einer mittels CVD abgeschiedenen Siliziumoxidschicht und einem Halbleiterkörper auf. Mit Vorteil kann mittels des Polysiliziumkörpers ein elektrischer Kontakt zu dem Halbleiterkörper unterhalb des Bodens des Grabens hergestellt werden, da dotiertes Polysilizium ein leitfähiges Material ist. Vorteilhafterweise werden zur Herstellung des Halbleiterkörpers Standardprozessschritte der Halbleitertechnologie eingesetzt. Ein derartiger Graben ist folglich mit geringem Aufwand herstellbar.
  • In einer Ausführungsform weist der Graben eine Tiefe mit einem Wert > 5 μm auf. Bevorzugt weist die Tiefe des Grabens einen Wert > 10 μm auf. Mit Vorteil kann mittels einer thermisch oxidierten Siliziumoxidschicht ein derartig tiefer Graben mit hoher Zuverlässigkeit ausgekleidet werden. Die Siliziumoxidschicht kann somit als Linerschicht dienen. Mit Vorteil werden mittels des Oxidationsverfahrens Fehlstellen in der Siliziumoxidschicht vermieden.
  • In einer Ausführungsform weist die Ätzmaskenanordnung, die als Maskierung zum Ätzen des Grabens eingesetzt wird, zusätzlich eine Hard-Mask-Oxidschicht und/oder eine Siliziumnitridschicht auf. Die Siliziumnitridschicht wird im Folgenden als Nitridschicht bezeichnet. Die Ätzmaskenanordnung kann mindestens eine der genannten Schichten aufweisen. Zusätzlich kann die Ätzmaskenanordnung einen Fotolack aufweisen.
  • Die Hard-Mask-Oxidschicht kann als Ätzmaskenoxidschicht bezeichnet sein. Die Hard-Mask-Oxidschicht kann auch als Oxidschicht bezeichnet sein.
  • Der Boden weist einen Bereich auf, der ausschließlich eine Fläche in der Mitte des Bodens umfasst. Alternativ kann der Bereich den Boden bis zu der Seitenwand umfassen. Der Boden kann leicht gekrümmt sein und einen Übergangsbereich zu der Seitenwand des Grabens aufweisen.
  • In einer Ausführungsform bilden der Polysiliziumkörper und der Halbleiterkörper an dem Boden des Grabens einen pn-Übergang. In einer alternativen Ausführungsform ist der Übergang von dem Polysiliziumkörper zu dem Boden des Grabens als ohmsch leitender Übergang realisiert. Der Übergang kann somit niederohmig resistiv erfolgen. Der Polysiliziumkörper kann einen pn-Übergang beziehungsweise einen niederohmig resistiven Übergang zu dem Bereich des Bodens aufweisen.
  • In einer Ausführungsform umfasst ein Halbleiterkörper einen Graben mit zumindest einer Seitenwand und einem Boden. An der Seitenwand ist eine thermisch oxidierte Siliziumoxidschicht angeordnet. Der Halbleiterkörper weist einen Polysiliziumkörper auf, der direkt auf einem Substratmaterial des Bodens angeordnet ist. Der Polysiliziumkörper ist ferner an der Siliziumoxidschicht angeordnet. Dabei wird beim Ätzen des Grabens in den Halbleiterkörper eine Ätzmaskenanordnung, die eine Polysiliziumschicht aufweist, und beim Entfernen der Siliziumoxidschicht an dem Boden des Grabens eine weitere Ätzmaskenanordnung verwendet, welche eine durch eine thermische Oxidation aus der Polysiliziumschicht hergestellte zusätzliche Siliziumoxidschicht aufweist.
  • Mit Vorteil weist der Polysiliziumkörper einen Kontakt zu dem Halbleiterkörper unter dem Boden des Grabens auf, so dass das Substratmaterial des Halbleiterkörpers unterhalb des Grabens elektrisch kontaktiert werden kann. Eine derartige Kontaktierung des Halbleiterkörpers ist mit Standardprozessen der Halbleitertechnologie machbar und damit aufwandsarm realisierbar. Dabei kann der Polysiliziumkörper in einem Bereich des Bodens, das heißt an einer Fläche in der Mitte des Bodens, oder alternativ an dem Boden bis hin zu der Seitenwand einen unmittelbaren Kontakt zu dem Substratmaterial aufweisen. Die thermisch oxidierte Siliziumoxidschicht gewährleistet eine sehr gute Isolation der Seitenwand des Grabens.
  • In einer Ausführungsform weist der Halbleiterkörper einen ersten und einen zweiten Transistor sowie den Graben auf. Der Graben wird mit Vorteil dazu verwendet, den ersten Transistor von dem zweiten Transistor zu isolieren. Damit kann ein ungewolltes Beeinflussen des ersten Transistors durch den zweiten Transistor beispielsweise mittels eines Latch-up Vorganges vermieden werden. Der erste und/oder der zweite Transistor kann jeweils ein Hochspannungstransistor sein. Die Transistoren können als Metall-Oxid-Halbleiter Feldeffekttransistoren realisiert sein.
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Gebiete und Strukturen tragen gleiche Bezugszeichen. Insoweit sich Gebiete oder Strukturen in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
  • Es zeigen:
  • 1A bis 1C beispielhafte Ausführungsformen eines Halbleiterkörpers mit einem Graben nach dem vorgeschlagenen Prinzip und
  • 2A bis 2L eine beispielhafte Ausführungsform eines Verfahrens nach dem vorgeschlagenen Prinzip, wobei jeweils Querschnittsansichten eines Halbleiterkörpers in verschiedenen Stufen des Verfahrens gezeigt sind.
  • 1A zeigt eine beispielhafte Ausführungsform eines Halbleiterkörpers nach dem vorgeschlagenen Prinzip im Querschnitt. Der Halbleiterkörper 10 umfasst einen Graben 11, eine thermisch oxidierte Siliziumoxidschicht 12 und einen Polysiliziumkörper 13. Der Graben 11 verläuft senkrecht zu einer ersten Hauptfläche 17 des Halbleiterkörpers 10. Der Graben 11 umfasst eine Seitenwand 14 und einen Boden 15. Der Graben 11 erstreckt sich von der ersten Hauptfläche 17 bis zu dem Boden 15 und ist orthogonal zu der ersten Hauptfläche 17 ausgerichtet. Der Graben 11 weist eine Tiefe T und eine Breite D auf. Dabei entspricht die Tiefe T dem Abstand des Bodens 15 zu der ersten Hauptfläche 17. Die erste Hauptfläche 17 stellt eine der Begrenzungen des Substratmaterials 16 dar.
  • Die Seitenwand 14 ist orthogonal zu der ersten Hauptfläche 17 angeordnet. Ferner erstreckt sich die Seitenwand 14 von der ersten Hauptfläche 17 bis zum Boden 15. Die Seitenwand 14 ist flächig ausgebildet. Die Seitenwand 14 umfasst eine erste Fläche 46 und eine zweite Fläche 47, die näherungsweise parallel zueinander angeordnet sind und sich von der ersten Hauptfläche 17 bis zu dem Boden 15 erstrecken. Die erste und die zweite Fläche 46, 47 sind nicht gekrümmt. Der Boden 15 weist eine leichte Krümmung auf. Der Boden 15 ist jedoch im Wesentlichen parallel zu der ersten Hauptfläche 17 ausgebildet. Ein Übergang von der Seitenwand 14 zum Boden 15 ist abgerundet.
  • Die Siliziumoxidschicht 12 ist an der Seitenwand 14 angeordnet. Die Siliziumoxidschicht 12 ist daher in unmittelbarem Kontakt zu einem Substratmaterial 16 des Halbleiterkörpers 10 an der Seitenwand 14. Die Siliziumoxidschicht 12 bedeckt jedoch nicht den Boden 15. Das Substratmaterial 16 umfasst Silizium. Die Siliziumoxidschicht 12 erstreckt sich von einer Umgebung des Bodens 15 bis zu der ersten Hauptfläche 17 des Halbleiterkörpers 10. Die Siliziumoxidschicht 12 weist eine Dicke E auf.
  • Der Polysiliziumkörper 13 ist auf dem Boden 15 angeordnet und grenzt direkt an die Siliziumoxidschicht 12 an. Der Polysiliziumkörper 13 ist somit in unmittelbarem Kontakt zu dem Substratmaterial 16 des Halbleiterkörpers 10 an dem Boden 15 und weist folglich einen elektrischen Kontakt zu dem Substratmaterial 16 des Halbleiterkörpers 10 an dem Boden 15 auf. In einer Umgebung der Seitenwand 14 ist der Polysiliziumkörper 13 in unmittelbarem Kontakt zu der Siliziumoxidschicht 12. Der Polysiliziumkörper 13 hat somit keinen Kontakt zu dem Substratmaterial 15 an der Seitenwand 14. Der Polysiliziumkörper 13 weist eine Höhe H senkrecht zu der ersten Hauptfläche 17 auf, die näherungsweise der Tiefe T entspricht. Der Polysiliziumkörper 13 erstreckt sich somit von dem Boden 15 bis in etwa zu einer Ebene, die von der ersten Hauptfläche 17 gebildet ist.
  • Weiter weist der Halbleiterkörper 10 eine erste zusätzliche Siliziumoxidschicht 18 und eine zweite zusätzliche Siliziumoxidschicht 19 auf, die sich beiderseits des Grabens 11 an der ersten Hauptfläche 17 erstrecken und in die Siliziumoxidschicht 12 übergehen. Die erste Hauptfläche 17 bildet eine Grenzfläche zwischen dem Substratmaterial 16 und der ersten und der zweiten zusätzlichen Siliziumoxidschicht 18, 19. Eine Ausnehmung des Substratmaterials 16 weist eine Breite auf, welcher der Breite D des Grabens entspricht. Ferner weist eine Ausnehmung in der Siliziumoxidschicht 12 in einer Ebene parallel zur ersten Hauptfläche 17 eine Breite F auf. Die Breite F entspricht dem Wert einer Ausdehnung des Polysiliziumkörpers 13 in einer Ebene parallel zur ersten Hauptfläche 17.
  • Mit Vorteil befindet sich der Polysiliziumkörper 13 durch den elektrischen Kontakt zu dem Substratmaterial 16 an dem Boden 15 des Grabens 11 auf einem definierten elektrischen Potential und kann potentialmäßig nicht frei schweben, englisch: floaten. Mit Vorteil kann mittels des Polysiliziumkörpers 13 ein elektrisch leitender Kontakt von der Ebene der ersten Hauptfläche 17 zu dem Substratmaterial 16 an dem Boden 15 hergestellt werden. Der Polysiliziumkörper 13 kann somit als aktives Element eingesetzt werden, um zum Beispiel im Substratmaterial 16 injizierte Ladungsträger zu sammeln.
  • In einer Ausführungsform ist die Höhe H des Polysiliziumkörpers 13, welche senkrecht zu der ersten Hauptfläche 17 ist, größer als die Tiefe T. Der Polysiliziumkörper 13 ragt über die erste Hauptfläche 17 hinaus und ist somit einfach elektrisch mittels einer über der ersten Hauptfläche 17 angeordneten leitenden Schicht anschließbar. In einer beispielhaften Ausführungsform beträgt die Tiefe T 16 μm. Bevorzugt weist die Tiefe T des Grabens 11 mindestens den fünffachen Wert der Breite D des Grabens 11 auf.
  • 1B zeigt eine beispielhafte Ausführungsform eines Halbleiterkörpers nach dem vorgeschlagenen Prinzip in einer Aufsicht. Der Halbleiterkörper 10 umfasst ein erstes Gebiet 42 mit einem ersten Transistor 44 und ein zweites Gebiet 43 mit einem zweiten Transistor 45. In der Aufsicht ist der Graben 11 als eine Ausnehmung ausgebildet. Die Ausnehmung kann lang gestreckt sein. Der Graben 11 weist genau eine Seitenwand, nämlich die Seitenwand 14 auf. Die erste und die zweite Fläche 46, 47 der Seitenwand 14 sind parallel zueinander angeordnet. Der Graben 11 isoliert das erste Gebiet 42 von dem zweiten Gebiet 43 und damit den ersten Transistor 44 von dem zweiten Transistor 45.
  • In einer alternativen, nicht gezeigten Ausführungsform kann der Graben 11 als Tiefenanschluss, englisch Sinker, zum Anschluss eines in dem Halbleiterkörper 10 vergrabenen Gebietes dienen. Der Polysiliziumkörper 13 ist dazu mit Phosphor dotiert.
  • 1C zeigt eine weitere beispielhafte Ausführungsform eines Halbleiterkörpers nach dem vorgeschlagenen Prinzip in einer Aufsicht. Der Graben 11 umschließt das erste Gebiet 42 mit dem ersten Transistor 44. Der Graben 11 umgibt somit das erste Gebiet 42 an der Hauptfläche 17 des Halbleiterkörpers 10. Das erste Gebiet 42 kann beispielsweise rechteckig oder rund sein. Gemäß dieser Ausführungsform weist der Graben 11 zwei Seitenwände auf, nämlich die Seitenwand 14 und eine weitere Seitenwand 20. Die Seitenwand 14 umfasst die erste Fläche 46. Hingegen umfasst die weitere Seitenwand 20 eine dritte Fläche 48. Die erste und die dritte Fläche 46, 48 sind parallel zueinander angeordnet. Der in 1A gezeigte beispielhafte Ausschnitt eines Querschnittes des Halbleiterkörpers 10 ist somit für beide Ausführungsformen einer Aufsicht bis auf die Angabe der Bezugszeichen für die Seitenwand beziehungsweise die Seitenwände zutreffend.
  • 2A bis 2K zeigen ein beispielhaftes Verfahren zur Herstellung eines Halbleiterkörpers nach dem vorgeschlagenen Prinzip. Es wird jeweils ein beispielhafter Querschnitt des Halbleiterkörpers nach verschiedenen aufeinander folgenden Schritten des Verfahrens dargestellt.
  • 2A zeigt den Halbleiterkörper 10 mit dem Substratmaterial 16 nach einer Durchführung von Schichtherstellungsschritten. Zuerst wird eine Hard-Mask-Oxidschicht 21 auf dem Halbleiterkörper 10 hergestellt. Die Hard-Mask-Oxidschicht 21 ist auf der ersten Hauptfläche 17 des Halbleiterkörpers 10 angeordnet. Die Herstellung der Hard-Mask-Oxidschicht 21 erfolgt mittels thermischer Oxidation des Substratmaterials 16. Die Hard-Mask-Oxidschicht 21 umfasst Siliziumoxid. Auf der Hard-Mask-Oxidschicht 21 wird eine Nitridschicht 22 abgeschieden. Auf der Nitridschicht 22 hingegen wird eine Polysiliziumschicht 23 abgeschieden. Das Abscheiden der Nitridschicht 22 und der Polysiliziumschicht 23 erfolgt jeweils mittels eines CVD-Verfahrens.
  • In einer alternativen Ausführungsform kann das Abscheiden der Nitridschicht 22 entfallen.
  • In einer alternativen Ausführungsform kann die Hard-Mask-Oxidschicht 21 abgeschieden werden.
  • 2B zeigt den Halbleiterkörper 10 während eines Ätzvorganges. Auf den Halbleiterkörper 10 gemäß 2A wird ein Fotolack 24 abgeschieden. Die Abscheidung erfolgt mittels eines Aufschleuderverfahrens. Der Fotolack 24 wird belichtet und entwickelt. Der Fotolack 24 weist eine Ausnehmung 25 auf. Die Ausnehmung 25 definiert näherungsweise den Graben 11. Ein Ätzgas 26 greift die Polysiliziumschicht 23 an.
  • 2C zeigt den Halbleiterkörper 10 mit einer Ätzmaskenanordnung 38, welche die Hard-Mask-Oxidschicht 21, die Nitridschicht 22, die Polysiliziumschicht 23 und den Fotolack 24 umfasst. Die Ätzmaskenanordnung 38 weist die Ausnehmung 25 auf und ist oberhalb der ersten Hauptfläche 17 des Halbleiterkörpers 10 angeordnet. Gegenüber dem Halbleiterkörper 10 gemäß 2B wird die Polysiliziumschicht 23 unter der Ausnehmung 25 des Fotolackes 24 entfernt. Ein Ätzstopp bei dem Ätzverfahren der Polysiliziumschicht 23 wird durch die darunter liegende Nitridschicht 22 definiert. Anschließend wird die Nitridschicht 22 unter der Ausnehmung 25 entfernt. Ein Ätzstopp bei dem Ätzverfahren der Nitridschicht 22 wird durch die darunter liegende Hard-Mask-Oxidschicht 21 definiert. Ferner wird die Hard-Mask-Oxidschicht 21 entfernt. Dabei wird ein Ätzstopp durch das Substratmaterial 16 definiert. Anschließend wird der Graben 11 geätzt. Dabei tritt eine Unterätzung 27 auf. In einer Ausführungsform weist die Unterätzung 27 einen Wert von 0,3 μm auf. Die Hard-Mask-Oxidschicht 21 wird somit unterätzt. Der Graben 11 umfasst eine Ausnehmung mit einer Breite B. Die Breite B ist aufgrund der Unterätzung 27 größer als eine Breite A einer Ausnehmung der Ätzmaskenanordnung 38. Der Graben 11 wird mittels eines Tiefenätzprozesses hergestellt. Das Ätzverfahren ist anisotrop.
  • 2D zeigt den Halbleiterkörper 10 während eines Ionenimplantationsschrittes. Dotieratome 28 werden mittels einer Ionenimplantationsanlage in das Substratmaterial 16 in einen Implantationsbereich des Bodens 15 eingebracht, so dass ein dotierter Bereich 29 im Substratmaterial 16 unterhalb des Bodens 15 erzeugt wird. Die Dotieratome 28 wirken als Donatoren. Dabei bedeutet die Ionenimplantation in einen Implantationsbereich des Bodens 15, dass in Abhängigkeit einer Parameterwahl zum Betrieb der Ionenimplantationsanlage in den gesamten Boden oder in eine Teilfläche des Bodens implantiert wird.
  • In einer alternativen Ausführungsform werden Dotieratome 28 gewählt, der als Akzeptoren im Substratmaterial 16 wirken.
  • In einer alternativen Ausführungsform des Verfahrens kann der Implantationsschritt entfallen. Aus Gründen der Übersichtlichkeit ist der dotierte Bereich 29 in den weiteren Figuren nicht eingezeichnet.
  • 2E zeigt den Halbleiterkörper 10 nach dem Entfernen des Fotolackes 24 und nach einem thermischen Oxidationsverfahren. Bei dem thermischen Oxidationsverfahren wird das Substratmaterial 16 des Halbleiterkörpers 10 an der Seitenwand 14 und an dem Boden 15 im Graben 11 oxidiert, so dass die Siliziumoxidschicht 12 an der Seitenwand 14 und dem Boden 15 erzeugt wird. Die Polysiliziumschicht 23 ist von einer Kante 30 in Richtung der Ausnehmung 25 begrenzt. Die Kante 30 befindet sich an einer Grenzfläche der Polysiliziumschicht 23 und der Ausnehmung 25. Mittels der Oxidation der Polysiliziumschicht 23 wird eine zusätzliche Siliziumoxidschicht 31 hergestellt. Sauerstoff kann auch zu der Kante 30 gelangen. Daher wird die Polysiliziumschicht 23 nicht nur auf ihrer Oberfläche, sondern auch an der Kante 30 oxidiert. Die entstehende zusätzliche Siliziumoxidschicht 31 weist größere Abmessungen als ein bei dem Oxidationsprozess umgewandelter Anteil der Polysiliziumschicht 23 auf. Daher weist eine Breite C der Ausnehmung in der zusätzlichen Siliziumoxidschicht 31 einen kleineren Wert als die Breite A der Ausnehmung in der Hard-Mask-Oxidschicht 21 und der Nitridschicht 22 auf. Somit wird eine Öffnung für den folgenden Ätzschritt verkleinert.
  • Da Sauerstoff im Unterschied zu größeren Molekülen, wie sie etwa bei CVD-Prozessen eingesetzt werden, eine sehr hohe Diffusionskonstante in der Atmosphäre während des Oxidationsprozesses aufweist, gelangt Sauerstoff in ausreichender Menge zu der Seitenwand 14 und zu dem Boden 15. Da ferner das Schichtwachstum der Siliziumoxidschicht 12 während des Oxidationsprozesses im Wesentlichen durch eine Diffusion von Sauerstoff durch die bereits gebildete Siliziumoxidschicht 12 und nicht von der Hindiffusion von Sauerstoff aus der Atmosphäre während des Oxidationsverfahrens zu der Seitenwand 14 beziehungsweise zu dem Boden 15 limitiert wird, ist eine sehr hohe Homogenität der Schichtdicke der Siliziumoxidschicht 12 erzielt. So entspricht eine Schichtdicke der Siliziumoxidschicht 12 nahe der ersten Hauptfläche 17 in der Umgebung der Unterätzung 27 in etwa der Schichtdicke der Siliziumoxidschicht 12 an einer beliebigen anderen Stelle der Seitenwand 14. Durch den thermischen Oxidationsprozess wird die Ausnehmung im Substratmaterial 16 und somit der Graben 11 vergrößert. Die Breite D der Ausnehmung des Substratmaterials 16 ist somit größer als die Breite B der Ausnehmung des Grabens 11 unmittelbar nach dem in 2C gezeigten Ätzprozess des Grabens 11.
  • Mit Vorteil wächst die Siliziumoxidschicht 12 lateral in das Substratmaterial 16 des Halbleiterkörpers 10 hinein, sodass die Siliziumoxidschicht 12 an der Seitenwand 14 aufgrund dieses Hineinwachsens bei einem folgenden Ätzvorgang zum Entfernen der Siliziumoxidschicht 12 auf dem Boden 15 geschützt ist. Mit Vorteil kann die thermische Oxidation zur Erzeugung der Siliziumoxidschicht 12 während eines Diffusionsschrittes zur Herstellung einer Wanne durchgeführt werden. Mit Vorteil wird eine Siliziumoxidschicht 12 mit einer sehr geringen Defektdichte hergestellt. Die Siliziumoxidschicht 12 weist vorteilhafterweise eine sehr hohe Reinheit auf. Aufgrund der geringen Defektdichte und der geringen Dichte von Verunreinigungen in der Siliziumoxidschicht 12 zeigt die Siliziumoxidschicht 12 eine sehr hohe Durchschlagsfestigkeit gegenüber elektrischen Spannungen. In einer beispielhaften Ausführungsform kann die Dicke E der Siliziumoxidschicht 12 einen Wert in einem Intervall von 300 nm bis 400 nm betragen. Mit Vorteil wird bereits bei einer derart geringen Dicke E aufgrund der hohen Qualität der Siliziumoxidschicht 12 eine hohe Durchschlagsfestigkeit erzielt.
  • 2F zeigt den Halbleiterkörper 10 am Ende eines Ätzvorganges der Siliziumoxidschicht 12. Als Ätzverfahren wird ein anisotropes Verfahren eingesetzt. Das Ätzverfahren weist somit eine Vorzugsrichtung 32 auf. Die Vorzugsrichtung 32 des Ätzverfahrens ist näherungsweise senkrecht zu der ersten Hauptfläche 17. Eine weitere Ätzmaskenanordnung 39 umfasst die zusätzliche Siliziumoxidschicht 31, die Polysiliziumschicht 23, die Nitridschicht 22 und die Hard-Mask-Oxidschicht 21. Die weitere Ätzmaskenanordnung ist oberhalb der ersten Hauptfläche 17 angeordnet. Aufgrund der Anisotropie des Ätzverfahrens wird die Siliziumoxidschicht 12 am Boden 15 entfernt. Die Siliziumoxidschicht 12 an der Seitenwand 14 bleibt unverändert und wird nahezu nicht angegriffen. Als Ätzverfahren wird ein reaktives Ionenätzen, englisch: reactive ion etching, abgekürzt RIE, verwendet. Alternativ kann ein nicht-reaktives Ionenstrahlverfahren, englisch: ion milling, oder ein reaktives Ionenstrahlverfahren, englisch: reactive ion beam etching, abgekürzt RIBE, eingesetzt werden. Bei dem Ätzverfahren wird auch die zusätzliche Siliziumoxidschicht 31 entfernt. Da diese in etwa die Dicke der Siliziumoxidschicht 12 am Boden 15 aufweist, kann das Freilegen der verbliebenen Polysiliziumschicht 23 als Anhaltspunkt zur Kontrolle einer Ätzdauer dienen.
  • Mit Vorteil wird mittels des anisotropen Ätzverfahrens die Siliziumoxidschicht 12 im Wesentlichen ausschließlich am Boden 15 und nicht an der Seitenwand 14 entfernt. Das selektive Wegätzen der Siliziumoxidschicht 12 am Boden 15 und das Verbleiben der Siliziumoxidschicht 12 an der Seitenwand 14 wird durch die Unterätzung 27 unterstützt. Auch die geringere Breite C der Ausnehmung in der zusätzlichen Siliziumoxidschicht 31 verglichen mit der Breite A der Ausnehmung der Nitridschicht 22 und der Hard-Mask-Oxidschicht 21 dient dem Schutz der Siliziumoxidschicht 12 auf der Seitenwand 14. Mittels der zusätzlichen Siliziumoxidschicht 31 wird mit Vorteil ein Angriff auf einen Schichtstapel auf der ersten Hauptfläche 17, welche die verbliebene Polysiliziumschicht 23, die Nitridschicht 22 und die Hard-Mask-Oxidschicht 21 umfasst, vermieden. Mit Vorteil schützt die verbliebene Polysiliziumschicht 23 die darunter liegende Nitridschicht 22.
  • 2G zeigt den Halbleiterkörper 10 nach einem Abscheiden einer weiteren Polysiliziumschicht 33 auf der Polysiliziumschicht 23 und im Graben 11. Der Graben 11 wird mittels dieses Abscheideverfahrens mit Polysilizium aufgefüllt. Bei diesem Abscheideverfahren wird somit der Polysiliziumkörper 13 im Graben 11 hergestellt. Das Polysilizium ist akzeptordotiert. In einer alternativen Ausführungsform ist das Polysilizium donatordotiert.
  • 2H zeigt den Halbleiterkörper 10 nach einem Entfernen der weiteren Polysiliziumschicht 33 und der Polysiliziumschicht 23 auf einer Oberfläche 34 des Halbleiterkörpers 10. Das Ätzverfahren wird gestoppt, sobald die Nitridschicht 22 freigelegt ist. Somit wird mittels dieses Ätzverfahrens der Polysiliziumkörper 13 im Graben 11 nicht entfernt. Eine Höhe H des Polysiliziumkörpers 13 senkrecht zu der ersten Hauptfläche 17 ist daher größer als die Tiefe T des Grabens 11. Dies ist vorteilhaft für einen elektrischen Anschluss des Polysiliziumkörpers 13.
  • 2I zeigt den Halbleiterkörper 10 nach einem Entfernen der Nitridschicht 22.
  • 2K zeigt den Halbleiterkörper 10 nach einem Entfernen der Hard-Mask-Oxidschicht 21. Da bei dem Entfernen der Hard-Mask-Oxidschicht 21 der Polysiliziumkörper 13 nicht angegriffen wird, ragt er über die erste Hauptfläche 17 hinaus. Das Substratmaterial 16, die Siliziumoxidschicht 12 und der Polysiliziumkörper 13 sind somit an der ersten Hauptfläche 17 angeordnet, da die weitere Ätzmaskenanordnung 39 nun entfernt ist.
  • 2L zeigt den Halbleiterkörper 10, der dem in 1A gezeigten Halbleiterkörper entspricht, nach einer Oxidation. Mittels der Oxidation, die als Feldoxidation realisiert ist, wird die erste zusätzliche Siliziumoxidschicht 18 und die zweite zusätzliche Siliziumoxidschicht 19, welche sich an der ersten Hauptfläche 17 beidseitig des Grabens 11 befinden, hergestellt. Die erste und die zweite zusätzliche Siliziumoxidschicht 18, 19 befindet sich somit angrenzend an den Polysiliziumkörper 13 an der ersten Hauptfläche 17. Zum Schutz des Polysiliziumkörpers 13 wird vor der Feldoxidation eine Oberfläche 37 des Polysiliziumkörpers 13 mittels einer nicht eingezeichneten, weiteren Nitridschicht geschützt. Da der Polysiliziumkörper 13 die erste Hauptfläche 17 überragt, weist er eine Seitenfläche auf, an der der Polysiliziumkörper 13 teilweise mittels der Feldoxidation oxidiert wird. Das dabei gebildete Oxid wird von der ersten und der zweiten zusätzlichen Siliziumoxidschicht 18, 19 umfasst. Darüber hinaus werden Bereiche 35, 36, welche sich beabstandet zu dem Graben 11 auf der ersten Hauptfläche 17 befinden, ebenfalls mit der weiteren Nitridschicht bedeckt, um ein Aufwachsen der ersten und der zweiten zusätzlichen Siliziumoxidschicht 18, 19 in den Bereichen 35, 36 zu vermeiden. Die Feldoxidation erfolgt somit mittels eines Verfahrens zur lokalen Oxidation von Silizium, abgekürzt LOCOS. Die erste und die zweite zusätzliche Siliziumoxidschicht 18, 19 umfasst somit die mittels des LOCOS-Verfahrens aufoxidierten Anteile des Polysiliziumkörpers 13.
  • Bezugszeichenliste
  • 10
    Halbleiterkörper
    11
    Graben
    12
    Siliziumoxidschicht
    13
    Polysiliziumkörper
    14
    Seitenwand
    15
    Boden
    16
    Substratmaterial
    17
    erste Hauptfläche
    18
    erste zusätzliche Siliziumoxidschicht
    19
    zweite zusätzliche Siliziumoxidschicht
    20
    weitere Seitenwand
    21
    Hard-Mask-Oxidschicht
    22
    Nitridschicht
    23
    Polysiliziumschicht
    24
    Fotolack
    25
    Ausnehmung
    26
    Ätzgas
    27
    Unterätzung
    28
    Dotieratom
    29
    dotierter Bereich
    30
    Kante
    31
    zusätzliche Siliziumoxidschicht
    32
    Richtung des Ätzangriffes
    33
    Polysiliziumschicht
    34
    Oberfläche
    35 bis 37
    Bereich
    38
    Ätzmaskenanordnung
    39
    weitere Ätzmaskenanordnung
    42
    erstes Gebiet
    43
    zweites Gebiet
    44
    erster Transistor
    45
    zweiter Transistor
    46
    erste Fläche
    47
    zweite Fläche
    48
    dritte Fläche

Claims (18)

  1. Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben, umfassend: – Ätzen des Grabens (11) in den Halbleiterkörper (10) derart, dass beim Ätzen des Grabens (11) eine Ätzmaskenanordnung (38) verwendet wird, die eine Polysiliziumschicht (23) aufweist, – Herstellen einer Siliziumoxidschicht (12) mittels einer thermischen Oxidation an zumindest einer Seitenwand (14) des Grabens (11) und an einem Boden (15) des Grabens (11), – Entfernen der Siliziumoxidschicht (12) an dem Boden (15) des Grabens (11) derart, dass für das Entfernen der Siliziumoxidschicht (12) an dem Boden (15) des Grabens (11) eine weitere Ätzmaskenanordnung (39) eingesetzt wird, die eine durch die thermische Oxidation aus der Polysiliziumschicht (23) hergestellte zusätzliche Siliziumoxidschicht (31) aufweist, und – Auffüllen des Grabens (11) mit Polysilizium, welches einen Polysiliziumkörper (13) bildet, der auf einem Substratmaterial (16) des Bodens (15) sowie direkt an der Siliziumoxidschicht (12) angeordnet ist.
  2. Verfahren nach Anspruch 1, bei dem die Ätzmaskenanordnung (38) mindestens eine Schicht aus der Menge umfassend die Hard-Mask-Oxidschicht (21) und die Nitridschicht (22) aufweist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem beim Ätzen des Grabens (11) eine Unterätzung (27) der Ätzmaskenanordnung (38) erzielt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem beim Herstellen der Siliziumoxidschicht (12) die Polysiliziumschicht (23) ebenfalls zumindest teilweise oxidiert wird.
  5. Verfahren nach Anspruch 4, bei dem durch die zumindest teilweise Oxidation der Polysiliziumschicht (23) eine Ausnehmung (25) in der Ätzmaskenanordnung (38) verkleinert wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem mindestens eine der Schichten der Ätzmaskenanordnung (38) in der weiteren Ätzmaskenanordnung (39), die für das Entfernen der Siliziumoxidschicht (12) an dem Boden (15) des Grabens (11) eingesetzt wird, verwendet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem das Entfernen der Siliziumoxidschicht (12) an dem Boden (15) des Grabens (11) mittels eines anisotropes Ätzverfahrens durchgeführt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem das Entfernen der Siliziumoxidschicht (12) an dem Boden (15) des Grabens (11) mittels eines reaktiven Ionenätzverfahrens oder eines reaktiven Ionenstrahlverfahrens oder eines nicht-reaktiven Ionenstrahlverfahrens durchgeführt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem nach dem Ätzen des Grabens (11) eine Ionenimplantation in den Boden (15) des Grabens (11) erfolgt.
  10. Halbleiterkörper mit einem Graben, umfassend – den Graben (11), der zumindest eine Seitenwand (14) und einen Boden (15) umfasst, – eine thermisch oxidierte Siliziumoxidschicht (12), die an der Seitenwand (14) angeordnet ist, und – einen Polysiliziumkörper (13), der unmittelbar auf einem Substratmaterial (16) des Halbleiterkörpers (10) an dem Boden (15) und unmittelbar an der Siliziumoxidschicht (12) angeordnet ist, wobei beim Ätzen des Grabens (11) in den Halbleiterkörper (10) eine Ätzmaskenanordnung (38), die eine Polysiliziumschicht (23) aufweist, und beim Entfernen der Siliziumoxidschicht (12) an dem Boden (15) des Grabens (11) eine weitere Ätzmaskenanordnung (39) verwendet wird, welche eine durch eine thermische Oxidation aus der Polysiliziumschicht (23) hergestellte zusätzliche Siliziumoxidschicht (31) aufweist.
  11. Halbleiterkörper nach Anspruch 10, bei dem der Polysiliziumkörper (13) einen elektrisch leitenden Kontakt zu dem Boden (15) des Grabens (11) aufweist.
  12. Halbleiterkörper nach Anspruch 10 oder 11, bei dem der Polysiliziumkörper (13) und das Substratmaterial (16) an dem Boden (15) einen niederohmigen resistiven Übergang oder einen pn-Übergang ausbilden.
  13. Halbleiterkörper nach einem der Ansprüche 10 bis 12, bei dem eine Tiefe T des Grabens (11) größer als 5 μm beträgt.
  14. Halbleiterkörper nach Anspruch 13, bei dem die Tiefe T des Grabens (11) größer als 10 μm beträgt.
  15. Halbleiterkörper nach einem der Ansprüche 10 bis 14, bei dem der Polysiliziumkörper (13) über eine erste Hauptfläche (17) des Substratmaterials (16) hinausragt.
  16. Halbleiterkörper nach Anspruch 15, umfassend zumindest eine erste zusätzliche Siliziumoxidschicht (18), welche sich an der ersten Hauptfläche (17) angrenzend an den Polysiliziumkörper (13) befindet.
  17. Halbleiterkörper nach einem der Ansprüche 10 bis 16, umfassend einen ersten Transistor (44) und einen zweiten Transistor (45), zwischen denen der Graben (11) angeordnet ist.
  18. Halbleiterkörper nach Anspruch 17, bei dem der erste und/oder der zweite Transistor (44, 45) jeweils als ein Hochspannungstransistor realisiert ist.
DE102007018098.7A 2007-04-17 2007-04-17 Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben Expired - Fee Related DE102007018098B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007018098.7A DE102007018098B4 (de) 2007-04-17 2007-04-17 Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
US12/148,446 US7888234B2 (en) 2007-04-17 2008-04-17 Method for manufacturing a semiconductor body with a trench and semiconductor body with a trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007018098.7A DE102007018098B4 (de) 2007-04-17 2007-04-17 Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben

Publications (2)

Publication Number Publication Date
DE102007018098A1 DE102007018098A1 (de) 2008-10-30
DE102007018098B4 true DE102007018098B4 (de) 2016-06-16

Family

ID=39777305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007018098.7A Expired - Fee Related DE102007018098B4 (de) 2007-04-17 2007-04-17 Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben

Country Status (2)

Country Link
US (1) US7888234B2 (de)
DE (1) DE102007018098B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049327B2 (en) * 2009-01-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with scalloped sidewalls
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
CN102693911A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 干法刻蚀方法
US9607847B1 (en) * 2015-12-18 2017-03-28 Texas Instruments Incorporated Enhanced lateral cavity etch
US10276428B2 (en) * 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US20210118734A1 (en) * 2019-10-22 2021-04-22 Semiconductor Components Industries, Llc Plasma-singulated, contaminant-reduced semiconductor die
DE102021200431A1 (de) 2021-01-19 2022-07-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Bilden eines Trenchgrabens in einer ersten Halbleiterschicht eines Mehrschichtsystems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221394B1 (de) * 1985-10-31 1992-07-22 International Business Machines Corporation Verfahren zur Herstellung einer integrierten Schaltung
US5217920A (en) * 1992-06-18 1993-06-08 Motorola, Inc. Method of forming substrate contact trenches and isolation trenches using anodization for isolation
US5877067A (en) * 1996-04-23 1999-03-02 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6277708B1 (en) * 1998-03-31 2001-08-21 Philips Electronics North America Corp. Semiconductor structures for suppressing gate oxide plasma charging damage and methods for making the same
US20060261444A1 (en) * 2005-05-20 2006-11-23 Semiconductor Components Industries, Llc Semiconductor device having trench structures and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436190A (en) 1994-11-23 1995-07-25 United Microelectronics Corporation Method for fabricating semiconductor device isolation using double oxide spacers
US6781212B1 (en) 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation
KR100523648B1 (ko) * 2003-12-31 2005-10-24 동부아남반도체 주식회사 반도체소자의 소자 분리 방법
KR100532509B1 (ko) * 2004-03-26 2005-11-30 삼성전자주식회사 SiGe를 이용한 트렌치 커패시터 및 그 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221394B1 (de) * 1985-10-31 1992-07-22 International Business Machines Corporation Verfahren zur Herstellung einer integrierten Schaltung
US5217920A (en) * 1992-06-18 1993-06-08 Motorola, Inc. Method of forming substrate contact trenches and isolation trenches using anodization for isolation
US5877067A (en) * 1996-04-23 1999-03-02 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6277708B1 (en) * 1998-03-31 2001-08-21 Philips Electronics North America Corp. Semiconductor structures for suppressing gate oxide plasma charging damage and methods for making the same
US20060261444A1 (en) * 2005-05-20 2006-11-23 Semiconductor Components Industries, Llc Semiconductor device having trench structures and method

Also Published As

Publication number Publication date
US7888234B2 (en) 2011-02-15
DE102007018098A1 (de) 2008-10-30
US20080290445A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10345346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE102007018098B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
DE102006054334B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
EP1282917B1 (de) Vertikaler transistor
DE19937912A1 (de) Halbleiterbauelement mit schwebendem Gate und Verfahren zu seiner Herstellung
DE19929859A1 (de) Trenchkondensator
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE10250204A1 (de) Verfahren zur Herstellung einer Transistorstruktur
DE102006029682B4 (de) Halbleiterstruktur und Verfahren zur Herstellung der Struktur
EP0838089B1 (de) Integrierte schaltungsanordnung mit mindestens zwei gegeneinander isolierten bauelementen und verfahren zu deren herstellung
EP1333472A2 (de) Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
DE102005004707B4 (de) Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren
DE19957303B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee