CN1630040A - 制造凹式栅极结构的方法 - Google Patents
制造凹式栅极结构的方法 Download PDFInfo
- Publication number
- CN1630040A CN1630040A CNA2004101012036A CN200410101203A CN1630040A CN 1630040 A CN1630040 A CN 1630040A CN A2004101012036 A CNA2004101012036 A CN A2004101012036A CN 200410101203 A CN200410101203 A CN 200410101203A CN 1630040 A CN1630040 A CN 1630040A
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- conductive silicon
- conductive
- layer
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 46
- 239000010703 silicon Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 150000003376 silicon Chemical class 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- -1 tungsten nitride Chemical class 0.000 claims 1
- 230000007261 regionalization Effects 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 5
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920000831 ionic polymer Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明是关于一种用以制造凹式栅极结构的方法。该方法包含下列步骤：选择性蚀刻衬底，以形成多个开口；在开口和衬底上形成栅极氧化物层；在栅极氧化物层上形成第一导电硅层，以形成多个其高度与期望的图案形成之后的剩余厚度相等或更大的谷；平坦化第一导电硅层，直到得到期望图案形成后的剩余厚度，以使谷被移除；在平坦化后的第一导电硅层上形成第二导电层；及选择性蚀刻第二导电层，第一导电硅层和栅极氧化物层，以形成多个凹式栅极结构。
Description
技术领域
本发明是关于一种用以制造半导体装置的晶体管的方法，并且更具体地相关于用以制造凹式栅极结构的方法。
背景技术
当半导体装置集成的程度增加时，晶体管的沟道长度反而会缩短。因此，在晶体管的通用结构中，存在一个问题即短沟道效应，即晶体管的临界电压(threshold voltage)突然下降被明显地断言。为了解决短沟道效应增加的问题，有人提出具有凹式栅极结构的晶体管。通过在硅衬底中形成空腔所制备的凹式栅极结构，是形成长的沟道长度的一种尝试。
此外，随着集成程度增加、半导体装置中(如动态随机存取存储器)的结泄露(junction leakage)也会因过多离子植入而造成的电场增大而增加，并成为数据保存时间缩短的因素。作为解决此关键问题的一种方法，衬底被形成具有预定深度的凹槽，然后形成单元晶体管。结果，结泄露被减少，从而增加了数据保存时间。
另一方面，当半导体装置被高度集成时，需要使用具有非常低的阻抗的材料作为栅极电极。低阻抗电极的典型材料是硅化钨(WSix)、氮化钨(WN)、氮化钛(TiN)和钨(W)，并且这些材料被典型地沉积在多晶硅上，从而降低整个栅极结构的阻抗。
图1A到图1D为用以形成凹式栅极结构的传统工艺的横截面图。
参照图1A，衬底100中将形成一晶体管的区域被选择性地蚀刻，所述衬底100提供有用于形成半导体装置的各种装置元素例如场效氧化物层。换言之，衬底100被凹进，从而形成开口101。之后，栅极氧化物层102会沿着形成开口101的剖面而形成。
接着，参照图1B，在栅极氧化物层102上形成多晶硅层103。
具有良好台阶覆盖特性(step coverage property)的低压化学气相沉积(LPCVD)法被用以形成多晶硅层103。此时，谷104会形成对应开口101的中间部分的多晶硅层103的上面部分，且该多晶硅层103上面部分因形成于衬底100之中的开口101，故具有特殊沉积特性。
接着，参照图1C，在多晶硅层103之上沉积具有低阻抗的导电层105。导电层105是使用W、WSix、WN和TiN的其中之一形成。
另一方面，因为导电层105具有很差的台阶覆盖特性，所以无法完全填满谷104，因此会形成空洞或接缝106。
其次，参照图1D，通过使用掩膜图案选择性蚀刻导电层105和多晶硅层103，从而形成凹式栅极结构。在此，参考数字105A和103A分别表示图案化的多晶硅层和图案化的导电层。
同时，如图1D中所示，空洞或接缝106会增加栅极结构的阻抗。
发明内容
因此，本发明的目的是要提供一种用以在半导体装置中制造凹式栅极结构的方法，其能够防止由导电层的不良台阶覆盖特性所造成的空洞或接缝产生。
根据本发明的一方面，用以制造凹式栅极结构的方法包含下列步骤：选择性蚀刻衬底，以形成多个开口；在开口和衬底上形成栅极氧化物层；在栅极氧化物层上形成第一导电硅层，以形成多个其高度与期望的图案形成之后的剩余厚度相等或更大的谷；平坦化第一导电硅层，直到得到期望图案形成后的剩余厚度，以使谷被移除；在平坦化的第一导电硅层上形成第二导电层；及选择性蚀刻第二导电层，第一导电硅层和栅极氧化物层，以形成多个凹式栅极结构。
附图说明
根据下面参照相关附图的较佳实施例的说明，本发明上述的和其他目的与特征将会变得更清楚，其中：
图1A到图1D为用以形成凹式栅极结构的传统工艺的横截面图；及
图2A到图2E为根据本发明形成凹式栅极结构的工艺的横截面图。
具体实施方式
下面，将参照附图详细说明本发明的较佳实施例。
图2A到图2E为根据本发明的较佳实施例而形成凹式栅极结构的工艺的横截面图。
参照图2A，具有各种装置元素，如场效氧化物层和阱的衬底400的预定部分被选择性地蚀刻。这些衬底400的预定部分是将要形成晶体管的区域。换言之，衬底400被凹进以形成多个开口401。然后，栅极氧化物层402会沿着形成多个开口401的剖面而形成。
此时最好使每个开口401的深度范围从大约1000到大约2000。
接着，参照图2B，在栅极氧化物层402上形成第一导电硅层403。
第一导电硅层403可以通过使用多晶硅层和非晶硅层其中之一形成。此外，第一导电硅层403也可以通过采用掺杂了杂质的硅层，或通过在第一导电硅层403形成之后掺杂杂质形成。
在形成第一导电硅层403时，采用具有良好台阶覆盖特性的低压化学气相沉积(LPCVD)法。
此时，第一导电硅层403沉积至最后的厚度，其等于或大于在期望图案形成之后剩余的厚度T，即，足以在位于剩余最后厚度T上的导电层的上面部分上形成谷的厚度。因此，多个谷404形成在多个开口401中每一个的中间部分之中，其位于期望图案形成后剩余的最后厚度T的上面部分之中。
优选地，第一导电硅层403的沉积厚度比多个开口401深度多大约1.5倍到大约3倍。
接着，参照图2C，在形成期望图案时，执行平坦化工艺，如化学机械抛光(CMP)法，或回蚀刻工艺，直到第一导电硅层403剩下上述的最后厚度T，因此，可以移除产生在导电硅层403上面部分的谷404。
接着，参照图2D，在第一导电硅层403上形成具有低阻抗的第二导电层405。第二导电层405可以从由钨(W)、硅化钨(WSix)、氮化钨(WN)和氮化钛(TiN)组成的组中选择的材料制成。
移除谷404的结果，即使第二导电层405的台阶覆盖特性不佳，应用于第一导电硅层403的平坦化工艺也不会产生空洞或接缝。
参照图2E，使用掩膜图案选择性蚀刻第二导电层405、第一导电硅层403和栅极氧化物层402，因此形成多个凹式栅极结构。在此，参考数字402A、403A和405A分别表示图案化的栅极氧化物层、图案化的第一导电硅层和图案化的第二导电层。
根据本发明，在形成多层和凹槽的栅极结构时，第一导电层以与期望图案形成后的剩余最后厚度相等或更大的厚度，即，足以形成谷的厚度形成。之后，第一导电硅层被平坦化，直到到达期望图案形成之后剩余的第一导电层的预定最后厚度，从而移除形成在第一导电硅层上的谷。因此，当第二导电层形成时，可以防止由于谷所造成的空洞或接缝产生，结果，还可能可以防止栅极电极的阻抗增加。
根据本发明形成的栅极结构可以达到低阻抗，从而最终提高半导体装置的产量。
本申请书包含与2003年12月15日向韩国专利局提交的韩国专利申请KR 2003-0091113相关的主题，此处将全部的内容都纳入参考。
本发明已对某些较佳实施例详细说明，对于熟悉该技术的人来说很明显可以在不脱离后面的权利要求所限定的本发明的精神和范围内进行各种变化和修正。
本案摘要附图的元件符号简单说明：
400 衬底
401 开口
402 栅极氧化物层
403 第一导电硅层
405 第二导电层
主要元件符号说明
100 衬底
101 开口
102 栅极氧化物层
103 多晶硅层
104 谷
105 导电层
106 空洞或接缝
400 衬底
401 开口
402 栅极氧化物层
403 第一导电硅层
404 谷
405 第二导电层
Claims (13)
1.一种用以制造凹式栅极结构的方法，包含下列步骤：
选择性蚀刻衬底以形成多个开口；
在开口和衬底上形成栅极氧化物层；
在栅极氧化物层上形成第一导电硅层，以形成多个其高度与期望的图案形成之后的剩余厚度相等或更大的谷；
平坦化第一导电硅层，直到得到期望图案形成后的剩余厚度，以使谷被移除；
在平坦化的第一导电硅层上形成第二导电层；及
选择性蚀刻第二导电层、第一导电硅层和栅极氧化物层，以形成多个凹式栅极结构。
2.如权利要求1所述的方法，其中第一导电硅层是以比多个开口的深度厚大约1.5倍到大约3倍的厚度形成的。
3.如权利要求2所述的方法，其中多个开口的深度范围从大约1000到大约2000。
4.如权利要求1所述的方法，其中在形成第一导电硅层的步骤，第一导电硅层是通过形成掺杂了杂质的硅层而得到导电性。
5.如权利要求1所述的方法，其中在形成第一导电硅层的步骤中，第一导电硅层是通过形成硅层以及随后向该硅层掺杂杂质而得到导电性
6.如权利要求1所述的方法，其中第一导电硅层是多晶硅层和非晶硅层其中之一。
7.如权利要求1所述的方法，其中第二导电层是从由钨、硅化钨、氮化钨和氮化钛所组成的组中选择的材料制成。
8.如权利要求1所述的方法，其中平坦化第一导电硅层的步骤是通过采用化学机械抛光法和回蚀刻工艺其中之一执行。
9.如权利要求1所述的方法，其中形成第一导电硅层的步骤，是通过采用低压化学气相沉积法执行。
10.如权利要求2所述的方法，其中形成第一导电硅层的步骤，是通过采用低压化学气相沉积法执行。
11.如权利要求4所述的方法，其中形成导电硅层的步骤使用低压化学气相沉积法。
12.如权利要求5所述的方法，其中形成导电硅层的步骤使用低压化学气相沉积法。
13.如权利要求6所述的方法，其中形成导电硅层的步骤使用低压化学气相沉积法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0091113 | 2003-12-15 | ||
| KR1020030091113A KR100566303B1 (ko) | 2003-12-15 | 2003-12-15 | 리세스된 게이트 전극 형성 방법 |
| KR1020030091113 | 2003-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1630040A true CN1630040A (zh) | 2005-06-22 |
| CN100555575C CN100555575C (zh) | 2009-10-28 |
Family
ID=36584542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004101012036A Expired - Fee Related CN100555575C (zh) | 2003-12-15 | 2004-12-15 | 制造凹式栅极结构的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060128130A1 (zh) |
| JP (1) | JP2005183954A (zh) |
| KR (1) | KR100566303B1 (zh) |
| CN (1) | CN100555575C (zh) |
| TW (1) | TWI264766B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440442C (zh) * | 2005-11-17 | 2008-12-03 | 海力士半导体有限公司 | 半导体器件的制造方法 |
| US7910438B2 (en) | 2006-09-28 | 2011-03-22 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device including recess gate |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668851B1 (ko) | 2005-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 모스펫 소자 제조방법 |
| KR100625795B1 (ko) | 2005-08-25 | 2006-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 및 그 형성방법 |
| JP4773169B2 (ja) * | 2005-09-14 | 2011-09-14 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7435673B2 (en) * | 2005-09-28 | 2008-10-14 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having metal interconnect structures therein |
| KR100697292B1 (ko) * | 2005-10-04 | 2007-03-20 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| KR100689840B1 (ko) * | 2005-10-04 | 2007-03-08 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 반도체소자 및 그의 제조방법 |
| KR100702132B1 (ko) * | 2005-12-22 | 2007-03-30 | 주식회사 하이닉스반도체 | 화학기계적연마를 이용한 리세스 게이트 형성 방법 |
| KR100780629B1 (ko) * | 2006-11-15 | 2007-11-30 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
| KR100825796B1 (ko) | 2006-12-14 | 2008-04-28 | 삼성전자주식회사 | 매몰 게이트를 구비한 반도체 소자의 제조 방법 |
| KR101128886B1 (ko) * | 2009-03-11 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 및 그 형성방법 |
| KR101886382B1 (ko) * | 2011-12-14 | 2018-08-09 | 삼성전자주식회사 | 정보 저장 소자 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855593B2 (en) * | 2002-07-11 | 2005-02-15 | International Rectifier Corporation | Trench Schottky barrier diode |
| KR100498476B1 (ko) * | 2003-01-11 | 2005-07-01 | 삼성전자주식회사 | 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법 |
| KR100471001B1 (ko) * | 2003-07-02 | 2005-03-14 | 삼성전자주식회사 | 리세스형 트랜지스터 및 그의 제조방법 |
-
2003
- 2003-12-15 KR KR1020030091113A patent/KR100566303B1/ko not_active IP Right Cessation
-
2004
- 2004-12-02 US US11/003,755 patent/US20060128130A1/en not_active Abandoned
- 2004-12-02 TW TW093137119A patent/TWI264766B/zh not_active IP Right Cessation
- 2004-12-09 JP JP2004356520A patent/JP2005183954A/ja active Pending
- 2004-12-15 CN CNB2004101012036A patent/CN100555575C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440442C (zh) * | 2005-11-17 | 2008-12-03 | 海力士半导体有限公司 | 半导体器件的制造方法 |
| US7910438B2 (en) | 2006-09-28 | 2011-03-22 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device including recess gate |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100555575C (zh) | 2009-10-28 |
| TW200520071A (en) | 2005-06-16 |
| US20060128130A1 (en) | 2006-06-15 |
| TWI264766B (en) | 2006-10-21 |
| KR100566303B1 (ko) | 2006-03-30 |
| KR20050059488A (ko) | 2005-06-21 |
| JP2005183954A (ja) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| KR100213209B1 (ko) | 반도체장치의 제조방법 | |
| CN1278384C (zh) | 制造半导体器件的方法 | |
| CN1630040A (zh) | 制造凹式栅极结构的方法 | |
| JP2004193563A (ja) | Ｍｉｍキャパシタを有する半導体素子 | |
| CN1855539A (zh) | 存储器的晶体管结构及其制造方法 | |
| CN1230026A (zh) | 带有竖直晶体管和掩埋字线的半导体器件 | |
| CN1636262A (zh) | 金属容器结构的平面化 | |
| CN1758427A (zh) | 具有嵌入式电容的半导体元件基材 | |
| CN1901202A (zh) | 半导体元件及其形成方法 | |
| CN1293638C (zh) | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 | |
| CN1921114A (zh) | 半导体器件及其制造方法 | |
| CN1835208A (zh) | 制造半导体器件的方法 | |
| CN1240121C (zh) | 半导体器件及使用金属镶嵌工艺制造半导体器件的方法 | |
| CN1722442A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1320638C (zh) | 半导体基板、形成于其中的半导体电路及其制造方法 | |
| CN1140927C (zh) | 存储单元的制法 | |
| CN1276511C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制造方法 | |
| JPH08222635A (ja) | 層間接触構造を採用した半導体素子およびその製造方法 | |
| CN1825567A (zh) | 记忆晶胞电容与逻辑元件的整合制造方法及其结构 | |
| CN1666344A (zh) | 氮化物只读存储器存储单元阵列制造方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1208249A (zh) | 半导体内阻挡层的制造方法和有这种阻挡层的半导体元件 | |
| CN1202569C (zh) | 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091028 Termination date: 20131215 |