CN1666344A - 氮化物只读存储器存储单元阵列制造方法 - Google Patents
氮化物只读存储器存储单元阵列制造方法 Download PDFInfo
- Publication number
- CN1666344A CN1666344A CN038153645A CN03815364A CN1666344A CN 1666344 A CN1666344 A CN 1666344A CN 038153645 A CN038153645 A CN 038153645A CN 03815364 A CN03815364 A CN 03815364A CN 1666344 A CN1666344 A CN 1666344A
- Authority
- CN
- China
- Prior art keywords
- layer
- bit line
- ditches
- irrigation canals
- top side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 15
- 230000002262 irrigation Effects 0.000 claims description 23
- 238000003973 irrigation Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 10
- 238000010276 construction Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 110
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000009413 insulation Methods 0.000 description 11
- 241000209094 Oryza Species 0.000 description 9
- 235000007164 Oryza sativa Nutrition 0.000 description 9
- 235000009566 rice Nutrition 0.000 description 9
- 239000007943 implant Substances 0.000 description 8
- 238000006263 metalation reaction Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000013067 intermediate product Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- TWRSDLOICOIGRH-UHFFFAOYSA-N [Si].[Si].[Hf] Chemical compound [Si].[Si].[Hf] TWRSDLOICOIGRH-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010612 desalination reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- LSEKLPKUWRDLKY-UHFFFAOYSA-N protoleucomelone Chemical compound C1=CC(OC(=O)C)=CC=C1C1=C(OC(C)=O)C(OC(C)=O)=C(C=2C(=CC(OC(C)=O)=C(OC(C)=O)C=2)O2)C2=C1OC(C)=O LSEKLPKUWRDLKY-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
在本发明的方法中，沟渠被蚀刻，且位线(8)配置于掺杂的源极/漏极区域(3，4)。使用储存层(5，6，7)，且将栅极电极(2)配置于沟渠壁。在引入用于栅极电极(2)的多晶硅之后，在所述沟渠中，以平面化的方式往回研磨所述顶侧，直到抵达覆盖层(16)的顶侧，其后则将用于所述字线的一多晶硅层(18)用于整个区域上，且将其图案化以形成所述字线。
Description
技术领域
本发明涉及电可存写与可消除非易失性闪存的领域。本发明特别是关于一种用于制造具有非易失性存储单元配置的NROM存储器，其具有氧化物-氮化物-氧化物储存层，可用于虚拟接地NOR架构中。
背景技术
在多媒体的应用中，非常大的整合密度需要极小的非易失性存储单元。半导体技术的进一步发展是要增加够大的储存容量，很快地即高达千兆位的范围。然而，当微影技术所决定的最小尺寸持续缩小时，其它的参数例如隧道氧化物的厚度，无法再对应缩小。在平面晶体管中，随着结构的微小化，信道长度的的减少需要增加信道掺杂，以避免发生电压中断，亦即指的是源极与漏极之间的穿通(punch through)。这导致门槛电压的上升，其通常是由减少栅极氧化物的厚度而得到补偿。
然而，平面SONOS存储单元(请见Boaz Eitan美国专利5,768,192、6,011,725、以及WO 99/60631)，其可通过信道热电子而设计且通过热洞而消除，且其需要厚度相当于一栅极氧化物的控制介电质。然而，在一种无法被接受的方式中，缺乏许多可执行的计画循环(存储单元的「耐受期」)时，此厚度并不能随意减少。所以，需要足够大的信道长度，以使得并不需要选择非常高的所述信道中的掺质浓度，这是由于门槛电压上升太多。
由Tanaka等人在1993所出版年IEDM 93第537-540页“可高度对抗短信道效应的次0.1微米有沟渠的栅极MOSFET”，其公开在一P+型基质上的晶体管，在n+型源极区域与n+型漏极区域之间的沟渠中，配置栅极电极，以及在所述基质中形成一弯曲的信道区域。
K.Nakagawa等人于2000年出版在VLSI技术消化的技术论文上的IEEE座谈会“具有自对准沟渠晶体管与隔离结构的快闪EEPROM单元”，其公开一晶体管作为具有浮栅极电极的存储单元，其是配置于n+型源极区域与n+型漏极区域之间，配置的方式为其正好达到该基质的p型槽中。以氧化物-氮化物-氧化物层顺序所形成的介电层是位于所述的浮栅极电极与所述控制栅极电极之间。
DE 101 29 958是公开具有低阻抗位线的存储单元配置。在存储晶体管的掺杂源极/漏极区域上，有一分离层或是根据位线而图案化为条型的层顺序，特别是金属化作用，且所述层是电传导连接至所述的源极/漏极区域以及降低所述位线的非反应性电阻。特别是所述层或是所述层顺序包含掺杂多晶硅、钨、硅化钨、钴、硅化钴、钛以及硅化钛中至少一材质。
若是源极/漏极区域是以硅形成，则所述位线的金属化作用可以是一硅化的金属层，其制造方法是通过已知简称为“硅化物”的自对准硅化物。在其它实施例中，同样地在存储晶体管的源极/漏极区域上存在作为多晶硅与Wsi或是WN/W金属化作用以及适合硬罩幕的材质所制成的一覆盖与电性绝缘层的层顺序，例如氧化物或氮化物。直接在所述基质上图案化所述位线结构的金属化作用，以及视需要部分位于氧化物所述盖的区域上。
个别存储晶体管的源极/漏极区域是由具有高量或是自一合适层，例如多晶硅，向外扩散的掺质源极/漏极的植入所制造而成。在所述源极/漏极区域上使用以条型金属化作用所形成的位线，所述位线具有特别低的非反应性电阻，而这是由于所述金属化作用的良好传导性。在此范例中，金属化作用是含金属层或是具有至少一类似金属特性的互联。相同位线的源极/漏极区域已经不需要在所述半导体材质中彼此电性传导连接。然而，较佳为所述位线是成为包埋的位线，其在半导体材质中具有条型的掺杂区域，其另具有金属化。
在远离所述半导体材质的另一侧上，较佳是以条型的氮化物层密封所述位线，以及在制造方法中，作为产生晶体管自对准信道区域的一蚀刻罩幕。在使用包含层顺序的储存层之后，其中所述的层顺序是自边界层、实际储存层以及另一边界层而形成，且是由ONO层的方式所形成，制造字线的层顺序较佳是以干蚀刻的条型形式而沉积与图案化。
所述边界层的材质所具有的能量带隙是比所述储存层的能量带隙更高，因此在所述储存层中所捕捉的电荷载体保持在局部。氮化物较佳是作为储存层的材质；氧化物主要是作为周围的材质。在硅材质系统的存储包元范例中，ONO层顺序的储存层是硅氮化物，其具有的能量带隙约为5eV；周围的边界层为硅氧化物，其具有的能量带隙约为9eV。储存层的材质可不同于边界层，且其能量带隙小于边界层的能量带隙，期中能量带隙的差尽可能大到作为电荷载体的良好电性限制。接合硅氧化物作为边界层，可使用例如氧化钽、铪硅化物、氧化钛(例如化学计量组成TiO2)、氧化锆(化学计量组成ZrO2)、氧化铝(化学计量组成Al2O3)或是具有内在传导性(未掺杂的)硅作为储存层的材质。
在相临存储单元的晶体管的信道区域之间，可通过具有可变入射角的掺质植入，而产生一电性绝缘，以将晶体管彼此绝缘，即所谓的反穿通植入。另一架构是通过以氧化物填充的保险开关而提供此绝缘；此是通过STI(浅沟渠隔离)的方式所完成。
图0是一平面图，其说明字线WLn-1、WLn、WLn+1以及位线BLi-1、BLi、BLi+1。在此范例中，所述位线是以包埋的位线呈现，以虚线表示。所述字线较佳为在所述配置顶侧上的金属互联。存储器的存储单元是配置于位线中间区域与字线(交叉点单元)的交叉位置。被读取或被计划的存储单元是通过已知的方式透过所述位线与字线而定位。整个具有位线与字线的存储单元形成具有虚拟接地NOR结构的存储器。
图1是说明制造一存储器的第一中间产品之横切面。习惯上所使用的半导体本体1，例如硅基质或是在一基质上所成长的板导体层顺序，的半导体材质的顶侧，首先是被所谓的垫氧化物(屏蔽氧化物)与垫氮化物覆盖。蚀刻沟渠至所述的半导体材质，其中所述的沟渠是被一氧化物所填充成为STI(浅沟渠隔离)。且用以说明存储单元阵列(边缘绝缘12)或是个别存储块，以及若适当时，可作为存储单元之间的绝缘目的。在平面化作用之后，通过蚀刻移除所述垫氮化物。使用硅作为半导体材质、p型槽与n型槽，亦即已经深入半导体材质的区域且用于外围与存储单元，其较佳的制造方法是通过屏蔽的硼植入以及后续以植入物退火的磷植入。图1是说明在半导体本体1中所形成的p型槽10。
在移除初始所使用的垫氧化物之后，成长一具有适当厚度的氧化物层13，其而后是作为存储单元阵列外的一蚀刻停止层。在此制造过程中，通过一合适的光技术进行一植入(例如磷)，所述的植入形成一区域11，其是在p型槽上部具有高n传导方式(n+型区域)的掺杂，用于之后所要制造的源极/漏极区域。所述掺杂的标记可以交换(在n型槽中的p+掺杂)。在存储单元阵列的区域中，形成存储单元所不需要的氧化层13，较佳是通使用相同的光罩幕而以湿化学的方式移除。
图2是说明图1中所示的横切面经过使用与图案化具有条型位线8的层顺序之结果。首先，为了连接源极/漏极区域，使用传导型式相关标记的多晶硅层14，而后使用例如一含金属层15，例如硅化钨(WSi)，作为一实际低阻抗位线，以及而后使用硬罩幕16的材质(例如氧化物或氮化物)作为电性绝缘。而后较佳是通过光技术与非等向蚀刻，将这些层图案化为条型。可以使用氮化钨与钨所制成的层顺序而取代WSi。所述的电传导层亦可具有钛或是钛硅化物。通过较佳由氧化物或氮化物所制成的间隔17，将类似条型的位线8侧向绝缘。
图2B是说明图2A中所指定的部分。其显示在边缘绝缘12之后，所述位线8被侧向加长，因此其可接触连接至实际存储单元阵列的外部。通过边缘绝缘12，再单元阵列的边缘进行条型图案化该层的蚀刻程序。除了源极/漏极区域之外，在边缘绝缘12中位线的包埋部分可作为掺杂的半导体材质端。
在顶侧使用位线结构以及氧化物或氮化物所覆盖的区域作为罩幕，蚀刻沟渠9(例如通过反应离子蚀刻，RIE)，如图3中所示，以自对准方式，特别是在个别的存储单元中，这些沟渠是作为主动区域。将源极/漏极区域3，4形成于其中。需要额外说明的是为了有良好的功能，在存储晶体管的信道区域的一部分中，于特定栅极电压个别存在电荷载体浓度，其是位于沟渠底部且必须相当高；亦即为p型槽中的电子浓度。在一具有优点的架构中，其中存储单元的槽10具有典型的掺质浓度1017cm-3，通过在沟渠底部进行植入而形成一掺杂区域23，掺杂区域将信道区域的掺质浓度改变，使得中心区域大于侧向的外部区域。为达此目的，首先使用一牺牲层(例如热生成的牺牲氧化物，典型厚度约为6奈米。而后植入掺质，例如在p掺杂槽中，以砷作为掺质，能量约为20keV，剂量为1012cm-3至1014cm-3。对于氧化物而言，可使用稀释的HF移除牺牲层。
在整个区域上使用一层顺序，其包含一较低边界层5、一储存层6以及一较高边界层7。此层顺序是作为实际的储存媒体，例如一ONO层。在此范例中，较低边界层5可以是例如具有厚度约为2.0奈米至8奈米的氧化物(较佳是热生成的底部氧化物)，储存层6可以是厚度约为1奈米至5奈米的淡化物(较佳是由LPCVD所沉积)，以及较高边界层7可以是一氧化物，其所具有的厚度约为3奈米至12奈米。
所完成的结构是如图3中所示。以合适的光技术覆盖存储单元阵列，因此可移除在外围区域中包含边界层的储存层，所述的外围区域是由CMOS制程所制造。在栅极电极以及/或沟渠9之间的沟渠9底部上，存储区域中的储存层亦可被移除，因此在个别沟渠与/或两相邻沟渠之间，中断所述的储存层。对于驱动外围，成长所述的栅极氧化物于高电压晶体管，以及而后成长一较薄的栅极氧化物于低电压晶体管。可使用其它的罩幕与植入设定门槛电压。
在图4A中所示的横切面中，其是说明在沉积一传导掺杂多晶硅层18于栅极电极2以及沉积一含金属层19(此处为WSi)于字线以及一罩幕层20之后所形成的结构。所沉积的多晶硅典型厚度为80奈米，且较佳是原位掺杂，且被公于所述的栅极电极。通过低阻抗金属或是含金属材质的含金属层19，形成实际的字线。可用不同金属的硅化物或是多层含金属层代替硅化钨。硬罩幕层20材质例如高密度的氧化物。
图4B与图4C是说明图4A所指定的切面。在图4B的横切面中，储存层6的层顺序是在位层8上的边界层5与7之间，例如自多晶硅层14与含金属层15所形成，且自硬罩幕16绝缘。图4C是说明两位线之间栅极电极2的区段，其中储存层6是位于用于栅极电极的沟渠底部。如图4B与图4C所示，所使用以多晶硅层18、含金属层19以及硬罩幕层20所制成的层顺序被图案化形成条型，因此形成横切于位线的字线。通过间隔21而将所述字线的侧壁绝缘。所述间隔的形成方式是通过一层而形成，所述层包含在整个区域上等向使用的间隔之材质且被非等向性地回蚀，回蚀的方式为仅有所述间隔21的高垂直部分保持以条型蚀刻字元线的侧壁。在字线之下栅极电极间的空隙可维持完全填充或是以所述间隔的材质部分填充。
在此方法步骤中，可同时将驱动外围的晶体管的栅极电极图案化。在存储单元阵列的区域中，栅极电极的蚀刻停在较高边界层7或是ONO层顺序上。以一补充的方式，可完成一栅极再氧化作用，视需要可于相邻的晶体管形成反穿通植入11作为绝缘。
亦可使用其它已知的惯用方法步骤，例如LDD植入(轻掺杂漏极)以及HDD植入或是沉积氮化物制成的钝化层以及由BSG(硼磷硅化物玻璃)与CMP所成的平面化作用。其它步骤包含接触孔(穿孔)的制造与填充，以及金属化与钝化的制造。这些制造步骤如制造存储器组件所用的步骤。
在位线作为半导体本体顶侧上的条型金属化之实施例中，问题在于在制造栅极电极与字线的微影蚀刻过程中，中间产物的顶侧不平。在存储单元阵列与外围之间，所述多晶硅层18的高度差对于微影蚀刻是很关键的。由于位线网，图4左方所指的步骤是发生在负载于存储单元阵列的多晶硅层18以及在存储单元阵列周边多晶硅层的横向部位之间。然而，对于小于140奈米区域中的结构，在微影蚀刻前，需要平坦的表面。否则，在蚀刻过程中，所述含金属层19的材质(特别是硅化物)残留于所述步骤中，因而造成所有字线的短路。
发明内容
本发明的目的是提出在具有位线网的氮化物只读存储器(nitride read-only memory，NROM)存储单元阵列中，即使是在非常小的结构中，如何进行微影蚀刻，而将栅极多晶硅图案化。
本发明可通过权利要求1的特征而完成。本发明的其它修式如权利要求附属项中所述。
在所述方法中，首先将用于存储晶体管的沟渠，以多晶硅填充以作为栅极电极。而后，将顶侧平面化，较佳是通过CMP(化学机械研磨)而完成。于所述覆盖层的顶侧停止平面化作用，所述覆盖层是将所述位线网与向上的字线绝缘。所述覆盖层较佳是氮化硅。而后，在平面的顶侧沉积多晶硅层以作为字线。较佳为，作为位线的层部分亦配置于所述存储单元阵列的外部，因而在引入多晶硅作为栅极电极之后，制造顶侧的全区域平面化。
存在所述存储单元阵列外部的位线网，其层顺序的部分是作为支撑网或是支撑柱于CMP研磨步骤停止的氮化硅顶侧。
附图说明
本方法进一步说明如下所述的实施例与图式。
图0是说明字线与位线配置的平面图。
图1、2A、2B与3是根据一较佳制造方法的不同步骤，说明中间产物的横切面。
图4A、4B与4C是根据所述制造方法的其它步骤，说明中间产物的横切面。
图5是说明图4的横切面，其是说明在一改善的制造方法其它步骤的中间产物。
具体实施方式
图4A是说明在习知的制造方法中，作为字线的多晶硅层18的顶侧不是平面的，而是形成朝周边的阶梯，以及至少在沟渠中的栅极电极2上起伏。根据图5的横切面图，作为栅极电极的多晶硅可被导入至沟渠中，以代替在一方法步骤中沉积多晶硅作为栅极电极与字线。而后，通过CMP研磨所述多晶硅，因而所述组件的顶侧较佳是位于整个区域上，于位线网的覆盖层(硬罩幕16)的顶侧。所述的硬罩幕是一氧化硅或是较佳为氮化硅。而后可将作为字线的多晶硅层18用于平面顶侧，且产生一平面的顶侧后续使用层(例如含金属层19与其它硬罩幕层20)于其上。因而得到一足够平坦的顶侧用于后续的微影蚀刻步骤，以将栅极电极与字线图案化。图5左侧是说明在所述存储单元阵列外部的组件区域。在一较佳实施例中，提供支撑结构24于此区域中，所述结构可以是网状或是柱状＜，且较佳是自作为位线网的层部分所形成。所述的支撑结构24作为达到在整个区域上多晶硅层18的平面顶侧。所述的支撑结构24较佳的制造方法是在图案化位线8的过程中，所使用的层顺序(此为多晶硅层14、含金属层15以及硬罩幕16)并完全移除至存储单元阵列的外部，而是以上述的方式图案化以形成所述的支撑结构24。所述的层顺序包含边界层5、储存层6以及边界层7，且如同图5中支撑结构24的区域所指。然而，由于可不需要支撑结构24，所以通过合适的屏蔽，此层顺序可限于所述的存储单元阵列。
在此范例中，所述支撑结构24的配置与形成，适用于在存储单元阵列外所述电路组件的平面化处理步骤与配置。在此范例中，特别必须考虑到驱动周边的组件配置以及被平面化的表面尺寸。
附图标记
1 半导体本体
2 栅极电极
3 源极/漏极区域
4 源极/漏极区域
5 边界层
6 储存层
7 边界层
8 位线
9 沟渠
10 p型槽
11 掺杂区域
12 边缘绝缘
13 氧化物层
14 多晶硅层
15 含金属层
16 硬罩幕
17 间隔
18 多晶硅层
19 含金属层
20 硬罩幕层
21 间隔
22 反穿通植入
23 信道区域部分
24 支撑结构
Claims (4)
1.一种用于制造一氮化物只读存储器(nitride read-only memory，NROM)存储单元阵列的方法，其包含：
在一半导体本体(1)或是一半导体层的顶侧，引入一掺质，以形成源极/漏极区域(3，4)，将彼此相距一距离且平行配置的沟渠(9)蚀刻至所述半导体材质，在所述半导体本体(1)或是所述半导体层的所述顶侧上的所述沟渠(9)之间，配置平行于所述沟渠(9)的一位线(8)，所述位线是电性传导连接至相关沟渠(9)之间的所述源极/漏极区域(3，4)，以及在所述顶侧，所述位线具一用于电性绝缘的覆盖层(16/17)，至少于所述沟渠(9)的壁上施用一储存层(5，6，7)，以一预定的距离在所述沟渠中配置栅极电极(2)，且所述栅极电极(2)是电性传导连接至字线(18/19)，所述字线(18/19)是以横切于所述位线(8)的方向的形式来配置，
其中在引入用于所述栅极电极(2)的多晶硅至所述沟渠(9)之后，以平面化的方式将所述顶侧往回研磨，直到抵达所述覆盖层(16)的所述顶侧，以及
其后，于整个区域上，施用用于所述字线的一多晶硅层(18)，并将其图案化以形成所述字线。
2.如权利要求1的方法，其中，通过化学机械研磨(chemicalmechanical polishing，CMP)进行所述的往回研磨。
3.如权利要求1或2的方法，其中，使用氮化物或氧化物于所述位线(8)以作为覆盖层(16/17)，且此覆盖层是作为所述多晶硅的所述往回研磨过程中的一终止层。
4.如权利要求1至3中任一项的方法，其中，以所述存储单元阵列外部的所述位线(8)来图案化支撑结构(24)图案化，所述结构是用以支撑在所述存储单元阵列外部的所述多晶硅的所述平面化。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10229065.2 | 2002-06-28 | ||
| DE10229065A DE10229065A1 (de) | 2002-06-28 | 2002-06-28 | Verfahren zur Herstellung eines NROM-Speicherzellenfeldes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1666344A true CN1666344A (zh) | 2005-09-07 |
| CN100369257C CN100369257C (zh) | 2008-02-13 |
Family
ID=29795945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038153645A Expired - Fee Related CN100369257C (zh) | 2002-06-28 | 2003-06-12 | 氮化物只读存储器存储单元阵列制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7094648B2 (zh) |
| EP (1) | EP1518277B1 (zh) |
| JP (1) | JP2005536039A (zh) |
| KR (1) | KR100608507B1 (zh) |
| CN (1) | CN100369257C (zh) |
| DE (2) | DE10229065A1 (zh) |
| TW (1) | TWI233664B (zh) |
| WO (1) | WO2004003979A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074471B (zh) * | 2009-11-24 | 2012-09-05 | 上海华虹Nec电子有限公司 | Sonos闪存器件采用氧化铝作隧穿电介质膜的制作方法 |
| CN102891147A (zh) * | 2011-07-19 | 2013-01-23 | 旺宏电子股份有限公司 | 记忆体结构 |
| CN112117323A (zh) * | 2019-06-21 | 2020-12-22 | 三星电子株式会社 | 半导体器件及半导体器件的制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4334315B2 (ja) * | 2003-10-10 | 2009-09-30 | 株式会社ルネサステクノロジ | 半導体記憶装置の製造方法 |
| US7209389B2 (en) * | 2004-02-03 | 2007-04-24 | Macronix International Co., Ltd. | Trap read only non-volatile memory (TROM) |
| US7335939B2 (en) * | 2005-05-23 | 2008-02-26 | Infineon Technologies Ag | Semiconductor memory device and method of production |
| US7364997B2 (en) * | 2005-07-07 | 2008-04-29 | Micron Technology, Inc. | Methods of forming integrated circuitry and methods of forming local interconnects |
| US7759726B2 (en) * | 2005-07-12 | 2010-07-20 | Macronix International Co., Ltd. | Non-volatile memory device, non-volatile memory cell thereof and method of fabricating the same |
| US7528425B2 (en) * | 2005-07-29 | 2009-05-05 | Infineon Technologies Ag | Semiconductor memory with charge-trapping stack arrangement |
| KR20150020847A (ko) * | 2013-08-19 | 2015-02-27 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법 |
| US20220418175A1 (en) * | 2020-02-26 | 2022-12-29 | Yamaha Hatsudoki Kabushiki Kaisha | Shaft drive device and component mounting device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229312A (en) * | 1992-04-13 | 1993-07-20 | North American Philips Corp. | Nonvolatile trench memory device and self-aligned method for making such a device |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US6025626A (en) * | 1996-09-23 | 2000-02-15 | Siemens, Aktiengesellschaft | Nonvolatile memory cell |
| DE19639026C1 (de) * | 1996-09-23 | 1998-04-09 | Siemens Ag | Selbstjustierte nichtflüchtige Speicherzelle |
| KR100223890B1 (ko) * | 1996-12-31 | 1999-10-15 | 구본준 | 반도체 메모리 소자 및 그의 제조 방법 |
| JP3512976B2 (ja) * | 1997-03-21 | 2004-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6013551A (en) * | 1997-09-26 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby |
| EP1060518A1 (de) * | 1998-02-20 | 2000-12-20 | Infineon Technologies AG | Graben-gate-mos-transistor, dessen verwendung in einer eeprom-anordnung und verfahren zu dessen herstellung |
| US6215148B1 (en) | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
| US6348711B1 (en) | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
| US6384451B1 (en) * | 1999-03-24 | 2002-05-07 | John Caywood | Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell |
| DE19943760C1 (de) * | 1999-09-13 | 2001-02-01 | Infineon Technologies Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| MXPA03001223A (es) * | 2000-08-11 | 2003-09-22 | Infineon Technologies Ag | Celda de memoria, dispositivo de celda de memoria y metodo de fabricaccion del mismo. |
| DE10039441A1 (de) | 2000-08-11 | 2002-02-28 | Infineon Technologies Ag | Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren |
| DE10129958B4 (de) * | 2001-06-21 | 2006-07-13 | Infineon Technologies Ag | Speicherzellenanordnung und Herstellungsverfahren |
-
2002
- 2002-06-28 DE DE10229065A patent/DE10229065A1/de not_active Ceased
-
2003
- 2003-05-22 TW TW092113901A patent/TWI233664B/zh not_active IP Right Cessation
- 2003-06-12 DE DE50307026T patent/DE50307026D1/de not_active Expired - Fee Related
- 2003-06-12 WO PCT/DE2003/001965 patent/WO2004003979A2/de active IP Right Grant
- 2003-06-12 EP EP03761415A patent/EP1518277B1/de not_active Expired - Lifetime
- 2003-06-12 KR KR1020047021234A patent/KR100608507B1/ko not_active IP Right Cessation
- 2003-06-12 JP JP2004516477A patent/JP2005536039A/ja not_active Ceased
- 2003-06-12 CN CNB038153645A patent/CN100369257C/zh not_active Expired - Fee Related
-
2004
- 2004-12-27 US US11/023,041 patent/US7094648B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074471B (zh) * | 2009-11-24 | 2012-09-05 | 上海华虹Nec电子有限公司 | Sonos闪存器件采用氧化铝作隧穿电介质膜的制作方法 |
| CN102891147A (zh) * | 2011-07-19 | 2013-01-23 | 旺宏电子股份有限公司 | 记忆体结构 |
| CN102891147B (zh) * | 2011-07-19 | 2015-06-03 | 旺宏电子股份有限公司 | 记忆体结构 |
| CN112117323A (zh) * | 2019-06-21 | 2020-12-22 | 三星电子株式会社 | 半导体器件及半导体器件的制造方法 |
| CN112117323B (zh) * | 2019-06-21 | 2024-06-11 | 三星电子株式会社 | 半导体器件及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1518277B1 (de) | 2007-04-11 |
| TWI233664B (en) | 2005-06-01 |
| DE50307026D1 (de) | 2007-05-24 |
| WO2004003979A2 (de) | 2004-01-08 |
| TW200414450A (en) | 2004-08-01 |
| KR100608507B1 (ko) | 2006-08-08 |
| US7094648B2 (en) | 2006-08-22 |
| WO2004003979A3 (de) | 2004-03-18 |
| KR20050010977A (ko) | 2005-01-28 |
| DE10229065A1 (de) | 2004-01-29 |
| JP2005536039A (ja) | 2005-11-24 |
| US20050164456A1 (en) | 2005-07-28 |
| EP1518277A2 (de) | 2005-03-30 |
| CN100369257C (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1222992C (zh) | 半导体存储器阵列的自对准方法以及由此制造的存储器阵列 | |
| CN1103123C (zh) | 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺 | |
| US6674132B2 (en) | Memory cell and production method | |
| CN100341153C (zh) | 存储器件系统 | |
| CN1252813C (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| CN1812130A (zh) | 存储器件及其制造方法 | |
| CN1538527A (zh) | 浮栅存储器单元的半导体存储器阵列 | |
| CN1722447A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1969392A (zh) | 具有隔离区上擦除栅的非易失性存储器 | |
| CN1532937A (zh) | 浮栅存储器单元的半导体存储器阵列 | |
| US6011288A (en) | Flash memory cell with vertical channels, and source/drain bus lines | |
| US7242054B2 (en) | Nonvolatile memory devices | |
| CN1139131C (zh) | 存储器单元装置及其制造方法 | |
| CN1913161A (zh) | 连接结构及用于制造其的方法 | |
| CN1666344A (zh) | 氮化物只读存储器存储单元阵列制造方法 | |
| CN1507034A (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| US20070133289A1 (en) | NAND-type flash memory device with high voltage PMOS and embedded poly and methods of fabricating the same | |
| CN1663041A (zh) | 氮化物只读存储器记忆胞元配置制造方法 | |
| CN1828900A (zh) | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 | |
| KR102406816B1 (ko) | 전용 트렌치들 내의 플로팅 게이트들을 갖는 비휘발성 메모리 셀들 | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| CN1641861A (zh) | 将电子编程到非易失性存储单元浮栅上的改进方法 | |
| CN1638099A (zh) | 闪存器件及其制造方法 | |
| CN1294654C (zh) | 自对准双位非易失性存储单元及其制造方法 | |
| US20070221979A1 (en) | Method for production of memory devices and semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080213 |